JPH09307099A - 多端子サージ防護デバイス - Google Patents
多端子サージ防護デバイスInfo
- Publication number
- JPH09307099A JPH09307099A JP14487996A JP14487996A JPH09307099A JP H09307099 A JPH09307099 A JP H09307099A JP 14487996 A JP14487996 A JP 14487996A JP 14487996 A JP14487996 A JP 14487996A JP H09307099 A JPH09307099 A JP H09307099A
- Authority
- JP
- Japan
- Prior art keywords
- surge protection
- surge
- region
- elements
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Emergency Protection Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Power Conversion In General (AREA)
- Logic Circuits (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 複数の線路の各々と接地との間、及び複数の
線路の中の任意の二本の線路間の両極性サージを吸収可
能な多端子サージ防護デバイスにあって、内蔵する複数
個のサージ防護素子の中、特に各線路に接続されるサー
ジ防護素子間の動作時間差を低減する。 【解決手段】 第一、第二電極E1，E2間に所定極性のサ
ージが印加された時にのみ、サージ吸収動作をなし、逆
極性電圧の印加時には逆耐圧を呈さない片極性サージ防
護素子ａ〜ｄを用いる。素子ａの第一電極E1は線路L1
に、素子ｂの第一電極E1は線路L2に、そして素子ｃ，ｄ
の第一電極E1は共に接地Ｅに接続する。全ての素子ａ〜
ｄの半導体基板11は共通とし、第二電極E2も共通電極と
して、これからは外部への接続端子を取り出さない。接
地に接続される素子ｃ，ｄと、各線路に接続される素子
ａ，ｂとの間には、少なくとも横方向の干渉を防ぐ分離
溝31を設ける。素子ａ，ｂの間、及び素子ｃ，ｄの間の
離間距離d1は、それらを分離する場合に大きく採り、そ
れらに相互作用を見込む場合には短く採る。
線路の中の任意の二本の線路間の両極性サージを吸収可
能な多端子サージ防護デバイスにあって、内蔵する複数
個のサージ防護素子の中、特に各線路に接続されるサー
ジ防護素子間の動作時間差を低減する。 【解決手段】 第一、第二電極E1，E2間に所定極性のサ
ージが印加された時にのみ、サージ吸収動作をなし、逆
極性電圧の印加時には逆耐圧を呈さない片極性サージ防
護素子ａ〜ｄを用いる。素子ａの第一電極E1は線路L1
に、素子ｂの第一電極E1は線路L2に、そして素子ｃ，ｄ
の第一電極E1は共に接地Ｅに接続する。全ての素子ａ〜
ｄの半導体基板11は共通とし、第二電極E2も共通電極と
して、これからは外部への接続端子を取り出さない。接
地に接続される素子ｃ，ｄと、各線路に接続される素子
ａ，ｂとの間には、少なくとも横方向の干渉を防ぐ分離
溝31を設ける。素子ａ，ｂの間、及び素子ｃ，ｄの間の
離間距離d1は、それらを分離する場合に大きく採り、そ
れらに相互作用を見込む場合には短く採る。
Description
【０００１】
【発明の属する技術分野】本発明は雷やスイッチングサ
ージ等、各種サージ要因に基づく異常高電圧ないし異常
大電流から電気回路系を保護するサージ防護デバイスに
関し、特に複数のサージ防護素子を内蔵し、通信線路や
電源線路等、複数の線路の各々と接地間及び複数の線路
の中の任意の二本の間にあって両極性のサージ吸収が可
能な多端子サージ防護デバイスに関する。
ージ等、各種サージ要因に基づく異常高電圧ないし異常
大電流から電気回路系を保護するサージ防護デバイスに
関し、特に複数のサージ防護素子を内蔵し、通信線路や
電源線路等、複数の線路の各々と接地間及び複数の線路
の中の任意の二本の間にあって両極性のサージ吸収が可
能な多端子サージ防護デバイスに関する。
【０００２】
【従来の技術】単位の素子としてのサージ防護素子に関
しては二端子型に限定してもこれまで種々考案されてき
ており、その中、基本的ないし古典的なものとしては、
サージの印加によって降伏したとき、素子両端電圧をあ
る一定の降伏電圧にクランプする定電圧ダイオード型
（ブレークダウン型）のサージ防護素子がある。これに
対し、単なるブレークダウンメカニズムに従うだけでは
なく、サージの印加に伴い素子が降伏して素子電流が流
れ始めた後、それが絶対値においてブレークオーバ電流
値以上にまで増加すると負性特性を呈してブレークオー
バし、素子両端電圧が降伏電圧よりも低いクランプ電圧
に遷移することで大電流のサージを吸収可能としたブレ
ークオーバ型のサージ防護素子もある。
しては二端子型に限定してもこれまで種々考案されてき
ており、その中、基本的ないし古典的なものとしては、
サージの印加によって降伏したとき、素子両端電圧をあ
る一定の降伏電圧にクランプする定電圧ダイオード型
（ブレークダウン型）のサージ防護素子がある。これに
対し、単なるブレークダウンメカニズムに従うだけでは
なく、サージの印加に伴い素子が降伏して素子電流が流
れ始めた後、それが絶対値においてブレークオーバ電流
値以上にまで増加すると負性特性を呈してブレークオー
バし、素子両端電圧が降伏電圧よりも低いクランプ電圧
に遷移することで大電流のサージを吸収可能としたブレ
ークオーバ型のサージ防護素子もある。
【０００３】後者の素子の方が消費電力（発熱）の少な
いこと、大きなサージが吸収できること等々で優れてい
る面が多いが、こうしたタイプのサージ防護素子には、
最初の降伏開始メカニズムに雪崩降伏ないしツェナ降伏
を利用するものと、そうではなくパンチスルー現象を利
用するものとがある。本発明では後述の通り、先に挙げ
たブレークダウン型のサージ防護素子を始め、ブレーク
オーバ型にあってもその初期降伏メカニズムがいずれの
原理に従う素子をも使用可能であるが、一般的な比較で
言う限り、相当程度の幅で設計性良く任意の降伏電圧が
得られる点、接合容量や抵抗等、種々の電気的特性を独
立に設計可能な点においてパンチスルー現象を利用する
ブレークオーバ型のサージ防護素子が有利である。こう
したことから、本出願人においてもこれまで、出願順に
列記すると、 公知文献 1：特公平 7− 77268号公報， 公知文献 2：特公平 1− 33951号公報， 公知文献 3：特公平 2− 52862号公報， 公知文献 4：特公平 4− 78186号公報， 公知文献 5：特公平 6− 38507号公報， 公知文献 6：特公平 6− 38508号公報， 公知文献 7：特公平 6− 56885号公報， 公知文献 8：特公平 7− 7837号公報， 公知文献 9：特公平 7− 70740号公報， 公知文献10：特開平 4−320067号公報， 公知文献11：特公平 7− 93423号公報， 公知文献12：特公平 7− 93424号公報， 等を通じ、初期降伏にパンチスルーを利用したブレーク
オーバ型のサージ防護素子に適用すると有効な種々の改
良提案をなして来た（ただし、上記公知文献 7〜11にて
開示の改良点は初期降伏現象に雪崩降伏やツェナ降伏を
利用するブレークオーバ型サージ防護素子にも有利に適
用し得る)。
いこと、大きなサージが吸収できること等々で優れてい
る面が多いが、こうしたタイプのサージ防護素子には、
最初の降伏開始メカニズムに雪崩降伏ないしツェナ降伏
を利用するものと、そうではなくパンチスルー現象を利
用するものとがある。本発明では後述の通り、先に挙げ
たブレークダウン型のサージ防護素子を始め、ブレーク
オーバ型にあってもその初期降伏メカニズムがいずれの
原理に従う素子をも使用可能であるが、一般的な比較で
言う限り、相当程度の幅で設計性良く任意の降伏電圧が
得られる点、接合容量や抵抗等、種々の電気的特性を独
立に設計可能な点においてパンチスルー現象を利用する
ブレークオーバ型のサージ防護素子が有利である。こう
したことから、本出願人においてもこれまで、出願順に
列記すると、 公知文献 1：特公平 7− 77268号公報， 公知文献 2：特公平 1− 33951号公報， 公知文献 3：特公平 2− 52862号公報， 公知文献 4：特公平 4− 78186号公報， 公知文献 5：特公平 6− 38507号公報， 公知文献 6：特公平 6− 38508号公報， 公知文献 7：特公平 6− 56885号公報， 公知文献 8：特公平 7− 7837号公報， 公知文献 9：特公平 7− 70740号公報， 公知文献10：特開平 4−320067号公報， 公知文献11：特公平 7− 93423号公報， 公知文献12：特公平 7− 93424号公報， 等を通じ、初期降伏にパンチスルーを利用したブレーク
オーバ型のサージ防護素子に適用すると有効な種々の改
良提案をなして来た（ただし、上記公知文献 7〜11にて
開示の改良点は初期降伏現象に雪崩降伏やツェナ降伏を
利用するブレークオーバ型サージ防護素子にも有利に適
用し得る)。
【０００４】そこでまず、図10(A),(B) に即し、当該パ
ンチスルー型サージ防護素子のそもそもの基本的な構造
例と動作につき説明すると、同図(A) の断面構造図に示
すように、一般に半導体ウエハないし半導体基板として
提供される第一の半導体領域11があり、その導電型は
p,nのいずれかに選択される。しかし、パンチスルー型
とする場合、他の各領域の種々の製造条件等にも鑑みる
と、図示のように n型の方が良い。第一半導体領域11の
一方の主面側には第二半導体領域12、第三領域13が一般
に不純物の二重拡散技術やイオン打ち込み技術等、適当
なる不純物導入技術を利用して順次形成される。第二半
導体領域12は第一半導体領域11と整流性接合（pn接合）
を形成する必要があるので図示の場合は p型に選ばれる
が、特にデバイスをパンチスルー型とするときには少し
低濃度の p型、つまりp-型とするのが望ましい。対して
第三領域13は、第二半導体領域12に対し第二半導体領域
12にとっての少数キャリアを注入できる物性の領域、す
なわち第二半導体領域12と相まって少数キャリア注入接
合を形成し得る領域であれば良く、例えば第二半導体領
域12が図示のように n型の場合にはホール注入可能なシ
リサイド、そうではなく p型の場合には電子注入可能な
金属等で作製することもできる。しかし、一般的なの
は、やはりこの第三領域13も半導体領域とすることで、
図示の場合にもそのような例が示されており、当該第三
領域13は第二半導体領域12とは逆導電型で第二半導体領
域12との間で整流性接合（pn接合）を形成する n型の半
導体領域となっている。ただ、後述の動作例からも分か
るように、この第三半導体領域13はブレークオーバ後の
素子内の主電流線路の一端部をも形成するので、望まし
くは高導電率の半導体領域、すなわち高濃度 n型(n+)半
導体領域とするのが良い。このような点は、後述する本
発明に使用可能な素子においても言える。
ンチスルー型サージ防護素子のそもそもの基本的な構造
例と動作につき説明すると、同図(A) の断面構造図に示
すように、一般に半導体ウエハないし半導体基板として
提供される第一の半導体領域11があり、その導電型は
p,nのいずれかに選択される。しかし、パンチスルー型
とする場合、他の各領域の種々の製造条件等にも鑑みる
と、図示のように n型の方が良い。第一半導体領域11の
一方の主面側には第二半導体領域12、第三領域13が一般
に不純物の二重拡散技術やイオン打ち込み技術等、適当
なる不純物導入技術を利用して順次形成される。第二半
導体領域12は第一半導体領域11と整流性接合（pn接合）
を形成する必要があるので図示の場合は p型に選ばれる
が、特にデバイスをパンチスルー型とするときには少し
低濃度の p型、つまりp-型とするのが望ましい。対して
第三領域13は、第二半導体領域12に対し第二半導体領域
12にとっての少数キャリアを注入できる物性の領域、す
なわち第二半導体領域12と相まって少数キャリア注入接
合を形成し得る領域であれば良く、例えば第二半導体領
域12が図示のように n型の場合にはホール注入可能なシ
リサイド、そうではなく p型の場合には電子注入可能な
金属等で作製することもできる。しかし、一般的なの
は、やはりこの第三領域13も半導体領域とすることで、
図示の場合にもそのような例が示されており、当該第三
領域13は第二半導体領域12とは逆導電型で第二半導体領
域12との間で整流性接合（pn接合）を形成する n型の半
導体領域となっている。ただ、後述の動作例からも分か
るように、この第三半導体領域13はブレークオーバ後の
素子内の主電流線路の一端部をも形成するので、望まし
くは高導電率の半導体領域、すなわち高濃度 n型(n+)半
導体領域とするのが良い。このような点は、後述する本
発明に使用可能な素子においても言える。
【０００５】第一半導体領域11の他方の主面側（図中、
下側）には、第二半導体領域12と対向し、第一半導体領
域11に対して少数キャリアを注入可能な物性の第四領域
14が設けられる。従って、既述の第三領域13におけると
同様、第一半導体領域11が図示のように p型半導体の場
合には金属、n型半導体の場合にはシリサイド等でこの第
四領域14を作製することも可能であり、後述の本発明に
用いる素子においても原理的にはそのようにして差し支
えないが、これも一般的にはやはり半導体領域とし、第
一半導体領域11との間で整流性の接合（pn接合）を形成
させるのが普通である。そこで図示の場合も、第一半導
体領域11との間で少数キャリア注入接合を形成すべきこ
の第四領域14は p型の半導体領域14、それも上述した第
三半導体領域13に関するのと同じ理由で、望ましくは高
濃度 p型（p+型）の半導体領域となっている。この点も
また、後述する本発明にて同様とすることができる。こ
れらの点を踏まえた上で、本書では以下、半導体領域に
限らない領域13，14も、半導体領域として構成されるべ
き領域11，12も、それらを一括して単に「領域」と呼
ぶ。
下側）には、第二半導体領域12と対向し、第一半導体領
域11に対して少数キャリアを注入可能な物性の第四領域
14が設けられる。従って、既述の第三領域13におけると
同様、第一半導体領域11が図示のように p型半導体の場
合には金属、n型半導体の場合にはシリサイド等でこの第
四領域14を作製することも可能であり、後述の本発明に
用いる素子においても原理的にはそのようにして差し支
えないが、これも一般的にはやはり半導体領域とし、第
一半導体領域11との間で整流性の接合（pn接合）を形成
させるのが普通である。そこで図示の場合も、第一半導
体領域11との間で少数キャリア注入接合を形成すべきこ
の第四領域14は p型の半導体領域14、それも上述した第
三半導体領域13に関するのと同じ理由で、望ましくは高
濃度 p型（p+型）の半導体領域となっている。この点も
また、後述する本発明にて同様とすることができる。こ
れらの点を踏まえた上で、本書では以下、半導体領域に
限らない領域13，14も、半導体領域として構成されるべ
き領域11，12も、それらを一括して単に「領域」と呼
ぶ。
【０００６】図10(A) に即し、さらに構造的に見てみる
と、第二領域12の表面と第三領域13の表面とに対しては
絶縁膜16に開けた開口を介し、共通にオーミック接触す
る第一の電極E1が設けられ、第四領域14に対しては絶縁
膜17に開けた開口を介しオーミック接触する第二の電極
E2が設けられている。第二電極E2はまた、第一領域11に
接触する部分もあり、ここにオーミック接触領域18が形
成される。このような断面構造のサージ防護素子は、全
ての領域11，12，13，14が第一領域11の厚味方向に沿っ
て上下の積層関係となっており、また、以下に述べる動
作からも明らかなように、サージを吸収した結果として
の素子電流も第三、第四領域13，14間の第一領域11中を
当該第一領域11の厚味方向に流れるため、ヴァーティカ
ル型ないし縦型と呼ばれる。これに対し、第四領域14が
第二領域12と並設の関係で第一領域11の同じ主面側に設
けられたラテラル型ないし横型もある。このようなサー
ジ防護素子も、動作原理上においては大きな相違はない
が、本発明ではこのようなラテラル型のサージ防護素子
は使用しないので、詳しい説明は省略する。
と、第二領域12の表面と第三領域13の表面とに対しては
絶縁膜16に開けた開口を介し、共通にオーミック接触す
る第一の電極E1が設けられ、第四領域14に対しては絶縁
膜17に開けた開口を介しオーミック接触する第二の電極
E2が設けられている。第二電極E2はまた、第一領域11に
接触する部分もあり、ここにオーミック接触領域18が形
成される。このような断面構造のサージ防護素子は、全
ての領域11，12，13，14が第一領域11の厚味方向に沿っ
て上下の積層関係となっており、また、以下に述べる動
作からも明らかなように、サージを吸収した結果として
の素子電流も第三、第四領域13，14間の第一領域11中を
当該第一領域11の厚味方向に流れるため、ヴァーティカ
ル型ないし縦型と呼ばれる。これに対し、第四領域14が
第二領域12と並設の関係で第一領域11の同じ主面側に設
けられたラテラル型ないし横型もある。このようなサー
ジ防護素子も、動作原理上においては大きな相違はない
が、本発明ではこのようなラテラル型のサージ防護素子
は使用しないので、詳しい説明は省略する。
【０００７】次に、図10(A) に示されているサージ防護
素子のサージ吸収動作につき説明するに、まずは便宜
上、当該図10(A) 中に示されているオーミック接触領域
18はないものとする（つまり、第二電極E2は第四領域14
の表面にのみ接触しているものとする)。しかるに、第
一、第二電極E1，E2間にサージ電圧が印加され、それが
第一領域11と第二領域12との間のpn接合（整流性接合）
に逆バイアスを印加する位相（各領域が図示の導電型関
係である場合には第一電極E1の側が負となる位相）で、
かつ、所定の大きさ以上のものであるならば、当該第
一、第二領域11，12間のpn接合における空乏層の上方端
部が第三領域13に達してパンチスルーする状態が生起す
る。第二領域12を低濃度p-型の領域とするのが望ましい
のは、このときの空乏層の伸びを主として第三領域13に
向けるためである。
素子のサージ吸収動作につき説明するに、まずは便宜
上、当該図10(A) 中に示されているオーミック接触領域
18はないものとする（つまり、第二電極E2は第四領域14
の表面にのみ接触しているものとする)。しかるに、第
一、第二電極E1，E2間にサージ電圧が印加され、それが
第一領域11と第二領域12との間のpn接合（整流性接合）
に逆バイアスを印加する位相（各領域が図示の導電型関
係である場合には第一電極E1の側が負となる位相）で、
かつ、所定の大きさ以上のものであるならば、当該第
一、第二領域11，12間のpn接合における空乏層の上方端
部が第三領域13に達してパンチスルーする状態が生起す
る。第二領域12を低濃度p-型の領域とするのが望ましい
のは、このときの空乏層の伸びを主として第三領域13に
向けるためである。
【０００８】このようなパンチスルーメカニズムが生ず
ると、このときに順バイアスとなっている第四、第一領
域14，11間の少数キャリア注入接合（この場合はpn接
合）を介して第四領域14から第一領域11中に注入された
当該第一領域11にとっての少数キャリアは、第三領域13
から第二領域12をパンチスルーして第一領域11に流れ込
んできた異極性キャリアと一部は結合して消滅するが、
多くは空間電荷層となっている第二領域12にも到達し、
さらに、サージ印加による電界の存在の下で第二領域12
の表面に接触している第一電極E1との間で電流経路が確
立している結果、第三領域13の下面をなめるようにしな
がら横方向に移動し、第二領域12の表面に接触している
第一電極E1に至ることになり、これによって素子電流、
つまりサージを吸収した結果の電流が第一、第二電極E
1，E2にて流れ始める。こうした動作の開始電圧が、図
示のサージ防護素子の電圧対電流(V−I)特性例を示す図
10(B)において電圧軸上で「降伏電圧VBR」と示された点
に相当する。降伏電圧は「動作電圧」と呼ばれることも
ある。
ると、このときに順バイアスとなっている第四、第一領
域14，11間の少数キャリア注入接合（この場合はpn接
合）を介して第四領域14から第一領域11中に注入された
当該第一領域11にとっての少数キャリアは、第三領域13
から第二領域12をパンチスルーして第一領域11に流れ込
んできた異極性キャリアと一部は結合して消滅するが、
多くは空間電荷層となっている第二領域12にも到達し、
さらに、サージ印加による電界の存在の下で第二領域12
の表面に接触している第一電極E1との間で電流経路が確
立している結果、第三領域13の下面をなめるようにしな
がら横方向に移動し、第二領域12の表面に接触している
第一電極E1に至ることになり、これによって素子電流、
つまりサージを吸収した結果の電流が第一、第二電極E
1，E2にて流れ始める。こうした動作の開始電圧が、図
示のサージ防護素子の電圧対電流(V−I)特性例を示す図
10(B)において電圧軸上で「降伏電圧VBR」と示された点
に相当する。降伏電圧は「動作電圧」と呼ばれることも
ある。
【０００９】このようにして第四領域14からの少数キャ
リア流が発生した後に、例え第二領域12と第三領域13と
が第一電極E1により、それらの表面では互いに電気的に
短絡されていても、図10(B) 中、電流軸の正方向に向か
って急に立ち上がって行く特性曲線部分に示されるよう
に、第二領域12を介して流れ始めて以降、増加して行く
素子電流の電流値と当該素子電流の第二領域12内におけ
る電流経路に沿った抵抗値との積である電圧値（第二領
域内の電圧降下）が、当該第二領域12と第三領域13によ
り構成される少数キャリア注入接合（図示の場合はpn接
合）の順方向電圧に等しくなった部位からこの接合がタ
ーンオンして行き、第三領域13から第二領域12に対し、
第二領域12にとっての少数キャリア注入が起こる。そし
て、この第二領域12への少数キャリアの注入は、結果と
して第一、第二電極E1，E2間に流れる素子電流のさらな
る増大を招くため、これがまた第四領域14から第一領域
11への少数キャリア注入を促進し、第二、第三領域12，
13間の少数キャリア注入接合のターンオンする部位を広
げて行くという正帰還現象を招き、やがてこの少数キャ
リア注入接合が実質的に少なくともそのほぼ全面のター
ンオンに至ると、素子内部の主電流通路が確立し、第
三、第四領域13，14間にて大電流を吸収し得るようにな
る。
リア流が発生した後に、例え第二領域12と第三領域13と
が第一電極E1により、それらの表面では互いに電気的に
短絡されていても、図10(B) 中、電流軸の正方向に向か
って急に立ち上がって行く特性曲線部分に示されるよう
に、第二領域12を介して流れ始めて以降、増加して行く
素子電流の電流値と当該素子電流の第二領域12内におけ
る電流経路に沿った抵抗値との積である電圧値（第二領
域内の電圧降下）が、当該第二領域12と第三領域13によ
り構成される少数キャリア注入接合（図示の場合はpn接
合）の順方向電圧に等しくなった部位からこの接合がタ
ーンオンして行き、第三領域13から第二領域12に対し、
第二領域12にとっての少数キャリア注入が起こる。そし
て、この第二領域12への少数キャリアの注入は、結果と
して第一、第二電極E1，E2間に流れる素子電流のさらな
る増大を招くため、これがまた第四領域14から第一領域
11への少数キャリア注入を促進し、第二、第三領域12，
13間の少数キャリア注入接合のターンオンする部位を広
げて行くという正帰還現象を招き、やがてこの少数キャ
リア注入接合が実質的に少なくともそのほぼ全面のター
ンオンに至ると、素子内部の主電流通路が確立し、第
三、第四領域13，14間にて大電流を吸収し得るようにな
る。
【００１０】従って、図10(B) に示されている特性図で
見ると、第一、第二電極E1，E2間に「ブレークオーバ電
流IBO」として示されたある特定の値以上の素子電流が流
れた場合、正帰還現象が素子内部で生じたことの表れと
して負性抵抗特性が生じ、第一、第二電極E1，E2間に表
れる素子両端電圧はブレークオーバを開始した時の電圧
値である「ブレークオーバ電圧VBO」よりも低く、さらに
は最初に降伏を開始した時の降伏電圧VBR よりも低い
「クランプ電圧（単にオン電圧とも言う)VP」に移行する
ことができ、これにより、素子の発熱を抑えながら大き
なサージ電流の吸収が可能となる。
見ると、第一、第二電極E1，E2間に「ブレークオーバ電
流IBO」として示されたある特定の値以上の素子電流が流
れた場合、正帰還現象が素子内部で生じたことの表れと
して負性抵抗特性が生じ、第一、第二電極E1，E2間に表
れる素子両端電圧はブレークオーバを開始した時の電圧
値である「ブレークオーバ電圧VBO」よりも低く、さらに
は最初に降伏を開始した時の降伏電圧VBR よりも低い
「クランプ電圧（単にオン電圧とも言う)VP」に移行する
ことができ、これにより、素子の発熱を抑えながら大き
なサージ電流の吸収が可能となる。
【００１１】そして、こうしたサージ防護素子により、
第一、第二電極E1，E2を介して吸収可能な最大電流値が
一般に「サージ耐量IPP」と呼ばれ、また、ターンオンし
た素子がそのオン状態を維持するに必要な最小の素子電
流値が一般に「保持電流IH」と呼ばれる。換言すれば、
サージが消失し、保持電流IH以上の電流が素子内に流れ
なくなると素子は自己復帰（ターンオフ）し、本説明以
前の初期状態に戻る。そのため、保持電流IHはまた、「タ
ーンオフ電流IH」とも呼ばれる。
第一、第二電極E1，E2を介して吸収可能な最大電流値が
一般に「サージ耐量IPP」と呼ばれ、また、ターンオンし
た素子がそのオン状態を維持するに必要な最小の素子電
流値が一般に「保持電流IH」と呼ばれる。換言すれば、
サージが消失し、保持電流IH以上の電流が素子内に流れ
なくなると素子は自己復帰（ターンオフ）し、本説明以
前の初期状態に戻る。そのため、保持電流IHはまた、「タ
ーンオフ電流IH」とも呼ばれる。
【００１２】なお、第二領域12と第三領域13とを第一電
極E1にてそれらの表面で短絡するのではなく、それらか
らそれぞれ独立に端子を取出し、素子の外部にて短絡し
た場合にも上記の動作は基本的には生起するが、そうす
ると当該短絡線路ないし短絡手段に見込まれる抵抗値や
インダクタンス値の如何に応じ、印加されるサージの立
ち上がり時の電圧の時間微分値（dV／dt）の大きさによ
って降伏電圧VBR(ひいてはブレークオーバ電圧VBO)がか
なり変動する可能性が高い。換言すると、図示のように
第二領域12と第三領域13とが第一電極E1によってそれら
の表面において短絡されていれば、そのような恐れは低
減され、降伏電圧VBR(ブレークオーバ電圧VBO)の安定化
を図ることができる。
極E1にてそれらの表面で短絡するのではなく、それらか
らそれぞれ独立に端子を取出し、素子の外部にて短絡し
た場合にも上記の動作は基本的には生起するが、そうす
ると当該短絡線路ないし短絡手段に見込まれる抵抗値や
インダクタンス値の如何に応じ、印加されるサージの立
ち上がり時の電圧の時間微分値（dV／dt）の大きさによ
って降伏電圧VBR(ひいてはブレークオーバ電圧VBO)がか
なり変動する可能性が高い。換言すると、図示のように
第二領域12と第三領域13とが第一電極E1によってそれら
の表面において短絡されていれば、そのような恐れは低
減され、降伏電圧VBR(ブレークオーバ電圧VBO)の安定化
を図ることができる。
【００１３】しかるに、上述の説明からして、図示され
ているサージ防護素子においては、吸収の対象となるサ
ージの極性が特定されていることが分かる。つまり、各
領域11〜14に関する図示の導電型関係では第二電極E2の
側が正となる極性のサージでなければブレークオーバ特
性をもって吸収することができず、さらには以下に述べ
る通り、第二電極E2がオーミック接触領域18を介し第一
領域11に直接に接触していることもあって、逆極性の電
圧印加に対しては有意の逆耐圧を示さない。単に第一、
第二半導体領域11，12から成る順方向ダイオードが第
一、第二電極E1，E2間に挿入されているのと等価な結果
になる。その意味で図示の素子は、吸収し得るサージの
極性に関して限定のある、片極性ないし「ユニポーラ」
なサージ防護素子である。これに対し、サージの極性の
如何にかかわらず、すなわち第一、第二電極E1，E2のい
ずれが正となる極性のサージでも共に吸収可能な「バイ
ポーラ」サージ防護素子も、既掲の本出願人の手になる
公報群中にあって片極性素子共々、既に開示されている
（公知文献3,6,10を除く)。しかし、本願発明ではこうし
た両極性サージ防護素子、さらに言うなら逆耐圧を有す
るサージ防護素子は用いないので、その説明は省略す
る。
ているサージ防護素子においては、吸収の対象となるサ
ージの極性が特定されていることが分かる。つまり、各
領域11〜14に関する図示の導電型関係では第二電極E2の
側が正となる極性のサージでなければブレークオーバ特
性をもって吸収することができず、さらには以下に述べ
る通り、第二電極E2がオーミック接触領域18を介し第一
領域11に直接に接触していることもあって、逆極性の電
圧印加に対しては有意の逆耐圧を示さない。単に第一、
第二半導体領域11，12から成る順方向ダイオードが第
一、第二電極E1，E2間に挿入されているのと等価な結果
になる。その意味で図示の素子は、吸収し得るサージの
極性に関して限定のある、片極性ないし「ユニポーラ」
なサージ防護素子である。これに対し、サージの極性の
如何にかかわらず、すなわち第一、第二電極E1，E2のい
ずれが正となる極性のサージでも共に吸収可能な「バイ
ポーラ」サージ防護素子も、既掲の本出願人の手になる
公報群中にあって片極性素子共々、既に開示されている
（公知文献3,6,10を除く)。しかし、本願発明ではこうし
た両極性サージ防護素子、さらに言うなら逆耐圧を有す
るサージ防護素子は用いないので、その説明は省略す
る。
【００１４】以上、図10(A),(B) に示したサージ防護素
子に関し、サージ吸収に関する原理的な動作説明を終え
た所で、同じく図10(A) に併示されているように、第二
電極E2が単に第四領域14に対してのみ電気的に接触して
いるのではなく、この第四領域14の横に「オーミック接
触領域18」と示しているように、第一領域11にもオーミ
ック接触している理由を説明する。
子に関し、サージ吸収に関する原理的な動作説明を終え
た所で、同じく図10(A) に併示されているように、第二
電極E2が単に第四領域14に対してのみ電気的に接触して
いるのではなく、この第四領域14の横に「オーミック接
触領域18」と示しているように、第一領域11にもオーミ
ック接触している理由を説明する。
【００１５】この種の縦型サージ防護素子では本来、設
計仕様値のブレークオーバ電圧VBO以下の絶対値電圧を
持つサージには応答してはならない。ところが、第四領
域14の側で第一領域11にオーミック接触する第二電極E2
を持たない素子構造では、第一、第二電極E1，E2間に印
加されたサージの電圧がブレークオーバ電圧VBO よりも
絶対値で小さい範囲内にあるにもかかわらず、時として
ブレークオーバしてしまう誤動作を起こすことがあっ
た。これは次のように説明できる。
計仕様値のブレークオーバ電圧VBO以下の絶対値電圧を
持つサージには応答してはならない。ところが、第四領
域14の側で第一領域11にオーミック接触する第二電極E2
を持たない素子構造では、第一、第二電極E1，E2間に印
加されたサージの電圧がブレークオーバ電圧VBO よりも
絶対値で小さい範囲内にあるにもかかわらず、時として
ブレークオーバしてしまう誤動作を起こすことがあっ
た。これは次のように説明できる。
【００１６】まず、第一領域11と第二領域12とにより形
成され、サージが印加された時に逆バイアスされるpn接
合には、通常、接合容量Cjが見込まれるので、第一、第
二電極E1，E2間に電圧立ち上がりの時間微分値がdV／dt
のサージが印加されると、この接合容量Cjを充電する過
渡的な電流として、次式で表される変位電流iTが流れ
る。 iT＝（dV／dt）Cj ・・・・・
成され、サージが印加された時に逆バイアスされるpn接
合には、通常、接合容量Cjが見込まれるので、第一、第
二電極E1，E2間に電圧立ち上がりの時間微分値がdV／dt
のサージが印加されると、この接合容量Cjを充電する過
渡的な電流として、次式で表される変位電流iTが流れ
る。 iT＝（dV／dt）Cj ・・・・・
【００１７】しかるに、当該式における接合容量Cj
は、サージ耐量を十分大きく取るために各領域を面積的
に大きくすると、それに連れてかなり大きくなる場合が
多く、例えば 100pF程度からそれ以上の値も普通に考え
られる。一方、種々のサージの性質や振舞いについて
は、すでに従来からも詳しい考察、研究が多岐に亙って
為されており、その結果からすれば、例えば電話通信線
路への雷サージ印加時等にあっては、回路系への誘導ノ
イズ電圧値の波高値こそ、よしんば低くても、サージの
鋭さ（dV／dt）としては100V／μS 程度位までの値が十
分に考えられる。そのため、これらの値を上記式に代
入すると明らかな通り、接合容量を充電する過渡的な電
流の値iTは10mA程度になり得る。dV／dt値が大きくなれ
ばもっと大きくなり、いずれにしても、結構大きな値の
変位電流iTが瞬時ではあるが流れ得るのである。
は、サージ耐量を十分大きく取るために各領域を面積的
に大きくすると、それに連れてかなり大きくなる場合が
多く、例えば 100pF程度からそれ以上の値も普通に考え
られる。一方、種々のサージの性質や振舞いについて
は、すでに従来からも詳しい考察、研究が多岐に亙って
為されており、その結果からすれば、例えば電話通信線
路への雷サージ印加時等にあっては、回路系への誘導ノ
イズ電圧値の波高値こそ、よしんば低くても、サージの
鋭さ（dV／dt）としては100V／μS 程度位までの値が十
分に考えられる。そのため、これらの値を上記式に代
入すると明らかな通り、接合容量を充電する過渡的な電
流の値iTは10mA程度になり得る。dV／dt値が大きくなれ
ばもっと大きくなり、いずれにしても、結構大きな値の
変位電流iTが瞬時ではあるが流れ得るのである。
【００１８】さらにまた、図10(A) の断面構造に従って
実際に作製されるサージ防護素子では、高速動作が要求
されることもあって、第四領域14と第二領域12との間の
距離がかなり短く設計されることがあり、そうした素子
ではブレークオーバ電流IBOの値を余り大きく採れなく
なる傾向にあるし、また、絶対的な意味では製造パラメ
ータによるばらつきも十分満足な程に小さいとは言えな
いこと等から、場合にもよるが、ブレークオーバ電流I
BO の値が、上記のようにして求められるサージ印加時
のそのときどきの変位電流値iTと対して変わらない程度
に、ないしはそれ以下にさえなることがあった。
実際に作製されるサージ防護素子では、高速動作が要求
されることもあって、第四領域14と第二領域12との間の
距離がかなり短く設計されることがあり、そうした素子
ではブレークオーバ電流IBOの値を余り大きく採れなく
なる傾向にあるし、また、絶対的な意味では製造パラメ
ータによるばらつきも十分満足な程に小さいとは言えな
いこと等から、場合にもよるが、ブレークオーバ電流I
BO の値が、上記のようにして求められるサージ印加時
のそのときどきの変位電流値iTと対して変わらない程度
に、ないしはそれ以下にさえなることがあった。
【００１９】こうしたことが複合的な要因となって、サ
ージの尖頭電圧値こそ、設計上のブレークオーバ電圧V
BO には至らない、したがって特に吸収する必要もない
「小さなサージ」であるにもかかわらず、その立ち上が
りが極めて急峻で、電圧の時間微分値dV／dtがかなり高
いサージであると、素子をブレークオーバさせる現象を
生じることがあったのである。図10(B) の特性図上で言
えば、そのような誤動作が起きているときの実効的なブ
レークオーバ電圧VBO は、当該特性図上に示されている
値よりかなり小さい方（左側）に移行したに等価とな
る。
ージの尖頭電圧値こそ、設計上のブレークオーバ電圧V
BO には至らない、したがって特に吸収する必要もない
「小さなサージ」であるにもかかわらず、その立ち上が
りが極めて急峻で、電圧の時間微分値dV／dtがかなり高
いサージであると、素子をブレークオーバさせる現象を
生じることがあったのである。図10(B) の特性図上で言
えば、そのような誤動作が起きているときの実効的なブ
レークオーバ電圧VBO は、当該特性図上に示されている
値よりかなり小さい方（左側）に移行したに等価とな
る。
【００２０】これに対し、図10(A) に示されているよう
に、第四領域14に電気的に接続している第二電極E2が、
同時にまた、第四領域14の近傍において第一領域11の主
面にも電気的に接触するオーミック接触領域18を有して
いると、第一領域11と第二領域12とを逆バイアスする極
性のサージが印加され、従って第一領域11と第四領域14
との接合が順バイアスされる関係となる時にも、当該接
合がターンオンする前に第二電極E2からオーミック接触
領域18を介し第一領域11中に当該第一領域11にとっての
多数キャリアを流し込むことができ、これによって第一
領域11と第二領域12とで構成されるpn接合の接合容量Cj
を速やかに充電することができるため、dV／dt耐性を高
め得るようになる。
に、第四領域14に電気的に接続している第二電極E2が、
同時にまた、第四領域14の近傍において第一領域11の主
面にも電気的に接触するオーミック接触領域18を有して
いると、第一領域11と第二領域12とを逆バイアスする極
性のサージが印加され、従って第一領域11と第四領域14
との接合が順バイアスされる関係となる時にも、当該接
合がターンオンする前に第二電極E2からオーミック接触
領域18を介し第一領域11中に当該第一領域11にとっての
多数キャリアを流し込むことができ、これによって第一
領域11と第二領域12とで構成されるpn接合の接合容量Cj
を速やかに充電することができるため、dV／dt耐性を高
め得るようになる。
【００２１】事実、この手法により、一応は「小さなサ
ージ」に応答しないサージ防護素子を得るのに成功した
し、一方では、こうした接合容量充電のための当初の第
一領域11への多数キャリアの注入という現象も、すでに
説明した降伏現象の発生後ではその基本的な動作自体に
悪影響を及ぼさないで済んだ。と言うのも、第一領域11
と第三領域13とがパンチスルーした後に上記した多数キ
ャリアによる電流が増し、第四領域14の主として厚味方
向（深さ方向）の電圧降下が当該第四領域14と第一領域
11との間の接合の順方向電圧に等しくなると、そのとき
から第一領域11にとっての少数キャリアが第四領域14か
ら注入され始めるため、以降、すでに述べたメカニズム
により、素子の降伏からブレークオーバに至ることがで
きるからである。また、ブレークオーバした後は、一対
の電極E1，E2間の素子電流の主電流通路は、第二電極E2
と第一領域11とのオーミック接触領域18を介する経路で
はなく、第三領域13と第四領域14を介する経路として確
立し、これは当該オーミック接触領域18を有さない素子
における状態とほぼ等価となる。
ージ」に応答しないサージ防護素子を得るのに成功した
し、一方では、こうした接合容量充電のための当初の第
一領域11への多数キャリアの注入という現象も、すでに
説明した降伏現象の発生後ではその基本的な動作自体に
悪影響を及ぼさないで済んだ。と言うのも、第一領域11
と第三領域13とがパンチスルーした後に上記した多数キ
ャリアによる電流が増し、第四領域14の主として厚味方
向（深さ方向）の電圧降下が当該第四領域14と第一領域
11との間の接合の順方向電圧に等しくなると、そのとき
から第一領域11にとっての少数キャリアが第四領域14か
ら注入され始めるため、以降、すでに述べたメカニズム
により、素子の降伏からブレークオーバに至ることがで
きるからである。また、ブレークオーバした後は、一対
の電極E1，E2間の素子電流の主電流通路は、第二電極E2
と第一領域11とのオーミック接触領域18を介する経路で
はなく、第三領域13と第四領域14を介する経路として確
立し、これは当該オーミック接触領域18を有さない素子
における状態とほぼ等価となる。
【００２２】なお、これまではパンチスルー型の従来素
子について述べてきたが、模式的に示される断面構造上
は図10(A) に示されている構造とほとんど変わらなくて
も、本出願人の知見によれば、第二領域12や第三領域13
の厚さを厚くする等の外、各領域の幾何的パラメータや
不純物濃度パラメータ等を適当に選択すると、降伏開始
の当初のメカニズムには第一、第二領域11，12間の雪崩
降伏やツェナ降伏を利用し、ブレークオーバに関しては
上記したパンチスルー型と同様の正帰還メカニズムとな
るサージ防護素子も作製できることが分かった。そし
て、そうしたサージ防護素子や、あるいはまた、さらに
他の公知のサージ防護素子でも、それが少数キャリアの
注入に伴う正帰還現象を介してブレークオーバするタイ
プのものである場合には、上記した「小さなサージ」に
対する応答の問題が同様に起こることがあり、従って、
それに対する上記の対策は、やはりそれらにも適用でき
ることも分かった。もっとも、雪崩降伏やツェナ降伏
は、一般に「ポイントフェノメノン（局所現象）」と呼
ばれている通り、降伏をし始める個所、ないしは降伏後
も電界の集中する個所が局所的になり易いがため、サー
ジ耐量IPP を大きく取るのが難しく、上記したパンチス
ルー型素子に比べると不利である外、設計自由度も小さ
く、製造パラメータに対する許容度も乏しい等、やや劣
った側面を見せることが多い。しかし、そうした優劣の
比較をせず、ここで問題にしたdV／dt耐性についてだけ
考えるならば、そのような雪崩降伏型やツェナ降伏型の
サージ防護素子においても、上記してきた議論はほぼそ
のまま適用することができ、実際、以下に述べる本発明
においても、そうした片極性サージ防護素子を同様に使
用することもできる。もっとも、初期降伏メカニズムに
第一、第二領域11，12間の雪崩降伏やツェナ降伏を利用
するサージ防護素子においても、例えば既掲の公知文献
8中、第６図とその説明中に開示されているように、第
一、第二領域11，12の接触面積領域中に点々と第一領域
11と同じ導電型でより高濃度な不純物領域を複数個形成
しておくと、局所現象を利用しているにもかかわらず、
雪崩降伏ないしツェナ降伏をそれら複数個の高濃度不純
物領域にて一斉に起こすことができ、総体的に見ると素
子内部の電流分布の均一化が図れて望ましい。従ってこ
うした工夫もまた、この種の雪崩降伏型やツェナ降伏型
の片極性サージ防護素子を本発明のサージ防護デバイス
における要素素子として用いる場合には同様に採用する
ことができる。
子について述べてきたが、模式的に示される断面構造上
は図10(A) に示されている構造とほとんど変わらなくて
も、本出願人の知見によれば、第二領域12や第三領域13
の厚さを厚くする等の外、各領域の幾何的パラメータや
不純物濃度パラメータ等を適当に選択すると、降伏開始
の当初のメカニズムには第一、第二領域11，12間の雪崩
降伏やツェナ降伏を利用し、ブレークオーバに関しては
上記したパンチスルー型と同様の正帰還メカニズムとな
るサージ防護素子も作製できることが分かった。そし
て、そうしたサージ防護素子や、あるいはまた、さらに
他の公知のサージ防護素子でも、それが少数キャリアの
注入に伴う正帰還現象を介してブレークオーバするタイ
プのものである場合には、上記した「小さなサージ」に
対する応答の問題が同様に起こることがあり、従って、
それに対する上記の対策は、やはりそれらにも適用でき
ることも分かった。もっとも、雪崩降伏やツェナ降伏
は、一般に「ポイントフェノメノン（局所現象）」と呼
ばれている通り、降伏をし始める個所、ないしは降伏後
も電界の集中する個所が局所的になり易いがため、サー
ジ耐量IPP を大きく取るのが難しく、上記したパンチス
ルー型素子に比べると不利である外、設計自由度も小さ
く、製造パラメータに対する許容度も乏しい等、やや劣
った側面を見せることが多い。しかし、そうした優劣の
比較をせず、ここで問題にしたdV／dt耐性についてだけ
考えるならば、そのような雪崩降伏型やツェナ降伏型の
サージ防護素子においても、上記してきた議論はほぼそ
のまま適用することができ、実際、以下に述べる本発明
においても、そうした片極性サージ防護素子を同様に使
用することもできる。もっとも、初期降伏メカニズムに
第一、第二領域11，12間の雪崩降伏やツェナ降伏を利用
するサージ防護素子においても、例えば既掲の公知文献
8中、第６図とその説明中に開示されているように、第
一、第二領域11，12の接触面積領域中に点々と第一領域
11と同じ導電型でより高濃度な不純物領域を複数個形成
しておくと、局所現象を利用しているにもかかわらず、
雪崩降伏ないしツェナ降伏をそれら複数個の高濃度不純
物領域にて一斉に起こすことができ、総体的に見ると素
子内部の電流分布の均一化が図れて望ましい。従ってこ
うした工夫もまた、この種の雪崩降伏型やツェナ降伏型
の片極性サージ防護素子を本発明のサージ防護デバイス
における要素素子として用いる場合には同様に採用する
ことができる。
【００２３】さらに、初期降伏メカニズムの如何にかか
わらず、実用的な構造では、やはり素子内部の電流分布
の均一化を図り、結果として例えばサージ耐量IPP を増
す等の目的で、第二領域12内に設けられる第三領域13
や、第一領域11と少数キャリア注入接合を形成する第四
領域14も複数個を並設して構成することがある。このよ
うな工夫を採用した片極性サージ防護素子もまた、本発
明にて同様に用いることができ、実際、後述の本発明の
望ましい実施形態においてもそのようになっている。
わらず、実用的な構造では、やはり素子内部の電流分布
の均一化を図り、結果として例えばサージ耐量IPP を増
す等の目的で、第二領域12内に設けられる第三領域13
や、第一領域11と少数キャリア注入接合を形成する第四
領域14も複数個を並設して構成することがある。このよ
うな工夫を採用した片極性サージ防護素子もまた、本発
明にて同様に用いることができ、実際、後述の本発明の
望ましい実施形態においてもそのようになっている。
【００２４】しかるに、上述してきたようなサージ防護
素子を用いた上での通信回線の保護を考慮する時、一般
的にはＮ（Ｎ≧２）本の伝送線路の各々と接地Ｅの間、
及びＮ本の信号線路の中の任意の二本の間のサージ吸収
につき議論するが、まずここでは簡単のため、Ｎ＝２の
場合、つまり図11(A),(B) に示すように平衡伝送型で一
対の信号伝送線路（以下、単に線路）L1，L2を有する被
保護回路50を例示し、説明する。
素子を用いた上での通信回線の保護を考慮する時、一般
的にはＮ（Ｎ≧２）本の伝送線路の各々と接地Ｅの間、
及びＮ本の信号線路の中の任意の二本の間のサージ吸収
につき議論するが、まずここでは簡単のため、Ｎ＝２の
場合、つまり図11(A),(B) に示すように平衡伝送型で一
対の信号伝送線路（以下、単に線路）L1，L2を有する被
保護回路50を例示し、説明する。
【００２５】このような平衡伝送型の信号伝送系（電源
線路系を含む）の場合、線路L1，L2は共に大地（接地）
Ｅに対し幾何学的にほぼ同一の条件下にあると見ること
ができ、雷等のサージ発生源や送電線に関してもそう見
ることができる。従って、良く知られているように、サ
ージの発生に基づく異常高電圧はこれらの二線L1，L2に
対し、それぞれ同相で印加され、いわゆるコモンモード
サージとなる。この異常高電圧が被保護回路50の各線路
L1，L2における対接地間耐電圧を越えると被保護回路50
内にあって最も弱い部分で絶縁破壊が生ずる。そして、
一対の線路L1，L2の中、どちらか一方に関し少しでも先
に絶縁破壊が生ずると、その瞬間に線路L1，L2間にも高
い線間電圧が発生し、いわゆるノーマルモードサージと
なって、線間耐圧を越えた結果としての絶縁破壊をさら
に生ずる。
線路系を含む）の場合、線路L1，L2は共に大地（接地）
Ｅに対し幾何学的にほぼ同一の条件下にあると見ること
ができ、雷等のサージ発生源や送電線に関してもそう見
ることができる。従って、良く知られているように、サ
ージの発生に基づく異常高電圧はこれらの二線L1，L2に
対し、それぞれ同相で印加され、いわゆるコモンモード
サージとなる。この異常高電圧が被保護回路50の各線路
L1，L2における対接地間耐電圧を越えると被保護回路50
内にあって最も弱い部分で絶縁破壊が生ずる。そして、
一対の線路L1，L2の中、どちらか一方に関し少しでも先
に絶縁破壊が生ずると、その瞬間に線路L1，L2間にも高
い線間電圧が発生し、いわゆるノーマルモードサージと
なって、線間耐圧を越えた結果としての絶縁破壊をさら
に生ずる。
【００２６】そこで、こうしたコモンモードサージ、ノ
ーマルモードサージのいずれにも対処し、かつ、例えば
雷サージであっても必ずしも負極性サージに限らず、い
わゆる冬雷等に代表されるように正極性サージもあるの
で、上述したように吸収し得るサージの極性に特定のあ
る片極性サージ防護素子を用いながらも、デバイスとし
ては両極性サージを吸収可能なサージ防護デバイスを構
築する必要がある。そうした場合、図11(A),(B) に示し
た装置構成とするのが、用いるサージ防護素子の数も少
なくて済み、回路構成的にも簡単で有利である。ここ
で、本書での約束として、図11中には三つのサージ防護
素子SPD1，SPD2，SPDcが示されているが、これらの素子
SPD1，SPD2，SPDcはいずれも、カソードマークの側に正
極性のサージが印加された時にのみブレークダウンない
しブレークオーバして当該サージを吸収し、これとは逆
極性の電圧印加に対しては有意の逆耐圧を呈さないもの
とする。従って、図10(A) に示したように第一領域11が
n型半導体で構成されている片極性サージ防護素子で
は、第二電極E2の方がカソードマークに対応する電極と
なる。ブレークダウン型の素子、つまり定電圧ダイオー
ド等の場合には、通常の表記の通り、カソードマーク側
に n型カソード領域が形成される。
ーマルモードサージのいずれにも対処し、かつ、例えば
雷サージであっても必ずしも負極性サージに限らず、い
わゆる冬雷等に代表されるように正極性サージもあるの
で、上述したように吸収し得るサージの極性に特定のあ
る片極性サージ防護素子を用いながらも、デバイスとし
ては両極性サージを吸収可能なサージ防護デバイスを構
築する必要がある。そうした場合、図11(A),(B) に示し
た装置構成とするのが、用いるサージ防護素子の数も少
なくて済み、回路構成的にも簡単で有利である。ここ
で、本書での約束として、図11中には三つのサージ防護
素子SPD1，SPD2，SPDcが示されているが、これらの素子
SPD1，SPD2，SPDcはいずれも、カソードマークの側に正
極性のサージが印加された時にのみブレークダウンない
しブレークオーバして当該サージを吸収し、これとは逆
極性の電圧印加に対しては有意の逆耐圧を呈さないもの
とする。従って、図10(A) に示したように第一領域11が
n型半導体で構成されている片極性サージ防護素子で
は、第二電極E2の方がカソードマークに対応する電極と
なる。ブレークダウン型の素子、つまり定電圧ダイオー
ド等の場合には、通常の表記の通り、カソードマーク側
に n型カソード領域が形成される。
【００２７】図11(A) の場合、三つのサージ防護素子SP
D1，SPD2，SPDcは、カソードマーク側の電極（以下、単
にカソード）を互いに接続しているが、アノードマーク
側の電極（以下、単にアノード）はそれぞれ第一線路L
1、第二線路L2、接地Ｅに対して個別に接続している。
対して図11(B) に示すサージ防護デバイスの場合には、
それら三つのサージ防護素子SPD1，SPD2，SPDcの極性の
全てを逆にし、アノード相互を共通接続し、カソードを
それぞれ線路L1，L2と接地Ｅとに振り分けて接続させて
いる。
D1，SPD2，SPDcは、カソードマーク側の電極（以下、単
にカソード）を互いに接続しているが、アノードマーク
側の電極（以下、単にアノード）はそれぞれ第一線路L
1、第二線路L2、接地Ｅに対して個別に接続している。
対して図11(B) に示すサージ防護デバイスの場合には、
それら三つのサージ防護素子SPD1，SPD2，SPDcの極性の
全てを逆にし、アノード相互を共通接続し、カソードを
それぞれ線路L1，L2と接地Ｅとに振り分けて接続させて
いる。
【００２８】従ってサージが印加されておらず、通常の
電位が線路L1，L2と接地Ｅ間に印加されている場合に
は、これら図11(A),(B) のサージ防護デバイスは、サー
ジ防護素子SPD1，SPD2の組とサージ防護素子SPDcのいず
れか一方が逆バイアスとなるので、実効的には回路から
外されているのと等価となり、同様に線路L1，L2間に正
常範囲の電位差が表れている状態下でも、サージ防護素
子SPD1，SPD2のいずれか一方が逆バイアスとなるので、
やはり回路中に接続されていないのと同じ状態となっ
て、被保護回路50の正常な動作に何等の悪影響をも及ぼ
さない。つまり、個別の素子として見るとそれ自身では
逆耐圧を呈さない片極性のサージ防護素子を用いている
にもかかわらず、これらを三つ用いたサージ防護デバイ
スとしては、対接地間でも線路間でも、両極性の逆耐圧
を呈することができる。
電位が線路L1，L2と接地Ｅ間に印加されている場合に
は、これら図11(A),(B) のサージ防護デバイスは、サー
ジ防護素子SPD1，SPD2の組とサージ防護素子SPDcのいず
れか一方が逆バイアスとなるので、実効的には回路から
外されているのと等価となり、同様に線路L1，L2間に正
常範囲の電位差が表れている状態下でも、サージ防護素
子SPD1，SPD2のいずれか一方が逆バイアスとなるので、
やはり回路中に接続されていないのと同じ状態となっ
て、被保護回路50の正常な動作に何等の悪影響をも及ぼ
さない。つまり、個別の素子として見るとそれ自身では
逆耐圧を呈さない片極性のサージ防護素子を用いている
にもかかわらず、これらを三つ用いたサージ防護デバイ
スとしては、対接地間でも線路間でも、両極性の逆耐圧
を呈することができる。
【００２９】一方、図11(A) のサージ防護デバイスにお
いては接地Ｅの方が正、図11(B) のサージ防護デバイス
では接地Ｅの方が負となるコモンモードサージが印加さ
れると、接地に接続しているサージ防護素子SPDcは順方
向バイアスとなるので単なる導通線路と考えて良く、各
線路L1，L2にそれぞれ接続している二つのサージ防護素
子SPD1，SPD2がサージ吸収のための動作をなす。対して
逆極性のサージ印加時には線路L1，L2に接続している二
つのサージ防護素子SPD1，SPD2の方が単なる導通線路と
なり、接地側に接続しているサージ防護素子SPDcのみが
サージ吸収のための動作をなす。
いては接地Ｅの方が正、図11(B) のサージ防護デバイス
では接地Ｅの方が負となるコモンモードサージが印加さ
れると、接地に接続しているサージ防護素子SPDcは順方
向バイアスとなるので単なる導通線路と考えて良く、各
線路L1，L2にそれぞれ接続している二つのサージ防護素
子SPD1，SPD2がサージ吸収のための動作をなす。対して
逆極性のサージ印加時には線路L1，L2に接続している二
つのサージ防護素子SPD1，SPD2の方が単なる導通線路と
なり、接地側に接続しているサージ防護素子SPDcのみが
サージ吸収のための動作をなす。
【００３０】ここで問題になるのが、線路L1，L2に接続
しているサージ防護素子SPD1，SPD2の特性差である。上
記の説明から明らかなように、接地Ｅに接続しているサ
ージ防護素子SPDcが単なる順方向ダイオードとなり、こ
れら線路側のサージ防護素子SPD1，SPD2がサージ吸収の
ための動作をなす時に、いずれか一方でも先に動作する
とその瞬間にノーマルモードサージが発生し、未だ降伏
していないサージ防護素子の接続している方の線路に大
きな対接地電位が生じ得る。そのため、これら二つのサ
ージ防護素子SPD1，SPD2の間にはなるべく特性差がな
く、全く同時には無理としても、できるだけその動作時
間差はない方が望ましい。これに対し、各線路L1，L2に
接続しているサージ防護素子SPD1，SPD2の組と、接地Ｅ
に接続しているサージ防護素子SPDcとの特性差は、デバ
イスとしての規格上は小さいに越したことはないが、あ
る程度は広く許容できる。と言うのも、上記の動作から
明らかなように、各線路L1，L2に接続したサージ防護素
子SPD1，SPD2の組と接地Ｅに接続したサージ防護素子SP
Dcとが同時にサージ吸収のための動作を起こすことはな
いからである。どちらかは必ず、単に順方向バイアスさ
れたダイオードとしてしか機能しない。
しているサージ防護素子SPD1，SPD2の特性差である。上
記の説明から明らかなように、接地Ｅに接続しているサ
ージ防護素子SPDcが単なる順方向ダイオードとなり、こ
れら線路側のサージ防護素子SPD1，SPD2がサージ吸収の
ための動作をなす時に、いずれか一方でも先に動作する
とその瞬間にノーマルモードサージが発生し、未だ降伏
していないサージ防護素子の接続している方の線路に大
きな対接地電位が生じ得る。そのため、これら二つのサ
ージ防護素子SPD1，SPD2の間にはなるべく特性差がな
く、全く同時には無理としても、できるだけその動作時
間差はない方が望ましい。これに対し、各線路L1，L2に
接続しているサージ防護素子SPD1，SPD2の組と、接地Ｅ
に接続しているサージ防護素子SPDcとの特性差は、デバ
イスとしての規格上は小さいに越したことはないが、あ
る程度は広く許容できる。と言うのも、上記の動作から
明らかなように、各線路L1，L2に接続したサージ防護素
子SPD1，SPD2の組と接地Ｅに接続したサージ防護素子SP
Dcとが同時にサージ吸収のための動作を起こすことはな
いからである。どちらかは必ず、単に順方向バイアスさ
れたダイオードとしてしか機能しない。
【００３１】しかし、繰返すが、線間にあって逆直列接
続された関係となる二つのサージ防護素子SPD1，SPD2に
ついては、少なくとも応答時間とブレークオーバ電流特
性に関しそれらの差が小さい必要があり、そのため、そ
れらを別の半導体ウエハから構築したようなものは実際
上、市場に提供される商品としては採用し難い。チップ
単位で各半導体ウエハから切り出された各サージ防護素
子の特性値は、母材ウエハや製造工程全般に関するバラ
付きや製造ロット間のバラ付きをまで鑑みてその許容範
囲が規定されているので、素子単体としての特性値は許
容範囲にあっても、この種のサージ防護デバイスに用い
るには特性差が大きくなり過ぎる恐れが高いからであ
る。単一の半導体ウエハに形成されたものでさえ、周知
のように半導体ウエハの周辺部と中心部とではその抵抗
率（不純物濃度）にかなりな差があり、そこに作製され
る素子の特性にもかなりな差を生ずる。
続された関係となる二つのサージ防護素子SPD1，SPD2に
ついては、少なくとも応答時間とブレークオーバ電流特
性に関しそれらの差が小さい必要があり、そのため、そ
れらを別の半導体ウエハから構築したようなものは実際
上、市場に提供される商品としては採用し難い。チップ
単位で各半導体ウエハから切り出された各サージ防護素
子の特性値は、母材ウエハや製造工程全般に関するバラ
付きや製造ロット間のバラ付きをまで鑑みてその許容範
囲が規定されているので、素子単体としての特性値は許
容範囲にあっても、この種のサージ防護デバイスに用い
るには特性差が大きくなり過ぎる恐れが高いからであ
る。単一の半導体ウエハに形成されたものでさえ、周知
のように半導体ウエハの周辺部と中心部とではその抵抗
率（不純物濃度）にかなりな差があり、そこに作製され
る素子の特性にもかなりな差を生ずる。
【００３２】そこで本出願人においても、既掲の公知文
献5, 6において、半導体ウエハ上に形成された隣接素子
を用いて多端子型のデバイスを構成する集積化例を提案
している。図12(A) に示す構造の多端子サージ防護デバ
イスは、既掲の公知文献 6の教示に従って構成されたも
のに相当し、同一構成の三つサージ防護素子の第二電極
E2が全ての素子に共通の電極となっていて、これからは
外部回路への接続端子は引き出されていない。対して各
素子の第一電極E1の方は、それぞれ線路L1，L2及び接地
Ｅのどれか一つに接続され、これにより一対の線路L1，
L2間、及び各線路L1，L2と接地Ｅ間での両極性サージの
吸収が図られる。第一領域11、第二領域12、そして第三
領域13のそれら相互の関係に関しては図10(A) に示した
断面構造のサージ防護素子におけるものと同様である
が、異なるのは第二電極E2が第一領域11に直接に接触す
ることで構成されるオーミック接触領域18がなく、ま
た、第四領域14も第一領域11に直接に接触するのではな
くて、第一領域11と同じ導電型で高濃度不純物（従って
図示の導電型関係の場合にはn+型）の補助領域53を介し
てpn接合を形成している点である。なお、第三領域13が
複数個の並設構成となっていることは、既に述べたよう
に、素子内部の電流分布の均一化を図る目的からであ
り、この点は後述の本願発明の実施形態において用いら
れている素子においても同様となっている。
献5, 6において、半導体ウエハ上に形成された隣接素子
を用いて多端子型のデバイスを構成する集積化例を提案
している。図12(A) に示す構造の多端子サージ防護デバ
イスは、既掲の公知文献 6の教示に従って構成されたも
のに相当し、同一構成の三つサージ防護素子の第二電極
E2が全ての素子に共通の電極となっていて、これからは
外部回路への接続端子は引き出されていない。対して各
素子の第一電極E1の方は、それぞれ線路L1，L2及び接地
Ｅのどれか一つに接続され、これにより一対の線路L1，
L2間、及び各線路L1，L2と接地Ｅ間での両極性サージの
吸収が図られる。第一領域11、第二領域12、そして第三
領域13のそれら相互の関係に関しては図10(A) に示した
断面構造のサージ防護素子におけるものと同様である
が、異なるのは第二電極E2が第一領域11に直接に接触す
ることで構成されるオーミック接触領域18がなく、ま
た、第四領域14も第一領域11に直接に接触するのではな
くて、第一領域11と同じ導電型で高濃度不純物（従って
図示の導電型関係の場合にはn+型）の補助領域53を介し
てpn接合を形成している点である。なお、第三領域13が
複数個の並設構成となっていることは、既に述べたよう
に、素子内部の電流分布の均一化を図る目的からであ
り、この点は後述の本願発明の実施形態において用いら
れている素子においても同様となっている。
【００３３】しかるに、第二電極E2と第一領域11との間
に図10(A) の素子に認められたようなオーミック接触領
域18がない結果、この図12(A) に示す多端子サージ防護
デバイス中の各素子は逆耐圧を呈し、例えば線路L1と接
地Ｅとの間で接地Ｅの側が正となる極性のサージを吸収
する場合、第一電極E1が線路L1に接続されているサージ
防護素子（図中、左端に示されている素子）が第一領域
11と第二領域12の逆バイアスによって降伏動作を開始す
べき素子となり、この時、この素子における第四領域14
と高濃度補助領域53とのpn接合は順バイアスとなってそ
のまま導通するが、第一電極E1が接地Ｅに接続されてい
るサージ防護素子（図中、中央の素子）における当該pn
接合は逆バイアスとなるため、このpn接合がツェナ降伏
ないし雪崩降伏して始めて導通する。従って、サージ吸
収時のクランプ電圧にはこのpn接合（14＋53）の降伏電
圧が加算された値となる。逆極性サージ印加時にもツェ
ナ降伏するpn接合（14＋53）が図中、左端の素子のそれ
になるだけで、結果は同じであり、同様にこのことは線
路L2と接地Ｅ間、線路L1，L2間におけるサージ吸収時の
素子の組み合せにおいても言える。
に図10(A) の素子に認められたようなオーミック接触領
域18がない結果、この図12(A) に示す多端子サージ防護
デバイス中の各素子は逆耐圧を呈し、例えば線路L1と接
地Ｅとの間で接地Ｅの側が正となる極性のサージを吸収
する場合、第一電極E1が線路L1に接続されているサージ
防護素子（図中、左端に示されている素子）が第一領域
11と第二領域12の逆バイアスによって降伏動作を開始す
べき素子となり、この時、この素子における第四領域14
と高濃度補助領域53とのpn接合は順バイアスとなってそ
のまま導通するが、第一電極E1が接地Ｅに接続されてい
るサージ防護素子（図中、中央の素子）における当該pn
接合は逆バイアスとなるため、このpn接合がツェナ降伏
ないし雪崩降伏して始めて導通する。従って、サージ吸
収時のクランプ電圧にはこのpn接合（14＋53）の降伏電
圧が加算された値となる。逆極性サージ印加時にもツェ
ナ降伏するpn接合（14＋53）が図中、左端の素子のそれ
になるだけで、結果は同じであり、同様にこのことは線
路L2と接地Ｅ間、線路L1，L2間におけるサージ吸収時の
素子の組み合せにおいても言える。
【００３４】なお、この素子で高濃度補助領域53が設け
られているのは、当該公知文献 6中に詳しいように、そ
もそもそうした高濃度補助領域53の不純物濃度や厚さの
如何により、ブレークオーバ電流IBO や保持電流IHを制
御する点にある。このこと自体は本発明に直接の関係は
ないので、説明は省略する。また当該公知文献 6の第３
図には、デバイス中の複数素子間の分離手法に関し幾つ
かの手法例が示されており、第二電極E2まで完全に分離
したものを別な導電板上に搭載することで図12(A) と実
質的に同じ構造のサージ防護デバイスを構築する場合を
始め、補助領域53までは分離するが第四領域14は共通に
したり、あるいは特に分離領域を設けなくても素子間の
横方向離間距離を十分に採れば実質的に分離しているの
と同じ結果になる旨の記載等もあるが、それらは分離に
関しての代替例であって、原理動作等は上記の通り、何
等変わりはない。
られているのは、当該公知文献 6中に詳しいように、そ
もそもそうした高濃度補助領域53の不純物濃度や厚さの
如何により、ブレークオーバ電流IBO や保持電流IHを制
御する点にある。このこと自体は本発明に直接の関係は
ないので、説明は省略する。また当該公知文献 6の第３
図には、デバイス中の複数素子間の分離手法に関し幾つ
かの手法例が示されており、第二電極E2まで完全に分離
したものを別な導電板上に搭載することで図12(A) と実
質的に同じ構造のサージ防護デバイスを構築する場合を
始め、補助領域53までは分離するが第四領域14は共通に
したり、あるいは特に分離領域を設けなくても素子間の
横方向離間距離を十分に採れば実質的に分離しているの
と同じ結果になる旨の記載等もあるが、それらは分離に
関しての代替例であって、原理動作等は上記の通り、何
等変わりはない。
【００３５】これに対し、既掲の公知文献 5では、一種
の両極性サージ防護素子の考えを導入し、第一半導体領
域11の表裏に第二半導体領域12と第三半導体領域13の組
を形成することで線路L1，L2間、及びそれらと接地Ｅ間
での両極性サージ吸収を図った多端子サージ防護デバイ
スを提案している。図12(B) はこの考えに即して構成さ
れた多端子サージ防護デバイスの概略断面構造を示して
おり、第一領域11の表面側には第二領域12と第三領域13
の組、及びそれら第二、第三領域12，13の表面相互を短
絡する第一電極E1が一対形成され、第一領域11の裏面側
には第二領域12と第三領域13の組、及びそれらの表面相
互を短絡する第二電極E2が一つだけ形成されている。従
って図示のように、表面側の一対の第一電極E1の一方を
線路L1に接続し、他方を線路L2に接続した上で、裏面側
の第二電極E2を接地Ｅに接続すれば、線路L1，L2間、及
び各線路L1，L2と接地Ｅ間の両極性サージを吸収可能な
多端子サージ防護デバイスとなる。
の両極性サージ防護素子の考えを導入し、第一半導体領
域11の表裏に第二半導体領域12と第三半導体領域13の組
を形成することで線路L1，L2間、及びそれらと接地Ｅ間
での両極性サージ吸収を図った多端子サージ防護デバイ
スを提案している。図12(B) はこの考えに即して構成さ
れた多端子サージ防護デバイスの概略断面構造を示して
おり、第一領域11の表面側には第二領域12と第三領域13
の組、及びそれら第二、第三領域12，13の表面相互を短
絡する第一電極E1が一対形成され、第一領域11の裏面側
には第二領域12と第三領域13の組、及びそれらの表面相
互を短絡する第二電極E2が一つだけ形成されている。従
って図示のように、表面側の一対の第一電極E1の一方を
線路L1に接続し、他方を線路L2に接続した上で、裏面側
の第二電極E2を接地Ｅに接続すれば、線路L1，L2間、及
び各線路L1，L2と接地Ｅ間の両極性サージを吸収可能な
多端子サージ防護デバイスとなる。
【００３６】この場合、印加されるサージの極性と、ど
の電極間にサージが印加されたかにより、第二領域12は
図10(A) に即して説明した素子における第四領域14の作
用を営む。例えば接地Ｅが正となる極性のサージが印加
された場合、図中に併記のように第一領域11が n型、従
って第二領域12が p型の場合には、表面側の第一電極E
1，E1に接続された一対の第二、第三領域12，13の組は
共にサージ吸収のための既述した降伏動作に関与する領
域となるが、裏面側の第二電極E2に接続している第三領
域13はこの場合、なくても同じ領域であって、この裏面
側の第二領域12が図10(A) に示した素子の第四領域14の
果たす役目をなす。逆に接地Ｅ側が負となる極性のサー
ジが印加されると、表面側の一対の第三領域13，13はな
くても同じ領域となり、表面側の一対の第二領域12，12
が図10(A) 中の素子における第四領域14の役目をなし、
裏面側の第二、第三領域12，13が図10(A) に示した素子
の第二、第三領域12，13と同じ働きをなす。線路L1，L2
間のサージ吸収に関しても、その極性に応じ、当該線路
L1，L2に第一電極E1，E1を接続している素子のどちらか
一方の第二領域12が第四領域14の機能を営む。
の電極間にサージが印加されたかにより、第二領域12は
図10(A) に即して説明した素子における第四領域14の作
用を営む。例えば接地Ｅが正となる極性のサージが印加
された場合、図中に併記のように第一領域11が n型、従
って第二領域12が p型の場合には、表面側の第一電極E
1，E1に接続された一対の第二、第三領域12，13の組は
共にサージ吸収のための既述した降伏動作に関与する領
域となるが、裏面側の第二電極E2に接続している第三領
域13はこの場合、なくても同じ領域であって、この裏面
側の第二領域12が図10(A) に示した素子の第四領域14の
果たす役目をなす。逆に接地Ｅ側が負となる極性のサー
ジが印加されると、表面側の一対の第三領域13，13はな
くても同じ領域となり、表面側の一対の第二領域12，12
が図10(A) 中の素子における第四領域14の役目をなし、
裏面側の第二、第三領域12，13が図10(A) に示した素子
の第二、第三領域12，13と同じ働きをなす。線路L1，L2
間のサージ吸収に関しても、その極性に応じ、当該線路
L1，L2に第一電極E1，E1を接続している素子のどちらか
一方の第二領域12が第四領域14の機能を営む。
【００３７】
【発明が解決しようとする課題】上述のように、線間及
び対接地間で両極性のサージを吸収可能な多端子サージ
防護デバイスを提供する場合、図11に即して説明したよ
うに、等価回路的には逆耐圧を呈さない片極性サージ防
護素子を組み合せることで、比較的簡単で小型なデバイ
スを構築できる。しかし、用いる素子がそれぞれ別途に
切り出されたものであると、電気的諸特性、特に応答特
性に関し満足に揃ったものが得られない場合が多く、安
心して市場に供給し得るようなものにはなり難い。同一
の半導体ウエハ上に構築したものでさえ、ウエハ上での
作製個所が離れると多端子サージ防護デバイスを構築す
る上では特性が許容範囲以上に異なることも多い。
び対接地間で両極性のサージを吸収可能な多端子サージ
防護デバイスを提供する場合、図11に即して説明したよ
うに、等価回路的には逆耐圧を呈さない片極性サージ防
護素子を組み合せることで、比較的簡単で小型なデバイ
スを構築できる。しかし、用いる素子がそれぞれ別途に
切り出されたものであると、電気的諸特性、特に応答特
性に関し満足に揃ったものが得られない場合が多く、安
心して市場に供給し得るようなものにはなり難い。同一
の半導体ウエハ上に構築したものでさえ、ウエハ上での
作製個所が離れると多端子サージ防護デバイスを構築す
る上では特性が許容範囲以上に異なることも多い。
【００３８】そうかと言って、図12(A) に示した従来デ
バイスのように、単に共通半導体ウエハ上に形成された
隣接素子を用いれば良いと言うものでもなく、一つの多
端子サージ防護デバイスを構成する各サージ防護素子が
逆耐圧を呈するような構成では特性が揃い難い。確かに
高不純物濃度の補助領域53を設けることでターンオフ特
性の制御には有利になるが、逆耐圧を呈するダイオード
のツェナ降伏電圧ないし雪崩降伏電圧が必ずクランプ電
圧に加算されるので、特性上の誤差が集積し易く、バラ
付きの要因を増すし、各素子内部での消費電力も大きく
なる。消費電力が大きいいとサージ耐量IPP を低下させ
ることにもなり、実用的な集積型サージ防護デバイスを
提供する上での障害となる。こうしたことから端的に言
って、片極性サージ防護素子であっても裏面側に逆耐圧
を呈するpn接合を有する素子は、実用的な多端子サージ
防護デバイスを構築する上で採用でき兼ねる。裏面側の
構造は簡単に越したことはない。
バイスのように、単に共通半導体ウエハ上に形成された
隣接素子を用いれば良いと言うものでもなく、一つの多
端子サージ防護デバイスを構成する各サージ防護素子が
逆耐圧を呈するような構成では特性が揃い難い。確かに
高不純物濃度の補助領域53を設けることでターンオフ特
性の制御には有利になるが、逆耐圧を呈するダイオード
のツェナ降伏電圧ないし雪崩降伏電圧が必ずクランプ電
圧に加算されるので、特性上の誤差が集積し易く、バラ
付きの要因を増すし、各素子内部での消費電力も大きく
なる。消費電力が大きいいとサージ耐量IPP を低下させ
ることにもなり、実用的な集積型サージ防護デバイスを
提供する上での障害となる。こうしたことから端的に言
って、片極性サージ防護素子であっても裏面側に逆耐圧
を呈するpn接合を有する素子は、実用的な多端子サージ
防護デバイスを構築する上で採用でき兼ねる。裏面側の
構造は簡単に越したことはない。
【００３９】一方、図12(B) に示した従来デバイスで
は、第一領域11の表裏面にそれぞれ、逆耐圧のある素子
を高い歩留まりで精度良く作製することが相当に難しい
し、特性を表裏で揃えるのも難しい。少なくとも半導体
基板の一面側（裏面側）の構造を極力簡単にしたいとの
方向とは全く逆方向を指向する結果になる。特に、表裏
の第二領域12，12で挟まれた寄生トランジスタのベース
領域となる第一領域11は電位的に浮遊状態にあり、表裏
における不純物拡散濃度差等の影響が極めて出易い状態
にあり、動作電圧に偏差を生じ易い。また、対接地間
（L1，Ｅ間及びL2，Ｅ間）ではいわゆる縦型動作となる
が、線路L1，L2間では横型動作となり、この動特性にも
差が出易い。特に初期降伏に雪崩降伏等の局所現象を利
用するような場合、並列動作が崩れ易く、短時間であっ
ても電流の片線集中等の問題を生ずることがある。
は、第一領域11の表裏面にそれぞれ、逆耐圧のある素子
を高い歩留まりで精度良く作製することが相当に難しい
し、特性を表裏で揃えるのも難しい。少なくとも半導体
基板の一面側（裏面側）の構造を極力簡単にしたいとの
方向とは全く逆方向を指向する結果になる。特に、表裏
の第二領域12，12で挟まれた寄生トランジスタのベース
領域となる第一領域11は電位的に浮遊状態にあり、表裏
における不純物拡散濃度差等の影響が極めて出易い状態
にあり、動作電圧に偏差を生じ易い。また、対接地間
（L1，Ｅ間及びL2，Ｅ間）ではいわゆる縦型動作となる
が、線路L1，L2間では横型動作となり、この動特性にも
差が出易い。特に初期降伏に雪崩降伏等の局所現象を利
用するような場合、並列動作が崩れ易く、短時間であっ
ても電流の片線集中等の問題を生ずることがある。
【００４０】本発明はこのような実情の下になされたも
ので、等価回路的には図11に示した簡単な構成とするこ
とを前提にし、図12(A),(B) に示した従来例の持つ欠点
の解消ないし緩和の図れる多端子サージ防護デバイスを
提供せんとするものである。特に、互いに共通に接続さ
れる上述の第二電極E2を共通電極、対して各線路または
接地に対し個別に接続される第一電極E1を個別電極と呼
ぶと、個別電極を各線路に接続したサージ防護素子と個
別電極を接地に接続したサージ防護素子の間では多少の
特性差を許容し得るにしても、個別電極を各線路に接続
したサージ防護素子同士の同時動作性はできるだけ確保
し得ることを主たる目的とする。
ので、等価回路的には図11に示した簡単な構成とするこ
とを前提にし、図12(A),(B) に示した従来例の持つ欠点
の解消ないし緩和の図れる多端子サージ防護デバイスを
提供せんとするものである。特に、互いに共通に接続さ
れる上述の第二電極E2を共通電極、対して各線路または
接地に対し個別に接続される第一電極E1を個別電極と呼
ぶと、個別電極を各線路に接続したサージ防護素子と個
別電極を接地に接続したサージ防護素子の間では多少の
特性差を許容し得るにしても、個別電極を各線路に接続
したサージ防護素子同士の同時動作性はできるだけ確保
し得ることを主たる目的とする。
【００４１】
【課題を解決するための手段】本発明は上記目的を達成
するため、基本的には、 (A) 半導体基板の表面側に第一電極、裏面側に第二電極
を有し、それら第一、第二電極間に第一電極側が正負い
ずれか一方の極性となるサージが印加された時にのみ、
当該印加されたサージを吸収するためブレークダウン動
作かブレークオーバ動作を生起し、第一、第二電極間に
第一電極の側が上記一方の極性とは反対の極性となる電
圧が印加された時には逆耐圧を呈さない片極性サージ防
護素子を三個以上用い； (B) それら三個以上のサージ防護素子をそれぞれ一つ以
上のサージ防護素子から成る三つ以上の群に分け； (C) 当該三つ以上の群の各々の群に属するサージ防護素
子の第一電極を各群ごとに共通に接続する一方； (D) 全てのサージ防護素子の第二電極を共通に接続する
と共に； (E) これら全てのサージ防護素子の半導体基板は連続す
る共通の半導体基板から構成することにより； (F) 三つ以上の群の中の任意の二群に属するサージ防護
素子の上記第一電極間にて両極性サージを吸収するこ
と； を特徴とする多端子サージ防護デバイスを提案し、さら
に望ましくは、 (G) 上記の三つ以上の群の中の一つの群に属するサージ
防護素子と、これに隣接し、他の群に属するサージ防護
素子とは互いに分離したこと； を特徴とする多端子サージ防護デバイスを提案する。
するため、基本的には、 (A) 半導体基板の表面側に第一電極、裏面側に第二電極
を有し、それら第一、第二電極間に第一電極側が正負い
ずれか一方の極性となるサージが印加された時にのみ、
当該印加されたサージを吸収するためブレークダウン動
作かブレークオーバ動作を生起し、第一、第二電極間に
第一電極の側が上記一方の極性とは反対の極性となる電
圧が印加された時には逆耐圧を呈さない片極性サージ防
護素子を三個以上用い； (B) それら三個以上のサージ防護素子をそれぞれ一つ以
上のサージ防護素子から成る三つ以上の群に分け； (C) 当該三つ以上の群の各々の群に属するサージ防護素
子の第一電極を各群ごとに共通に接続する一方； (D) 全てのサージ防護素子の第二電極を共通に接続する
と共に； (E) これら全てのサージ防護素子の半導体基板は連続す
る共通の半導体基板から構成することにより； (F) 三つ以上の群の中の任意の二群に属するサージ防護
素子の上記第一電極間にて両極性サージを吸収するこ
と； を特徴とする多端子サージ防護デバイスを提案し、さら
に望ましくは、 (G) 上記の三つ以上の群の中の一つの群に属するサージ
防護素子と、これに隣接し、他の群に属するサージ防護
素子とは互いに分離したこと； を特徴とする多端子サージ防護デバイスを提案する。
【００４２】本発明はまた、表現を変えれば、２以上の
整数Ｎ本の線路の中の任意の二本の線路間の両極性サー
ジの吸収、及びＮ本の線路の各々と接地間の両極性サー
ジの吸収が可能な多端子サージ防護デバイスとして、下
記構成要件群(a) 〜(g) を有するサージ防護デバイスと
しても定義できる。 (a) 半導体基板の表面側に第一電極、裏面側に第二電極
を有し、当該第一、第二電極間に第一電極側が正負いず
れか一方の極性となるサージが印加された時にのみ、印
加されたサージを吸収するためブレークダウン動作また
はブレークオーバ動作を生起し、第一、第二電極間に第
一電極の側が上記一方の極性とは反対の極性となる電圧
が印加された時には逆耐圧を呈さない片極性サージ防護
素子（例えばブレークダウン型では定電圧ダイオード、
ブレークオーバ型では図10に即して説明したような片極
性サージ防護素子）を複数個用いる。 (b) これら複数個のサージ防護素子を一つ以上のサージ
防護素子から成るＮ＋１個の群に分ける。 (c) Ｎ＋１個の群の中、Ｎ個の群に属するサージ防護素
子の第一電極はＮ本の線路の一本宛に接続される電極と
する。 (d) 残りの一つの群に属するサージ防護素子の第一電極
は接地に接続される電極とする。 (e) 全てのサージ防護素子の第二電極は共通に接続す
る。 (f) 全てのサージ防護素子の半導体基板は連続する共通
の半導体基板から構成する。 (g) その上で、上記残りの一つの群に属するサージ防護
素子と、これに隣接するＮ個の群に属するサージ防護素
子とは互いに分離する。
整数Ｎ本の線路の中の任意の二本の線路間の両極性サー
ジの吸収、及びＮ本の線路の各々と接地間の両極性サー
ジの吸収が可能な多端子サージ防護デバイスとして、下
記構成要件群(a) 〜(g) を有するサージ防護デバイスと
しても定義できる。 (a) 半導体基板の表面側に第一電極、裏面側に第二電極
を有し、当該第一、第二電極間に第一電極側が正負いず
れか一方の極性となるサージが印加された時にのみ、印
加されたサージを吸収するためブレークダウン動作また
はブレークオーバ動作を生起し、第一、第二電極間に第
一電極の側が上記一方の極性とは反対の極性となる電圧
が印加された時には逆耐圧を呈さない片極性サージ防護
素子（例えばブレークダウン型では定電圧ダイオード、
ブレークオーバ型では図10に即して説明したような片極
性サージ防護素子）を複数個用いる。 (b) これら複数個のサージ防護素子を一つ以上のサージ
防護素子から成るＮ＋１個の群に分ける。 (c) Ｎ＋１個の群の中、Ｎ個の群に属するサージ防護素
子の第一電極はＮ本の線路の一本宛に接続される電極と
する。 (d) 残りの一つの群に属するサージ防護素子の第一電極
は接地に接続される電極とする。 (e) 全てのサージ防護素子の第二電極は共通に接続す
る。 (f) 全てのサージ防護素子の半導体基板は連続する共通
の半導体基板から構成する。 (g) その上で、上記残りの一つの群に属するサージ防護
素子と、これに隣接するＮ個の群に属するサージ防護素
子とは互いに分離する。
【００４３】本発明ではまた、別の態様として、上記構
成要件(f),(g) に代えて、下記構成要件(h),(i),(j) を
有するサージ防護デバイスも提案する。 (h) 上記Ｎ個の群に属する全てのサージ防護素子の半導
体基板は連続する共通の第一の半導体基板から構成す
る。 (i) 残りの一つの群に属するサージ防護素子の半導体基
板は第一の半導体基板とは異なる第二の連続する共通の
半導体基板から構成する。 (j) これら第一の半導体基板と第二の半導体基板との離
間により、上記した残りの一つの群に属するサージ防護
素子と、これに隣接するＮ個の群に属するサージ防護素
子とを互いに分離する。
成要件(f),(g) に代えて、下記構成要件(h),(i),(j) を
有するサージ防護デバイスも提案する。 (h) 上記Ｎ個の群に属する全てのサージ防護素子の半導
体基板は連続する共通の第一の半導体基板から構成す
る。 (i) 残りの一つの群に属するサージ防護素子の半導体基
板は第一の半導体基板とは異なる第二の連続する共通の
半導体基板から構成する。 (j) これら第一の半導体基板と第二の半導体基板との離
間により、上記した残りの一つの群に属するサージ防護
素子と、これに隣接するＮ個の群に属するサージ防護素
子とを互いに分離する。
【００４４】さらに、本発明では上記構成要件群に加え
て、下記構成要件(k) を有するサージ防護デバイスも提
案する。 (k) Ｎ個の群に属するサージ防護素子にあって隣接する
もの同士は第一電極に共に同じ極性のサージが印加され
た時のサージ吸収時に互いに相互作用を及ぼし得る程度
に横方向に近接配置する。
て、下記構成要件(k) を有するサージ防護デバイスも提
案する。 (k) Ｎ個の群に属するサージ防護素子にあって隣接する
もの同士は第一電極に共に同じ極性のサージが印加され
た時のサージ吸収時に互いに相互作用を及ぼし得る程度
に横方向に近接配置する。
【００４５】なお、この構成要件(k) における構成は、
残りの一つの群に属するサージ防護素子が複数個から構
成されている場合、要すればそれらに対しても適用する
ことができる。
残りの一つの群に属するサージ防護素子が複数個から構
成されている場合、要すればそれらに対しても適用する
ことができる。
【００４６】本発明では、用いるサージ防護素子に対し
ても望ましい限定を施し、上記の各構成要件群の組み合
せにおいてさらに、下記構成要件(l) を有するサージ防
護デバイスも提案する。 (l) 各サージ防護素子は、半導体基板を第一半導体領域
とし、第一半導体領域の表面側に、第一半導体領域と整
流性の接合を形成する逆導電型の第二半導体領域、及び
第二半導体領域に対し少数キャリアを注入可能な少数キ
ャリア注入接合を形成する第三領域を有し、第一電極及
び第二電極のいずれか一方は第二半導体領域と第三領域
の表面相互を短絡するように設けられている一方で、第
一半導体領域の裏面側には第一半導体領域に対し少数キ
ャリアを注入可能な少数キャリア注入接合を形成する第
四領域を有し、第一電極及び第二電極の上記いずれか一
方に対向する他方は、第四領域の表面と第一半導体領域
とにオーミック接触するように設けられていて、第一、
第二電極間に第一、第二半導体領域を逆バイアスする極
性で降伏電圧以上の電圧が印加されると降伏を開始して
サージ電流を吸収し始め、この降伏開始後、第四領域か
ら第一半導体領域への少数キャリアの注入と第三領域か
ら第二半導体領域への少数キャリアの注入との相乗効果
により、吸収し始めたサージ電流の大きさがブレークオ
ーバ電流以上になると正帰還現象を介してブレークオー
バし、第一、第二電極間を相対的に低電圧のクランプ電
圧に移行させながらサージ電流を吸収するブレークオー
バ型で逆耐圧を呈さない片極性のサージ防護素子である
こと。
ても望ましい限定を施し、上記の各構成要件群の組み合
せにおいてさらに、下記構成要件(l) を有するサージ防
護デバイスも提案する。 (l) 各サージ防護素子は、半導体基板を第一半導体領域
とし、第一半導体領域の表面側に、第一半導体領域と整
流性の接合を形成する逆導電型の第二半導体領域、及び
第二半導体領域に対し少数キャリアを注入可能な少数キ
ャリア注入接合を形成する第三領域を有し、第一電極及
び第二電極のいずれか一方は第二半導体領域と第三領域
の表面相互を短絡するように設けられている一方で、第
一半導体領域の裏面側には第一半導体領域に対し少数キ
ャリアを注入可能な少数キャリア注入接合を形成する第
四領域を有し、第一電極及び第二電極の上記いずれか一
方に対向する他方は、第四領域の表面と第一半導体領域
とにオーミック接触するように設けられていて、第一、
第二電極間に第一、第二半導体領域を逆バイアスする極
性で降伏電圧以上の電圧が印加されると降伏を開始して
サージ電流を吸収し始め、この降伏開始後、第四領域か
ら第一半導体領域への少数キャリアの注入と第三領域か
ら第二半導体領域への少数キャリアの注入との相乗効果
により、吸収し始めたサージ電流の大きさがブレークオ
ーバ電流以上になると正帰還現象を介してブレークオー
バし、第一、第二電極間を相対的に低電圧のクランプ電
圧に移行させながらサージ電流を吸収するブレークオー
バ型で逆耐圧を呈さない片極性のサージ防護素子である
こと。
【００４７】なお、上記に言う素子間の「分離」は、半
導体基板の厚味の途中まで穿たれた溝または半導体基板
の厚味の全部に亙って切り通された溝によって、言わば
機械的ないし物理的な意味で分離することによりなすこ
ともできる（それらの溝内には絶縁材料が充填されても
良い）し、あるいは隣接するサージ防護素子間の横方向
の離間距離を大きく採ることによって構成することもで
きる。
導体基板の厚味の途中まで穿たれた溝または半導体基板
の厚味の全部に亙って切り通された溝によって、言わば
機械的ないし物理的な意味で分離することによりなすこ
ともできる（それらの溝内には絶縁材料が充填されても
良い）し、あるいは隣接するサージ防護素子間の横方向
の離間距離を大きく採ることによって構成することもで
きる。
【００４８】すなわち、本発明で言う素子間の「分離」
とは、通常の意味に従い素子間を完全に独立に分離する
場合の外、隣接素子間の望ましくない寄生ラテラル効果
を防止できる状態にあることも意味する。つまり、隣接
素子の一方が動作したことにより、相互作用によって他
方の素子の動作開始条件が緩和され、動作し易くなるこ
とを防ぎ得る状態になっていれば、それら隣接素子間は
互いに分離されていると呼ぶ。従って、用いるサージ防
護素子が特に上記構成要件(l) に従うサージ防護素子で
ある場合には、素子間の分離は溝の形成による外、素子
間の横方向離間距離を第一半導体領域の厚味以上とする
ことで一般に確保され、もう少し詳しく限定するならば
第一半導体領域に注入される少数キャリアの拡散長の 2
倍以上とすることでも確保される。
とは、通常の意味に従い素子間を完全に独立に分離する
場合の外、隣接素子間の望ましくない寄生ラテラル効果
を防止できる状態にあることも意味する。つまり、隣接
素子の一方が動作したことにより、相互作用によって他
方の素子の動作開始条件が緩和され、動作し易くなるこ
とを防ぎ得る状態になっていれば、それら隣接素子間は
互いに分離されていると呼ぶ。従って、用いるサージ防
護素子が特に上記構成要件(l) に従うサージ防護素子で
ある場合には、素子間の分離は溝の形成による外、素子
間の横方向離間距離を第一半導体領域の厚味以上とする
ことで一般に確保され、もう少し詳しく限定するならば
第一半導体領域に注入される少数キャリアの拡散長の 2
倍以上とすることでも確保される。
【００４９】そしてこのことは、逆に言えば、上記構成
要件(l) に従うサージ防護素子を用い、かつ上記構成要
件(k) に認められるように隣接するサージ防護素子間の
相互作用を積極的に確保するためには、素子間の横方向
離間距離を第一半導体領域の厚味以下とすることで一般
に確保されるし、ないしは第一半導体領域に注入される
少数キャリアの拡散長の 2倍以下とすることで確保され
る。
要件(l) に従うサージ防護素子を用い、かつ上記構成要
件(k) に認められるように隣接するサージ防護素子間の
相互作用を積極的に確保するためには、素子間の横方向
離間距離を第一半導体領域の厚味以下とすることで一般
に確保されるし、ないしは第一半導体領域に注入される
少数キャリアの拡散長の 2倍以下とすることで確保され
る。
【００５０】また、上記構成要件(l) に従うサージ防護
素子を用いる場合、望ましくは第三領域及び第四領域を
互いに並設された複数個から構成する。そして、さらに
望ましくは、複数個の第三領域の並設方向と複数個の第
四領域の並設方向を、平面投影的に見た場合に互いに交
差、代表的には直交させるようにする。
素子を用いる場合、望ましくは第三領域及び第四領域を
互いに並設された複数個から構成する。そして、さらに
望ましくは、複数個の第三領域の並設方向と複数個の第
四領域の並設方向を、平面投影的に見た場合に互いに交
差、代表的には直交させるようにする。
【００５１】加えて、既述のように、隣接するサージ防
護素子間でのサージ吸収動作時の相互作用を積極的に利
用する場合には、複数個の第四領域がこれら隣接するサ
ージ防護素子に共通の第四領域となるように、隣接する
素子間に亙って互いに平行に伸びるストライプ状に構成
する。
護素子間でのサージ吸収動作時の相互作用を積極的に利
用する場合には、複数個の第四領域がこれら隣接するサ
ージ防護素子に共通の第四領域となるように、隣接する
素子間に亙って互いに平行に伸びるストライプ状に構成
する。
【００５２】さらに、基本的には用いる各サージ防護素
子は同じ形状、同じ構造のものとする。これにより、既
述した種々の変動要因はあるものの、まずもって各サー
ジ防護素子間の特性差は最小に抑えられる。その上で、
各線路に接続したサージ防護素子と、接地に接続したサ
ージ防護素子とでは一般に要求されるサージ耐量が異な
り、各線路に接続したサージ防護素子を流れる電流がま
とまって接地側に接続したサージ防護素子に流れるの
で、これに対処すべく、線路に接続したサージ防護素子
の群が全部でＮ個ある場合には、接地側に接続した群中
のサージ防護素子のサージ耐量は線路側に接続したこれ
らＮ個の群の全てのサージ防護素子のサージ耐量の総和
に等しいようにする。従って、一般に占有面積に比例し
てサージ耐量が増す構造の片極性サージ防護素子を用い
ている時には、接地側のサージ防護素子の面積をＮ個の
中の一つの群のサージ防護素子の持つサージ耐量の総和
のＮ倍に増す等しても良いし、Ｎ個の各群中にそれぞれ
Ｍ（Ｍ≧１）個のサージ防護素子がある場合、同じ形状
で同じ構造のサージ防護素子を接地側の群にも用いる時
には、その数はＭＮ個とすれば良い。
子は同じ形状、同じ構造のものとする。これにより、既
述した種々の変動要因はあるものの、まずもって各サー
ジ防護素子間の特性差は最小に抑えられる。その上で、
各線路に接続したサージ防護素子と、接地に接続したサ
ージ防護素子とでは一般に要求されるサージ耐量が異な
り、各線路に接続したサージ防護素子を流れる電流がま
とまって接地側に接続したサージ防護素子に流れるの
で、これに対処すべく、線路に接続したサージ防護素子
の群が全部でＮ個ある場合には、接地側に接続した群中
のサージ防護素子のサージ耐量は線路側に接続したこれ
らＮ個の群の全てのサージ防護素子のサージ耐量の総和
に等しいようにする。従って、一般に占有面積に比例し
てサージ耐量が増す構造の片極性サージ防護素子を用い
ている時には、接地側のサージ防護素子の面積をＮ個の
中の一つの群のサージ防護素子の持つサージ耐量の総和
のＮ倍に増す等しても良いし、Ｎ個の各群中にそれぞれ
Ｍ（Ｍ≧１）個のサージ防護素子がある場合、同じ形状
で同じ構造のサージ防護素子を接地側の群にも用いる時
には、その数はＭＮ個とすれば良い。
【００５３】上記の後者の場合にもそうであっても良い
が、前者の場合には特に、各線路の側に接続されるサー
ジ防護素子と接地の側に接続されるサージ防護素子とは
異なる半導体基板に形成したものをそれぞれ切り出して
用いても良い。これにより各線路の側に接続するサージ
防護素子と接地の側に接続するサージ防護素子とでは特
性の異なることも考えられるが、既述したように、各線
路の側に接続しているサージ防護素子同士の間でサージ
吸収に関する動作遅れが極力小さくなっていることが肝
要であって、各線路側のサージ防護素子と接地側のサー
ジ防護素子との特性差（特に応答時間差）はそれらが双
方同時にサージ吸収のためにブレークダウンないしブレ
ークオーバすることはないので、相当程度許容できる。
また、各線路の側に接続されるサージ防護素子と接地の
側に接続されるサージ防護素子とを異なる半導体基板に
形成した場合には、それら異なる半導体基板に設けられ
ている第二電極相互を互いに面と向かうように電気的に
接触させた形態のサージ防護デバイスを構築することも
できる。
が、前者の場合には特に、各線路の側に接続されるサー
ジ防護素子と接地の側に接続されるサージ防護素子とは
異なる半導体基板に形成したものをそれぞれ切り出して
用いても良い。これにより各線路の側に接続するサージ
防護素子と接地の側に接続するサージ防護素子とでは特
性の異なることも考えられるが、既述したように、各線
路の側に接続しているサージ防護素子同士の間でサージ
吸収に関する動作遅れが極力小さくなっていることが肝
要であって、各線路側のサージ防護素子と接地側のサー
ジ防護素子との特性差（特に応答時間差）はそれらが双
方同時にサージ吸収のためにブレークダウンないしブレ
ークオーバすることはないので、相当程度許容できる。
また、各線路の側に接続されるサージ防護素子と接地の
側に接続されるサージ防護素子とを異なる半導体基板に
形成した場合には、それら異なる半導体基板に設けられ
ている第二電極相互を互いに面と向かうように電気的に
接触させた形態のサージ防護デバイスを構築することも
できる。
【００５４】なお、全てのサージ防護素子は別途に用意
した適当なる厚味の金属板等、導電板の上に第二電極を
接するようにして搭載しても良く、この場合、当該導電
板は各サージ防護素子を物理的に指示する強度を確保す
るための支持部材として働くだけではなく、要すれば放
熱手段としても機能し得る。
した適当なる厚味の金属板等、導電板の上に第二電極を
接するようにして搭載しても良く、この場合、当該導電
板は各サージ防護素子を物理的に指示する強度を確保す
るための支持部材として働くだけではなく、要すれば放
熱手段としても機能し得る。
【００５５】
【発明の実施の形態】以下、図１以降に即し本発明の望
ましい実施形態につき詳説する。まず、図１には、本発
明の第一の実施形態が示されている。この実施形態で用
いられている単位のサージ防護素子ａ，ｂ，ｃ，ｄは、
既に図10(A),(B) に即して説明したのと基本的には同じ
断面構造、動作原理のサージ防護素子、すなわち初期降
伏に望ましくは第一、第三領域11，13間のパンチスルー
現象を利用し、ブレークオーバ型で逆耐圧を呈さず、吸
収し得るサージの極性に特定のある片極性サージ防護素
子であり、従ってその構造や動作については既に説明し
た所を援用し、ここでの再説は控える。従ってまた、図
中に付されている符号も図10(A) の素子断面構造に付し
てある符号に対応し、同一の符号は同一ないし同様であ
って良い構成要素を示す。各領域の導電型関係等も同じ
であり、既述のように特に半導体領域に限定されない第
三、第四領域13，14も、ここでは共に半導体領域、それ
も望ましくは高濃度な半導体領域として示されている。
ましい実施形態につき詳説する。まず、図１には、本発
明の第一の実施形態が示されている。この実施形態で用
いられている単位のサージ防護素子ａ，ｂ，ｃ，ｄは、
既に図10(A),(B) に即して説明したのと基本的には同じ
断面構造、動作原理のサージ防護素子、すなわち初期降
伏に望ましくは第一、第三領域11，13間のパンチスルー
現象を利用し、ブレークオーバ型で逆耐圧を呈さず、吸
収し得るサージの極性に特定のある片極性サージ防護素
子であり、従ってその構造や動作については既に説明し
た所を援用し、ここでの再説は控える。従ってまた、図
中に付されている符号も図10(A) の素子断面構造に付し
てある符号に対応し、同一の符号は同一ないし同様であ
って良い構成要素を示す。各領域の導電型関係等も同じ
であり、既述のように特に半導体領域に限定されない第
三、第四領域13，14も、ここでは共に半導体領域、それ
も望ましくは高濃度な半導体領域として示されている。
【００５６】この実施形態では、単位のサージ防護素子
（以下、単に素子）が四つ用いられており、二つずつ
（素子ａと素子ｂ、素子ｃと素子ｄ）が互いに隣接しな
がら並設の関係にあり、かつ、それらの第一領域11は共
通の半導体基板11から構成されている。
（以下、単に素子）が四つ用いられており、二つずつ
（素子ａと素子ｂ、素子ｃと素子ｄ）が互いに隣接しな
がら並設の関係にあり、かつ、それらの第一領域11は共
通の半導体基板11から構成されている。
【００５７】そして、各素子の第二電極E2は全てに共通
の電極となるように、第一領域ないし半導体基板11の裏
面側に例えば適当なる金属材料の蒸着等により一連に形
成されているが、第一領域ないし半導体基板11の表面側
に形成されている第一電極E1はこの実施形態の場合、各
素子ａ〜ｄにそれぞれ専用に形成され、その上で三つの
群のそれぞれに属するように振り分けられている。すな
わち、図11(A),(B) に示した線路符号L1に対応させて同
じ符号L1を付すように、図中で左上の素子ａの第一電極
E1（図中、平面図では図面を簡明にし、第二領域12や第
三領域13を明確に示すため、当該第一電極E1は図示を省
略している：以下の図面でも同様）は線路L1に接続され
るべき電極としてデバイス端子L1に接続し、右上の素子
ｂは線路L2に接続されるべきデバイス端子L2に、そして
図中で下側にあって二つ並んでいる二つの素子ｃ，ｄは
いずれも接地Ｅに接続されるべき電極としてデバイス端
子Ｅに対し共に接続している。その結果、第一領域11が
図示のように n型半導体領域で構成されている場合、図
１に示すサージ防護デバイスの等価回路は図11(A)の方
に示すものと同じになり、接地Ｅの側が正となるサージ
が印加された時、線路L1，L2の側に接続された素子ａ，
ｂが図11(A) 中のサージ防護素子SPD1，SPD2に相当する
ので、これらがサージ吸収のためのブレークオーバ動作
をなし、素子ｃ，ｄ、すなわち図11(A) 中の残りの一つ
のサージ防護素子SPDcに相当し、互いに並列関係にある
素子ｃ，ｄは単なる順方向ダイオード動作となる。当
然、逆極性サージの印加時には逆の関係になり、素子
ｃ，ｄの方がサージ吸収のためのブレークオーバ動作を
なし、素子ａ，ｂの方が単なる順方向ダイオードとして
の動作をなす。
の電極となるように、第一領域ないし半導体基板11の裏
面側に例えば適当なる金属材料の蒸着等により一連に形
成されているが、第一領域ないし半導体基板11の表面側
に形成されている第一電極E1はこの実施形態の場合、各
素子ａ〜ｄにそれぞれ専用に形成され、その上で三つの
群のそれぞれに属するように振り分けられている。すな
わち、図11(A),(B) に示した線路符号L1に対応させて同
じ符号L1を付すように、図中で左上の素子ａの第一電極
E1（図中、平面図では図面を簡明にし、第二領域12や第
三領域13を明確に示すため、当該第一電極E1は図示を省
略している：以下の図面でも同様）は線路L1に接続され
るべき電極としてデバイス端子L1に接続し、右上の素子
ｂは線路L2に接続されるべきデバイス端子L2に、そして
図中で下側にあって二つ並んでいる二つの素子ｃ，ｄは
いずれも接地Ｅに接続されるべき電極としてデバイス端
子Ｅに対し共に接続している。その結果、第一領域11が
図示のように n型半導体領域で構成されている場合、図
１に示すサージ防護デバイスの等価回路は図11(A)の方
に示すものと同じになり、接地Ｅの側が正となるサージ
が印加された時、線路L1，L2の側に接続された素子ａ，
ｂが図11(A) 中のサージ防護素子SPD1，SPD2に相当する
ので、これらがサージ吸収のためのブレークオーバ動作
をなし、素子ｃ，ｄ、すなわち図11(A) 中の残りの一つ
のサージ防護素子SPDcに相当し、互いに並列関係にある
素子ｃ，ｄは単なる順方向ダイオード動作となる。当
然、逆極性サージの印加時には逆の関係になり、素子
ｃ，ｄの方がサージ吸収のためのブレークオーバ動作を
なし、素子ａ，ｂの方が単なる順方向ダイオードとして
の動作をなす。
【００５８】このような配置の四つの素子ａ〜ｄは、図
２に示すように、一枚の半導体ウエハ10に同じ構成の素
子を多数個（一般には数百個から数千個）作製した場合
（作製手法自体は公知既存の手法に従って良く、本発明
がこれを直接に規定するものではない)、それ等の中から
ブロックＡで示すように隣接する四つを切り出すことで
構成できる。ただ、第二電極E2は共通電極で良いので、
図10に示した個別素子を作製する場合のように、当該第
二電極E2の側にあって素子間に設けられる裏面側絶縁膜
17は特には必要なく（設けても良いが)、上述のように当
該第二電極E2はウエハ裏面全面に対し、いわゆるベタ蒸
着で簡単に形成することができる。この利点も結構大き
なものがある。
２に示すように、一枚の半導体ウエハ10に同じ構成の素
子を多数個（一般には数百個から数千個）作製した場合
（作製手法自体は公知既存の手法に従って良く、本発明
がこれを直接に規定するものではない)、それ等の中から
ブロックＡで示すように隣接する四つを切り出すことで
構成できる。ただ、第二電極E2は共通電極で良いので、
図10に示した個別素子を作製する場合のように、当該第
二電極E2の側にあって素子間に設けられる裏面側絶縁膜
17は特には必要なく（設けても良いが)、上述のように当
該第二電極E2はウエハ裏面全面に対し、いわゆるベタ蒸
着で簡単に形成することができる。この利点も結構大き
なものがある。
【００５９】そしてまた、このように同一半導体ウエハ
10を共通の第一領域11の出発母材として利用し、その隣
接個所から各素子ａ〜ｄを切り出した場合、それらの間
の特性差は相当に小さくなる。特に、既に詳しく述べた
ように、素子ａ，ｂ間の特性差、応答時間差は、対接地
耐圧はある程度高くても線間耐圧の低い被保護回路50に
とって大きな問題になり易く、サージ防護デバイスとし
て市場に供給する場合の障害となり易い。しかし、本発
明におけるように、どちらか先にブレークオーバ動作し
てしまうと線路L1，L2間に大きなノーマルモードサージ
を発生し易いこれら二つの素子ａ，ｂが同一半導体基板
11上に構築され、しかも隣接していることは、特性を揃
え、同時動作性を向上させる上で大いに有利である。
10を共通の第一領域11の出発母材として利用し、その隣
接個所から各素子ａ〜ｄを切り出した場合、それらの間
の特性差は相当に小さくなる。特に、既に詳しく述べた
ように、素子ａ，ｂ間の特性差、応答時間差は、対接地
耐圧はある程度高くても線間耐圧の低い被保護回路50に
とって大きな問題になり易く、サージ防護デバイスとし
て市場に供給する場合の障害となり易い。しかし、本発
明におけるように、どちらか先にブレークオーバ動作し
てしまうと線路L1，L2間に大きなノーマルモードサージ
を発生し易いこれら二つの素子ａ，ｂが同一半導体基板
11上に構築され、しかも隣接していることは、特性を揃
え、同時動作性を向上させる上で大いに有利である。
【００６０】しかるに、本実施形態の場合、ブロックＡ
に従い切り出された四つの素子ａ〜ｄにあって、接地Ｅ
の側に第一電極E1を接続されるべき二つの素子ｃ，ｄ
と、これらに隣接配置されてはいるが、各線路L1，L2に
個別にその第一電極E1が接続されるべき二つの素子ａ，
ｂとは、不純物導入酸化処理とかエッチング処理、ある
いはより現実的で簡単にはダイシングソーの利用による
機械的な加工処理等、上記の切り出しの前に、または切
り出した後に、公知既存の手法によって形成されて良い
分離溝31によって互いに分離される。従ってこれら各線
路側に接続される素子ａ，ｂの組と、接地Ｅの側に接続
される素子ｃ，ｄの組との間の望ましくない寄生ラテラ
ル動作が抑止され、横方向干渉動作が阻止される。その
結果、既述したように各線路L1，L2に接続される素子
ａ，ｂが接地側の素子ｃ，ｄの影響で動作にバラ付きを
生ずる恐れも低減される。
に従い切り出された四つの素子ａ〜ｄにあって、接地Ｅ
の側に第一電極E1を接続されるべき二つの素子ｃ，ｄ
と、これらに隣接配置されてはいるが、各線路L1，L2に
個別にその第一電極E1が接続されるべき二つの素子ａ，
ｂとは、不純物導入酸化処理とかエッチング処理、ある
いはより現実的で簡単にはダイシングソーの利用による
機械的な加工処理等、上記の切り出しの前に、または切
り出した後に、公知既存の手法によって形成されて良い
分離溝31によって互いに分離される。従ってこれら各線
路側に接続される素子ａ，ｂの組と、接地Ｅの側に接続
される素子ｃ，ｄの組との間の望ましくない寄生ラテラ
ル動作が抑止され、横方向干渉動作が阻止される。その
結果、既述したように各線路L1，L2に接続される素子
ａ，ｂが接地側の素子ｃ，ｄの影響で動作にバラ付きを
生ずる恐れも低減される。
【００６１】さらにこの実施形態では、線路L1の側に接
続される素子ａと線路L2の側に接続される素子ｂ、そし
て共に接地Ｅの側に接続される素子ｃ，ｄとの間にも分
離溝32が穿たれ、各素子の完全な独立性が保たれてい
る。既述の通り、接地側に接続される素子ｃ，ｄと、各
線路L1，L2に接続される素子ａ，ｂとの相互が分離され
ている必要はあるが、一方、同時にサージ吸収動作を起
こすべき二つの素子ａ，ｂあるいはｃ，ｄは図示のよう
に互いに分離されていなくとも良く、むしろ後述のよう
に、同時動作性をさらに高めるためにある程度は相互作
用があった方が良い場合もある。しかしもちろん、この
図１に示す実施形態におけるように、各素子の独立性を
保った方が望ましい場合、ないし望ましい用途も考えら
れる。例えば図示のブレークオーバ型ではなく、公知の
定電圧ダイオードに認められるように、素子ａ〜ｄとし
てブレークダウン型のものを用いるような場合には、断
面構造が簡単な故に例えば線間電圧L1，L2を吸収するよ
うな時に、寄生ラテラル効果で一方が他方に対し悪影響
を及ぼすようなことも考えられるので、そうした場合に
は本実施形態に示されている構造が有利である。
続される素子ａと線路L2の側に接続される素子ｂ、そし
て共に接地Ｅの側に接続される素子ｃ，ｄとの間にも分
離溝32が穿たれ、各素子の完全な独立性が保たれてい
る。既述の通り、接地側に接続される素子ｃ，ｄと、各
線路L1，L2に接続される素子ａ，ｂとの相互が分離され
ている必要はあるが、一方、同時にサージ吸収動作を起
こすべき二つの素子ａ，ｂあるいはｃ，ｄは図示のよう
に互いに分離されていなくとも良く、むしろ後述のよう
に、同時動作性をさらに高めるためにある程度は相互作
用があった方が良い場合もある。しかしもちろん、この
図１に示す実施形態におけるように、各素子の独立性を
保った方が望ましい場合、ないし望ましい用途も考えら
れる。例えば図示のブレークオーバ型ではなく、公知の
定電圧ダイオードに認められるように、素子ａ〜ｄとし
てブレークダウン型のものを用いるような場合には、断
面構造が簡単な故に例えば線間電圧L1，L2を吸収するよ
うな時に、寄生ラテラル効果で一方が他方に対し悪影響
を及ぼすようなことも考えられるので、そうした場合に
は本実施形態に示されている構造が有利である。
【００６２】なお、図示のように半導体基板ないし第一
領域11の厚味方向に沿ってその深さの途中までの溝31，
32を穿つことによって素子間の横方向分離を図る場合、
このような素子間分離技術はそれ自体公知であるよう
に、一般に半導体基板ないし第一領域11の厚味の半分程
も溝31，32を掘れば、横方向の素子間干渉動作は十分に
抑止できるが、深い程、分離機能は高まる。一方、溝が
浅い程、半導体基板ないし第一領域11の物理的支持基板
としての機能も高まるので、当該半導体基板11に強度が
要求される場合には必要にして十分な最小限度の深さに
留めた方が良い。また、図示していないが、必要に応
じ、分離溝31，32内には適当なる絶縁材料を充填しても
構わない。
領域11の厚味方向に沿ってその深さの途中までの溝31，
32を穿つことによって素子間の横方向分離を図る場合、
このような素子間分離技術はそれ自体公知であるよう
に、一般に半導体基板ないし第一領域11の厚味の半分程
も溝31，32を掘れば、横方向の素子間干渉動作は十分に
抑止できるが、深い程、分離機能は高まる。一方、溝が
浅い程、半導体基板ないし第一領域11の物理的支持基板
としての機能も高まるので、当該半導体基板11に強度が
要求される場合には必要にして十分な最小限度の深さに
留めた方が良い。また、図示していないが、必要に応
じ、分離溝31，32内には適当なる絶縁材料を充填しても
構わない。
【００６３】さらに、図示デバイスの場合、各サージ防
護素子の第三領域13は、既に述べたように、互いに並設
関係にある複数個（図示の場合は全くの例示であるが三
個）から構成されている。これは素子内電流分布の均一
化を図り、サージ耐量IPP を結果として大きくする上で
有効な配慮である。
護素子の第三領域13は、既に述べたように、互いに並設
関係にある複数個（図示の場合は全くの例示であるが三
個）から構成されている。これは素子内電流分布の均一
化を図り、サージ耐量IPP を結果として大きくする上で
有効な配慮である。
【００６４】全く同様に、第四領域14も互いに並設の関
係にある複数個（同様に例示のためであるが、図示の場
合は各素子当たり四個）から構成され、やはり素子内キ
ャリア流の均一化を図るようになっている。また、複数
個の第三領域13と第四領域14とは平面投影的に見て角度
を置くように交差、特にこの場合は直交しているが、こ
れも既掲の公知文献11の教示に従い、素子内のキャリア
流の均一化に寄与し、サージ耐量IPP の向上に極めて大
きな効果がある。キャリア流があたかもスプリンクラな
いしシャワーのように流れるからである。また、この実
施形態では、第四領域14は個々の素子に専用の領域では
なく、線路L1，L2に接続される素子ａ，ｂと接地Ｅ側に
接続される素子ｃ，ｄとに関し、それぞれ共通の領域と
なるように、ストライプ状をなしている。もちろん、こ
の実施形態の場合、そうなっていても、個々の隣接素子
間はそれぞれ分離溝31，32により実質的に分離されてい
るので、製造工程が簡単になることの外には特に意味は
ない。ただし、第三領域13の並設方向は図示のように
し、これと直交する第四領域14の伸びる方向は各線路L
1，L2に接続される側の素子ａ，ｂに亙って伸びるよう
にした方が良い。そうではなく、一方がサージ吸収動作
する時（この場合はブレークオーバ動作する時）に他方
が順方向動作となる関係の素子ａ，ｃ及びｂ，ｄ間に亙
って第四領域14がストライプ状に設けられていると、そ
れら素子間の干渉が起きる可能性も考えられないではな
い。
係にある複数個（同様に例示のためであるが、図示の場
合は各素子当たり四個）から構成され、やはり素子内キ
ャリア流の均一化を図るようになっている。また、複数
個の第三領域13と第四領域14とは平面投影的に見て角度
を置くように交差、特にこの場合は直交しているが、こ
れも既掲の公知文献11の教示に従い、素子内のキャリア
流の均一化に寄与し、サージ耐量IPP の向上に極めて大
きな効果がある。キャリア流があたかもスプリンクラな
いしシャワーのように流れるからである。また、この実
施形態では、第四領域14は個々の素子に専用の領域では
なく、線路L1，L2に接続される素子ａ，ｂと接地Ｅ側に
接続される素子ｃ，ｄとに関し、それぞれ共通の領域と
なるように、ストライプ状をなしている。もちろん、こ
の実施形態の場合、そうなっていても、個々の隣接素子
間はそれぞれ分離溝31，32により実質的に分離されてい
るので、製造工程が簡単になることの外には特に意味は
ない。ただし、第三領域13の並設方向は図示のように
し、これと直交する第四領域14の伸びる方向は各線路L
1，L2に接続される側の素子ａ，ｂに亙って伸びるよう
にした方が良い。そうではなく、一方がサージ吸収動作
する時（この場合はブレークオーバ動作する時）に他方
が順方向動作となる関係の素子ａ，ｃ及びｂ，ｄ間に亙
って第四領域14がストライプ状に設けられていると、そ
れら素子間の干渉が起きる可能性も考えられないではな
い。
【００６５】図１には、図10(A) に示されていない構成
要素として、オーミック接触領域18の所に高濃度不純物
領域19（この場合はn+型領域）が設けられているが、こ
れは第二電極E2と第一領域11とのオーミック接触を良好
に採るための配慮である。ただし、本発明デバイスに用
いるサージ防護素子にあっては、この裏面構造は比較的
ラフに作ることができる。第四領域14が第二電極E2を介
し全ての素子に共通の第一領域11と短絡構造になってい
るからであるし、第二電極E2には外部への接続端子が設
けられないからである。既述したように、第二電極E2の
ベタ蒸着を採用可能なこと等もあって、製造工程は簡単
化し得る。
要素として、オーミック接触領域18の所に高濃度不純物
領域19（この場合はn+型領域）が設けられているが、こ
れは第二電極E2と第一領域11とのオーミック接触を良好
に採るための配慮である。ただし、本発明デバイスに用
いるサージ防護素子にあっては、この裏面構造は比較的
ラフに作ることができる。第四領域14が第二電極E2を介
し全ての素子に共通の第一領域11と短絡構造になってい
るからであるし、第二電極E2には外部への接続端子が設
けられないからである。既述したように、第二電極E2の
ベタ蒸着を採用可能なこと等もあって、製造工程は簡単
化し得る。
【００６６】図３は本発明の第二の実施形態を示してい
る。図１に示した各サージ防護素子ａ〜ｄ、ないし全体
としてのサージ防護デバイスとして同一ないし同様で良
い構成要素には同一の符号を付し、また、先の説明を援
用できるものについての再説は省略する。この点は、さ
らに後に述べる実施形態においても同様である。
る。図１に示した各サージ防護素子ａ〜ｄ、ないし全体
としてのサージ防護デバイスとして同一ないし同様で良
い構成要素には同一の符号を付し、また、先の説明を援
用できるものについての再説は省略する。この点は、さ
らに後に述べる実施形態においても同様である。
【００６７】図１に示した第一の実施形態と主として異
なる点は、各線路L1，L2側に接続される素子ａ，ｂの組
と、接地側に接続される素子ｃ，ｄの組との間には分離
領域として分離溝31が穿たれているが、素子ａ，ｂと素
子ｃ，ｄとの間には溝等、特に目で見て見えるような分
離領域は形成されていないことである。単に距離d1を置
いて隣り合っている。このような断面構造は、実際上、
二つの構成に展開できる。一つは、当該離間距離d1を十
分に採ることにより、分離溝32（図１）を設けなくて
も、実質的に隣接素子間が分離されているのと等価な状
態にし得るということである。例えば図示のサージ防護
素子を用いる場合、素子としての隣接距離d1を第四領域
14から第一領域11に注入される少数キャリアの横方向拡
散長の 2倍以上に採れば、実質的にそれら両素子は横方
向に分離されているのとほぼ等価な状態になる。つま
り、隣接距離d1を大きく採ることにより素子間分離を果
たすことができる。また、より概略的には、距離d1を、
第二、第四領域12，14間の縦方向離間距離、ないし少し
の許容範囲を持たせて第一領域11の厚味以上としても、
それら隣接素子は実質的に分離状態に置くことができ
る。
なる点は、各線路L1，L2側に接続される素子ａ，ｂの組
と、接地側に接続される素子ｃ，ｄの組との間には分離
領域として分離溝31が穿たれているが、素子ａ，ｂと素
子ｃ，ｄとの間には溝等、特に目で見て見えるような分
離領域は形成されていないことである。単に距離d1を置
いて隣り合っている。このような断面構造は、実際上、
二つの構成に展開できる。一つは、当該離間距離d1を十
分に採ることにより、分離溝32（図１）を設けなくて
も、実質的に隣接素子間が分離されているのと等価な状
態にし得るということである。例えば図示のサージ防護
素子を用いる場合、素子としての隣接距離d1を第四領域
14から第一領域11に注入される少数キャリアの横方向拡
散長の 2倍以上に採れば、実質的にそれら両素子は横方
向に分離されているのとほぼ等価な状態になる。つま
り、隣接距離d1を大きく採ることにより素子間分離を果
たすことができる。また、より概略的には、距離d1を、
第二、第四領域12，14間の縦方向離間距離、ないし少し
の許容範囲を持たせて第一領域11の厚味以上としても、
それら隣接素子は実質的に分離状態に置くことができ
る。
【００６８】これとは逆に、各線路L1，L2に接続される
素子ａ，ｂの間は、むしろ積極的に近接させ、それらの
間に相互作用が起きるようにすると望ましいことがあ
る。既に何度も述べているように、最初にコモンモード
サージが印加されることでこれら両素子ａ，ｂがサージ
吸収動作（この場合はブレークオーバ動作）をなそうと
した時、同時動作性が損なわれるとノーマルモードサー
ジの発生を招き、対接地耐圧に比すと低く設定されがち
な被保護回路50（図11）における線間耐圧を越えること
が生じ得る。そこで、当該両素子ａ，ｂ間の離間距離d1
をあえて短くすると、例えばそれ自体の特性上は多少の
バラ付きが認められるような場合、第四領域14から第一
領域11に注入された少数キャリアが、遅く動作しようと
する素子の方にも流れ込み、その素子の第二領域12で収
集される関係が期待でき、当該素子の動作を早めること
で同時動作性を改善することができる。実際、本出願人
の実験によると、隣接する素子ａ，ｂ間の離間距離d1を
第一領域11の厚味以下、ないし第一領域11内における少
数キャリアの横方向拡散長の 2倍以下にすると、そうし
ない場合に比し同時動作性は向上した。また、このよう
に積極的に素子間相互作用を期待する場合には、先に述
べたように、第三領域13と第四領域14とを直交させ、か
つ第四領域14をストライプ状にして隣接するそれら素子
ａ，ｂに共通の領域とすることは、製造工程を簡単にす
ることの効果に加え、相互作用を起こすためにさらに有
効な手段となる。
素子ａ，ｂの間は、むしろ積極的に近接させ、それらの
間に相互作用が起きるようにすると望ましいことがあ
る。既に何度も述べているように、最初にコモンモード
サージが印加されることでこれら両素子ａ，ｂがサージ
吸収動作（この場合はブレークオーバ動作）をなそうと
した時、同時動作性が損なわれるとノーマルモードサー
ジの発生を招き、対接地耐圧に比すと低く設定されがち
な被保護回路50（図11）における線間耐圧を越えること
が生じ得る。そこで、当該両素子ａ，ｂ間の離間距離d1
をあえて短くすると、例えばそれ自体の特性上は多少の
バラ付きが認められるような場合、第四領域14から第一
領域11に注入された少数キャリアが、遅く動作しようと
する素子の方にも流れ込み、その素子の第二領域12で収
集される関係が期待でき、当該素子の動作を早めること
で同時動作性を改善することができる。実際、本出願人
の実験によると、隣接する素子ａ，ｂ間の離間距離d1を
第一領域11の厚味以下、ないし第一領域11内における少
数キャリアの横方向拡散長の 2倍以下にすると、そうし
ない場合に比し同時動作性は向上した。また、このよう
に積極的に素子間相互作用を期待する場合には、先に述
べたように、第三領域13と第四領域14とを直交させ、か
つ第四領域14をストライプ状にして隣接するそれら素子
ａ，ｂに共通の領域とすることは、製造工程を簡単にす
ることの効果に加え、相互作用を起こすためにさらに有
効な手段となる。
【００６９】このような相互作用は、接地Ｅの側に接続
される素子が図示のように二つ以上ある時に、それら相
互の同時動作性を向上させるのにも寄与する。しかし、
この接地Ｅ側に接続されている素子が複数個ある場合、
多少、それらの間に動作時間の差があっても、線間耐圧
の問題には発展しない。それよりも、各線路L1，L2に接
続される素子ａ，ｂと接地Ｅの側に接続される素子ｃ，
ｂとの間が既述のように互いに分離され、第一領域内少
数キャリア流に基づく相互作用が排斥されていることの
方が効果が大きく、これはサージ消失後、速やかにサー
ジ防護デバイスがターンオフすることに寄与する。ター
ンオフ時間が短いことも、この種のサージ防護デバイス
の特性として注目される特性の一つである。
される素子が図示のように二つ以上ある時に、それら相
互の同時動作性を向上させるのにも寄与する。しかし、
この接地Ｅ側に接続されている素子が複数個ある場合、
多少、それらの間に動作時間の差があっても、線間耐圧
の問題には発展しない。それよりも、各線路L1，L2に接
続される素子ａ，ｂと接地Ｅの側に接続される素子ｃ，
ｂとの間が既述のように互いに分離され、第一領域内少
数キャリア流に基づく相互作用が排斥されていることの
方が効果が大きく、これはサージ消失後、速やかにサー
ジ防護デバイスがターンオフすることに寄与する。ター
ンオフ時間が短いことも、この種のサージ防護デバイス
の特性として注目される特性の一つである。
【００７０】図４には本発明の第三の実施形態が示され
ている。同様にこれまでの実施形態と異なる点につき主
として説明すると、各線路L1，L2に接続される素子ａ，
ｂの間と接地Ｅに接続される二つの素子ｃ，ｄの間のみ
ならず、素子ａ，ｂの組と素子ｃ，ｄの組との間にも溝
等のような、形として表れる分離領域はないという点で
ある。
ている。同様にこれまでの実施形態と異なる点につき主
として説明すると、各線路L1，L2に接続される素子ａ，
ｂの間と接地Ｅに接続される二つの素子ｃ，ｄの間のみ
ならず、素子ａ，ｂの組と素子ｃ，ｄの組との間にも溝
等のような、形として表れる分離領域はないという点で
ある。
【００７１】つまり、既述した所からして、素子ａ，ｂ
の組と素子ｃ，ｄの組とは互いに分離した方が望まし
い。従って、それらの離間距離d2は十分大きく採り、第
一領域11の厚味以上とするか、あるいは第一領域11内に
おける少数キャリアの横方向拡散長の 2倍以上とするこ
とで、それら素子ａ，ｂの組と素子ｃ，ｄの組との相互
の分離がなされている。これに対し、少なくとも各線路
L1，L2に接続される素子ａ，ｂ間は互いに相互作用した
方が望ましいので、これらの間の離間距離d1は十分短く
され、例えば第一領域11の厚味以下とするか、あるいは
第一領域11内における少数キャリアの横方向拡散長の 2
倍以下とすることで、既述した相互作用の確保が図られ
ている。
の組と素子ｃ，ｄの組とは互いに分離した方が望まし
い。従って、それらの離間距離d2は十分大きく採り、第
一領域11の厚味以上とするか、あるいは第一領域11内に
おける少数キャリアの横方向拡散長の 2倍以上とするこ
とで、それら素子ａ，ｂの組と素子ｃ，ｄの組との相互
の分離がなされている。これに対し、少なくとも各線路
L1，L2に接続される素子ａ，ｂ間は互いに相互作用した
方が望ましいので、これらの間の離間距離d1は十分短く
され、例えば第一領域11の厚味以下とするか、あるいは
第一領域11内における少数キャリアの横方向拡散長の 2
倍以下とすることで、既述した相互作用の確保が図られ
ている。
【００７２】図５に示す本発明のさらに他の実施形態で
は、素子ａ，ｂ間及び素子ｃ，ｄ間の離間距離d1はそれ
らの間に相互作用を起こす程度に短くされているが、こ
れら素子ａ，ｂの組と素子ｃ，ｄの組の間の分離は、半
導体基板ないし第一領域11の厚味方向に沿い当該半導体
基板ないし第一領域11を切り通す溝ないし素子間間隙33
により実現されている。この場合、実際上は共通の第二
電極E2のみで各素子の機械的支持強度を持たせることは
難しいので、後の説明で用いる図７(B) に示されている
ように、適当なる厚味の金属板等、適当なる導電板35で
裏打ちする必要が出ることが多い。もっとも、このよう
な導電板35は本発明サージ防護デバイスの放熱器の役割
も果し得るので、その意味からはこれまでに説明した実
施形態でも、また後述の実施形態でも、第二電極E2が接
触するようにして各素子が搭載されるこのような導電板
35は好ましく採用することができる。
は、素子ａ，ｂ間及び素子ｃ，ｄ間の離間距離d1はそれ
らの間に相互作用を起こす程度に短くされているが、こ
れら素子ａ，ｂの組と素子ｃ，ｄの組の間の分離は、半
導体基板ないし第一領域11の厚味方向に沿い当該半導体
基板ないし第一領域11を切り通す溝ないし素子間間隙33
により実現されている。この場合、実際上は共通の第二
電極E2のみで各素子の機械的支持強度を持たせることは
難しいので、後の説明で用いる図７(B) に示されている
ように、適当なる厚味の金属板等、適当なる導電板35で
裏打ちする必要が出ることが多い。もっとも、このよう
な導電板35は本発明サージ防護デバイスの放熱器の役割
も果し得るので、その意味からはこれまでに説明した実
施形態でも、また後述の実施形態でも、第二電極E2が接
触するようにして各素子が搭載されるこのような導電板
35は好ましく採用することができる。
【００７３】むしろこの実施形態は、本発明サージ防護
デバイスの更なる発展構造を示唆している。つまり、何
度も触れているように、各線路L1，L2に接続される素子
ａ，ｂ間ではその同時動作性が重要な課題となるが、そ
れらと接地Ｅの側に接続される素子ｃ，ｄとの特性差は
相当広く許容できる。ということは、素子間における完
全な分離溝である素子間間隙33によりこれら素子の組を
分離する時には、素子ａ，ｂの半導体基板ないし第一領
域11と、素子ｃ，ｄの半導体基板ないし第一領域11とは
異なる半導体基板であっても良いこと、つまりは素子
ａ，ｂと素子ｃ，ｄとが異なる半導体ウエハ10から切り
出されたものであっても良いことを意味する。
デバイスの更なる発展構造を示唆している。つまり、何
度も触れているように、各線路L1，L2に接続される素子
ａ，ｂ間ではその同時動作性が重要な課題となるが、そ
れらと接地Ｅの側に接続される素子ｃ，ｄとの特性差は
相当広く許容できる。ということは、素子間における完
全な分離溝である素子間間隙33によりこれら素子の組を
分離する時には、素子ａ，ｂの半導体基板ないし第一領
域11と、素子ｃ，ｄの半導体基板ないし第一領域11とは
異なる半導体基板であっても良いこと、つまりは素子
ａ，ｂと素子ｃ，ｄとが異なる半導体ウエハ10から切り
出されたものであっても良いことを意味する。
【００７４】そうであるならば、これまでの実施形態に
おけるように、全ての素子を同じ形状、同じ構造に形成
することは必須でないことが分かる。確かに、全ての素
子を同じ形状、同じ構造に作製することは、各領域を作
製する各種マスクパターンの設計等を極めて簡単化し、
望ましいことである。が、一方、サージ耐量IPP の観点
に立つと、接地側Ｅに接続するサージ防護素子は別に作
製した方が望ましいことも考えられる。
おけるように、全ての素子を同じ形状、同じ構造に形成
することは必須でないことが分かる。確かに、全ての素
子を同じ形状、同じ構造に作製することは、各領域を作
製する各種マスクパターンの設計等を極めて簡単化し、
望ましいことである。が、一方、サージ耐量IPP の観点
に立つと、接地側Ｅに接続するサージ防護素子は別に作
製した方が望ましいことも考えられる。
【００７５】この点につき説明するに、これまでの実施
形態でも、各線路L1，L2に接続される素子はそれぞれ一
つであるのに対し、接地Ｅの側に接続される素子は二つ
あって、それらは互いに並列接続されていた。これはも
ちろん、幾何構造的にも対称性を保った方が作製も容易
であり、特性も均一化し易く、後述のようにリードフレ
ーム構造等も簡単になる等、市場に提供するサージ防護
デバイスとして有利なことが多いとの理由もあるが、ま
た一つには、サージ耐量IPP の問題がある。図11(A),
(B) から明らかなように、各線路L1，L2に接続される方
の各サージ防護素子SPD1，SPD2のサージ耐量に対し、原
則として接地Ｅの側に接続されるサージ防護素子SPDcの
それは、コモンモードサージ吸収時に上記の両素子SPD
1，SPD2を流れる電流が共に流れるので、倍なくてはな
らない。そのため、これまでの実施形態に示されている
通り、接地Ｅの側に接続される方の素子が二つになって
いることは有意である。
形態でも、各線路L1，L2に接続される素子はそれぞれ一
つであるのに対し、接地Ｅの側に接続される素子は二つ
あって、それらは互いに並列接続されていた。これはも
ちろん、幾何構造的にも対称性を保った方が作製も容易
であり、特性も均一化し易く、後述のようにリードフレ
ーム構造等も簡単になる等、市場に提供するサージ防護
デバイスとして有利なことが多いとの理由もあるが、ま
た一つには、サージ耐量IPP の問題がある。図11(A),
(B) から明らかなように、各線路L1，L2に接続される方
の各サージ防護素子SPD1，SPD2のサージ耐量に対し、原
則として接地Ｅの側に接続されるサージ防護素子SPDcの
それは、コモンモードサージ吸収時に上記の両素子SPD
1，SPD2を流れる電流が共に流れるので、倍なくてはな
らない。そのため、これまでの実施形態に示されている
通り、接地Ｅの側に接続される方の素子が二つになって
いることは有意である。
【００７６】さらに言うなら、サージ防護デバイスとし
てのサージ耐量を図２中のブロックＡで切り出されたサ
ージ防護デバイスの二倍採るために、線路L1，L2の各々
に互いに並列の関係で二つの素子を接続する時には、図
２中のブロックＢで示すように、例えば全部で八つのサ
ージ防護素子ｅ〜ｌを半導体基板を共通する形で切り出
し、素子ｅ，ｆの第一電極を共に一つのデバイス端子L1
（接地Ｅの符号共々、図11(A),(B) 中の線路符号は図１
〜６中のデバイス端子の符号としても用いる）に接続し
てこれを線路L1に接続し、素子ｇ，ｈの第一電極を共に
一つのデバイス端子L2に接続してこれを線路L2に接続す
る一方で、残り四つの素子ｉ，ｊ，ｋ，ｌを互いに並列
の関係にして一つのデバイス端子Ｅに接続し、これを接
地Ｅに接続するのが良い。これから推して、全ての素子
のサージ耐量が同じ時には、一般的にＭを１以上の整数
とし、さらに線路の数もL1，L2のみならず、Ｎ本に展開
するならば、各線路Li(i=1,2,3 ・・・,N) に接続すべき各
群中の素子がＭ個の並列接続から成るのであれば、接地
Ｅに接続される素子の数はＭＮ個とすれば良い。
てのサージ耐量を図２中のブロックＡで切り出されたサ
ージ防護デバイスの二倍採るために、線路L1，L2の各々
に互いに並列の関係で二つの素子を接続する時には、図
２中のブロックＢで示すように、例えば全部で八つのサ
ージ防護素子ｅ〜ｌを半導体基板を共通する形で切り出
し、素子ｅ，ｆの第一電極を共に一つのデバイス端子L1
（接地Ｅの符号共々、図11(A),(B) 中の線路符号は図１
〜６中のデバイス端子の符号としても用いる）に接続し
てこれを線路L1に接続し、素子ｇ，ｈの第一電極を共に
一つのデバイス端子L2に接続してこれを線路L2に接続す
る一方で、残り四つの素子ｉ，ｊ，ｋ，ｌを互いに並列
の関係にして一つのデバイス端子Ｅに接続し、これを接
地Ｅに接続するのが良い。これから推して、全ての素子
のサージ耐量が同じ時には、一般的にＭを１以上の整数
とし、さらに線路の数もL1，L2のみならず、Ｎ本に展開
するならば、各線路Li(i=1,2,3 ・・・,N) に接続すべき各
群中の素子がＭ個の並列接続から成るのであれば、接地
Ｅに接続される素子の数はＭＮ個とすれば良い。
【００７７】しかし、接地Ｅの側に接続されるべき素子
は、全てその第一電極E1が共通のデバイス端子Ｅに接続
されるので、原則として個々に独立している必要はな
い。また、第二領域12や第三領域13でさえ、これらが個
々に独立している必要はない。換言すれば、接地Ｅの側
に接続されるべき素子は、各線路L1，L2の側に接続され
るサージ素子の全てのサージ耐量の総和と同じサージ耐
量が得られるように、面積的に大きな単一の素子であっ
ても良いことになる。
は、全てその第一電極E1が共通のデバイス端子Ｅに接続
されるので、原則として個々に独立している必要はな
い。また、第二領域12や第三領域13でさえ、これらが個
々に独立している必要はない。換言すれば、接地Ｅの側
に接続されるべき素子は、各線路L1，L2の側に接続され
るサージ素子の全てのサージ耐量の総和と同じサージ耐
量が得られるように、面積的に大きな単一の素子であっ
ても良いことになる。
【００７８】図６はこの考え方に従った本発明のさらに
他の実施形態を示している。すなわち、各線路L1，L2に
接続される素子ａ，ｂに対し、接地Ｅに接続される素子
ａ’は、面積的に各線路側の素子ａ，ｂのそれのほぼ倍
となっていて、サージ耐量もほぼ倍となっている。一般
に図示する構造のサージ防護素子を始め、大方どのよう
なサージ防護素子でも、そのサージ耐量は概ね素子面積
に比例する。従ってこの実施形態におけるように、各線
路L1，L2側の素子数がそれぞれ一つに限定されている場
合に限らず、既述したように一般的に展開して各線路L1
〜LN側に接続されている素子の数の総和がＭＮ個である
ならば、接地Ｅの側に接続される単一のサージ防護素子
ａ’の面積はＭＮ倍にすれば良い。
他の実施形態を示している。すなわち、各線路L1，L2に
接続される素子ａ，ｂに対し、接地Ｅに接続される素子
ａ’は、面積的に各線路側の素子ａ，ｂのそれのほぼ倍
となっていて、サージ耐量もほぼ倍となっている。一般
に図示する構造のサージ防護素子を始め、大方どのよう
なサージ防護素子でも、そのサージ耐量は概ね素子面積
に比例する。従ってこの実施形態におけるように、各線
路L1，L2側の素子数がそれぞれ一つに限定されている場
合に限らず、既述したように一般的に展開して各線路L1
〜LN側に接続されている素子の数の総和がＭＮ個である
ならば、接地Ｅの側に接続される単一のサージ防護素子
ａ’の面積はＭＮ倍にすれば良い。
【００７９】そして、この図６に示す実施形態に従う場
合には、各線路L1，L2の側に接続される素子ａ，ｂは、
それらの半導体基板11を共に連続する共通の第一の半導
体基板とし（すなわち同一の半導体ウエハ10から切り出
し)、一方、接地Ｅの側に接続される大きな素子ａ’は、
第一の半導体基板とは別な第二の半導体ウエハから切り
出したものを用い、これら第一、第二の半導体基板の第
二電極E2，E2を共に共通の導電板35上に搭載し、素子間
間隙34を置きながら近接配置することで本発明サージ防
護デバイスを構成しても良い。各線路側に接続される素
子の間には特性差ないし応答時間差が極力ないことが重
要であるが、各線路側に接続される素子と接地Ｅの側に
接続される素子との特性差はある程度以上許容できるこ
と、既述の通りである。
合には、各線路L1，L2の側に接続される素子ａ，ｂは、
それらの半導体基板11を共に連続する共通の第一の半導
体基板とし（すなわち同一の半導体ウエハ10から切り出
し)、一方、接地Ｅの側に接続される大きな素子ａ’は、
第一の半導体基板とは別な第二の半導体ウエハから切り
出したものを用い、これら第一、第二の半導体基板の第
二電極E2，E2を共に共通の導電板35上に搭載し、素子間
間隙34を置きながら近接配置することで本発明サージ防
護デバイスを構成しても良い。各線路側に接続される素
子の間には特性差ないし応答時間差が極力ないことが重
要であるが、各線路側に接続される素子と接地Ｅの側に
接続される素子との特性差はある程度以上許容できるこ
と、既述の通りである。
【００８０】ただし、単一の素子であってもそのサージ
耐量に余裕のある場合には、例えば図２中でブロックＣ
で示されるように、隣接する三個の素子ｍ，ｎ，ｏを同
一半導体基板10から切り出し、例えば素子ｎ，ｏ間に既
述の分離領域を設け、素子ｏを接地Ｅに接続すべき素
子、素子ｍ，ｎを各線路L1，L2に接続すべき素子とした
り、さらにそのサージ耐量を 2倍にするため、例えば図
２中でブロックＤで示すように、一列に隣接する六個の
素子ｐ，ｑ，ｒ，ｓ，ｔ，ｕを同一半導体基板10から切
り出し、例えば素子ｓ，ｔ間に既述の分離領域を設け、
右側の二つの素子ｔ，ｕを接地Ｅに接続すべき素子と
し、左側の二つの素子ｐ，ｑを線路L1に、中央の二つの
素子ｒ，ｓを線路L2に接続する素子とすることで本発明
サージ防護デバイスを構成することもできる。これから
推して、要求されるサージ耐量ないし各素子の持つサー
ジ耐量に鑑み、同一の半導体ウエハから任意個数の隣接
素子を切り出してそれらの間に適宜分離領域を設け、本
発明サージ防護デバイスとし得ることは明らかである。
耐量に余裕のある場合には、例えば図２中でブロックＣ
で示されるように、隣接する三個の素子ｍ，ｎ，ｏを同
一半導体基板10から切り出し、例えば素子ｎ，ｏ間に既
述の分離領域を設け、素子ｏを接地Ｅに接続すべき素
子、素子ｍ，ｎを各線路L1，L2に接続すべき素子とした
り、さらにそのサージ耐量を 2倍にするため、例えば図
２中でブロックＤで示すように、一列に隣接する六個の
素子ｐ，ｑ，ｒ，ｓ，ｔ，ｕを同一半導体基板10から切
り出し、例えば素子ｓ，ｔ間に既述の分離領域を設け、
右側の二つの素子ｔ，ｕを接地Ｅに接続すべき素子と
し、左側の二つの素子ｐ，ｑを線路L1に、中央の二つの
素子ｒ，ｓを線路L2に接続する素子とすることで本発明
サージ防護デバイスを構成することもできる。これから
推して、要求されるサージ耐量ないし各素子の持つサー
ジ耐量に鑑み、同一の半導体ウエハから任意個数の隣接
素子を切り出してそれらの間に適宜分離領域を設け、本
発明サージ防護デバイスとし得ることは明らかである。
【００８１】一方で、図５，６に示された構造から推察
でき、また既述もしたように、各線路L1，L2に接続され
る素子ａ，ｂと接地Ｅに接続される素子ｃ，ｄまたは
ａ’とを互いに異なる半導体基板に構築し得るのであれ
ば、図７に示すように、それら第一、第二の半導体基板
の各々の第二電極E2，E2の相互が互いに面と向かうよう
にしながら電気的に接触するように構成することで本発
明のサージ防護デバイスを構築することもできる。この
ような構造は丁度、図５では分離溝ないし素子間間隙33
の所で、また図６では分離溝ないし素子間間隙34の所
で、それぞれの図中で下側に位置する素子を上側に 180
°折り返したような構造に相当する。そしてこの場合、
各第二電極E2，E2の接触面相互は例えばクリーム半田等
を用いることにより電気的にも物理的にも固着させるこ
とができる。また、こうした、言わば背面接続構造の場
合には、各線路L1，L2に接続される素子ａ，ｂにおける
第四領域14の並設方向と、接地Ｅ側に接続される素子
ｃ，ｄまたはａ’における第四領域14の並設方向、ひい
ては第三領域13同士の並設方向は、図示のように同じ方
向ではなく、互いに直交するように変えることもでき
る。
でき、また既述もしたように、各線路L1，L2に接続され
る素子ａ，ｂと接地Ｅに接続される素子ｃ，ｄまたは
ａ’とを互いに異なる半導体基板に構築し得るのであれ
ば、図７に示すように、それら第一、第二の半導体基板
の各々の第二電極E2，E2の相互が互いに面と向かうよう
にしながら電気的に接触するように構成することで本発
明のサージ防護デバイスを構築することもできる。この
ような構造は丁度、図５では分離溝ないし素子間間隙33
の所で、また図６では分離溝ないし素子間間隙34の所
で、それぞれの図中で下側に位置する素子を上側に 180
°折り返したような構造に相当する。そしてこの場合、
各第二電極E2，E2の接触面相互は例えばクリーム半田等
を用いることにより電気的にも物理的にも固着させるこ
とができる。また、こうした、言わば背面接続構造の場
合には、各線路L1，L2に接続される素子ａ，ｂにおける
第四領域14の並設方向と、接地Ｅ側に接続される素子
ｃ，ｄまたはａ’における第四領域14の並設方向、ひい
ては第三領域13同士の並設方向は、図示のように同じ方
向ではなく、互いに直交するように変えることもでき
る。
【００８２】図８には、図１〜６に即して説明したきた
実施形態に従う本発明サージ防護デバイスを構築する際
に用いると適当なリードフレーム構造が示されている。
図示してきた実施形態では、各素子ａ〜ｄが矩形、特に
ほぼ正方形をなし、これらを四つ用いた本発明デバイス
としても矩形、特にほぼ正方形の形状を有している。こ
のような場合には、それら四つの素子ａ〜ｄの第一電極
のそれぞれに導通を採るべきリード42，43，44，45を有
するリードフレームも対称構造にし易い。図８(A) の平
面図に見られるように、左上の素子ａに導通を採るべき
リード42は当該素子ａの第一電極に接触する先端パッド
部46を有し、この先端パッド部46から素子の外側をこの
場合、左側に回り込むようにして伸び、フレーム40に接
続している。対して右上の素子ｂに導通を採るべきリー
ド45は当該素子ｂの第一電極に接触する先端パッド部47
を有し、この先端パッド部47から素子の外側を右に回り
込むようにして伸び、フレーム40に接続している。下二
つの素子ｃ，ｄの第一電極に先端パッド部48，49を接続
すべきリード43，44は、途中で一本にまとめられた後に
フレーム40に向かって伸び、当該フレーム40に接続して
いる。そして、これら最終的には三本になったリードは
互いに平行であり、かつ真ん中のリードの中心線に対し
左右対称であって、それらはまた、その長さの途中でタ
イバー41により連結されている。このようなリードフレ
ームの平面形状パタンは、公知既存の加工技術、一般に
金属板からのプレス打ち抜き加工や写真製版エッチング
等により得ることができる。
実施形態に従う本発明サージ防護デバイスを構築する際
に用いると適当なリードフレーム構造が示されている。
図示してきた実施形態では、各素子ａ〜ｄが矩形、特に
ほぼ正方形をなし、これらを四つ用いた本発明デバイス
としても矩形、特にほぼ正方形の形状を有している。こ
のような場合には、それら四つの素子ａ〜ｄの第一電極
のそれぞれに導通を採るべきリード42，43，44，45を有
するリードフレームも対称構造にし易い。図８(A) の平
面図に見られるように、左上の素子ａに導通を採るべき
リード42は当該素子ａの第一電極に接触する先端パッド
部46を有し、この先端パッド部46から素子の外側をこの
場合、左側に回り込むようにして伸び、フレーム40に接
続している。対して右上の素子ｂに導通を採るべきリー
ド45は当該素子ｂの第一電極に接触する先端パッド部47
を有し、この先端パッド部47から素子の外側を右に回り
込むようにして伸び、フレーム40に接続している。下二
つの素子ｃ，ｄの第一電極に先端パッド部48，49を接続
すべきリード43，44は、途中で一本にまとめられた後に
フレーム40に向かって伸び、当該フレーム40に接続して
いる。そして、これら最終的には三本になったリードは
互いに平行であり、かつ真ん中のリードの中心線に対し
左右対称であって、それらはまた、その長さの途中でタ
イバー41により連結されている。このようなリードフレ
ームの平面形状パタンは、公知既存の加工技術、一般に
金属板からのプレス打ち抜き加工や写真製版エッチング
等により得ることができる。
【００８３】一方、図８(B) に示すように、各リード42
〜45の先端に設けられる先端パッド部46〜49は、各リー
ドに対し段差をおくようになっており、これにより、リ
ード42〜45の下面と各素子ａ〜ｄの表面との間に空隙5
1，52が形成されるようになっている。図８(B) は素子
ａ，ｂの所の断面であるが、素子ｃ，ｄの所でも同様な
空隙が形成される。その結果、クリーム半田等を用いて
各素子の第一電極に各先端パッド部46〜49を接続する
際、余剰半田があっても空隙51，52によりこれを保持す
ることができ、裏側に回り込んだり隣接素子の側に流れ
て短絡事故を起こしたりする恐れが効果的に低減され
る。もちろん、このようなリードフレームの立体的な形
状も公知既存の技術に従い形成すれば良く、空隙51，52
を形成するための先端パッド部46〜49のリード42〜45に
対する曲げ加工等も公知既存のプレス加工技術に従えば
良い。
〜45の先端に設けられる先端パッド部46〜49は、各リー
ドに対し段差をおくようになっており、これにより、リ
ード42〜45の下面と各素子ａ〜ｄの表面との間に空隙5
1，52が形成されるようになっている。図８(B) は素子
ａ，ｂの所の断面であるが、素子ｃ，ｄの所でも同様な
空隙が形成される。その結果、クリーム半田等を用いて
各素子の第一電極に各先端パッド部46〜49を接続する
際、余剰半田があっても空隙51，52によりこれを保持す
ることができ、裏側に回り込んだり隣接素子の側に流れ
て短絡事故を起こしたりする恐れが効果的に低減され
る。もちろん、このようなリードフレームの立体的な形
状も公知既存の技術に従い形成すれば良く、空隙51，52
を形成するための先端パッド部46〜49のリード42〜45に
対する曲げ加工等も公知既存のプレス加工技術に従えば
良い。
【００８４】さらに、リードの取り付け処理が終わった
後は、長さ方向の適宜な個所でタイバー41共々フレーム
40を切断、除去し、その後、例えば樹脂モールドする等
して本発明デバイスとして完成させる。この場合、当該
モジュール化された本発明デバイスからは三本のリード
が端子として伸び出し、その中の一本が接地に接続され
るべきリード端子、他の二本がそれぞれ個別の線路に接
続されるべきリード端子となる。もちろん、より多くの
線路の回線保護用に本発明デバイスを構築することもで
き、その場合にも各リードの先端パッド部に関する曲げ
加工により、空隙51，52に相当する空隙をそれぞれ設け
るのは良い配慮である。
後は、長さ方向の適宜な個所でタイバー41共々フレーム
40を切断、除去し、その後、例えば樹脂モールドする等
して本発明デバイスとして完成させる。この場合、当該
モジュール化された本発明デバイスからは三本のリード
が端子として伸び出し、その中の一本が接地に接続され
るべきリード端子、他の二本がそれぞれ個別の線路に接
続されるべきリード端子となる。もちろん、より多くの
線路の回線保護用に本発明デバイスを構築することもで
き、その場合にも各リードの先端パッド部に関する曲げ
加工により、空隙51，52に相当する空隙をそれぞれ設け
るのは良い配慮である。
【００８５】本発明の改変例は多々考えられるし、本発
明に用いるサージ防護素子自体に関しても種々のものが
考えられ、図示したものに限らない。本発明要旨構成中
に規定されているように、逆耐圧を呈さない片極性サー
ジ防護素子であれば採用可能である。従って既述したよ
うに、簡単には定電圧ダイオードに代表されるブレーク
ダウン型のサージ防護素子を用いることもできるし、ブ
レークオーバ型であってもその初期降伏現象にパンチス
ルー現象ではなく、雪崩降伏やツェナ降伏を利用する素
子も用いることができる。
明に用いるサージ防護素子自体に関しても種々のものが
考えられ、図示したものに限らない。本発明要旨構成中
に規定されているように、逆耐圧を呈さない片極性サー
ジ防護素子であれば採用可能である。従って既述したよ
うに、簡単には定電圧ダイオードに代表されるブレーク
ダウン型のサージ防護素子を用いることもできるし、ブ
レークオーバ型であってもその初期降伏現象にパンチス
ルー現象ではなく、雪崩降伏やツェナ降伏を利用する素
子も用いることができる。
【００８６】パンチスルー現象を利用するブレークオー
バ型のサージ防護素子を用いる場合には、既掲の公知文
献12の教示に従い、さらにはまた、未だ公知ではない
が、既に本出願人が出願済の特願平 8-61631号にて開示
の技術思想に従い、図９に示す断面構造に代表されるサ
ージ防護素子を用いることもまた望ましい。
バ型のサージ防護素子を用いる場合には、既掲の公知文
献12の教示に従い、さらにはまた、未だ公知ではない
が、既に本出願人が出願済の特願平 8-61631号にて開示
の技術思想に従い、図９に示す断面構造に代表されるサ
ージ防護素子を用いることもまた望ましい。
【００８７】つまり、図９に示すサージ防護素子では、
第二領域12がパンチスルー生成領域21とパンチスルー抑
制領域22とから構成されていて、この中、パンチスルー
生成領域21は、第一領域11と第三領域13とが対向し合
い、均一なパンチスルーを起こし得る領域のみに設けら
れている。対してパンチスルー抑制領域22は第三領域33
の角部を覆うように設けられており、これにより、パン
チスルーの生成を限られた、設計仕様値からの偏差の少
ない厚味領域に限定することができ、結局は素子として
の特性値を設計仕様値に近付けることができる。なお、
パンチスルー生成領域21とパンチスルー抑制領域22の区
別は、図９中に併示のように、例えばパンチスルー生成
領域21の方を相対的に低濃度な不純物領域（従って図示
の場合はp-型領域)、対してパンチスルー抑制領域22の方
を相対的に高濃度な不純物領域（この場合はp+型領域）
とすることでなし得るし、これに加えて（あるいはま
た)、同じく図９に示すように、パンチスルー抑制領域22
の厚味をパンチスルー生成領域21のそれよりも厚くする
等によってなすことができる。このように、生成するパ
ンチスルーを特定の領域に限定することについては当該
公知文献12中に詳しいので参照されたい。
第二領域12がパンチスルー生成領域21とパンチスルー抑
制領域22とから構成されていて、この中、パンチスルー
生成領域21は、第一領域11と第三領域13とが対向し合
い、均一なパンチスルーを起こし得る領域のみに設けら
れている。対してパンチスルー抑制領域22は第三領域33
の角部を覆うように設けられており、これにより、パン
チスルーの生成を限られた、設計仕様値からの偏差の少
ない厚味領域に限定することができ、結局は素子として
の特性値を設計仕様値に近付けることができる。なお、
パンチスルー生成領域21とパンチスルー抑制領域22の区
別は、図９中に併示のように、例えばパンチスルー生成
領域21の方を相対的に低濃度な不純物領域（従って図示
の場合はp-型領域)、対してパンチスルー抑制領域22の方
を相対的に高濃度な不純物領域（この場合はp+型領域）
とすることでなし得るし、これに加えて（あるいはま
た)、同じく図９に示すように、パンチスルー抑制領域22
の厚味をパンチスルー生成領域21のそれよりも厚くする
等によってなすことができる。このように、生成するパ
ンチスルーを特定の領域に限定することについては当該
公知文献12中に詳しいので参照されたい。
【００８８】図９中の素子ではさらに、上掲の特願平 8
-61631号の技術思想に従い、パンチスルー生成領域22と
第一領域11とが対向し合う部分に不純物濃度均一化領域
23が設けられている。これは、先に少し述べ通り、同一
半導体ウエハにあってもその中心部と周辺部とでは抵抗
率にかなり大きな差がある所、これを低減し、半導体ウ
エハのどの位置に作られた素子でもほぼ同一の特性とな
るように工夫されたものである。つまり、半導体基板11
を構成する出発半導体ウエハ基板10（図２）としては少
し低濃度（この場合n-型）のものを用いた上で、意図的
にこの半導体ウエハ10に均一に不純物を導入して n型領
域23を作り、これにより半導体ウエハ上のどの位置でも
特性差を抑え得るように図る。ただし、不純物均一化領
域23は図示のようにパンチスルー生成領域22の下にのみ
設けることが、セルフアライン工程となる等、製造上は
有利なことが多く、また、第二領域12と第一領域11とで
構成されるpn接合の耐圧を増すという効果も生み（一般
に拡散深さも深くできるので、この点でも耐圧の向上効
果が見込まれる)、その結果、平面的に見て、第二、第三
領域12，13の周囲を囲んで耐圧を向上させるために一般
に設けられてきた、第一領域11とは逆導電型で高濃度な
不純物領域であるガードリング等も不要とし得る等の利
点も生むものの、これに限定されるものではなく、第二
領域12の全周を覆うように設けたり、あるいは半導体ウ
エハ10のある程度以上の厚味に亙り一様に設けたり、な
いしは半導体ウエハ10の全部に亙って予め意図的に不純
物を導入することにより形成することもできる。
-61631号の技術思想に従い、パンチスルー生成領域22と
第一領域11とが対向し合う部分に不純物濃度均一化領域
23が設けられている。これは、先に少し述べ通り、同一
半導体ウエハにあってもその中心部と周辺部とでは抵抗
率にかなり大きな差がある所、これを低減し、半導体ウ
エハのどの位置に作られた素子でもほぼ同一の特性とな
るように工夫されたものである。つまり、半導体基板11
を構成する出発半導体ウエハ基板10（図２）としては少
し低濃度（この場合n-型）のものを用いた上で、意図的
にこの半導体ウエハ10に均一に不純物を導入して n型領
域23を作り、これにより半導体ウエハ上のどの位置でも
特性差を抑え得るように図る。ただし、不純物均一化領
域23は図示のようにパンチスルー生成領域22の下にのみ
設けることが、セルフアライン工程となる等、製造上は
有利なことが多く、また、第二領域12と第一領域11とで
構成されるpn接合の耐圧を増すという効果も生み（一般
に拡散深さも深くできるので、この点でも耐圧の向上効
果が見込まれる)、その結果、平面的に見て、第二、第三
領域12，13の周囲を囲んで耐圧を向上させるために一般
に設けられてきた、第一領域11とは逆導電型で高濃度な
不純物領域であるガードリング等も不要とし得る等の利
点も生むものの、これに限定されるものではなく、第二
領域12の全周を覆うように設けたり、あるいは半導体ウ
エハ10のある程度以上の厚味に亙り一様に設けたり、な
いしは半導体ウエハ10の全部に亙って予め意図的に不純
物を導入することにより形成することもできる。
【００８９】以上、本発明の幾つかの実施形態とその改
変例に即して説明してきたが、本発明の要旨構成に即す
る限り、任意の改変は自由である。また、図示実施形態
に即する場合にも、各領域の導電型を全て反対にしたサ
ージ防護デバイスの構築も可能であり、その場合の等価
回路は図11(B) に示したものとなる。さらに、図示の実
施形態では第一、第二電極E1，E2として説明した電極の
個別、共通の関係を逆にし、例えば第二、第三領域の表
面を短絡する電極を第二電極として共通電極とし、第四
領域14とオーミック接触領域18に接触する電極を個別に
切り分けて第一電極として捕えることもできる。
変例に即して説明してきたが、本発明の要旨構成に即す
る限り、任意の改変は自由である。また、図示実施形態
に即する場合にも、各領域の導電型を全て反対にしたサ
ージ防護デバイスの構築も可能であり、その場合の等価
回路は図11(B) に示したものとなる。さらに、図示の実
施形態では第一、第二電極E1，E2として説明した電極の
個別、共通の関係を逆にし、例えば第二、第三領域の表
面を短絡する電極を第二電極として共通電極とし、第四
領域14とオーミック接触領域18に接触する電極を個別に
切り分けて第一電極として捕えることもできる。
【００９０】
【発明の効果】本発明によると、複数の線路の各々と接
地間及び複数の線路の中の任意の二本の間の両極性のサ
ージ防護が可能な多端子サージ防護デバイスとして、各
線路に接続したサージ防護素子同士の同時動作性の向上
を図ることで動作の信頼性を高めたサージ防護デバイス
が提供できる。しかも、モジュール化（いわゆるデバイ
スチップ化)、小型化に適した構造を得易く、少なくとも
半導体基板の一面側に関する製造工程はラフであっても
良い等の利点もある。
地間及び複数の線路の中の任意の二本の間の両極性のサ
ージ防護が可能な多端子サージ防護デバイスとして、各
線路に接続したサージ防護素子同士の同時動作性の向上
を図ることで動作の信頼性を高めたサージ防護デバイス
が提供できる。しかも、モジュール化（いわゆるデバイ
スチップ化)、小型化に適した構造を得易く、少なくとも
半導体基板の一面側に関する製造工程はラフであっても
良い等の利点もある。
【図１】本発明に従って構成されたサージ防護デバイス
の第一の実施形態の概略構成図である。
の第一の実施形態の概略構成図である。
【図２】本発明のサージ防護デバイスが切り出される半
導体ウエハに関する説明図である。
導体ウエハに関する説明図である。
【図３】本発明の第二の実施形態に関する概略構成図で
ある。
ある。
【図４】本発明の第三の実施形態に関する概略構成図で
ある。
ある。
【図５】本発明の第四の実施形態に関する概略的構成図
である。
である。
【図６】本発明の第五の実施形態に関する概略的構成図
である。
である。
【図７】本発明の第六の実施形態に関する概略的構成図
である。
である。
【図８】本発明のサージ防護デバイスに用い得るリード
フレームの一例の構成に関する説明図である。
フレームの一例の構成に関する説明図である。
【図９】本発明のサージ防護デバイスに用い得るサージ
防護素子の他の例の概略構成図である。
防護素子の他の例の概略構成図である。
【図１０】本発明のサージ防護デバイスに用い得るサー
ジ防護素子の基本的な一例における断面構成と動作に関
する説明図である。
ジ防護素子の基本的な一例における断面構成と動作に関
する説明図である。
【図１１】複数の線路と接地間において両極性サージを
吸収可能なサージ防護デバイスを構築する場合の等価回
路である。
吸収可能なサージ防護デバイスを構築する場合の等価回
路である。
【図１２】従来における多端子型サージ防護デバイスの
概略構成図である。
概略構成図である。
10 半導体ウエハ， 11 第一半導体領域， 12 第二半導体領域， 13 第三領域， 14 第四領域， 18 オーミック接触領域， 19 高濃度不純物領域， 21 第二半導体領域中のパンチスルー生成用領域， 22 第二半導体領域中のパンチスルー抑制用領域， 31 分離溝， 32 分離溝， 33 素子間間隙（分離溝), 34 素子間間隙， 35 導電板， E1 第一電極， E2 第二電極， L1 信号伝送線路， L2 信号伝送線路， Ｅ 接地．
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 康春 東京都品川区大崎４丁目３番８号 株式会 社サンコーシヤ内 (72)発明者 河西 昭広 東京都品川区大崎４丁目３番８号 株式会 社サンコーシヤ内 (72)発明者 原田 秀行 東京都品川区大崎４丁目３番８号 株式会 社サンコーシヤ内 (72)発明者 吉原 弘章 神奈川県相模原市宮下１丁目１番12号 株 式会社オプトテクノ内
Claims (44)
- 【請求項１】 Ｎを２以上の整数として該Ｎ本の線路の
中の任意の二本の線路間の両極性サージの吸収、及び該
Ｎ本の線路の各々と接地間の両極性サージの吸収が可能
な多端子サージ防護デバイスであって；半導体基板の表
面側に第一電極、裏面側に第二電極を有し、該第一、第
二電極間に第一電極側が正負いずれか一方の極性となる
サージが印加された時にのみ、該印加されたサージを吸
収するためのブレークダウン動作またはブレークオーバ
動作を生起し、該第一、第二電極間に該第一電極の側が
上記一方の極性とは反対の極性となる電圧が印加された
時には逆耐圧を呈さない片極性サージ防護素子を複数個
用い；該複数個のサージ防護素子を一つ以上のサージ防
護素子から成るＮ＋１個の群に分け；該Ｎ＋１個の群の
中、Ｎ個の群に属するサージ防護素子の上記第一電極は
上記Ｎ本の線路の一本宛に接続される電極とし；残りの
一つの群に属するサージ防護素子の上記第一電極は上記
接地に接続される電極とする一方；該Ｎ＋１個の群に属
する全ての上記サージ防護素子の上記第二電極は共通に
接続すると共に；該Ｎ＋１個の群に属する全てのサージ
防護素子の上記半導体基板は連続する共通の半導体基板
から構成し；上記残りの一つの群に属するサージ防護素
子と、これに隣接する上記Ｎ個の群に属するサージ防護
素子とは互いに分離したこと；を特徴とする多端子サー
ジ防護デバイス。 - 【請求項２】 請求項１記載のデバイスであって；上記
分離は、上記半導体基板の厚味方向に沿って該半導体基
板の深さ途中まで穿たれた溝を設けることによりなされ
ていること；を特徴とする多端子サージ防護デバイス。 - 【請求項３】 請求項１記載のデバイスであって；上記
分離は、上記半導体基板の厚味方向に沿って該半導体基
板を切り通す溝を設けることによりなされていること；
を特徴とする多端子サージ防護デバイス。 - 【請求項４】 請求項３記載のデバイスであって；上記
全てのサージ防護素子の上記第二電極は共通の導電板上
に載置されていること；を特徴とする多端子サージ防護
デバイス。 - 【請求項５】 請求項４記載のデバイスであって；該共
通の導電板は放熱板を兼ねること；を特徴とする多端子
サージ防護デバイス。 - 【請求項６】 請求項１記載のデバイスであって；上記
分離は、該残りの一つの群に属するサージ防護素子とこ
れに隣接する該Ｎ個の群に属するサージ防護素子との横
方向離間距離を大きく採ることでなされていること；を
特徴とする多端子サージ防護デバイス。 - 【請求項７】 Ｎを２以上の整数として該Ｎ本の線路の
中の任意の二本の線路間の両極性サージの吸収、及び該
Ｎ本の線路の各々と接地間の両極性サージの吸収が可能
な多端子サージ防護デバイスであって；半導体基板の表
面側に第一電極、裏面側に第二電極を有し、該第一、第
二電極間に第一電極側が正負いずれか一方の極性となる
サージが印加された時にのみ、該印加されたサージを吸
収するためのブレークダウン動作またはブレークオーバ
動作を生起し、該第一、第二電極間に該第一電極の側が
上記一方の極性とは反対の極性となる電圧が印加された
時には逆耐圧を呈さない片極性サージ防護素子を複数個
用い；該複数個のサージ防護素子を一つ以上のサージ防
護素子から成るＮ＋１個の群に分け；該Ｎ＋１個の群の
中、Ｎ個の群に属するサージ防護素子の上記第一電極は
上記Ｎ本の線路の一本宛に接続される電極とし；残りの
一つの群に属するサージ防護素子の上記第一電極は上記
接地に接続される電極とする一方；該Ｎ＋１個の群に属
する全ての上記サージ防護素子の上記第二電極は共通に
接続すると共に；上記Ｎ個の群に属する全ての上記サー
ジ防護素子の上記半導体基板は連続する共通の第一の半
導体基板から構成し；上記残りの一つの群に属する上記
サージ防護素子の上記半導体基板は上記第一の半導体基
板とは異なる第二の連続する共通の半導体基板から構成
して成り；該第一の半導体基板と該第二の半導体基板と
の離間により、上記残りの一つの群に属するサージ防護
素子と、これに隣接する上記Ｎ個の群に属するサージ防
護素子とが互いに分離されていること；を特徴とする多
端子サージ防護デバイス。 - 【請求項８】 請求項７記載のデバイスであって；上記
全てのサージ防護素子の上記第二電極は共通の導電板上
に載置されていること；を特徴とする多端子サージ防護
デバイス。 - 【請求項９】 請求項８記載のデバイスであって；該共
通の導電板は放熱板を兼ねること；を特徴とする多端子
サージ防護デバイス。 - 【請求項１０】 請求項７記載のデバイスであって；上
記第一の半導体基板に設けられている上記第二電極と上
記第二の半導体基板に設けられている上記第二電極とが
互いに面と向かって電気的に接触していること；を特徴
とする多端子サージ防護デバイス。 - 【請求項１１】 請求項１または７記載のデバイスであ
って；上記Ｎ個の群に属する上記サージ防護素子にあっ
て隣接するもの同士は上記第一電極に共に同じ極性のサ
ージが印加された時のサージ吸収時に互いに相互作用を
及ぼし得る程度に横方向に近接配置されていること；を
特徴とする多端子サージ防護デバイス。 - 【請求項１２】 請求項１または７記載のデバイスであ
って；上記残りの一つの群に属する上記サージ防護素子
は複数個から成り；該残りの一つの群に属する上記サー
ジ防護素子にあって隣接するもの同士は上記第一電極に
共に同じ極性のサージが印加された時のサージ吸収時に
互いに相互作用を及ぼし得る程度に横方向に近接配置さ
れていること；を特徴とする多端子サージ防護デバイ
ス。 - 【請求項１３】 請求項１，７または１２記載のデバイ
スであって；上記複数個のサージ防護素子は全て、同じ
構造、同じ形状であること；を特徴とする多端子サージ
防護デバイス。 - 【請求項１４】 請求項１３記載のデバイスであって；
Ｍを１以上の整数として上記Ｎ個の群の各々の群に属す
るサージ防護素子の数は全て同じ数Ｍ個であり；上記残
りの一つの群に属する上記複数個のサージ防護素子の数
はＭＮ個であること；を特徴とする多端子サージ防護デ
バイス。 - 【請求項１５】 請求項１または７記載のデバイスであ
って；上記残りの一つの群に属する上記サージ防護素子
のサージ耐量の総和は、上記Ｎ個の群に属する上記全て
のサージ防護素子のサージ耐量の総和と同じであるこ
と；を特徴とする多端子サージ防護デバイス。 - 【請求項１６】 請求項１または７記載のデバイスであ
って；上記連続する共通の半導体基板の上記表面及び上
記裏面に上記第一、第二電極を有し、互いに隣接するサ
ージ防護素子も全て、互いに分離されていること；を特
徴とする多端子サージ防護デバイス。 - 【請求項１７】 請求項１６記載のデバイスであって；
上記連続する共通の半導体基板に形成された上記互いに
隣接するサージ防護素子間の上記分離は、該連続する共
通の半導体基板の厚味方向に沿って該半導体基板の深さ
途中まで穿たれた溝を設けることによりなされているこ
と；を特徴とする多端子サージ防護デバイス。 - 【請求項１８】 請求項１６記載のデバイスであって；
上記連続する共通の半導体基板に形成された上記互いに
隣接するサージ防護素子間の上記分離は、該連続する共
通の半導体基板の厚味方向に沿って該半導体基板を切り
通す溝を設けることによりなされていること；を特徴と
する多端子サージ防護デバイス。 - 【請求項１９】 請求項１６記載のデバイスであって；
上記連続する共通の半導体基板に形成された上記互いに
隣接するサージ防護素子間の上記分離は、該互いに隣接
するサージ防護素子間の横方向離間距離を大きく採るこ
とでなされていること；を特徴とする多端子サージ防護
デバイス。 - 【請求項２０】 請求項１記載のデバイスであって；上
記サージ防護素子の各々は、 上記半導体基板を第一半導体領域とし、 該第一半導体領域の表面側に、該第一半導体領域と整流
性の接合を形成する逆導電型の第二半導体領域、及び該
第二半導体領域に対し少数キャリアを注入可能な少数キ
ャリア注入接合を形成する第三領域を有し、 上記第一電極及び上記第二電極のいずれか一方は該第二
半導体領域と該第三領域の表面相互を短絡するように設
けられている一方で、 該第一半導体領域の裏面側には該第一半導体領域に対し
少数キャリアを注入可能な少数キャリア注入接合を形成
する第四領域を有し、 上記第一電極及び第二電極の上記いずれか一方に対向す
る他方は、該第四領域の表面と該第一半導体領域とにオ
ーミック接触するように設けられていて、 該第一、第二電極間に該第一半導体領域と該第二半導体
領域を逆バイアスする極性で降伏電圧以上の電圧が印加
されると降伏を開始してサージ電流を吸収し始め、 この降伏開始後、該第四領域から該第一半導体領域への
少数キャリアの注入と該第三領域から該第二半導体領域
への少数キャリアの注入との相乗効果により、上記吸収
し始めたサージ電流の大きさがブレークオーバ電流以上
になると正帰還現象を介してブレークオーバし、該第
一、第二電極間を相対的に低電圧のクランプ電圧に移行
させながらサージ電流を吸収する、ブレークオーバ型で
逆耐圧を呈さない片極性サージ防護素子であること；を
特徴とする多端子サージ防護デバイス。 - 【請求項２１】 請求項２０記載のデバイスであって；
上記残りの一つの群に属するサージ防護素子とこれに隣
接する上記Ｎ個の群に属するサージ防護素子との上記互
いの分離は、該残りの一つの群に属するサージ防護素子
とこれに隣接する該Ｎ個の群に属するサージ防護素子と
の横方向離間距離を上記第一半導体領域の厚味以上とす
ることで構成されていること；を特徴とする多端子サー
ジ防護デバイス。 - 【請求項２２】 請求項２０記載のデバイスであって；
上記残りの一つの群に属するサージ防護素子とこれに隣
接する上記Ｎ個の群に属するサージ防護素子との上記互
いの分離は、該残りの一つの群に属するサージ防護素子
とこれに隣接する該Ｎ個の群に属するサージ防護素子と
の横方向離間距離を上記第一半導体領域に注入される少
数キャリアの横方向拡散長の 2倍以上とすることで構成
されること；を特徴とする多端子サージ防護デバイス。 - 【請求項２３】 請求項７記載のデバイスであって；上
記サージ防護素子の各々は、 上記半導体基板を第一半導体領域とし、 該第一半導体領域の表面側に、該第一半導体領域と整流
性の接合を形成する逆導電型の第二半導体領域、及び該
第二半導体領域に対し少数キャリアを注入可能な少数キ
ャリア注入接合を形成する第三領域を有し、 上記第一電極及び上記第二電極のいずれか一方は該第二
半導体領域と該第三領域の表面相互を短絡するように設
けられている一方で、 該第一半導体領域の裏面側には該第一半導体領域に対し
少数キャリアを注入可能な少数キャリア注入接合を形成
する第四領域を有し、 上記第一電極及び第二電極の上記いずれか一方に対向す
る他方は、該第四領域の表面と該第一半導体領域とにオ
ーミック接触するように設けられていて、 該第一、第二電極間に該第一半導体領域と該第二半導体
領域を逆バイアスする極性で降伏電圧以上の電圧が印加
されると降伏を開始してサージ電流を吸収し始め、 この降伏開始後、該第四領域から該第一半導体領域への
少数キャリアの注入と該第三領域から該第二半導体領域
への少数キャリアの注入との相乗効果により、上記吸収
し始めたサージ電流の大きさがブレークオーバ電流以上
になると正帰還現象を介してブレークオーバし、該第
一、第二電極間を相対的に低電圧のクランプ電圧に移行
させながらサージ電流を吸収する、ブレークオーバ型で
逆耐圧を呈さない片極性サージ防護素子であること；を
特徴とする多端子サージ防護デバイス。 - 【請求項２４】 請求項２０または２３記載のデバイス
であって；上記第三領域及び上記第四領域は、互いに並
設された複数個から構成されていること；を特徴とする
多端子サージ防護デバイス。 - 【請求項２５】 請求項２４記載のデバイスであって；
上記複数個の第三領域の並設方向と、上記複数個の第四
領域の並設方向とは、平面投影的に見て互いに交差して
いること；を特徴とする多端子サージ防護デバイス。 - 【請求項２６】 請求項２４記載のデバイスであって；
上記複数個の第三領域の並設方向と、上記複数個の第四
領域の並設方向とは、平面投影的に見て互いに直交して
いること；を特徴とする多端子サージ防護デバイス。 - 【請求項２７】 請求項２５または２６記載のデバイス
であって；上記複数個の第四領域は、上記Ｎ個の群に属
するサージ防護素子であって隣接するもの同士の共通の
第四領域となるように、該隣接するサージ防護素子の隣
接方向に沿って互いに平行に伸びるストライプ状に構成
されていること；を特徴とする多端子サージ防護デバイ
ス。 - 【請求項２８】 請求項２０または２３に記載のデバイ
スであって；上記連続する共通の半導体基板の上記表面
及び上記裏面に上記第一、第二電極を有し、互いに隣接
するサージ防護素子は全て、互いに分離されているこ
と；を特徴とする多端子サージ防護デバイス。 - 【請求項２９】 請求項２０または２３に記載のデバイ
スであって；上記降伏の開始は、上記第一半導体領域と
上記第二半導体領域によって構成される上記整流性の接
合の逆バイアスに伴って伸びる空乏層が上記第三領域に
到達することにより生ずること；を特徴とする多端子サ
ージ防護デバイス。 - 【請求項３０】 請求項２０または２３に記載のデバイ
スであって；上記降伏の開始は、上記第一、第二半導体
領域によって構成される上記整流性の接合が逆バイアス
によりツェナ降伏または雪崩降伏することで生ずるこ
と；を特徴とする多端子サージ防護デバイス。 - 【請求項３１】 半導体基板の表面側に第一電極、裏面
側に第二電極を有し、該第一、第二電極間に該第一電極
側が正負いずれか一方の極性となるサージが印加された
時にのみ、該印加されたサージを吸収するためブレーク
ダウン動作またはブレークオーバ動作を生起し、該第
一、第二電極間に該第一電極の側が上記一方の極性とは
反対の極性となる電圧が印加された時には逆耐圧を呈さ
ない片極性サージ防護素子を三個以上用い；該三個以上
のサージ防護素子をそれぞれ一つ以上のサージ防護素子
から成る三つ以上の群に分け；該三つ以上の群の各々の
群に属するサージ防護素子の上記第一電極を各群ごとに
共通に接続する一方；上記全てのサージ防護素子の上記
第二電極を共通に接続すると共に；該全てのサージ防護
素子の上記半導体基板は連続する共通の半導体基板から
構成し；上記三つ以上の群の中の任意の二群に属するサ
ージ防護素子の上記第一電極間にて両極性サージを吸収
すること；を特徴とする多端子サージ防護デバイス。 - 【請求項３２】 請求項３１記載のデバイスであって；
上記三つ以上の群の中の一つの群に属するサージ防護素
子と、これに隣接し、他の群に属するサージ防護素子と
を互いに分離したこと；を特徴とする多端子サージ防護
デバイス。 - 【請求項３３】 請求項３１記載のデバイスであって；
上記複数個のサージ防護素子は全て、同じ構造、同じ形
状であること；を特徴とする多端子サージ防護デバイ
ス。 - 【請求項３４】 請求項３１記載のデバイスであって；
上記各群に属する上記サージ防護素子にあって隣接する
もの同士は、上記第一電極に共に同じ極性のサージが印
加された時のサージ吸収時に互いに相互作用を及ぼし得
る程度に横方向に近接配置されていること；を特徴とす
る多端子サージ防護デバイス。 - 【請求項３５】 請求項３１記載のデバイスであって；
上記三つ以上の群の中の一つの群に属するサージ防護素
子の数は、他の群に属する全てのサージ防護素子の総和
に等しいこと；を特徴とする多端子サージ防護デバイ
ス。 - 【請求項３６】 請求項３１記載のデバイスであって；
上記三つ以上の群の中の一つの群に属する上記サージ防
護素子のサージ耐量の総和は、他の群に属する全てのサ
ージ防護素子のサージ耐量の総和と同じであること；を
特徴とする多端子サージ防護デバイス。 - 【請求項３７】 請求項３１記載のデバイスであって；
上記連続する共通の半導体基板の上記表面及び上記裏面
に上記第一、第二電極を有し、互いに隣接するサージ防
護素子は全て、互いに分離されていること；を特徴とす
る多端子サージ防護デバイス。 - 【請求項３８】 請求項３２または３７記載のデバイス
であって；上記分離は、上記半導体基板の厚味方向に沿
って該半導体基板の深さ途中まで穿たれた溝によりなさ
れていること；を特徴とする多端子サージ防護デバイ
ス。 - 【請求項３９】 請求項３２または３７記載のデバイス
であって；上記分離は、上記半導体基板の厚味方向に沿
って該半導体基板を切り通す溝によりなされているこ
と；を特徴とする多端子サージ防護デバイス。 - 【請求項４０】 請求項３２または３７記載のデバイス
であって；上記分離は、該隣接するサージ防護素子の横
方向離間距離を大きく採ることでなされていること；を
特徴とする多端子サージ防護デバイス。 - 【請求項４１】 請求項３１記載のデバイスであって；
上記全てのサージ防護素子の上記第二電極は、共通の導
電板上に載置されていること；を特徴とする多端子サー
ジ防護デバイス。 - 【請求項４２】 請求項４１記載のデバイスであって；
該共通の導電板は放熱板を兼ねること；を特徴とする多
端子サージ防護デバイス。 - 【請求項４３】 請求項３１記載のデバイスであって；
上記サージ防護素子はブレークオーバ型のサージ防護素
子であること；を特徴とする多端子サージ防護デバイ
ス。 - 【請求項４４】 請求項３１記載のデバイスであって；
上記サージ防護素子はブレークダウン型のサージ防護素
子であること；を特徴とする多端子サージ防護デバイ
ス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14487996A JP3131823B2 (ja) | 1996-05-16 | 1996-05-16 | 多端子サージ防護デバイス |
| US08/856,997 US5905282A (en) | 1996-05-16 | 1997-05-15 | Multi-terminal surge protection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14487996A JP3131823B2 (ja) | 1996-05-16 | 1996-05-16 | 多端子サージ防護デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09307099A true JPH09307099A (ja) | 1997-11-28 |
| JP3131823B2 JP3131823B2 (ja) | 2001-02-05 |
Family
ID=15372510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14487996A Expired - Lifetime JP3131823B2 (ja) | 1996-05-16 | 1996-05-16 | 多端子サージ防護デバイス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5905282A (ja) |
| JP (1) | JP3131823B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220052035A1 (en) * | 2020-08-14 | 2022-02-17 | Amazing Microelectronic Corp. | Vertical electrostatic discharge protection device |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563926B1 (en) * | 1999-07-27 | 2003-05-13 | Nortel Networks Limited | Resetting surge protection in telephone line interface circuits |
| JP2002184952A (ja) * | 2000-12-15 | 2002-06-28 | Shindengen Electric Mfg Co Ltd | 半導体装置、半導体装置の製造方法 |
| FR2820547A1 (fr) * | 2001-02-05 | 2002-08-09 | St Microelectronics Sa | Structure de protection contre des parasites |
| US20020193968A1 (en) * | 2001-06-13 | 2002-12-19 | Metaxas Gamvrelis | Multifunction intelligent electronic device and method |
| JP2003060046A (ja) * | 2001-08-09 | 2003-02-28 | Murata Mfg Co Ltd | 半導体集積回路およびそれを用いた電子装置 |
| GB0215089D0 (en) * | 2002-06-29 | 2002-08-07 | Power Innovations Ltd | Overvoltage protection |
| US8004041B2 (en) * | 2004-08-27 | 2011-08-23 | Panasonic Corporation | Semiconductor device for surge protection |
| EP2315255A1 (en) * | 2009-10-22 | 2011-04-27 | Nxp B.V. | Surge protection device |
| JP7068211B2 (ja) | 2019-02-15 | 2022-05-16 | 株式会社東芝 | 半導体装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE414357B (sv) * | 1978-08-17 | 1980-07-21 | Asea Ab | Overspenningsskydd for skydd av halvledarkomponenter av lageffekttyp |
| US5083185A (en) * | 1985-02-15 | 1992-01-21 | Agency Of Industrial Science & Technology, Ministry Of International Trade & Industry | Surge absorption device |
| JP2521966B2 (ja) * | 1987-07-29 | 1996-08-07 | 日本電気株式会社 | 集積回路の冷却構造 |
| US4905119A (en) * | 1988-06-27 | 1990-02-27 | Teccor Electronics, Inc. | Solid state overvoltage protection circuit |
| JPH0252862A (ja) * | 1988-08-16 | 1990-02-22 | Toray Eng Co Ltd | 巻取機の稼動管理装置 |
| JPH0478186A (ja) * | 1990-07-19 | 1992-03-12 | Nec Corp | 半導体レーザ |
| JPH0656885B2 (ja) * | 1990-11-28 | 1994-07-27 | 工業技術院長 | サージ防護デバイス |
| JPH077837B2 (ja) * | 1990-11-29 | 1995-01-30 | 工業技術院長 | サージ防護デバイス |
| JP2614153B2 (ja) * | 1991-04-18 | 1997-05-28 | 工業技術院長 | サージ防護デバイスにおけるブレーク・オーバ電流または保持電流に関する設計仕様値からの誤差低減方法 |
| JPH0793424B2 (ja) * | 1992-03-27 | 1995-10-09 | 工業技術院長 | サージ防護デバイス |
| JPH0638507A (ja) * | 1992-07-15 | 1994-02-10 | Fuji Electric Co Ltd | 電力変換装置 |
| JPH0638508A (ja) * | 1992-07-16 | 1994-02-10 | Mitsubishi Electric Corp | サイリスタバルブの保護装置 |
| JP3239452B2 (ja) * | 1992-08-05 | 2001-12-17 | 味の素株式会社 | α−Ｌ−アスパルチル−Ｌ−フェニルアラニンメチルエステル塩酸塩の製造法 |
| GB9306437D0 (en) * | 1993-03-27 | 1993-05-19 | Hawke Cable Gands Limited | Cable gland |
| JPH0777268A (ja) * | 1993-06-30 | 1995-03-20 | Tochigi Fuji Ind Co Ltd | デファレンシャル装置 |
| JPH0770740A (ja) * | 1993-09-01 | 1995-03-14 | Hitachi Zosen Corp | 導電性薄膜の形成方法 |
| JPH0793424A (ja) * | 1993-09-21 | 1995-04-07 | Toshiba Corp | 帳票入力装置 |
| JPH0793423A (ja) * | 1993-09-27 | 1995-04-07 | Fujita Corp | 作業日報の情報入力方法 |
-
1996
- 1996-05-16 JP JP14487996A patent/JP3131823B2/ja not_active Expired - Lifetime
-
1997
- 1997-05-15 US US08/856,997 patent/US5905282A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220052035A1 (en) * | 2020-08-14 | 2022-02-17 | Amazing Microelectronic Corp. | Vertical electrostatic discharge protection device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5905282A (en) | 1999-05-18 |
| JP3131823B2 (ja) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10038062B2 (en) | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter | |
| US8896093B2 (en) | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter | |
| US8338915B2 (en) | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter | |
| EP0982776B1 (en) | ESD protection thyristor with trigger diode | |
| JP4369230B2 (ja) | サージ防護半導体装置 | |
| TW200818652A (en) | Circuit configurations to reduce snapback of a transient voltage suppressor | |
| US7932133B2 (en) | Circuit protection method using diode with improved energy impulse rating | |
| JP2671886B2 (ja) | 電力集積回路 | |
| TWI593106B (zh) | 用於積體電路的電超載保護 | |
| US8222115B2 (en) | Method of forming a high capacitance diode | |
| US20060220138A1 (en) | ESD protection circuit with scalable current capacity and voltage capacity | |
| JPH0145296B2 (ja) | ||
| EP0750793A1 (en) | Silicon controlled rectifier for esd protection | |
| TW200828569A (en) | Latch-up free vertical TVS diode array structure using trench isolation | |
| US12211832B2 (en) | Multi-fingered diode with reduced capacitance and method of making the same | |
| JP2004281590A (ja) | 半導体装置 | |
| TW200818518A (en) | Low forward voltage drop transient voltage suppressor and method of fabricating | |
| JP3131823B2 (ja) | 多端子サージ防護デバイス | |
| JP2810788B2 (ja) | 過渡電圧制限半導体部品 | |
| US5077590A (en) | High voltage semiconductor device | |
| TW399337B (en) | Semiconductor device | |
| JPS62110435A (ja) | 加入者線の過電圧保護用集積回路装置 | |
| US6768176B1 (en) | Electrostatic discharge protection circuit | |
| US7115951B1 (en) | Low triggering voltage ESD protection structure and method for reducing the triggering voltage | |
| JP3271381B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |