JP3039404B2 - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JP3039404B2 JP3039404B2 JP8328532A JP32853296A JP3039404B2 JP 3039404 B2 JP3039404 B2 JP 3039404B2 JP 8328532 A JP8328532 A JP 8328532A JP 32853296 A JP32853296 A JP 32853296A JP 3039404 B2 JP3039404 B2 JP 3039404B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal line
- crystal display
- active matrix
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、信号線駆動回路数
を低減したマトリクス表示装置に関する。
を低減したマトリクス表示装置に関する。
【０００２】
【従来の技術】従来、アクティブマトリクス型液晶表示
装置は、薄膜トランジスタ（ＴＦＴ）を使用して構成さ
れる。従来例１のアクティブマトリクス型液晶表示装置
は、水平方向の表示ラインの全ての表示画素を同時に駆
動する方法（以下、通常駆動ともいう。）を用いてい
る。本従来例１では、マトリクス状に配線された信号線
と走査線の交点１つに対し、トランジスタ、表示画素が
一つとなっている。このため、信号線１本に対して表示
画素１列が対応、すなわち、表示画素１列に対して信号
線駆動用ドライバが１つ必要となる。
装置は、薄膜トランジスタ（ＴＦＴ）を使用して構成さ
れる。従来例１のアクティブマトリクス型液晶表示装置
は、水平方向の表示ラインの全ての表示画素を同時に駆
動する方法（以下、通常駆動ともいう。）を用いてい
る。本従来例１では、マトリクス状に配線された信号線
と走査線の交点１つに対し、トランジスタ、表示画素が
一つとなっている。このため、信号線１本に対して表示
画素１列が対応、すなわち、表示画素１列に対して信号
線駆動用ドライバが１つ必要となる。
【０００３】近年、薄膜トランジスタ（ＴＦＴ）を使用
したアクティブマトリクス型液晶表示装置はパーソナル
コンピュータなどを中心にしているが、さらに広範囲な
分野で使用されるためには、いかに製品を低価格で供給
できるかが重要な課題の一つとなっている。一つの方法
として部材費の削減がある。ここで注目されたのが、部
材費のなかで大きな割合を占める信号線データの出力ド
ライバの削減である。信号線データの出力ドライバは映
像信号等の広い周波数帯域を扱い、高速のデータレート
で動作するため、たいへん高価なものである。そこで、
信号線データの出力ドライバの数を半減してコストを下
げる駆動方法が提案された。
したアクティブマトリクス型液晶表示装置はパーソナル
コンピュータなどを中心にしているが、さらに広範囲な
分野で使用されるためには、いかに製品を低価格で供給
できるかが重要な課題の一つとなっている。一つの方法
として部材費の削減がある。ここで注目されたのが、部
材費のなかで大きな割合を占める信号線データの出力ド
ライバの削減である。信号線データの出力ドライバは映
像信号等の広い周波数帯域を扱い、高速のデータレート
で動作するため、たいへん高価なものである。そこで、
信号線データの出力ドライバの数を半減してコストを下
げる駆動方法が提案された。
【０００４】上記の提案された従来例２の具体的な駆動
方法は、例えば、特開平３−３８６８９号公報、特開平
５−２６５０４５号公報、特開平６−１４８６８０号公
報に記載されている技術である。これら従来の公報に記
載されている技術では、信号線１本に対して表示画素が
２列接続され、信号線１本で表示画素２列を駆動でき
る。このため、信号線データの出力ドライバの数を半減
できる。
方法は、例えば、特開平３−３８６８９号公報、特開平
５−２６５０４５号公報、特開平６−１４８６８０号公
報に記載されている技術である。これら従来の公報に記
載されている技術では、信号線１本に対して表示画素が
２列接続され、信号線１本で表示画素２列を駆動でき
る。このため、信号線データの出力ドライバの数を半減
できる。
【０００５】図５は、従来例２のＴＦＴ基板の回路構成
例を示す図である。本アクティブマトリクス基板では、
水平方向奇数番目の表示画素と偶数番目の表示画素と
が、それぞれ独立の走査線にゲート電極が接続された薄
膜トランジスタを介し、共通の信号線に接続されてい
る。本構成において、一水平走査期間内に前記の２本の
走査線を連続して選択することで、水平方向に並ぶ画素
列に表示電圧を書き込む。走査線駆動回路からの選択信
号が信号線駆動回路の出力に合わせて、Ｇ1 、Ｇ2、Ｇ3
、Ｇ4 、…と順次シフトしていくと、信号線Ｓ1 に注
目すればｄ11、ｄ12、ｄ22、ｄ21、…において、また信
号線Ｓ2 に注目すればｄ14、ｄ13、ｄ23、ｄ24、…にお
いて、各データは書き込まれる。
例を示す図である。本アクティブマトリクス基板では、
水平方向奇数番目の表示画素と偶数番目の表示画素と
が、それぞれ独立の走査線にゲート電極が接続された薄
膜トランジスタを介し、共通の信号線に接続されてい
る。本構成において、一水平走査期間内に前記の２本の
走査線を連続して選択することで、水平方向に並ぶ画素
列に表示電圧を書き込む。走査線駆動回路からの選択信
号が信号線駆動回路の出力に合わせて、Ｇ1 、Ｇ2、Ｇ3
、Ｇ4 、…と順次シフトしていくと、信号線Ｓ1 に注
目すればｄ11、ｄ12、ｄ22、ｄ21、…において、また信
号線Ｓ2 に注目すればｄ14、ｄ13、ｄ23、ｄ24、…にお
いて、各データは書き込まれる。
【０００６】上記の書き込み手順によれば、一回の書込
時間で奇数番目データ→偶数番目データというように二
回書き込むことになる。よって、水平方向の表示ライン
の全ての表示画素を同時に書き込む駆動方法（通常駆
動）と比べて、半分の書込時間となる。
時間で奇数番目データ→偶数番目データというように二
回書き込むことになる。よって、水平方向の表示ライン
の全ての表示画素を同時に書き込む駆動方法（通常駆
動）と比べて、半分の書込時間となる。
【０００７】図６は、液晶表示パネルの表示画素に保持
される電圧の極性を示す模式図である。信号線駆動回路
は、隣り合う出力で互いに逆の極性電圧を出力すること
で、対向電極への変調が抑制され横クロストークのない
表示が得られる。また、一水平画素列書込毎に各々の出
力の極性が反転するために、最終的な書込画素電圧極性
は隣り合う画素で極性の異なるドット反転状態になる。
される電圧の極性を示す模式図である。信号線駆動回路
は、隣り合う出力で互いに逆の極性電圧を出力すること
で、対向電極への変調が抑制され横クロストークのない
表示が得られる。また、一水平画素列書込毎に各々の出
力の極性が反転するために、最終的な書込画素電圧極性
は隣り合う画素で極性の異なるドット反転状態になる。
【０００８】
【発明が解決しようとする課題】しかしながら、以上述
べたように、信号線駆動回路を低減したアクティブマト
リクス液晶表示装置を駆動すると、１本の信号線を挟ん
で図７に示した矢印の順にデータが書き込まれていく。
このとき各画素は隣り合う画素との間に寄生容量（Ｃｐ
ｐ）を持つため、１本の信号線を挟んで隣り合う画素に
おいて、先に書き込まれた画素の電位が、後から書き込
まれる画素の逆極性の電位により書込時に変調を受け、
図８に示したように、前段画素と後段画素とで画素電位
がＶｐｐだけ相違する。この前段画素と後段画素との画
素電位の相違は、それぞれの画素表示の輝度の相違とな
って表われる。よって、図７でハッチングを施した画素
のみを光らせるパターン（緑画素市松）を表示すると、
垂直方向に、前段画素のみの列と後段画素のみの列が２
列ことに現れ、このため、縦スジムラとなって認識され
るという問題を有する。
べたように、信号線駆動回路を低減したアクティブマト
リクス液晶表示装置を駆動すると、１本の信号線を挟ん
で図７に示した矢印の順にデータが書き込まれていく。
このとき各画素は隣り合う画素との間に寄生容量（Ｃｐ
ｐ）を持つため、１本の信号線を挟んで隣り合う画素に
おいて、先に書き込まれた画素の電位が、後から書き込
まれる画素の逆極性の電位により書込時に変調を受け、
図８に示したように、前段画素と後段画素とで画素電位
がＶｐｐだけ相違する。この前段画素と後段画素との画
素電位の相違は、それぞれの画素表示の輝度の相違とな
って表われる。よって、図７でハッチングを施した画素
のみを光らせるパターン（緑画素市松）を表示すると、
垂直方向に、前段画素のみの列と後段画素のみの列が２
列ことに現れ、このため、縦スジムラとなって認識され
るという問題を有する。
【０００９】本発明は、ドット反転駆動で特殊パターン
を表示しても良好な画質が得られるアクティブマトリク
ス型液晶表示装置を提供することを目的とする。
を表示しても良好な画質が得られるアクティブマトリク
ス型液晶表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】かかる目的を達成するた
め、本発明のアクティブマトリクス型液晶表示装置は、
マトリクス状に配置された表示画素の電極へ印加する信
号を供給する２本以上の信号線、表示画素への書込を制
御する２本以上の走査線、書込作用を行うスイッチング
素子が形成されたアクティブマトリクス基板、および対
向側表面に共通電極を形成された対向基板が、液晶層を
挟んで対向して成る液晶表示パネルと、２本以上の信号
線へ接続された信号線駆動回路と、２本以上の走査線へ
接続された走査線駆動回路と、信号線駆動回路にデータ
を供給するデータ処理回路と、信号線駆動回路、走査線
駆動回路およびデータ処理回路の動作のためのタイミン
グ信号を生成するタイミング発生回路と、信号線に供給
する階調電圧を生成する階調電源部と、を有するアクテ
ィブマトリクス型液晶表示装置において、アクティブマ
トリクス基板で、水平方向奇数番目の表示画素と偶数番
目の表示画素とは、異なって形成された走査線にそれぞ
れのゲート電極が接続された薄膜トランジスタのソース
及びドレインを介して、それぞれ共通の信号線に接続さ
れ、任意の水平方向の表示ラインに対して２本の水平方
向に形成される走査線が割り当てられ、任意の信号線を
挟んで水平方向に隣接する表示画素のゲート電極の一方
は、奇数番目の走査線、他方は、偶数番目の走査線に接
続され、任意の走査線を挟んで垂直方向に隣接する表示
画素のゲート電極の一方は、奇数番目の走査線、他方
は、偶数番目の走査線に接続されており、一水平走査期
間内に前記２本の走査線を連続して選択することで、水
平方向に並ぶ画素列に表示電圧を書き込み、更に、水平
方向に並ぶ任意の画素列において、偶数番目の画素が選
択される時に信号線に供給される階調電圧と、奇数番目
の画素が選択される時に信号線に供給される階調電圧と
を切り替えることを特徴としている。
め、本発明のアクティブマトリクス型液晶表示装置は、
マトリクス状に配置された表示画素の電極へ印加する信
号を供給する２本以上の信号線、表示画素への書込を制
御する２本以上の走査線、書込作用を行うスイッチング
素子が形成されたアクティブマトリクス基板、および対
向側表面に共通電極を形成された対向基板が、液晶層を
挟んで対向して成る液晶表示パネルと、２本以上の信号
線へ接続された信号線駆動回路と、２本以上の走査線へ
接続された走査線駆動回路と、信号線駆動回路にデータ
を供給するデータ処理回路と、信号線駆動回路、走査線
駆動回路およびデータ処理回路の動作のためのタイミン
グ信号を生成するタイミング発生回路と、信号線に供給
する階調電圧を生成する階調電源部と、を有するアクテ
ィブマトリクス型液晶表示装置において、アクティブマ
トリクス基板で、水平方向奇数番目の表示画素と偶数番
目の表示画素とは、異なって形成された走査線にそれぞ
れのゲート電極が接続された薄膜トランジスタのソース
及びドレインを介して、それぞれ共通の信号線に接続さ
れ、任意の水平方向の表示ラインに対して２本の水平方
向に形成される走査線が割り当てられ、任意の信号線を
挟んで水平方向に隣接する表示画素のゲート電極の一方
は、奇数番目の走査線、他方は、偶数番目の走査線に接
続され、任意の走査線を挟んで垂直方向に隣接する表示
画素のゲート電極の一方は、奇数番目の走査線、他方
は、偶数番目の走査線に接続されており、一水平走査期
間内に前記２本の走査線を連続して選択することで、水
平方向に並ぶ画素列に表示電圧を書き込み、更に、水平
方向に並ぶ任意の画素列において、偶数番目の画素が選
択される時に信号線に供給される階調電圧と、奇数番目
の画素が選択される時に信号線に供給される階調電圧と
を切り替えることを特徴としている。
【００１１】また、上記の階調電源部は、抵抗ラダー回
路により構成され、階調電圧の切り替えを、抵抗ラダー
の両端電圧となる０階調の階調電圧を１水平期間の半分
の周期で切り替えておこなうとよい。
路により構成され、階調電圧の切り替えを、抵抗ラダー
の両端電圧となる０階調の階調電圧を１水平期間の半分
の周期で切り替えておこなうとよい。
【００１２】なお、スイッチング素子は薄膜トランジス
タであり、走査線にゲート電極が接続された薄膜トラン
ジスタを介して共通の信号線に接続され、アクティブマ
トリクス基板を構成するとよい。
タであり、走査線にゲート電極が接続された薄膜トラン
ジスタを介して共通の信号線に接続され、アクティブマ
トリクス基板を構成するとよい。
【００１３】
【発明の実施の形態】次に添付図面を参照して本発明に
よるアクティブマトリクス型液晶表示装置の実施の形態
を詳細に説明する。図１〜図４を参照すると本発明のア
クティブマトリクス型液晶表示装置の一実施形態が示さ
れている。なお、従来の技術の説明で用いた図５〜図７
を、以下の本実施形態の説明において流用する。
よるアクティブマトリクス型液晶表示装置の実施の形態
を詳細に説明する。図１〜図４を参照すると本発明のア
クティブマトリクス型液晶表示装置の一実施形態が示さ
れている。なお、従来の技術の説明で用いた図５〜図７
を、以下の本実施形態の説明において流用する。
【００１４】図１は、アクティブマトリクス型液晶表示
装置の全体ブロック構成図である。本実施形態のアクテ
ィブマトリクス型液晶表示装置は、画像を表示する液晶
表示パネル１と、液晶表示パネル１を駆動する信号線駆
動回路２と走査線駆動回路３と、信号線駆動回路２並び
に走査線駆動回路３を駆動するタイミング発生回路５
と、信号線駆動回路２からのデータを液晶表示パネルの
回路構成に合わせた並びかえをして処理するデータ処理
回路４と、最終的に決定される階調電圧の基準となる階
調電圧を抵抗分割により決定し信号線駆動回路２に供給
する階調電源６からなる。
装置の全体ブロック構成図である。本実施形態のアクテ
ィブマトリクス型液晶表示装置は、画像を表示する液晶
表示パネル１と、液晶表示パネル１を駆動する信号線駆
動回路２と走査線駆動回路３と、信号線駆動回路２並び
に走査線駆動回路３を駆動するタイミング発生回路５
と、信号線駆動回路２からのデータを液晶表示パネルの
回路構成に合わせた並びかえをして処理するデータ処理
回路４と、最終的に決定される階調電圧の基準となる階
調電圧を抵抗分割により決定し信号線駆動回路２に供給
する階調電源６からなる。
【００１５】上記構成のアクティブマトリクス型液晶表
示装置は、図５に示す液晶表示パネルを用いて構成され
る。本液晶表示パネルは、ｎ列×ｍ行の画素電極より構
成され、水平方向の任意の表示ラインに対して２本の走
査線Ｇ1,Ｇ2、Ｇ3,Ｇ4、…が割り当てられており、それ
ぞれの信号線Ｇを挟んで水平方向に隣接する表示画素の
ゲート電極の一方は奇数番目の走査線Ｇ1 、Ｇ3 、…Ｇ
2m-1、他方が偶数番目の走査線Ｇ2 、Ｇ4 、…Ｇ2mに接
続される。さらに、走査線Ｇを挟んで垂直方向に隣接す
る表示画素のゲート電極の一方は奇数番目の走査線Ｇ1
、Ｇ3 、…、他方が偶数番目の走査線Ｇ2 、Ｇ4 、…
に接続されている。
示装置は、図５に示す液晶表示パネルを用いて構成され
る。本液晶表示パネルは、ｎ列×ｍ行の画素電極より構
成され、水平方向の任意の表示ラインに対して２本の走
査線Ｇ1,Ｇ2、Ｇ3,Ｇ4、…が割り当てられており、それ
ぞれの信号線Ｇを挟んで水平方向に隣接する表示画素の
ゲート電極の一方は奇数番目の走査線Ｇ1 、Ｇ3 、…Ｇ
2m-1、他方が偶数番目の走査線Ｇ2 、Ｇ4 、…Ｇ2mに接
続される。さらに、走査線Ｇを挟んで垂直方向に隣接す
る表示画素のゲート電極の一方は奇数番目の走査線Ｇ1
、Ｇ3 、…、他方が偶数番目の走査線Ｇ2 、Ｇ4 、…
に接続されている。
【００１６】図１中の階調電源６は、液晶表示パネルを
構成する表示画素の、偶数番目の画素が選択される時に
信号線Ｓに供給される電圧と、奇数番目の画素が選択さ
れる時に信号線Ｓに供給される電圧とを、それぞれの場
合において切り替えるための階調電圧を生成する階調電
源部である。図２は、この階調電源６の回路構成例を示
しており、抵抗ラダー回路で構成されている。
構成する表示画素の、偶数番目の画素が選択される時に
信号線Ｓに供給される電圧と、奇数番目の画素が選択さ
れる時に信号線Ｓに供給される電圧とを、それぞれの場
合において切り替えるための階調電圧を生成する階調電
源部である。図２は、この階調電源６の回路構成例を示
しており、抵抗ラダー回路で構成されている。
【００１７】図２において、本実施形態の階調電源６に
おいて、各階調電圧は、抵抗Ｒ１〜Ｒ９により、プラス
側電圧（ＶＡ０〜ＶＡ４）とマイナス側電圧（ＶＢ０〜
ＶＢ４）とに振り分けられている。抵抗器Ｒ１〜Ｒ９
は、階調電圧設定用の抵抗器であり、Ｒ１〜Ｒ４により
設定された電圧ＶＡ０〜ＶＡ４が正フレームの階調電圧
であり、Ｒ６〜Ｒ９により設定された電圧ＶＢ０〜ＶＢ
４が負フレームの階調電圧である。
おいて、各階調電圧は、抵抗Ｒ１〜Ｒ９により、プラス
側電圧（ＶＡ０〜ＶＡ４）とマイナス側電圧（ＶＢ０〜
ＶＢ４）とに振り分けられている。抵抗器Ｒ１〜Ｒ９
は、階調電圧設定用の抵抗器であり、Ｒ１〜Ｒ４により
設定された電圧ＶＡ０〜ＶＡ４が正フレームの階調電圧
であり、Ｒ６〜Ｒ９により設定された電圧ＶＢ０〜ＶＢ
４が負フレームの階調電圧である。
【００１８】次に、本上記の液晶表示パネルを本実施形
態のアクティブマトリクス液晶表示装置に使用したとき
の駆動形態例を説明する。先ず、シリアルで入力されて
くるデータを従来例と同じくデータ処理回路４でとら
え、データ処理回路の中のラインメモリに１ライン分記
憶し、奇数画素データと偶数画素データを１水平期間
（１Ｈ）の前半の１／２Ｈと後半の１／２Ｈとに振り分
けて出力する。このようにデータが信号線に出力される
と、走査線Ｇは、順次Ｇ1 、Ｇ2 、Ｇ3 、Ｇ4 、…とＴ
ＦＴのオン電圧をシフトしていけば、所定の画素に所定
のデータが書き込まれることになる。例えば、図５の信
号線Ｓ1に注目すれば、走査線が順次Ｇ1 からオンして
いくと、スイッチング素子ｄ11、ｄ12、ｄ22、ｄ21、…
と、また信号線Ｓ2 に注目すればスイッチング素子ｄ1
4、ｄ13、ｄ23、ｄ24、…とそれぞれゲートが開き、信
号線Ｓ1 、Ｓ2 からのデータは書き込まれる。
態のアクティブマトリクス液晶表示装置に使用したとき
の駆動形態例を説明する。先ず、シリアルで入力されて
くるデータを従来例と同じくデータ処理回路４でとら
え、データ処理回路の中のラインメモリに１ライン分記
憶し、奇数画素データと偶数画素データを１水平期間
（１Ｈ）の前半の１／２Ｈと後半の１／２Ｈとに振り分
けて出力する。このようにデータが信号線に出力される
と、走査線Ｇは、順次Ｇ1 、Ｇ2 、Ｇ3 、Ｇ4 、…とＴ
ＦＴのオン電圧をシフトしていけば、所定の画素に所定
のデータが書き込まれることになる。例えば、図５の信
号線Ｓ1に注目すれば、走査線が順次Ｇ1 からオンして
いくと、スイッチング素子ｄ11、ｄ12、ｄ22、ｄ21、…
と、また信号線Ｓ2 に注目すればスイッチング素子ｄ1
4、ｄ13、ｄ23、ｄ24、…とそれぞれゲートが開き、信
号線Ｓ1 、Ｓ2 からのデータは書き込まれる。
【００１９】ここで、信号線駆動回路から出力された信
号の極性は、隣り合う出力同士が互いに逆極性で１回の
出力毎に極性反転することを考慮すれば、１フレーム書
込終了後の画面の極性は図６のようにドット反転にな
る。このとき、隣り合う画素間に寄生容量があるため
に、１本の信号線を挟んで隣り合う２つの画素におい
て、図８に示したように前段画素の電位が後段画素の電
位に書込時に、ｎ階調においてＶｐｐ（ｎ）の変調を受
ける。Ｖｐｐ（ｎ）は、ｎ階調の階調電圧のプラス側電
圧とマイナス側の電圧の差ΔＶD と、隣り合う画素間の
寄生容量Ｃｐｐと、１画素にかかる総容量Ｃｔｏｔを用
いて次式で表される。
号の極性は、隣り合う出力同士が互いに逆極性で１回の
出力毎に極性反転することを考慮すれば、１フレーム書
込終了後の画面の極性は図６のようにドット反転にな
る。このとき、隣り合う画素間に寄生容量があるため
に、１本の信号線を挟んで隣り合う２つの画素におい
て、図８に示したように前段画素の電位が後段画素の電
位に書込時に、ｎ階調においてＶｐｐ（ｎ）の変調を受
ける。Ｖｐｐ（ｎ）は、ｎ階調の階調電圧のプラス側電
圧とマイナス側の電圧の差ΔＶD と、隣り合う画素間の
寄生容量Ｃｐｐと、１画素にかかる総容量Ｃｔｏｔを用
いて次式で表される。
【００２０】 Ｖｐｐ（ｎ）＝△ＶD ・（Ｃｐｐ）／（Ｃｔｏｔ） …（１）
【００２１】よって、変調電圧Ｖｐｐ（ｎ）だけ前段画
素の階調電圧を補正すれば、前段画素と後段画素の書込
電圧を合わせることができる。
素の階調電圧を補正すれば、前段画素と後段画素の書込
電圧を合わせることができる。
【００２２】例えば、図１に示した階調電源６が図２の
ような抵抗ラダー回路で構成される場合、各階調電圧が
プラス側電圧（ＶＡ０〜ＶＡ４）とマイナス側電圧（Ｖ
Ｂ０〜ＶＢ４）とに振り分けられる。このときｎ階調の
階調電圧ΔＶD は、０階調の階調電圧に対応するＶＡ０
電圧、ＶＢ０電圧と、ｎ階調時の階調電圧を生成するＲ
ｎと、抵抗Ｒ１〜Ｒ９の総和Ｒｔｏｔと、を用いて次式
で表される。
ような抵抗ラダー回路で構成される場合、各階調電圧が
プラス側電圧（ＶＡ０〜ＶＡ４）とマイナス側電圧（Ｖ
Ｂ０〜ＶＢ４）とに振り分けられる。このときｎ階調の
階調電圧ΔＶD は、０階調の階調電圧に対応するＶＡ０
電圧、ＶＢ０電圧と、ｎ階調時の階調電圧を生成するＲ
ｎと、抵抗Ｒ１〜Ｒ９の総和Ｒｔｏｔと、を用いて次式
で表される。
【００２３】 △ＶD ＝（ＶＡ０＋ＶＢ０）・（Ｒｎ）／（Ｒｔｏｔ） …（２）
【００２４】ここでＲｎは、例えば図２におけるＶＡ
３、ＶＢ３に対応する階調電圧を考えた場合、Ｒｎ＝Ｒ
４＋Ｒ５＋Ｒ６となる。よって、式（１）より各階調で
の変調Ｖｐｐ（ｎ）は階調電圧ΔＶD に比例している。
このため、ＶＡ０電圧、ＶＢ０電圧を入れるのではな
く、図３のように１水平期間の半分の周期（１／２Ｈ）
でＶＡ０電圧、ＶＢ０電圧を電圧Ｖｐｐ（ＢＬ）だけ変
えればよい。
３、ＶＢ３に対応する階調電圧を考えた場合、Ｒｎ＝Ｒ
４＋Ｒ５＋Ｒ６となる。よって、式（１）より各階調で
の変調Ｖｐｐ（ｎ）は階調電圧ΔＶD に比例している。
このため、ＶＡ０電圧、ＶＢ０電圧を入れるのではな
く、図３のように１水平期間の半分の周期（１／２Ｈ）
でＶＡ０電圧、ＶＢ０電圧を電圧Ｖｐｐ（ＢＬ）だけ変
えればよい。
【００２５】次に駆動方法を説明する。液晶表示パネル
１はその水平方向に配置された信号線駆動回路２と垂直
方向に配置された走査線駆動回路３で駆動される。信号
線駆動回路２は、タイミング発生回路５で生成された、
信号線データの出力タイミング制御信号ＨSYNK及びデー
タ周波数の制御信号ＣＬＫにより駆動され、出力端子Ｓ
1 、Ｓ2 、Ｓ3 、Ｓ4 、…は、液晶表示パネル１の信号
線（Ｓ）に接続されており信号線数は水平方向の画素数
の半分である。
１はその水平方向に配置された信号線駆動回路２と垂直
方向に配置された走査線駆動回路３で駆動される。信号
線駆動回路２は、タイミング発生回路５で生成された、
信号線データの出力タイミング制御信号ＨSYNK及びデー
タ周波数の制御信号ＣＬＫにより駆動され、出力端子Ｓ
1 、Ｓ2 、Ｓ3 、Ｓ4 、…は、液晶表示パネル１の信号
線（Ｓ）に接続されており信号線数は水平方向の画素数
の半分である。
【００２６】走査線駆動回路３は、タイミング発生回路
で生成された走査線データの出力タイミング制御信号Ｖ
SYNK及びデータ周波数の制御信号ＣＬＫにより駆動さ
れ、出力Ｇ1 、Ｇ2 、Ｇ3 、Ｇ4 、…は、液晶表示パネ
ルの走査線（Ｇ）に接続されており、走査線数は垂直方
向画素数の２倍である。走査線信号回路３からの選択信
号は、Ｇ1 、Ｇ2 、Ｇ3 、Ｇ4 、…と順次、ＴＦＴの
ゲート電極に出力していく。又、データは、データ処理
回路４によって奇数番目データ群と偶数番目データ群に
分けられ、１水平走査期間の半分（１／２・Ｈ）で信号
線駆動回路２に入力された後、階調電源６内から供給さ
れた基準階調電圧をもとに、信号線駆動回路２内の抵抗
分割により決定された最終的な階調電圧をパネルに出力
する。
で生成された走査線データの出力タイミング制御信号Ｖ
SYNK及びデータ周波数の制御信号ＣＬＫにより駆動さ
れ、出力Ｇ1 、Ｇ2 、Ｇ3 、Ｇ4 、…は、液晶表示パネ
ルの走査線（Ｇ）に接続されており、走査線数は垂直方
向画素数の２倍である。走査線信号回路３からの選択信
号は、Ｇ1 、Ｇ2 、Ｇ3 、Ｇ4 、…と順次、ＴＦＴの
ゲート電極に出力していく。又、データは、データ処理
回路４によって奇数番目データ群と偶数番目データ群に
分けられ、１水平走査期間の半分（１／２・Ｈ）で信号
線駆動回路２に入力された後、階調電源６内から供給さ
れた基準階調電圧をもとに、信号線駆動回路２内の抵抗
分割により決定された最終的な階調電圧をパネルに出力
する。
【００２７】上記の実施形態によれば、水平方向の隣り
合う画素で信号線を共用して、信号線駆動回路を半分に
減らしたアクティブマトリクス型液晶表示装置におい
て、前段画素の電位が後段画素の電位の書込時に受ける
変調電圧（Ｖｐｐ）の分、前段画素の階調電圧をあらか
じめ補正しておくようにした。このため、前段画素電位
が画素間寄生容量により後段画素の書込時に変調をうけ
ても、前段画素と後段画素の電位は等しくなる。この結
果、良好な表示が得られる。よって、信号線を共有する
ことで信号線駆動回路の高価なドライバＩＣを半減し、
ドット反転駆動での特殊パターンを表示しても、良好な
画質が得られる。特に、緑画素市松等の特殊パターンを
表示しても、表示画質を落とすことがない。
合う画素で信号線を共用して、信号線駆動回路を半分に
減らしたアクティブマトリクス型液晶表示装置におい
て、前段画素の電位が後段画素の電位の書込時に受ける
変調電圧（Ｖｐｐ）の分、前段画素の階調電圧をあらか
じめ補正しておくようにした。このため、前段画素電位
が画素間寄生容量により後段画素の書込時に変調をうけ
ても、前段画素と後段画素の電位は等しくなる。この結
果、良好な表示が得られる。よって、信号線を共有する
ことで信号線駆動回路の高価なドライバＩＣを半減し、
ドット反転駆動での特殊パターンを表示しても、良好な
画質が得られる。特に、緑画素市松等の特殊パターンを
表示しても、表示画質を落とすことがない。
【００２８】尚、上述の実施形態は本発明の好適な実施
の一例ではあるがこれに限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々変形実施可能で
ある。例えば、上記の奇数番目、偶数番目は一例であ
り、逆の構成も同様に成立する。
の一例ではあるがこれに限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々変形実施可能で
ある。例えば、上記の奇数番目、偶数番目は一例であ
り、逆の構成も同様に成立する。
【００２９】
【発明の効果】以上の説明より明かなように、本発明の
アクティブマトリクス型液晶表示装置は、表示画素の偶
数番目の画素が選択される時に信号線に供給される電圧
と、表示画素の奇数番目の画素が選択される時に信号線
に供給される電圧とを切り替える。このため、一水平走
査期間内に２本の走査線を連続して選択することで水平
方向に並ぶ画素列に表示電圧を書き込み、更に、階調電
圧を切り替える。よって、信号線を共用して信号線駆動
回路の数を減らしたアクティブマトリクス型液晶表示装
置においてドット反転駆動をしたとき、画素間寄生容量
による前段画素電位の変調があっても、前段画素の階調
電圧の補正により、後段画素の書込時に変調を受けた後
の前段画素の電位と、後段画素の電位とを同等にするこ
とができる。これにより、低コストで高品位の画質が実
現可能となる。
アクティブマトリクス型液晶表示装置は、表示画素の偶
数番目の画素が選択される時に信号線に供給される電圧
と、表示画素の奇数番目の画素が選択される時に信号線
に供給される電圧とを切り替える。このため、一水平走
査期間内に２本の走査線を連続して選択することで水平
方向に並ぶ画素列に表示電圧を書き込み、更に、階調電
圧を切り替える。よって、信号線を共用して信号線駆動
回路の数を減らしたアクティブマトリクス型液晶表示装
置においてドット反転駆動をしたとき、画素間寄生容量
による前段画素電位の変調があっても、前段画素の階調
電圧の補正により、後段画素の書込時に変調を受けた後
の前段画素の電位と、後段画素の電位とを同等にするこ
とができる。これにより、低コストで高品位の画質が実
現可能となる。
【図１】本発明のアクティブマトリクス型液晶表示装置
の実施形態の構成例を示す回路ブロック図である。
の実施形態の構成例を示す回路ブロック図である。
【図２】階調電源部の電圧設定回路図例である。
【図３】階調電圧切り替え後の前段画素と後段画素の画
素電位の関係を説明するための図である。
素電位の関係を説明するための図である。
【図４】階調電圧切り替え後のデータの動作状態を説明
するための概念図である。
するための概念図である。
【図５】従来の液晶表示パネルの回路構成図である。
【図６】従来の液晶表示パネルの極性（ドット反転状
態）を説明するための図である。
態）を説明するための図である。
【図７】緑画素市松パターンの表示画面の構成例を示す
図である。
図である。
【図８】従来の前段画素と後段画素の画素電位の比較
（正フレーム）を説明するための図である。
（正フレーム）を説明するための図である。
【符号の説明】 １ 液晶表示パネル ２ 信号線駆動回路 ３ 走査線駆動回路 ４ データ処理回路 ５ タイミング発生回路 ６ 階調電源 Ｓ 信号線 Ｇ 走査線 Ｔ 薄膜トランジスタ ｄ 表示画素 Ｃ 共通電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大井 進 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平９−329809（ＪＰ，Ａ) 特開 平10−142578（ＪＰ，Ａ) 特開 平８−248385（ＪＰ，Ａ) 特開 平３−38689（ＪＰ，Ａ) 特開 平５−265045（ＪＰ，Ａ) 特開 平６−148680（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G02F 1/133 G09G 3/20
Claims (3)
- 【請求項１】 マトリクス状に配置された表示画素の電
極へ印加する信号を供給する２本以上の信号線、前記表
示画素への書込を制御する２本以上の走査線、前記書込
作用を行うスイッチング素子が形成されたアクティブマ
トリクス基板、および対向側表面に共通電極を形成され
た対向基板が、液晶層を挟んで対向して成る液晶表示パ
ネルと、 前記２本以上の信号線へ接続された信号線駆動回路と、 前記２本以上の走査線へ接続された走査線駆動回路と、 前記信号線駆動回路にデータを供給するデータ処理回路
と、 前記信号線駆動回路、前記走査線駆動回路および前記デ
ータ処理回路の動作のためのタイミング信号を生成する
タイミング発生回路と、前記 信号線に供給する階調電圧を生成する階調電源部
と、 を有するアクティブマトリクス型液晶表示装置におい
て、前記アクティブマトリクス基板で、 水平方向に並んだ表
示画素の配列からなる任意の表示ラインに対して２本の
走査線が割り当てられ、 任意の信号線を挟んで水平方向に隣接する表示画素は、
奇数番目の走査線に接続された前段画素と、偶数番目の
走査線に接続された後段画素からなり、 任意の走査線を挟んで垂直方向に隣接する表示画素は、
奇数番目の走査線に接続された前段画素と、偶数番目の
走査線に接続された後段画素からなり、 一水平走査期間内に前記表示ラインの１つに接続された
前記奇数番目および偶数番目の２本の走査線を連続して
選択することで、前記表示ラインに階調電圧を書き込む
際に、前記前段画素の電位が前記後段画素の電位の書込時に受
ける変調電圧だけ、前記前段画素の階調電位を補正する
ことを特徴とするアクティブマトリクス型液晶表示装
置。 - 【請求項２】 前記階調電源部は、抵抗ラダー回路によ
り構成され、 前記階調電圧の切り替えを、抵抗ラダーの両端電圧とな
る０階調の階調電圧を１水平期間の半分の周期で切り替
えておこなうことを特徴とする請求項１に記載のアクテ
ィブマトリクス型液晶表示装置。 - 【請求項３】 前記スイッチング素子は薄膜トランジス
タであり、前記走査線にゲート電極が接続された前記薄
膜トランジスタを介して共通の信号線に接続され、前記
アクティブマトリクス基板が構成されたことを特徴とす
る請求項１または２に記載のアクティブマトリクス型液
晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8328532A JP3039404B2 (ja) | 1996-12-09 | 1996-12-09 | アクティブマトリクス型液晶表示装置 |
| US08/986,354 US6075507A (en) | 1996-12-09 | 1997-12-08 | Active-matrix display system with less signal line drive circuits |
| KR1019970067143A KR100272873B1 (ko) | 1996-12-09 | 1997-12-09 | 신호선구동회로를감소시킨엑티브매트릭스표시시스템 |
| TW086118551A TW388856B (en) | 1996-12-09 | 1997-12-09 | Active-matrix display apparatus with less signal line drive circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8328532A JP3039404B2 (ja) | 1996-12-09 | 1996-12-09 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10171412A JPH10171412A (ja) | 1998-06-26 |
| JP3039404B2 true JP3039404B2 (ja) | 2000-05-08 |
Family
ID=18211349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8328532A Expired - Lifetime JP3039404B2 (ja) | 1996-12-09 | 1996-12-09 | アクティブマトリクス型液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6075507A (ja) |
| JP (1) | JP3039404B2 (ja) |
| KR (1) | KR100272873B1 (ja) |
| TW (1) | TW388856B (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3264248B2 (ja) * | 1998-05-22 | 2002-03-11 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| JPH11352520A (ja) * | 1998-06-08 | 1999-12-24 | Casio Comput Co Ltd | アクティブ駆動装置 |
| KR100303206B1 (ko) * | 1998-07-04 | 2001-11-30 | 구본준, 론 위라하디락사 | 도트 인버젼 방식 액정 패널 구동 장치 |
| JP3185778B2 (ja) | 1999-02-10 | 2001-07-11 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置、その製造方法及びその駆動方法 |
| JP4547726B2 (ja) * | 1999-03-16 | 2010-09-22 | ソニー株式会社 | 液晶表示装置およびその駆動方法並びに液晶表示システム |
| KR100343411B1 (ko) * | 1999-05-26 | 2002-07-11 | 가네꼬 히사시 | 도트 역 구동 설계의 액티브 매트릭스 엘시디 디바이스를구동하는 구동 유닛 |
| JP4521903B2 (ja) * | 1999-09-30 | 2010-08-11 | ティーピーオー ホンコン ホールディング リミテッド | 液晶表示装置 |
| KR100365500B1 (ko) * | 2000-12-20 | 2002-12-18 | 엘지.필립스 엘시디 주식회사 | 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치 |
| KR100777705B1 (ko) * | 2001-09-07 | 2007-11-21 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| KR100480176B1 (ko) * | 2001-12-27 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 2-도트 인버젼 구동방식의 액정표시장치 및 그 구동방법 |
| JP3649211B2 (ja) * | 2002-06-20 | 2005-05-18 | セイコーエプソン株式会社 | 駆動回路、電気光学装置及び駆動方法 |
| KR100890025B1 (ko) | 2002-12-04 | 2009-03-25 | 삼성전자주식회사 | 액정 표시 장치, 액정 표시 장치의 구동 장치 및 방법 |
| US7151538B2 (en) * | 2003-02-28 | 2006-12-19 | Sony Corporation | Display device and projection type display device |
| TWI235352B (en) | 2003-04-30 | 2005-07-01 | Toshiba Matsushita Display Tec | Array substrate for use in display apparatuses, and display apparatus |
| KR101039023B1 (ko) | 2004-04-19 | 2011-06-03 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101006450B1 (ko) * | 2004-08-03 | 2011-01-06 | 삼성전자주식회사 | 액정 표시 장치 |
| TWI387800B (zh) | 2004-09-10 | 2013-03-01 | Samsung Display Co Ltd | 顯示裝置 |
| KR101171176B1 (ko) * | 2004-12-20 | 2012-08-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 표시 장치 |
| KR101235698B1 (ko) | 2006-03-20 | 2013-02-21 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 화상구현방법 |
| TW200811796A (en) * | 2006-08-22 | 2008-03-01 | Quanta Display Inc | Display method for improving PLM image quality and device used the same |
| JP5191639B2 (ja) * | 2006-09-15 | 2013-05-08 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| KR101429905B1 (ko) * | 2006-09-29 | 2014-08-14 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP2008089823A (ja) * | 2006-09-29 | 2008-04-17 | Casio Comput Co Ltd | マトリックス表示装置の駆動回路、表示装置及びマトリックス表示装置の駆動方法 |
| TWI361421B (en) * | 2007-03-12 | 2012-04-01 | Orise Technology Co Ltd | Method for driving a display panel |
| US8330700B2 (en) | 2007-03-29 | 2012-12-11 | Casio Computer Co., Ltd. | Driving circuit and driving method of active matrix display device, and active matrix display device |
| JP5228396B2 (ja) * | 2007-08-10 | 2013-07-03 | カシオ計算機株式会社 | アクティブマトリックス型表示装置 |
| JP5211585B2 (ja) * | 2007-08-30 | 2013-06-12 | カシオ計算機株式会社 | アクティブマトリックス型表示装置 |
| JP5151590B2 (ja) * | 2008-03-07 | 2013-02-27 | カシオ計算機株式会社 | 液晶表示装置及びその駆動方法 |
| JP4893726B2 (ja) * | 2008-11-05 | 2012-03-07 | カシオ計算機株式会社 | 表示装置及びその駆動方法 |
| KR20100061301A (ko) * | 2008-11-27 | 2010-06-07 | 삼성전자주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
| TWI398849B (zh) * | 2008-12-10 | 2013-06-11 | Au Optronics Corp | 顯示面板的驅動方法 |
| TWI396178B (zh) * | 2009-05-25 | 2013-05-11 | Au Optronics Corp | 液晶顯示面板及其驅動方法 |
| JP5418388B2 (ja) * | 2010-04-26 | 2014-02-19 | 三菱電機株式会社 | 液晶表示装置 |
| TWI413094B (zh) * | 2011-04-12 | 2013-10-21 | Au Optronics Corp | 半源驅動顯示面板 |
| KR102021506B1 (ko) | 2013-03-15 | 2019-11-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN104280962A (zh) * | 2014-10-22 | 2015-01-14 | 深圳市华星光电技术有限公司 | Tft阵列基板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0338689A (ja) * | 1989-07-05 | 1991-02-19 | Nec Corp | 液晶表示装置 |
| JP2951352B2 (ja) * | 1990-03-08 | 1999-09-20 | 株式会社日立製作所 | 多階調液晶表示装置 |
| JP3091300B2 (ja) * | 1992-03-19 | 2000-09-25 | 富士通株式会社 | アクティブマトリクス型液晶表示装置及びその駆動回路 |
| JPH06148680A (ja) * | 1992-11-09 | 1994-05-27 | Hitachi Ltd | マトリクス型液晶表示装置 |
| JP3133559B2 (ja) * | 1993-07-14 | 2001-02-13 | 株式会社東芝 | 液晶ディスプレイの駆動装置 |
| KR0136966B1 (ko) * | 1994-01-26 | 1998-04-28 | 김광호 | 시야각 조절기능을 구비한 액정표시장치용 그레이 전압 발생장치 |
| JP3096836B2 (ja) * | 1994-03-03 | 2000-10-10 | セイコーインスツルメンツ株式会社 | 表示装置 |
| JPH08248385A (ja) * | 1995-03-08 | 1996-09-27 | Hitachi Ltd | アクティブマトリックス型液晶ディスプレイとその駆動方法 |
| KR0149296B1 (ko) * | 1995-08-29 | 1998-12-15 | 김광호 | 광 시야각 구동회로와 그 구동방법 |
| JP3297334B2 (ja) * | 1996-04-12 | 2002-07-02 | アルプス電気株式会社 | 液晶表示装置 |
| JP3525018B2 (ja) * | 1996-11-15 | 2004-05-10 | エルジー フィリップス エルシーディー カンパニー リミテッド | アクティブマトリックス型液晶表示装置 |
-
1996
- 1996-12-09 JP JP8328532A patent/JP3039404B2/ja not_active Expired - Lifetime
-
1997
- 1997-12-08 US US08/986,354 patent/US6075507A/en not_active Expired - Lifetime
- 1997-12-09 TW TW086118551A patent/TW388856B/zh active
- 1997-12-09 KR KR1019970067143A patent/KR100272873B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6075507A (en) | 2000-06-13 |
| KR19980063954A (ko) | 1998-10-07 |
| KR100272873B1 (ko) | 2000-11-15 |
| JPH10171412A (ja) | 1998-06-26 |
| TW388856B (en) | 2000-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2937130B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US5598180A (en) | Active matrix type display apparatus | |
| CN100487785C (zh) | 电光装置、电光装置的驱动方法和电子设备 | |
| EP0536964B1 (en) | Active matrix-type display device having a reduced number of data bus lines | |
| US20040179014A1 (en) | Display device and method for driving the same | |
| US8330700B2 (en) | Driving circuit and driving method of active matrix display device, and active matrix display device | |
| JP4270310B2 (ja) | アクティブマトリックス型表示装置の駆動回路、駆動方法及びアクティブマトリックス型表示装置 | |
| JP2008089823A (ja) | マトリックス表示装置の駆動回路、表示装置及びマトリックス表示装置の駆動方法 | |
| JPH09130708A (ja) | 液晶画像表示装置 | |
| JPH06313876A (ja) | 液晶表示装置の駆動方法 | |
| JPH1062748A (ja) | アクティブマトリクス型表示装置の調整方法 | |
| JP3305931B2 (ja) | 液晶表示装置 | |
| US20060038759A1 (en) | Liquid crystal display and driving method thereof | |
| US6636196B2 (en) | Electro-optic display device using a multi-row addressing scheme | |
| JP4525343B2 (ja) | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 | |
| JP2008216893A (ja) | 平面表示装置及びその表示方法 | |
| JPWO2004040545A1 (ja) | 平面表示装置 | |
| JP2008151986A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
| JP3297334B2 (ja) | 液晶表示装置 | |
| JP5418388B2 (ja) | 液晶表示装置 | |
| JP2001324963A (ja) | 表示装置 | |
| JP3297335B2 (ja) | 液晶表示装置 | |
| JP2004004451A (ja) | 電気光学素子の駆動回路、電気光学素子の駆動方法、電気光学装置及び電子機器 | |
| JP4893726B2 (ja) | 表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |