JP3023052B2 - 表示用基板 - Google Patents
表示用基板Info
- Publication number
- JP3023052B2 JP3023052B2 JP11804494A JP11804494A JP3023052B2 JP 3023052 B2 JP3023052 B2 JP 3023052B2 JP 11804494 A JP11804494 A JP 11804494A JP 11804494 A JP11804494 A JP 11804494A JP 3023052 B2 JP3023052 B2 JP 3023052B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- wiring
- ito
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B22—CASTING; POWDER METALLURGY
- B22C—FOUNDRY MOULDING
- B22C1/00—Compositions of refractory mould or core materials; Grain structures thereof; Chemical or physical features in the formation or manufacture of moulds
- B22C1/16—Compositions of refractory mould or core materials; Grain structures thereof; Chemical or physical features in the formation or manufacture of moulds characterised by the use of binding agents; Mixtures of binding agents
- B22C1/18—Compositions of refractory mould or core materials; Grain structures thereof; Chemical or physical features in the formation or manufacture of moulds characterised by the use of binding agents; Mixtures of binding agents of inorganic agents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Liquid Crystal (AREA)
Description
より詳しくは液晶表示装置,EL(エレクトロ・ルミネ
センス)表示装置等の表示パネルの一部を構成する表示
用基板に関する。
装方式)で実装されたマトリクス型液晶表示装置として
は、図12に示す液晶表示パネル201がある。この液
晶表示パネル201は、表示用基板としての下側基板2
21と上側基板222との間に、液晶(図示せず)が封入
されている。下側基板221は、画素が形成されている
表示領域203から周縁部に向かって延びる多数の配線
206,207を備えている。上記配線206および2
07の基板周辺側端部が電極端子となっている(なお、
簡単のため、この明細書の全体を通して、電極端子は配
線に含まれるものとする。)。
示すように、たとえば、第1の導電性膜として形成され
た厚さ3000Å程度のTa膜209と、その上に設け
られた透明導電膜としての厚さ800Å程度のITO
(錫添加酸化インジウム)膜210とが構成する2層構
造になっている(例えば特開昭63−195687号公
報)。
は、図12に示すように、下側基板221が有する配線
206,207に、それぞれ駆動用IC224,225を
搭載したフレキシブル配線板204,205が接続され
る。詳しくは、フレキシブル配線板204は、図13に
示すように、ポリイミド樹脂からなる基材217と、S
nやAuなどをメッキしたCu材からなる出力端子208
を有している。下側基板221が有する配線206の端
部と、フレキシブル配線板204の出力端子208と
が、導電性を有する接続材211を介して接続される。
は、駆動用IC224が出力した表示信号は、フレキシ
ブル配線板204の出力端子208と、接続材211
と、下側基板221の配線206とを順に介して表示領
域203に供給される。
は、図10に示すものがある。この液晶表示装置は、C
OG(チップ・オン・グラス)方式によって実装されたマ
トリクス型液晶表示パネル101である。液晶表示パネ
ル101は、表示用基板としての下側基板121と上側
基板122との間に、液晶(図示せず)が封入されて構成
されている。下側基板121には、画素が形成されてい
る表示領域123から周縁部に向かって延びる多数の配
線126a,126bが設けられている。これらの配線
126a,126bの端部が電極端子となっている。上記
配線126a,127aのさらに基板周辺側に、上記配線
126a,127aと離間した状態で、基板周辺に延びる
配線126b,127bが設けられている。
126bは、図11に示すように、第1の導電性膜とし
て、いずれも厚さ3000Å程度のTa膜129を有
し、その上に透明導電膜として設けられた厚さ800Å
程度のITO(錫添加酸化インジウム)膜130を有する
2層構造になっている。
は、図10に示すように、下側基板121が有する配線
126a,127aと配線126b,127bとの間に、それ
ぞれ駆動用IC124,125が搭載されている。ま
た、上記配線126b,127bにフレキシブル配線板1
33,134が接続される。詳しくは、上記駆動用IC
124は、図11に示すように、出力側バンプ電極12
8a,入力側バンプ電極128bを有している。これらの
出力側バンプ電極128a,入力側バンプ電極128b
は、導電性を有する接続材131,131を介して、そ
れぞれ下側基板121の配線126aの基板周辺側端部,
配線126bの表示領域側端部と接続される。また、フ
レキシブル配線板133は、例えば、ポリイミド樹脂か
らなる基材137と、SnやAuなどをメッキしたCu材
からなる出力端子135を有している。この出力端子1
35が、導電性を有する接続材136を介して、下側基
板121の配線126bの端部と接続されている。
は、電源や入力信号がフレキシブル配線板133の出力
端子135と、接続材136と、配線126bと、接続
材131と、入力側バンプ電極128bを順に介して駆
動用IC124に入力される。そして、駆動用IC12
4が出力した表示信号は、出力側バンプ電極128a
と、接続材131と、配線126aを介して、表示領域
に供給される。
置も、図12と13に示した表示用基板の配線206,
207および、図10と11に示した配線126a,12
6b,127a,127bを、第1の導電性膜として形成さ
れたTa膜と、その上に形成された透明導電膜としての
ITO膜とが構成する2層構造になっている。この2層
構造によれば、Ta膜上のITO膜の存在によって、基
板完成後にTa膜の表面が酸化されるのを防止すること
ができる。なお、Ta膜の面抵抗は約3Ω/□、ITO
膜の面抵抗は約50Ω/□であることから、基板の周辺
側から表示領域への電源や信号の供給は、主に下層であ
るTa膜を通して行われている。
12と13に示した前者および図10と11に示した後
者の従来例のように、表示用基板の配線206,207
および配線126a,126b,127a,127bをTa膜と
ITO膜との2層構造とした場合、ITO膜を形成する
時に、下層であるTa膜の表面が酸化される。また、I
TO膜をパターン加工する過程で、リワーク(再加工)作
業を行う場合に、ITO膜用のエッチャント(塩化第2
鉄溶液)によって、Ta膜が侵されて変質する。このTa
膜の酸化と変質が起こると、ITO膜とTa膜との間の
界面抵抗が大きくばらつくから、歩留が低下するという
問題がある。
ス中の変動要因によって、ITO膜とTa膜との間の界
面抵抗はおよそ2×104〜107Ω・μm2の範囲でばら
つくことが判明している。このように、Ta膜の表面が
酸化され、かつ変質して、ITO膜との界面抵抗が高く
なった場合、駆動用ICから表示領域に至るまでの電気
抵抗が増大して、表示信号が歪み、この結果、表示状態
が悪化することになる。このITO膜とTa膜との間の
界面抵抗が表示状態に及ぼす影響は、表示の高精細化に
伴って配線206,207(図12および13参照)およ
び、配線126a,126b,127a,127b(図10およ
び11参照)の面積が縮小されると、深刻なものとな
る。例えば、図11に示したCOG実装方式の場合に
は、配線126aの面積は、一般的な実装方式(駆動用I
C実装方式)のものに比して遥かに小さい。したがっ
て、ITO膜とTa膜との間の界面抵抗が増大すること
に起因する配線抵抗の増大分が大きくなり、表示状態へ
の影響も大きくなる。また、配線126bの面積は、上
記配線126aに比して大きいものの、電源を供給すべ
きラインでの抵抗増大は、増大分が小さいものであって
も致命的なものとなり、駆動用ICの動作状態を著しく
悪化させるという問題がある。
ための配線をプロセス変動の影響を受けることなく、高
歩留で作製でき、良好な表示品位を得ることができる表
示用基板を提供することにある。
に、請求項1に記載の発明の表示用基板は、平面型表示
装置の一部を構成するようになっており、基板基部の表
面に設けられた配線によって、周縁部から内部の表示領
域へ信号を伝える表示用基板において、上記配線は、所
定の金属あるいは上記金属を主成分とする合金で構成さ
れた第1の導電膜と、上記第1の導電膜の上に形成さ
れ、上記第1の導電膜よりも表面が酸化し難い第2の導
電膜と、上記第2の導電膜の上に形成され、酸化膜で構
成された透明導電膜とを有する3層構造部を備え、上記
配線の上に形成され、上記配線と外部回路実装用端子の
間に位置する開口部を有する絶縁性保護膜を有し、上記
配線は、上記開口部に対向し、少なくとも、上記第1の
導電膜と、この第1の導電膜の上に形成された透明導電
膜とを有する2層構造部と、上記開口部に非対向であ
り、少なくとも、上記第1の導電膜と、この第1の導電
膜の上に形成された第2の導電膜と、この第2の導電膜
の上に形成された上記透明導電膜とを有する3層構造部
とを備えることを特徴としている。
求項1に記載の表示用基板において、上記3層構造部の
第2導電膜が、上記2層構造部の透明導電膜を取り囲ん
でいることを特徴としている。
に、第1の導電膜よりも表面が酸化し難い第2の導電膜
が形成されており、この第2の導電膜の上に透明導電膜
が形成されている。
1の導電膜上に直接透明導電膜が形成されておらず、第
1の導電膜と透明導電膜との間に第2の導電膜が形成さ
れているから、従来例と異なり、透明導電膜形成時に、
第1の導電膜の表面を酸化させることが無い。また、上
記第2の導電膜は、第1の導電膜に比べて酸化し難いか
ら、透明導電膜形成時に第2導電膜が酸化される度合い
は、従来例で第1の導電膜の表面が酸化される度合いに
比べて軽度である。このように、請求項1の発明によれ
ば、第1の導電膜の表面および第2の導電膜の表面の酸
化を抑えることができる。
との間の界面抵抗、および、第2の導電膜と透明導電膜
との間の界面抵抗は、従来に比してプロセス変動の影響
を受けにくく、低く安定したものとなる。したがって、
この表示用基板は高歩留で作製されるとともに、実装後
に良好な表示品位が得られる。また、今後の表示の高精
細化への対応も可能となる。
記配線の上に絶縁性保護膜が形成されており、この絶縁
性保護膜に外部回路実装用端子のための開口部が形成さ
れている。そして、上記配線の3層構造部の第2の導電
膜は、上記絶縁性保護膜に形成される開口部に非対向で
ある。したがって、この請求項1の発明によれば、上記
絶縁性保護膜をエッチングして開口部を形成するとき
に、上記第2の導電膜がエッチャントに侵されるのを回
避することができる。したがって、上記エッチャントに
よって上記第2の導電膜が消失されることを防止でき
る。したがって、上記第2の導電膜の下の第1の導電膜
が露出することを防止できる。すなわち、第2の導電膜
に比べて酸化し易い第1の導電膜が露出することを防止
できる。したがって、第1の導電膜の表面が酸化するこ
とを防止でき、上記配線の電気抵抗の増大を防止でき
る。
線上に絶縁性保護膜が形成され、この絶縁性保護膜に外
部回路実装用端子のための開口部が形成されている表示
用基板を、高歩留で作製できるとともに、実装後に良好
な表示品位を保つようにすることができる。
記3層構造部の第2導電膜が、上記2層構造部の透明導
電膜を取り囲んでいる。従って、上記開口部に対向する
2層構造部の透明導電膜の周囲の第2導電膜から、上記
開口部に対向する透明導電膜に向かって電流を導くこと
ができる。また、上記第2の導電膜は上記第1の導電膜
よりも表面が酸化し難いから、この請求項2の発明によ
れば、上記開口部の周囲における配線の抵抗値が、配線
作製時のプロセス変動の影響によってばらつくことを防
止でき、上記配線の抵抗値を低く安定したものにするこ
とができる。
に説明する。
オン・グラス)方式で実装されている液晶表示装置の要
部断面を示す。上記液晶表示装置は、液晶表示パネル1
と、駆動用IC24と、フレキシブル配線板33を備え
ている。
用基板の第1実施例のとしての下側基板22と、上側基
板(図示せず)と、下側基板22と上側基板との間に封入
された液晶を備えている。
板22は、下側基板基部21と第1の配線46aと第2
の配線46bと絶縁性保護膜としてのSiN膜42を備
えている。
いる表示領域(図において左側)から周縁部に向かって延
びる多数の第1の配線46aが設けられている。これら
の配線46aの端部46a−1が電極端子となってい
る。第1の配線46aのさらに基板周辺側に、第1の配
線46aから離間した状態で、基部21上に基板周辺に
向かって延びる第2の配線46bが設けられている。こ
れらの配線46a,46bの上には、絶縁性保護膜として
の厚さ3000Å程度のSiN膜42が形成されてい
る。このSiN膜42は、配線46a,46bの端部46a
ー1,46bー1,46b−2に対向する領域に、開口部
X1,X2,X3が設けられている。上記SiN膜42
は、開口部X1とX2とX3に対向する領域を除いて、
配線46aと46bの略全域を覆っている。
6bは、上記下側基板21上に形成された第1の導電膜
としてのTa(タンタル)膜29と、このTa膜29の
上に形成された第2の導電膜としてのTi(チタン)膜4
0と、上記Ta膜29上および上記Ti膜40上に形成
された透明導電膜としてのITO膜30とを有してい
る。上記Ta膜29とTi膜40とITO膜30とが3
層構造部Z1,Z2を構成し、上記Ta膜29とその上
のITO膜30とが2層構造部Y1,Y2,Y3,Y4を
構成している。上記3層構造部Z1,Z2は、上記SiN
膜42の開口部X1,X2,X3に非対向である。そし
て、上記開口部X1,X2,X3には、上記2構造部Y
2,Y3,Y4が対向している。なお、上記Ta膜29の
厚さを3000Å程度とし、Ti膜40の厚さを300
0Å程度とし、ITO膜30の厚さを800Å程度にし
た。また、Ta膜の面抵抗は約3Ω/□であり、ITO
膜の面抵抗は約50Ω/□であり、Ti膜の面抵抗は約
3Ω/□である。
46aおよび第2配線46bは、上記3層構造部Z1,
Z2を有し、この3層構造部を作製するときには、Ta
膜29上にTi膜40を形成してから、Ti膜40上にI
TO膜30を形成する。つまり、Ta膜29の上に直接
にITO膜30を形成しないので、上記3層構造部Z
1,Z2ではTa膜29の表面を酸化させることがな
い。また、上記Ti膜40は、上記Ta膜29に比べて
酸化し難いから、Ti膜40上にITO膜30を形成す
ることによってTi膜40の表面が酸化される度合い
は、Ta膜29上にITO膜30を形成することによっ
てTa膜29の表面が酸化される度合いに比べて、遥か
に軽度である。さらに、Ti膜40はITO膜30をエ
ッチングするときに使用するエッチャント(塩化第2鉄
溶液)によって侵されることがない。
面抵抗および、Ti膜40とITO膜30との間の界面
抵抗は、従来に比してプロセス変動の影響を受けにく
く、低く安定した値になる。したがって、この実施例に
よれば、良好な表示品質が得られる。また、液晶表示パ
ネル1を高歩留で作製することができる上に、高精細化
への対応も可能となる。
X1,X2,X3に対向する領域には設けられていない。
したがって、SiN膜42のパターンを形成する時に、
SiN膜42に対するエッチャント(緩衝フッ酸)によっ
てTi膜40がエッチングされることは無い。もしも、
上記開口部X1,X2,X3に対向する領域にTi膜40
が設けられていると、上記エッチャント(緩衝フッ酸)が
膜厚が薄いITO膜30を通過して、下層のTi膜40
を侵し、Ti膜40がエッチングされ、上層のITO膜
30とともに消失してしまう。その結果、端子部46a
−1に酸化し易いTa膜29が残り、このTa膜29の
表面は非常に不安定なものとなる。なお、上記SiN膜
42のエッチングを、例えばCF4(4フッ化ケイ素)
プラズマによるドライエッチングにすれば、エッチング
によるTi膜40とITO膜30の消失を回避すること
ができる。しかし、上記ドライエッチングを行う場合に
は、多額の設備投資が必要になる問題が発生する。
1,X2,X3に対向する領域にTi膜40が設けられて
いないから、多額の設備投資を必要とすることなく、上
記SiN膜42のためのエッチャントによってTi膜4
0が消失されることを防止できる。したがって、上記T
i膜40の下のTa膜29が露出することを防止でき
る。即ち、Ti膜40よりも酸化し易いTa膜29が露
出することを防止することができる。従って、Ta膜2
9の表面が酸化することを防止でき、上記第1配線46
aおよび第2配線46bの電気抵抗が増大することを防
止できる。したがって、この実施例の下側基板22によ
れば、ドライエッチングのための設備投資をすることな
く、液晶表示パネル1を高歩留で作製することができ
る。また、今後の表示の高精細化への対応も可能とな
る。
aおよび入力側バンプ電極28bを有している。これらの
バンプ電極28a,28bは金メッキにより形成されてい
る。また、上記バンプ電極28aおよび28bは、上記
SiN膜42の開口部X1上およびX2上に配置されて
いる。また、フレキシブル配線板33は、ポリイミド樹
脂からなる基材部37と、この基材部37の表面に形成
され、SnやAuなどをメッキしたCu材で作製された出
力端子35とを有している。上記フレキシブル配線板3
3の出力端子35は、上記SiN膜42の開口部X3上
に配置されている。
の第1の配線46aと第2の配線46bとの間に、駆動用
IC24が搭載されている。また、配線46bの端部4
6b−2にフレキシブル配線板33が接続されている。
すなわち、駆動用IC24の出力側バンプ電極28aお
よび入力側バンプ電極28bは、異方性導電膜41を介
して、それぞれ下側基板22の配線46aの基板周辺側
の端部46a−1および配線46bの表示領域側の端部
46b−1に接続されている。上記端部46a−1およ
び端部46b−1は、第1配線46aおよび第2配線4
6bの電極端子をなす。
35は、異方性導電膜36を介して、下側基板基部上2
1上の配線46bの基板周辺側の端部46b−2に接続
されている。なお、この接続は、異方性導電膜41,3
6を加熱し、かつ加圧することによって行われる。
フレキシブル配線板33の出力端子35から、接続材と
しての異方性導電膜36、配線46b、接続材としての
異方性導電膜41、入力側バンプ電極28bを経由して
駆動用IC24に供給される。
号は、出力側バンプ電極28a、接続材としての異方性
導電膜41、配線46aを介して、表示領域に供給され
る。
れば、上述の表示用の下側基板21の第1の配線46a
および第2の配線46bでは、プロセスの変動がある場
合でも、Ta膜29とTi膜40との間の界面抵抗が5×
102〜8×102Ω・μm2となり、Ti膜40とITO
膜30との間の界面抵抗が5×102〜2×103Ω・μ
m2となった。したがって、Ta膜29からTi膜40を経
由してITO膜30に至るまでの抵抗は、両者を加えた
1.0×103〜2.8×103Ω・μm2と見積もること
ができた。したがって、この第1実施例の表示用基板で
ある下側基板22によれば、Ti膜40を設けない場合
つまり従来例の配線抵抗の値2×104〜107Ω・μm2
に比して、配線抵抗の値を桁違いに低減することができ
た。
bの基板周辺側の端部46b−2と、表示領域側の端部
46b−1と、配線46aの基板周辺側の端部46a−
1とは、SiN膜42の開口部X3と開口部X2と開口
部X1とに対向しており、電極端子となっている。この
電極端子となっている端部46b−2および46b−1
と46a−1は、ITO膜30とその下のTa膜29と
の2層構造の膜となっている。したがって、端部46b
−2および46b−1と46a−1では、ITO膜30
とその下のTa膜29と界面抵抗は、上記3層構造部に
比べると、プロセスの変動により、大きくばらつくこと
になる。
流が、フレキシブル配線板33の出力端子35から第2
配線46bを経由して、入力側バンプ電極28bに向か
って流れる場合を一例として、この第1実施例の低抵抗
化機能を説明する。図3は上記第2配線46b付近を拡
大した様子を示し、図4は上記第2配線46bを上方か
ら見た様子を示す。
bのITO膜30とTa膜29の界面抵抗が作製ばらつ
きの範囲内で比較的低く作製された場合に、電流が流れ
る経路である。この場合、フレキシブル配線板33の出
力端子35から異方性導電膜36を介して、ITO膜3
0に流れ込んだ電流は、面抵抗がTa膜29よりも高い
ITO膜30を横断して、ITO膜30とTa膜29の
界面S2を通過して、面抵抗が低いTa膜29中を流れ
る。そして、このTa膜29中を流れる電流は、駆動用
IC24の入力側バンプ電極28bの下部で再びTa膜2
9とITO膜30との界面S2を通過し、ITO膜30
を通過して異方性導電膜41を経由して入力側バンプ電
極28bに至る。
46bのITO膜30とTa膜29の界面抵抗が作製ば
らつきの範囲内で比較的高く作製された場合に、電流が
流れる経路である。この場合、フレキシブル配線板33
の出力端子35から異方性導電膜36を介してITO膜
30に入った電流は、ITO膜30とTa膜29の界面
S2を通過せず、面抵抗がTa膜29よりも高いITO
膜30中を流れて行く。そして、上記電流が、SiN膜
42の開口部X3に対向する領域を通り過ぎると、IT
O膜30とTi膜40の界面S1を通過し、経路B1あ
るいは経路B2に示すように、面抵抗がITO膜30よ
りも低いTi膜40中あるいはその下層のTa膜29中を
流れる。その理由は、上記Ti膜40はITO膜30よ
りも面抵抗が低い上に、Ti膜40とITO膜30との
界面S1の界面抵抗は、Ta膜29とITO膜30との
界面S2の界面抵抗よりも低いからである。尚、Ti膜
40とTa膜29との界面の抵抗は、上記界面S1の抵
抗よりも低い。そして、上記電流は、入力側バンプ電極
28b側のTi膜40の端で再びITO膜30とTi膜4
0の界面S1を通過し、ITO膜30を通ってから異方
性導電膜41を通過して入力側バンプ電極28bに至
る。
構造では、電流経路は、上記経路Aだけに限られるか
ら、ITO膜30とTi膜40との界面S1に比べて抵
抗が高いITO膜30とTa膜29の界面S2を通過せ
ざるを得ない。これに対して、上記第1実施例では、電
流が、界面S2に比べて抵抗が小さい界面S1を通るバ
イパス経路としての経路Bを通ることができる。したが
って、この第1実施例によれば、上記バイパス経路を保
有することができるので、配線46bが高抵抗化するこ
とを抑制することができ、低抵抗に保つことができる。
このことは、上記配線46aにおいても、同様であり、
従来例に比べて配線抵抗を低く保つことができる。した
がって、良好な表示品質を得ることができる。
の抵抗を含む)は、Ti膜40の面積が約104μm2のと
き3〜4Ωとなり、Ti膜を設けない場合の5〜29Ω
に比して、抵抗の値およびばらつきを大幅に低減するこ
とができた。
(チップ・オン・グラス)方式で実装されているもう一つ
の液晶表示装置の要部断面を示す。この液晶表示装置
は、液晶表示パネル11と、駆動用IC54と、フレキ
シブル配線板63を備えている。
示用基板の第2実施例のとしての下側基板62と、上側
基板(図示せず)と、下側基板62と上側基板との間に封
入された液晶を備えている。
板62は、下側基板基部51と第1の配線96aと第2
の配線96bと絶縁性保護膜としてのSiN膜72を備
えている。
いる表示領域(図において左側)から周縁部に向かって延
びる複数の第1の配線96aが設けられている。これら
の配線96aの端部96a−1が電極端子となってい
る。第1の配線96aのさらに基板周辺側に、第1の配
線96aから離間した状態で、基部51上に基板周辺に
向かって延びる第2の配線96bが設けられている。こ
れらの配線96a,96bの上には、絶縁性保護膜として
の厚さ3000Å程度のSiN膜72が形成されてい
る。このSiN膜72は、配線96a,96bの端部96a
ー1,96bー1,96b−2に対向する領域に、開口部
X10,X20,X30が設けられている。上記SiN膜
72は、開口部X10とX20とX30に対向する領域
を除いて、配線96aと96bの略全域を覆っている。
6bは、上記下側基板基部51上に形成された第1の導
電膜としてのTa膜59と、このTa膜59の上に形成
された第2の導電膜としてのTi膜70と、上記Ta膜
59上および上記Ti膜70上に形成された透明導電膜
としてのITO膜60とを有している。上記Ta膜59
とTi膜70とITO膜60とが、開口部X10とX2
0とX30に非対向な領域において、3層構造部Z1
0,Z20を構成している。
よび96bは、上記3層構造部Z10,Z20に隣接す
る2層構造部Y10〜Y40を有している。この2層構
造部Y10〜Y40は、Ta膜59とその上のITO膜
60とによって構成されている。
うに、上記3層構造部Z10,Z20の第2導電膜とし
てのTi膜70は、上記2層構造部Y20,Y30,Y4
0の透明導電膜としてのITO膜60を取り囲んでい
る。
程度とし、Ti膜70の厚さを3000Å程度とし、I
TO膜60の厚さを800Å程度にした。また、Ta膜
59の面抵抗は約3Ω/□であり、ITO膜60の面抵
抗は約50Ω/□であり、Ti膜70の面抵抗は約3Ω
/□である。
の第1の配線96aと第2の配線96bとの間に、駆動用
IC54が搭載されている。駆動用IC54は、出力側
バンプ電極58aおよび入力側バンプ電極58bを有して
いる。これらのバンプ電極58a,58bは金メッキによ
り形成されている。また、上記バンプ電極58aおよび
58bは、上記SiN膜72の開口部X10上およびX
20上に配置されている。また、フレキシブル配線板6
3は、ポリイミド樹脂からなる基材部67と、この基材
部67の表面に形成され、SnやAuなどをメッキしたC
u材で作製された出力端子65とを有している。上記フ
レキシブル配線板63の出力端子65は、上記SiN膜
72の開口部X30上に配置されている。
キシブル配線板63が接続されている。すなわち、駆動
用IC54の出力側バンプ電極58aおよび入力側バン
プ電極58bは、異方性導電膜71を介して、それぞれ
下側基板62の配線96aの基板周辺側の端部96a−
1および配線96bの表示領域側の端部96b−1に接
続されている。この接続は、違法性導電膜71を加熱
し、かつ加圧することによって行われる。上記端部96
a−1および端部96b−1は、第1配線96aおよび
第2配線96bの電極端子をなす。
65は、異方性導電膜66を介して、下側基板基部上5
1上の配線96bの基板周辺側の端部96b−2に接続
されている。この接続は、異方性導電膜66を加熱し、
かつ加圧することによって行われる。
フレキシブル配線板63の出力端子65から、接続材と
しての異方性導電膜66、配線96b、接続材としての
異方性導電膜71、入力側バンプ電極58bを経由して
駆動用IC54に供給される。
号は、出力側バンプ電極58a、接続材としての異方性
導電膜71、配線96aを介して、表示領域に供給され
る。
96aおよび第2配線96bが有する3層構造部Z10
とZ20を作製するときには、Ta膜59上にTi膜70
を形成してから、Ti膜70上にITO膜60を形成す
る。つまり、Ta膜59の上に直接にITO膜60を形
成しないので、上記3層構造部Z10とZ20ではTa
膜59の表面を酸化させることがない。また、上記Ti
膜70は、上記Ta膜59に比べて酸化し難いから、T
i膜70上にITO膜60を形成することによってTi
膜70の表面が酸化される度合いは、Ta膜59上にI
TO膜60を形成することによってTa膜59の表面が
酸化される度合いに比べて、遥かに軽度である。さら
に、Ti膜70はITO膜60をエッチングするときに
使用するエッチャント(塩化第2鉄溶液)によって侵され
ることがない。
面抵抗および、Ti膜70とITO膜60との間の界面
抵抗は、従来に比してプロセス変動の影響を受けにく
く、低く安定した値になる。
X10,X20,X30に対向する領域には設けられてい
ない。したがって、絶縁性保護膜であるSiN膜72の
パターンを形成する時に、SiN膜72に対するエッチ
ャント(緩衝フッ酸)によってTi膜70がエッチングさ
れることは無い。したがって、上記エッチャントによっ
てTi膜70が消失されることを防止できる。したがっ
て、上記Ti膜70の下のTa膜59が露出することを
防止できる。即ち、Ti膜70よりも酸化し易いTa膜
59が露出することを防止することができる。したがっ
て、Ta膜59の表面が酸化することを防止でき、上記
第1配線96aおよび第2配線96bの電気抵抗が増大
することを防止できる。したがって、この第2実施例の
下側基板62によれば、液晶表示パネル11を高歩留で
作製することができる。また、今後の表示の高精細化へ
の対応も可能となる。
流が、フレキシブル配線板63の出力端子65から第2
配線96bを経由して、入力側バンプ電極58bに向か
って流れる場合を一例として、この第2実施例の低抵抗
化機能を説明する。図7は上記第2配線96b付近を拡
大した様子を示し、図8は上記第2配線96bを上方か
ら見た様子を示す。
bのITO膜60とTa膜59の界面抵抗が作製ばらつ
きの範囲内で比較的低く作製された場合に、電流が流れ
る経路である。この場合、フレキシブル配線板63の出
力端子65から異方性導電膜66を介して、ITO膜6
0に流れ込んだ電流は、面抵抗がTa膜59よりも高い
ITO膜60を横切って、ITO膜60とTa膜59の
界面S20を通過して、面抵抗が低いTa膜59中を流
れる。そして、このTa膜59中を流れる電流は、駆動
用IC54の入力側バンプ電極58bの下部で再びTa膜
59とITO膜60との界面S20を通過し、ITO膜
60を横切って異方性導電膜71を経由して入力側バン
プ電極58bに至る。
96bのITO膜60とTa膜59の界面抵抗が作製ば
らつきの範囲内で比較的高く作製された場合に、電流が
流れる経路である。この場合、フレキシブル配線板63
の出力端子65から異方性導電膜66を介してITO膜
60に入った電流は、ITO膜60とTa膜59の界面
S20を通過せず、面抵抗がTa膜59よりも高いIT
O膜60中を流れて行く。そして、上記電流が、SiN
膜72の開口部X30に対向する領域を通り過ぎると、
ITO膜60とTi膜70の界面S10を通過し、経路
D1あるいは経路D2に示すように、面抵抗がITO膜
60よりも低いTi膜70中あるいはその下層のTa膜5
9中を流れる。その理由は、上記Ti膜70はITO膜
60よりも面抵抗が低い上に、Ti膜70とITO膜6
0との界面S10の界面抵抗は、Ta膜59とITO膜
60との界面S20の界面抵抗よりも低いからである。
なお、Ti膜70とTa膜59との界面S30の抵抗
は、上記界面S10の抵抗よりも低い。そして、上記電
流は、入力側バンプ電極58b側のTi膜70の端で再
びITO膜60とTi膜70の界面S10を通過し、I
TO膜60を通ってから異方性導電膜71を通過して入
力側バンプ電極58bに至る。
構造では、電流経路は、上記経路Cだけに限られるか
ら、ITO膜60とTi膜70との界面S10に比べて
抵抗が高いITO膜60とTa膜59の界面S20を通
過せざるを得ない。これに対して、上記第1実施例で
は、電流が、界面S20に比べて抵抗が小さい界面S1
0を通るバイパス経路としての経路Dを通ることができ
る。したがって、この第2実施例によれば、上記抵抗が
小さいバイパス経路を保有することができるので、配線
96bが全体として高抵抗化することを抑制して、低抵
抗に保つことができる。このことは、上記配線96aに
おいても、同様であり、従来例に比べて配線抵抗を低く
保つことができる。
一側(表示領域側)のみに設けられているから、図4に示
すように、上記一側のTi膜40から開口部X3への電
流経路は一方向に限られる。これに対して、第2実施例
では、Ti膜70が開口部X30に対向する領域のIT
O膜60を取り囲んでいるから、図8に示すように、I
TO膜60から上記ITO膜60の四方を取り囲むTi
膜70へ向かう複数の電流経路を有している。さらに、
この第2実施例では、入力側バンプ電極58bの近傍に
おいても、SiN膜72の開口部X20の周囲にTi膜7
0が設けられているから、図8に示すように、上記IT
O膜60の四方を取り囲むTi膜70からITO膜60
へ向かう複数の電流経路を有している。このように、第
2実施例は、開口部X20およびX30に対向するIT
O膜60をTi膜70が取り囲んでいるから、Ti膜7
0とITO膜との間に四方に延びる複数の電流経路を有
することができる。したがって、Ti膜がITO膜を取
り囲んでいない第1実施例に比べて、電流経路の電流密
度を低減することができる。したがって、第1実施例に
比べて、配線抵抗をさらに低減することができる。
抵抗を含む)は、Ti膜70の面積が約3×104μm2の
とき1.5〜2Ωとなり、Ti膜を設けない場合の5〜
29Ωに比して、抵抗の値を大幅に低減することができ
るのはもちろん、第1実施例よりさらに抵抗の値および
ばらつきを大幅に低減することができた。
29,59と、Ti膜40,70と、ITO膜30,60
と、SiN膜42,72は、第1の配線46a,96aお
よび第2の配線46b,96bを構成するだけでなく、
液晶表示パネル1,11の図示しない表示領域部分をも
構成する膜である。すなわち、Ta膜29は、図9に示
すように、表示領域のTFTのゲート電極302aを構
成し、Ti膜40はソース電極307とドレイン電極3
08を構成し、ITO膜30は絵素となるITO透明導
電膜309を構成し、SiN膜42は保護膜310を構
成する。
ば、液晶表示パネルの表示部分を構成する膜を有効に利
用してコストアップを招くことなく配線の低抵抗化を図
ることができる。
する工程を、図9を参照しながら以下に説明する。ま
ず、ガラス基板301上にTaの膜を形成した後、フォ
トリソにより、ゲート電極302aと、図示しないゲー
トバスラインおよび端子取り出し電極をパターンニング
して形成する。その後、フォトリソにより陽極酸化の必
要なゲート電極302aのみを露出し、酒石酸アンモニ
ウム水溶液に侵漬し、化成処理する。次に、6.5Vの
定電圧化成で約1000ÅのTa2O3膜が形成され、こ
の結果、Taを含んだ第1の絶縁膜304が形成され
る。第1の絶縁膜304上には、CVD法またはスパッ
タリング法等で厚さ1000ÅのSi3N4膜が第2の絶
縁膜305として積層される。第2の絶縁膜305は、
Si3N4以外にSiO,SiO2,Y2O3,Al2O3,Mg
F2等であってもよい。第2の絶縁膜305は、陽極酸
化されたTa2O3膜つまり第1の絶縁膜304を保護す
る機能を有する。この第1の絶縁膜304と第2の絶縁
膜305でゲート絶縁膜が構成される。次に、半導体層
306としてグロー放電によりアモルファスシリコン層
を3000Å積層し、次に、ソース電極307およびド
レイン電極308として3000ÅのTiを蒸着すると
TFTが完成する。
ITO透明導電膜309が形成される。このTFTは保
護膜310としてCVD法によりSiO3N4が3000
Å積層され、半導体層306がコートされる。この保護
膜310はアモルファスシリコン層を保護するだけでな
く半導体層306の表面を空乏化し、オフ状態のリーク
電流を減少させ、TFTの特性を大きく向上させる。そ
の後、ポリイミド塗布およびラビングによる配向処理,
シール,液晶注入により液晶パネルが形成される。
がTaの陽極酸化膜である第1の絶縁膜304を有して
いるので、(1)絶縁性が良好(ピンホールがない)で、か
つ、信頼性および耐圧が高い。(2)可動イオン密度が小
さい。(3)半導体との界面準位密度が小さい。(4)半導
体に対する電界効果が大きい等の特徴を持つ極めて特性
の良いTFTを構成できる。また、上記表示領域部分
は、ソース電極307およびドレイン電極308をTi
で作製したから、パネル製造プロセス中のTFT特性変
化(TFTへの金属イオン侵入)を少なくすることがで
き、信頼性が高くなる。
42,72のエッチャントとして緩衝フッ酸をもちいた
から、この緩衝フッ酸が、Ti膜40,70を侵さない
ように、SiN膜42,72の開口部X1,X2,X3,X
10,X20,X30に対向する領域にTi膜40,70
を形成していない。
を、例えばCF4(4フッ化ケイ素)プラズマによるドラ
イエッチングで行う場合には、このエッチングによって
Ti膜40,70が侵されない。したがって、この場合
には配線パターンの全域にわたったTi膜40,70を形
成するのが望ましく、この時、プロセスの変動によるI
TO膜30,60とTa膜29,59の界面抵抗のばらつ
きに対して、端子部の抵抗を最も低抵抗に保つことが可
能となる。
てTa膜、第2の導電膜としてTi膜を用いたが、これら
以外にも、第1の導電膜としてTaを主成分とする合金
膜を用い、第2の導電膜としてTiを主成分とする合金
膜を用いてもよい。また、第1の導電膜よりも第2の導
電膜の方が表面が酸化し難いという条件を満たすように
して、第1の導電膜と第2の導電膜を、AlまたはAlを
主成分とする合金膜やMoまたはMoを主成分とする合金
膜,CrまたはCrを主成分とする合金膜,WおよびWを主
成分とする合金膜,AuまたはAuを主成分とする合金
膜の中から選択してもよい。
て実装された液晶表示装置について説明したが、当然な
がら、この発明の適用範囲はこれに限られるものではな
い。この発明は、一般的な実装方式(駆動用IC実装方
式)の液晶表示装置にも適用することができる。この場
合も、フレキシブル配線板の出力端子から表示領域に至
るまでの配線抵抗を従来に比して低く安定な状態にで
き、良好な表示品位を得ることができる。また、この発
明は、EL表示装置など他のタイプの平面型表示装置に
広く適用することができる。
明の表示用基板は、第1の導電膜の上に、第1の導電膜
よりも表面が酸化し難い第2の導電膜が形成されてお
り、この第2の導電膜の上に透明導電膜が形成されてい
る。したがって、請求項1の発明によれば、第1の導電
膜上に直接透明導電膜が形成されておらず、第1の導電
膜と透明導電膜との間に第2の導電膜が形成されている
から、従来例と異なり、透明導電膜形成時に、第1の導
電膜の表面を酸化させることが無い。また、上記第2の
導電膜は、第1の導電膜に比べて酸化し難いから、透明
導電膜形成時に第2導電膜が酸化される度合いは、従来
例で第1の導電膜の表面が酸化される度合いに比べて軽
度である。このように、請求項1の発明によれば、第1
の導電膜の表面および第2の導電膜の表面の酸化を抑え
ることができる。
との間の界面抵抗、および、第2の導電膜と透明導電膜
との間の界面抵抗は、従来に比してプロセス変動の影響
を受けにくく、低く安定したものとなる。したがって、
この表示用基板は高歩留で作製されるとともに、実装後
に良好な表示品位が得られる。また、今後の表示の高精
細化への対応も可能となる。
記配線の上に絶縁性保護膜が形成されており、この絶縁
性保護膜に外部回路実装用端子のための開口部が形成さ
れている。そして、上記配線の3層構造部の第2の導電
膜は、上記絶縁性保護膜に形成される開口部に非対向で
ある。したがって、この請求項1の発明によれば、上記
絶縁性保護膜をエッチングして開口部を形成するとき
に、上記第2の導電膜がエッチャントに侵されるのを回
避することができる。したがって、上記エッチャントに
よって上記第2の導電膜が消失されることを防止でき
る。したがって、上記第2の導電膜の下の第1の導電膜
が露出することを防止できる。すなわち、第2の導電膜
に比べて酸化し易い第1の導電膜が露出することを防止
できる。そして、上記開口部に対向する端子部は第1の
導電膜と透明導電膜の少なくとも2層構造となっている
ので、表示用基板の完成後に、第1の導電膜の表面が酸
化するのを防止することができる。したがって、第1の
導電膜の表面が酸化することを防止でき、上記配線の電
気抵抗の増大を防止できる。更に、上記絶縁性保護膜の
開口部外の領域において、第1の導電膜と第2の導電膜
と透明導電膜の少なくとも3層構造となっているため、
第1の導電膜と第2の導電膜との間の界面抵抗、およ
び、第2の導電膜と透明導電膜との間の界面抵抗は、従
来に比してプロセス変動の影響を受けにくく、低く安定
したものとなる。従って、請求項1の発明によれば、配
線を絶縁する絶縁性保護膜に外部回路実装用端子のため
の開口部が設けられた表示用基板を、ドライエッチング
のための設備投資をすること無く、高歩留で作製できる
ようにすることができ、かつ、実装後に良好な表示品位
を得ることができる表示用基板を提供できる。
記3層構造部の第2導電膜が、上記2層構造部の透明導
電膜を取り囲んでいる。したがって、上記開口部に対向
する2層構造部の透明導電膜の周囲の第2導電膜から、
上記開口部に対向する透明導電膜に向かって電流を導く
ことができる。つまり、透明導電膜を流れる電流通過経
路の長さを短縮し、かつ、上記電流通過経路の電流通過
断面を拡大することができる。したがって、請求項2の
発明によれば、特に開口部近傍における配線の抵抗がプ
ロセス変動の影響を受けにくくすることができ、配線抵
抗を低く安定したものとすることができる。
液晶表示装置の要部断面図である。
ーンの平面形状を示す図である。
状を示す図である。
液晶表示装置の要部断面図である。
ーンの平面形状を示す図である。
状を示す図である。
有する表示領域部分の断面図である。
の全体を示す平面図である。
面図である。
示装置の全体を示す平面図である。
面図である。
22,62…下側基板、24,54…駆動用IC、28
a,58a…出力側バンプ電極、28b,58b…入力側
バンプ電極、29,59…Ta膜、30,60…ITO
膜、33,63…フレキシブル配線板、35,65…出力
端子、37,67…基材、36,41,66,71…異方性
導電膜、42,72…SiN膜、46a,96a…第1の
配線、46a−1,96a−1…端部、46b,96b…
第2の配線、46b−1,46b−2,96b−1,96
b−2…端部、X1,X2,X3,X10,X20,X30
…開口部、Y1,Y2,Y3,Y10,Y20,Y30…2
層構造部、Z1,Z2,Z10,Z20…3層構造部。
Claims (2)
- 【請求項1】 平面型表示装置の一部を構成するように
なっており、基板基部の表面に設けられた配線によっ
て、周縁部から内部の表示領域へ信号を伝える表示用基
板において、 上記配線は、 所定の金属あるいは上記金属を主成分とする合金で構成
された第1の導電膜と、 上記第1の導電膜の上に形成され、上記第1の導電膜よ
りも表面が酸化し難い第2の導電膜と、 上記第2の導電膜の上に形成され、酸化膜で構成された
透明導電膜とを有する3層構造部を備え、 上記配線の上に形成され、上記配線と外部回路実装用端
子の間に位置する開口部を有する絶縁性保護膜を有し、 上記配線は、 上記開口部に対向し、少なくとも、上記第1の導電膜
と、この第1の導電膜の上に形成された透明導電膜とを
有する2層構造部と、 上記開口部に非対向であり、少なくとも、上記第1の導
電膜と、この第1の導電膜の上に形成された第2の導電
膜と、この第2の導電膜の上に形成された上記透明導電
膜とを有する3層構造部とを備えることを特徴とする表
示用基板。 - 【請求項2】 請求項1に記載の表示用基板において、 上記3層構造部の第2導電膜が、上記2層構造部の透明
導電膜を取り囲んでいることを特徴とする表示用基板。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11804494A JP3023052B2 (ja) | 1994-05-31 | 1994-05-31 | 表示用基板 |
TW083111153A TW340192B (en) | 1993-12-07 | 1994-11-30 | A display board having wiring with three-layered structure and a display device including the display board |
US08/350,406 US5608559A (en) | 1993-12-07 | 1994-12-06 | Display board having wiring with three-layered structure and a display device including the display board |
KR1019940033560A KR0147308B1 (ko) | 1993-12-07 | 1994-12-06 | 3층 구조의 배선을 구비한 표시용 기판과 이 표시용 기판을 포함한 표시장치 |
CN94112794A CN1052088C (zh) | 1993-12-07 | 1994-12-07 | 一种具有三层结构导线的显示板及包括该显示板的一种显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11804494A JP3023052B2 (ja) | 1994-05-31 | 1994-05-31 | 表示用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07325295A JPH07325295A (ja) | 1995-12-12 |
JP3023052B2 true JP3023052B2 (ja) | 2000-03-21 |
Family
ID=14726649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11804494A Expired - Fee Related JP3023052B2 (ja) | 1993-12-07 | 1994-05-31 | 表示用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3023052B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3361278B2 (ja) | 1997-12-26 | 2003-01-07 | シャープ株式会社 | 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法 |
US7411211B1 (en) * | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
-
1994
- 1994-05-31 JP JP11804494A patent/JP3023052B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07325295A (ja) | 1995-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0147308B1 (ko) | 3층 구조의 배선을 구비한 표시용 기판과 이 표시용 기판을 포함한 표시장치 | |
JP2755376B2 (ja) | 電気光学素子の製造方法 | |
US7583328B2 (en) | Control signal unit for a liquid crystal display and a method for fabricating the same | |
US7553708B2 (en) | Fabricating method for a liquid crystal display of horizontal electric field applying type | |
US6937314B2 (en) | Liquid crystal display having terminals arranged for securing connection to driving circuit | |
JP3102392B2 (ja) | 半導体デバイスおよびその製造方法 | |
US8035766B2 (en) | Method of forming array substrate for LCD | |
TW573199B (en) | Liquid crystal display device | |
US7277138B2 (en) | Array substrate for LCD device having double-layered metal structure and manufacturing method thereof | |
JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
US7737445B2 (en) | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion | |
JP2004163969A (ja) | 液晶表示装置の製造方法 | |
JP4131297B2 (ja) | 液晶表示装置の製造方法 | |
US7511782B2 (en) | Liquid crystal display device and fabrication method having open gate/data pads with transparent conductive layer thereon to an edge thereof | |
US20030112382A1 (en) | Liquid crystal display device | |
KR20050003245A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
JPH06235927A (ja) | Tft−lcd用信号線の製造方法及びその構造 | |
US6839120B2 (en) | Reflective or transflective liquid crystal display device and method for manufacturing the same | |
KR100670213B1 (ko) | 액정 표시장치 및 그 제조방법 | |
WO2001018774A1 (fr) | Carte de circuit electrique, substrat a matrice tft mettant en oeuvre cette carte et affichage a cristaux liquides | |
JP2002107753A (ja) | 液晶表示装置 | |
KR20120040916A (ko) | 표시 기판 및 이의 제조 방법 | |
JP3023052B2 (ja) | 表示用基板 | |
JP2002040479A (ja) | 液晶表示装置のtftアレイ基板製造方法 | |
JP3006985B2 (ja) | 表示用基板およびその実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |