JP2988599B2 - 配線板および高速ｉｃパッケージ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロストリップ線路
あるいはストリップ線路の配線幅を変えても、所望の特
性インピーダンスを確保できるようにした、配線板の構
造および本構造を応用した高速ＩＣパッケージに関す
る。

【０００２】

【従来の技術】配線板は、従来一般に、図５に示すよう
に、誘電体基板１０１と、該誘電体基板１０１の一面に
設けられた接地用導電体膜１０２と、該接地用導電体膜
１０２に対向する面に設けられたストリップ状の導電体
膜１０３からなるマイクロストリップ線路により構成さ
れる場合が多い。この構成において、該マイクロストリ
ップ線路の特性インピーダンスは、該誘電体基板１０１
の比誘電率εｒ が明らかであれば、該誘電体基板１０
１の厚さｈと該ストリップ状の導電体膜１０３の幅ｗに
よって、ほぼ決定される。すなわち、該誘電体基板１０
１の厚さｈが決まると、所定の特性インピーダンスに対
応する該ストリップ状の導電体膜１０３の幅ｗは自動的
に所定の幅となる。

【０００３】また、他の配線板としては、図６のような
ストリップ線路により構成される場合もある。これは、
一面に接地用導電体膜１０５が設けられた第１の誘電体
基板１０４の上に第２の誘電体基板１０６が設けられ、
該第２の誘電体基板１０６の上面には接地用導電体膜１
０７が形成されている。さらに、該第１の誘電体基板１
０４と該第２の誘電体基板１０６の層間にはストリップ
状の導電体膜１０８が設けられている。かかる構成の配
線板において、該第１の誘電体基板１０４と該第２の誘
電体基板１０６の比誘電率εｒ が明らかであれば、該
ストリップ線路の特性インピーダンスは、該第１の誘電
体基板１０４の厚さと、該第２の誘電体基板１０６の厚
さの和Ｂおよび該ストリップ状の導電体膜１０８の幅Ｗ
によって、ほぼ決定される。すなわち、該接地用導電体
膜１０５，１０７の間に挟まれた誘電体の厚さＢが決ま
ると、所定の特性インピーダンスに対応する該ストリッ
プ状の導電体膜１０８の幅Ｗは自動的に所定の幅とな
る。

【０００４】さらに、これらの配線板を応用した高速Ｉ
Ｃパッケージ２００には、従来一般に、図７に示す構成
が取られる。すなわち、導電性基板と、該導電性基板上
に半導体素子を搭載するために開口部１０９が設けられ
た第１の誘電体基板１１０と、該第１の誘電体基板１１
０周囲上にあって前記開口部１０９より大きな開口部と
一部切り欠き部１１８が設けられた第２の誘電体基板１
１１からなり、該第１の誘電体基板１１０の上面にはス
トリップ状の導電体膜１１２およびその延長上に形成さ
れた同様のストリップ状の導電体膜１１３が設けられ、
該導電体膜１１３の上には金属性のリードが具備されて
いる。さらに、詳細には、図８に図７のＧ部の拡大平面
図および拡大断面図を図９に示す。これらの図に示す構
成において、該第１の誘電体基板１１０の該導電性基板
１１７側に設けられた接地用導電体膜１１６と、該接地
用導電体膜１１６と対向する面に設けられたストリップ
状の導電体膜１１２によりマイクロストリップ線路が構
成され、かつ該接地用導電体膜１１６と該第２の誘電体
基板１１１の上面に設けられた導電体膜１１５と該第１
の誘電体基板１１０および該第２の誘電体基板１１１の
層間に設けられたストリップ状の導電体膜１１４により
ストリップ線路が構成され、さらに該ストリップ状の導
電体膜１１２，１１４の延長上にある導電体膜１１３と
該第１の誘電体基板１１０および接地用導電体膜１１６
によりマイクロストリップ線路が構成されている。ま
た、該導電体膜１１３上には金属性のリード１１４ａが
設けられている。かかる高速ＩＣパッケージでは、半導
体素子が開口部１０９内の導電性基板１１７上に搭載さ
れ、半導体素子の端子と該導電体膜１１３の端部がワイ
ヤボンディング等で電気的に接続された状態において、
高速信号が金属性のリード１１４ａおよび導電体膜１１
３等から構成される入力端子に入力されると、他の導電
体膜１１１，１１２およびワイヤボンディング等を介し
て、該半導体素子に伝達される。しかる後、半導体素子
内で処理された出力信号は、前述と逆の手順で別の出力
端子から取り出される。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
マイクロストリップ線路から構成される配線基板では、
比誘電率εｒ が明らかであれば、誘電体基板の厚さと
ストリップ状の導電体膜の幅によって、ほぼ決定され
る。すなわち、該誘電体基板の厚さが決まると、所定の
特性インピーダンスに対応するストリップ状の導電体膜
の幅は自動的に所定の幅に決まるため、ストリップ状の
導電体膜の幅を自由に設定できない欠点があった。ま
た、従来のストリップ線路から構成される配線基板にお
いても、２つの接地用導電体膜の間に挟まれた誘電体基
板の厚さが決まると、所定の特性インピーダンスに対応
して、誘電体基板の層間に設けられたストリップ状の導
電体膜の幅は自動的に所定の幅となるため、前述と同様
にストリップ状の導電体膜の幅が制限される欠点があっ
た。また、マイクロストリップ線路から構成される第１
の誘電体基板と、一面の導電体膜が形成された第２の誘
電体基板と第１の誘電体基板の層間に形成されたストリ
ップ線路を主な配線とする従来の高速ＩＣパッケージに
おいては、前述の配線板と同様に、第１の誘電体基板の
厚さと第２の誘電体基板の厚さによって、各線路の所定
の特性インピーダンスに対応してストリップ状の導電体
膜の幅が決まり、導電体膜の幅を自由に変えて配線を引
き回せない欠点があった。一方、ストリップ状の導電体
膜の幅は、配線の展開部においては配線数を多く取るた
めに小さく、パッケージの端子となる部分では、金属性
のリードを接合させる上での機械的強度等から大きくと
ることが多い。このため、配線の展開部におけるマイク
ロストリップ線路の特性インピーダンスを所定の値にす
ると、パッケージの端子となる部分の特性インピーダン
スを同じ値にすることができず、この部分での電気的特
性の悪化を生じる欠点があった。本発明は、前記従来技
術が持っていた問題点として、配線板の線路の配線幅あ
るいは高速ＩＣパッケージに用いる線路の配線幅が制限
される点、高速ＩＣパッケージの端子での電気的特性の
悪化の点について解決した新たな配線板あるいは高速Ｉ
Ｃパッケージを提供することを目的とするものである。

【０００６】

【課題を解決するための手段】本発明は、前記問題点を
解決するために、第１の誘電体基板と第２の誘電体基板
の層間に設けられたストリップ状の導電体膜と、該スト
リップ状の導電体膜を挟むように該第１の誘電体基板と
該第２の誘電体基板のそれぞれの一面に設けられた接地
用導電体膜によりストリップ線路が構成された配線板に
おいて、該第１の誘電体基板および該第２の誘電体基板
を、それぞれ少なくとも２層の誘電体シートで構成し
た。さらに、それぞれの誘電体シートの層間の一部に導
電体層を設け、該導電体層と接地用導電体膜がほぼ同電
位となるように電気的に連結される構成とした。これに
より、配線板が、第１の誘電体基板の層間の導電体層と
第２の誘電体基板の層間の導電体層とその間の誘電体領
域とストリップ状の導電体膜からなるストリップ線路
と、層間の導電体層が設けられていない第１の誘電体基
板および第２の誘電体基板と該第１の誘電体基板の接地
用導電体膜および第２の誘電体基板の接地用導電体膜と
前記ストリップ状の導電体膜の延長上にあって、幅の異
なるストリップ状の導電体膜からなるストリップ線路か
ら構成されるようにした。

【０００７】また、導電性基板と、該導電性基板上に半
導体素子を搭載するために開口部が設けられた第１の誘
電体基板と、該第１の誘電体基板周囲上にあって前記開
口部より大きな開口部と一部切り欠き部が設けられた第
２の誘電体基板からなり、該第１の誘電体基板の該導電
性基板側に設けられた接地用導電体膜と、該接地用導電
体膜と対向する面に設けられたストリップ状の導電体膜
によりマイクロストリップ線路が構成され、かつ該接地
用導電体膜と該第２の誘電体基板の上面に設けられた導
電体膜と該第１の誘電体基板および該第２の誘電体基板
の層間に設けられたストリップ状の導電体膜によりスト
リップ線路が構成され、該マイクロストリップ線路およ
びストリップ線路の延長上にある導電体膜上に設けられ
た金属性のリードからなる高速ＩＣパッケージにおい
て、該第１の誘電体基板が少なくとも２層の誘電体シー
トから構成した。さらに、誘電体シートの層間の一部に
導電体層を設け、該導電体層と該接地用導電体膜がほぼ
同電位となるように電気的に連結される構成とした。こ
れにより、高速ＩＣパッケージの配線部および端子部
を、該導電体層と誘電体シートとストリップ状の導電体
膜からなるマイクロストリップ線路と、第１の誘電体基
板に設けられた接地用導電体膜と第２の誘電体基板の上
面に設けられた接地用導電体膜と前記ストリップ状の導
電体膜の延長上にあって、該導電体膜の幅と異なるスト
リップ状の導電体膜からなるストリップ線路と、第１の
誘電体基板に設けられた接地用導電体膜と層間の導電体
層が設けられていない第１の誘電体基板と前記ストリッ
プ線路用ストリップ状の導電体膜の延長上にあって該導
電体膜の幅と異なるストリップ状の導電体膜からなるマ
イクロストリップ線路から構成されるようにした。

【０００８】

【作用】本発明によれば、上記のように誘電体基板を少
なくとも２層の誘電体シートと該誘電体シートの層間に
接地用導電体膜とほぼ同電位の導電体膜を設ける構成と
したため、マイクロストリップ線路あるいはストリップ
線路の配線幅を途中で変えることが可能になる。このた
め、線路の幅を変えつつ、かつ線路の特性インピーダン
スをほぼ同一にすることができるようになる。したがっ
て、上記問題点を除去できるのである。

【０００９】

【実施例】次に本発明の実施例について説明する。な
お、実施例は一つの例示であって、本発明の精神を逸脱
しない範囲で、種々の変更あるいは改良を行い得ること
は言うまでもない。

【００１０】（実施例１） 図１は、本発明の第１の実施例を示す斜視図、図２は図
１の断面構造を示した図であって、９，１３，１６，１
８は誘電体シート、１０，１９は接地用導電体膜、１
１、１７は層間に形成された導電体層、１２ａ，２０は
導電性ヴィアである。この実施例において、片面に接地
用導電体膜１０が形成された誘電体シート９上面であっ
て、Ｄ−Ｄ′−Ｅ′−Ｅの面１２に到るまでほぼ均一な
導電体層１１が設けられ、該導電体層１１と接地用導電
体膜１０間を電気的に連結するための導電性ヴィア１２
ａが複数個設けられている。該導電体層１１および誘電
体シート９の上には別の誘電体シート１３が積層され、
さらに、該誘電体シート１３上にＤ−Ｄ′−Ｅ′−Ｅの
面１２を境にして幅が異なるストリップ状の導電体膜１
４および１５が設けられている。このストリップ状の導
電体膜１４および１５が形成される面を境にして、前記
接地用導電体膜１０と誘電体シート９，１３および導電
体層１１、導電性ヴィア１２ａからなる基板を鏡面投影
した基板、すなわち誘電体シート１６，１８と導電体層
１７と接地用導電体膜１９および導電体層１７と接地用
導電体膜１９を電気的に接続するための導電性ヴィア２
０から構成される基板が、誘電体シート１３およびスト
リップ状の導電体膜１４，１５の上に設けられている。
かかる構成において、１つのストリップ線路は、ストリ
ップ状の導電体膜１４とそれを挟むように配置された導
電体層１１，１７を有する誘電体基板６２から構成され
る。他のストリップ線路としては、ストリップ状の導電
体膜１４とそれを挟むように配置された接地用導電体膜
１０，１９を有する誘電体基板６３から構成される。

【００１１】このような構造になっているため、同一の
配線板内で誘電体の厚さを等価的に変えることができ、
したがってストリップ線路のストリップ状の導電体膜の
幅を容易に変えることができるようになった。すなわ
ち、マイクロストリップ線路の特性インピーダンスを所
定の値に設定したまま、線路幅を自由に選択出来るよう
になった。すなわち、配線板の配線設計が容易となる利
点がある。

【００１２】（実施例２） 図３および図４は、それぞれ第２の実施例を示す高速Ｉ
Ｃパッケージの端子周囲を示す平面図及び断面図であっ
て、２１，２５は誘電体シート、２２，３０は接地用導
電体膜、２３は誘電体シート２１，２５の層間に設けら
れた導電体層、２４は接地用導電体膜２２と導電体層２
３を電気的に接続するための導電性ヴィア、２６，２
７，２８はストリップ状の導電体膜、２９は金属性のリ
ード、３１は第２の誘電体基板、３２は導電性基板、６
４は第１の誘電体基板である。基本構成は第１の実施例
に類似している。かかる構成において、配線板は２つの
マイクロストリップ線路と１つのストリップ線路から構
成される。第１のマイクロストリップ線路は、導電性基
板３２に接合された接地用導電体膜２２とほぼ同電位と
なるようにｐ−ｑで切った面までほぼ均一に形成された
導電体層２３と誘電体シート２５およびその上に形成さ
れたストリップ状の導電体膜２６から構成される。スト
リップ線路は、前記ストリップ状の導電体膜２６の延長
上にある幅の異なるストリップ状の導電体膜２７とそれ
を挟むように設けられた第１の誘電体基板６４および第
２の誘電体基板３１と誘電体基板のそれぞれの一面に形
成された接地用導電体膜２２および３０から構成され
る。また第２のマイクロストリップ線路は、該ストリッ
プ線路のストリップ状の導電体膜２７の延長上にあっ
て、該導電体膜の幅と異なるストリップ状の導電体膜２
８と第１の誘電体基板６４と接地用導電体膜２２から構
成される。

【００１３】このような構成となっているため、マイク
ロストリップ線路のストリップ状の導電体膜の幅を自由
に変えることができるようになった。これにより、高速
ＩＣパッケージの配線および端子周辺において、所定の
特性インピーダンスを場所によらず一定にすることが可
能となり、従来パッケージで問題だった不要な反射を無
くすことができるようになった。

【００１４】以上の実施例においては、２層の誘電体シ
ートの層間に設けた導電体層をほぼ均一に形成したもの
とした説明したが、マイクロストリップ線路あるいはス
トリップ線路を構成する領域以外の導電体層を除去した
メッシュ構造であっても、本発明の効果を阻害するもの
でないことは言うまでもない。また、誘電体基板を２層
の誘電体シートから構成した場合について説明したが、
３種以上の異なる幅を有するストリップ状の導電体膜を
設けたい場合には、誘電体基板を３層以上で構成し、各
層間に設けた導電体層がそれぞれのストリップ状の導電
体膜の幅に対応するような位置に設定すればよい。すな
わち、３種以上のストリップ状の導電体膜幅に対応する
線路の特性インピーダンスをほぼ同一になるようにすれ
ばよく、本発明の範疇に入ることは言うまでもない。さ
らに、本発明実施例では、層間に設けた導電体層と接地
用導電体膜を電気的に連結するのに複数の導電性ヴィア
なる手段を用いて説明したが、誘電体基板の端面に導電
体膜を形成する手段を用いてもかまわない。

【００１５】

【発明の効果】以上説明したように、本発明によれば、
第１の誘電体基板と第２の誘電体基板の層間に設けられ
たストリップ状の導電体膜と、該ストリップ状の導電体
膜を挟むように該第１の誘電体基板と該第２の誘電体基
板のそれぞれの一面に設けられた接地用導電体膜により
ストリップ線路が構成された配線板において、該第１の
誘電体基板および該第２の誘電体基板が、少なくとも２
層の誘電体シートからなり、各誘電体シートの層間の一
部に導電体層が設けられ、該導電体層と該各接地用導電
体膜がほぼ同電位となるように電気的に連結されて構成
され、かつ第１の誘電体基板に設けられた導電体層と第
２の誘電体基板に設けられた導電体層と、第１の誘電体
基板と第２の誘電体基板の層間に設けられたストリップ
状の導電体膜とからなるストリップ線路の特性インピー
ダンスが、第１の誘電体基板に設けられた接地用導電体
膜と第２の誘電体基板に設けられた接地用導電体膜と前
記ストリップ状の導電体膜の延長上にあって該導電体膜
の幅と異なる幅のストリップ状の導電体膜からなるスト
リップ線路の特性インピーダンスとほぼ同一になるよう
に構成しているため、マイクロストリップ線路あるいは
ストリップ線路のストリップ状の導電体膜の幅を容易に
変えることができ、配線板設計の自由度を大幅に向上で
きる利点がある。また、高速ＩＣパッケージにおいて
は、上記とほぼ同様の構成を配線および端子部に設けて
いるため、配線設計の柔軟性が向上するだけでなく、端
子部での不要反射を除去できる利点がある。さらに、誘
電体シートの層数を変えることにより、端子部における
マイクロストリップ線路の特性インピーダンスを配線等
におけるマイクロストリップ線路とほぼ同じ特性インピ
ーダンスとしつつ、金属性のリードを具備した端子部で
のリード接続強度が十分高くとれる配線幅を実現できる
利点がある。このように、従来技術に比べ、配線板設計
の自由度の向上、高速ＩＣパッケージの大幅な電気的特
性の向上が図られるなど、高速動作の半導体素子をパッ
ケージに搭載して、１０Ｇｂ／ｓ以上の優れたモジュー
ルを実現する上で、本発明の効果は大なるものがある。

【図面の簡単な説明】

【図１】本発明の第１の実施例の斜視図である。

【図２】本発明の第１の実施例の断面図である。

【図３】本発明の第２の実施例を説明するための高速Ｉ
Ｃパッケージ端子周辺を拡大した平面図である。

【図４】本発明の第２の実施例を説明するための高速Ｉ
Ｃパッケージ端子周辺を拡大した断面図である。

【図５】マイクロストリップ線路からなる従来配線板を
説明する斜視図である。

【図６】ストリップ線路からなる従来配線板を説明する
斜視図である。

【図７】従来一般の高速ＩＣパッケージを説明する平面
図である。

【図８】図７に示した従来パッケージの端子周辺を拡大
した平面図である。

【図９】図７に示した従来パッケージの端子周辺を拡大
した断面図である。

【符号の説明】

９ 誘電体シート １０ 接地用導電体膜 １１ 導電体層 １２ 線路の境界を示す平面 １２ａ 導電性ヴィア １３ 誘電体シート １４ ストリップ状の導電体膜 １５ ストリップ状の導電体膜 １６ 誘電体シート １７ 導電体層 １８ 誘電体シート １９ 接地用導電体膜 ２０ 導電性ヴィア ２１ 誘電体シート ２２ 接地用導電体膜 ２３ 導電体層 ２４ 導電性ヴィア ２５ 誘電体シート ２６ ストリップ状の導電体膜 ２７ ストリップ状の導電体膜 ２８ ストリップ状の導電体膜 ２９ リード ３０ 接地用導電体膜 ３１ 誘電体基板 ３２ 誘電体基板 ６２ 誘電体基板 ６３ 誘電体基板 ６４ 誘電体基板 １０１ 誘電体基板 １０２ 接地用導電体膜 １０３ ストリップ状の導電体膜 １０４ 誘電体基板 １０５ 接地用導電体膜 １０６ 誘電体基板 １０７ 接地用導電体膜 １０８ ストリップ状の導電体膜 １１０ 誘電体基板 １１１ 誘電体基板 １１２ ストリップ状の導電体膜 １１３ ストリップ状の導電体膜 １１４ ストリップ状の導電体膜 １１４ａ リード １１６ 接地用導電体膜 １１７ 誘電体基板

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 第１の誘電体基板と第２の誘電体基板の
   層間に設けられたストリップ状の導電体膜と、該ストリ
   ップ状の導電体膜を挟むように該第１の誘電体基板と該
   第２の誘電体基板のそれぞれの一面に設けられた接地用
   導電体膜によりストリップ線路が構成された配線板にお
   いて、 該第１の誘電体基板および該第２の誘電体基板が、少な
   くとも２層の誘電体シートからなり、各誘電体シートの
   層間の一部に導電体層が設けられ、該導電体層と該各接
   地用導電体膜がほぼ同電位となるように電気的に連結さ
   れて構成され、 かつ第１の誘電体基板に設けられた導電体層と第２の誘
   電体基板に設けられた導電体層と、第１の誘電体基板と
   第２の誘電体基板の層間に設けられたストリップ状の導
   電体膜とからなるストリップ線路の特性インピーダンス
   が、第１の誘電体基板に設けられた接地用導電体膜と第
   ２の誘電体基板に設けられた接地用導電体膜と前記スト
   リップ状の導電体膜の延長上にあって該導電体膜の幅と
   異なる幅のストリップ状の導電体膜からなるストリップ
   線路の特性インピーダンスとほぼ同一になるようにした
   ことを特徴とする配線板。
2. 【請求項２】 導電性基板と、該導電性基板上に半導体
   素子を搭載するために開口部が設けられた第１の誘電体
   基板と、該第１の誘電体基板周囲上にあって前記開口部
   より大きな開口部と一部切り欠き部が設けられた第２の
   誘電体基板からなり、該第１の誘電体基板の該導電性基
   板側に設けられた接地用導電体膜と、該接地用導電体膜
   と対向する面に設けられたストリップ状の導電体膜によ
   りマイクロストリップ線路が構成され、かつ該接地用導
   電体膜と該第２の誘電体基板の上面に設けられた導電体
   膜と該第１の誘電体基板および該第２の誘電体基板の層
   間に設けられたストリップ状の導電体膜によりストリッ
   プ線路が構成され、該マイクロストリップ線路およびス
   トリップ線路の延長上にある導電体膜上に設けられた金
   属性のリードからなる高速ＩＣパッケージにおいて、 該第１の誘電体基板が少なくとも２層の誘電体シートか
   らなり、誘電体シートの層間の一部に導電体層が設けら
   れ、該導電体層と第１の誘電体基板に設けられた接地用
   導電体膜がほぼ同電位となるように電気的に連結された
   構成であって、 かつ該導電体層と誘電体シートとストリップ状の導電体
   膜からなるマイクロストリップ線路の特性インピーダン
   スが、第１の誘電体基板に設けられた接地用導電体膜と
   第２の誘電体基板の上面に設けられた接地用導電体膜
   と、前記ストリップ状の導電体膜の延長上にあって該導
   電体膜の幅と異なる幅のストリップ状の導電体膜からな
   るストリップ線路の特性インピーダンスおよび第１の誘
   電体基板に設けられた接地用導電体膜と層間の導電体層
   が設けられていない第１の誘電体基板と、前記ストリッ
   プ線路用ストリップ状の導電体膜の延長上にあって該導
   電体膜の幅と異なる幅のストリップ状の導電体膜からな
   るマイクロストリップ線路の特性インピーダンスとほぼ
   同一になるようにしたことを特徴とする高速ＩＣパッケ
   ージ。