[go: up one dir, main page]

JP2956583B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP2956583B2
JP2956583B2 JP8139050A JP13905096A JP2956583B2 JP 2956583 B2 JP2956583 B2 JP 2956583B2 JP 8139050 A JP8139050 A JP 8139050A JP 13905096 A JP13905096 A JP 13905096A JP 2956583 B2 JP2956583 B2 JP 2956583B2
Authority
JP
Japan
Prior art keywords
titanium
tungsten
type structure
semiconductor device
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8139050A
Other languages
English (en)
Other versions
JPH09320988A (ja
Inventor
邦宏 藤井
顕 井上
邦子 宮川
郁 三ケ木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8139050A priority Critical patent/JP2956583B2/ja
Priority to KR1019970022885A priority patent/KR100268966B1/ko
Priority to US08/862,960 priority patent/US5880505A/en
Publication of JPH09320988A publication Critical patent/JPH09320988A/ja
Priority to US09/213,437 priority patent/US6069045A/en
Priority to US09/213,438 priority patent/US6114765A/en
Application granted granted Critical
Publication of JP2956583B2 publication Critical patent/JP2956583B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チタンシリサイド
膜を電極又は配線として有する半導体装置及びその製造
方法に関し、特に、ゲート，ソース及びドレインを自己
整合的にシリサイド化することにより、低抵抗化を図る
ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）とその
製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置を形成するサリサイド
プロセスでは、チタンが用いられてきた。これは、高融
点金属シリサイドの中で、チタンシリサイドの電気抵抗
率が最も低いためである。
【０００３】図３は、従来のサリサイドプロセスを工程
順に示す縦断面図である。図３（ａ）に示されるように
Ｐ型シリコン基板３０１に、Ｎウェル３０２を既知の方
法により形成する。次いで、基板３０１の表面にフィー
ルド絶縁膜として酸化膜３０３を選択酸化法により形成
する。このフィールド酸化膜３０３に囲まれた活性領域
に、順次シリコン酸化膜などのゲート絶縁膜３０４と多
結晶シリコンを成長し、多結晶シリコンにリンを既知の
手法によりドープして多結晶シリコンの電気抵抗の低減
を図る。
【０００４】次いで、既知の方法であるフォトリソグラ
フィー法とドライエッチング法により、多結晶シリコン
をパターンニングしてゲート電極３０５を形成する。次
に、フォトリソグラフィー法とイオン注入法により、低
濃度のＮ型不純物拡散層３１３と低濃度のＰ型不純物拡
散層３１４を形成する。次いで、ゲート電極３０５の側
面にシリコン酸化膜あるいはシリコン窒化膜から構成さ
れるサイドウォール絶縁膜３０６を既知のＣＶＤ技術と
エッチング技術を用いて形成する。
【０００５】次に、図３（ｂ）に示されるようにフォト
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層３０７とＰ型不純物拡散層３０８を形成する。かく
してＬＤＤ構造としてＮ型ソース・ドレイン領域３０
７，Ｐ型ソース・ドレイン領域３０８が形成される。次
いで、ゲート電極である多結晶シリコンの表面と半導体
基板表面の自然酸化膜を除去し、チタン３０９をスパッ
タ堆積する。
【０００６】次に、図３（ｃ）に示されるように窒素雰
囲気中で７００℃以下の急速熱処理（以下、ＲＴＡとい
う）することにより、シリコンと接触するチタンのみを
シリサイド化し、Ｃ４９型構造のチタンシリサイド３１
０を形成する。またこの際、フィールド酸化膜３０３及
びサイドウォール３０６と接触するチタンと半導体基板
上のチタンの一部は窒化されて窒化チタン３１１とな
る。
【０００７】次に図３（ｄ）に示されるようにアンモニ
ア水及び過酸化水素水等の混合液などにより、選択的に
ウェットエッチングし、未反応チタンと窒化チタンのみ
を除去する。次いで、前述のＲＴＡよりも高温（８００
℃以上）のＲＴＡを行い、前記のＣ４９型構造のチタン
シリサイド３１０よりも電気抵抗率の低いＣ５４型構造
のチタンシリサイド３１２を形成する。
【０００８】次に、図３（ｅ）に示されるように層間絶
縁膜として不純物を含まないシリコン酸化膜３１５を堆
積し、続いてボロンあるいはリンなどの不純物を含んだ
シリコン酸化膜３１６を堆積し、この層間絶縁膜の焼き
しめを、８００℃程度の炉アニールにより行う。
【０００９】以上に示したサリサイドプロセスを用いる
ことにより、多結晶シリコン３０５，Ｎ型及びＰ型不純
物拡散層３０７，３０８の表面部分が自己整合的にシリ
サイド化されるために低抵抗化され、デバイスの高速化
が図れる。このサリサイドプロセスは、必要とする領域
に限って、選択的にシリサイド化できる利点がある。
【００１０】
【発明が解決しようとする課題】ところが、図３に示し
た従来の製造方法では、層間絶縁膜の焼きしめとして８
００℃程度の炉アニールを行う際、前記Ｃ５４構造を有
するチタンシリサイド膜が、島状に変形し、層抵抗値が
高くなると共に、そのばらつきも大きくなるという問題
点があった。
【００１１】そこで、この問題を解決するために、チタ
ンシリサイド膜中に、酸素やボロン（硼素）などをイオ
ン注入し、その後の熱処理により、酸化チタンや硼化チ
タンを形成することで、チタンシリサイド膜の耐熱性を
上げる方法が知られている（特開平３−８０５４２号公
報，１９９５年秋季応用物理学会予稿集Ｐ６７８）。
【００１２】しかしながら、これらの技術を用いても、
微細線幅上の薄膜化されたチタンシリサイドの耐熱性を
十分に確保することは難しい。
【００１３】以下、本原因について述べる。これらの技
術は、基本的には、前記、従来の技術と同様のプロセス
を用いているので、最終的に形成されるチタンシリサイ
ド膜は、Ｃ５４型構造のチタンシリサイド膜である。一
方、このＣ５４型構造のチタンシリサイド膜の結晶粒径
は、Ｃ４９型構造のチタンシリサイド膜の結晶粒径より
も、１０倍以上も大きい。
【００１４】図４は、非晶質シリコン上に、４０ｎｍの
チタンを堆積し、その後、６５０℃，３０秒の窒素雰囲
気中のＲＴＡを行った試料を、透過型電子顕微鏡によっ
て観察した、チタンシリサイドの結晶粒の構造であり、
丁度、チタンシリサイドがＣ４９型構造からＣ５４型構
造に相転移しているところを観察したものである。図中
の積層欠陥に起因した細かい縞模様のある小さい結晶粒
がＣ４９型構造のチタンシリサイドであり、大きい結晶
粒がＣ５４型構造のチタンシリサイドである。これよ
り、同じ熱処理の温度においても、Ｃ４９型構造とＣ５
４型構造のチタンシリサイドの結晶粒に大きな違いがあ
るのは明白である。ここで、チタンシリサイドの相転移
が６５０℃という比較的低い温度で起きているのは、非
晶質シリコンを用いているためである（マテリアル・リ
サーチ・ソサイエティ・シンポジウム・プロシーディン
グス，１９９０年，ＶＯＬ，１８１，Ｐ１６７〜Ｐ１７
２に開示されている）。
【００１５】また、ジャーナル・オブ・アプライド・フ
ィズィクス，１９９２年，Ｐ７２０〜Ｐ７２４より、チ
タンシリサイドの耐熱性は、粒径が小さいほど高くなる
ことが知られている。
【００１６】これらのことより、Ｃ５４型構造のチタン
シリサイド膜では、Ｃ４９構造のチタンシリサイドより
も比抵抗化は小さいが、結晶粒径については、非常に大
きくなってしまうために、本質的に耐熱性を十分に確保
することが難しい。
【００１７】本発明の目的は、耐熱性を十分に確保した
半導体装置とその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、電極または配線は、８
００℃以上の熱処理後においてもＣ４９型構造を維持さ
せる物質が含有したチタンシリサイド膜を用いたもので
ある。
【００１９】また前記Ｃ４９型構造を維持させる物質
は、タングステン，ジルコニウム，ハフニウム，モリブ
デン又はクロムのいずれかである。 また前記Ｃ４９型構
造を維持させる物質としてタングステンを用いた場合、
チタン及びタングステンの総量に対するタングステンの
濃度が、１原子%以上、１０原子％以下である。
【００２０】
【００２１】また本発明に係る半導体装置の製造方法
は、絶縁膜形成工程と、チタン堆積工程と、シリサイド
形成工程と、除去工程とを有する半導体装置の製造方法
であって、絶縁膜形成工程は、半導体基板上の所定の領
域に絶縁膜を選択的に形成する処理であり、チタン堆積
工程は、基板全面にＣ４９型構造を維持させる物質が含
有したチタン膜を堆積する処理であり、シリサイド形成
工程は、窒素雰囲気での急速熱処理により、前記選択的
に形成された絶縁膜間のシリコンの表面に選択的にＣ４
９型構造を維持させる物質が含有したチタンシリサイド
膜を形成する処理であり、除去工程は、ウェットエッチ
ングにより、Ｃ４９型構造を維持させる物質が含有した
窒化チタン膜を選択的に除去する処理である。
【００２２】また前記Ｃ４９型構造を維持させる物質が
含有したチタン膜を堆積するチタン堆積工程は、所望の
組成の前記Ｃ４９型構造を維持させる物質とチタンの合
金からなるターゲットを用いてスパッタ堆積を行うもの
である。
【００２３】また前記Ｃ４９型構造を維持させる物質
は、タングステン，ジルコニウム，ハフニウム，モリブ
デン又はクロムのいずれかを用いる。前記Ｃ４９型構造
を維持させる物質としてタングステンを用いた場合、チ
タン及びタングステンの総量に対するタングステンの濃
度が、１原子％以上、１０原子％以下である。
【００２４】
【作用】前述のとおりに、従来の方法で形成したチタン
シリサイドは、粒径が非常に大きなＣ５４型構造の結晶
となり、本質的に、微細線幅上で耐熱性を確保すること
は難しい。
【００２５】本発明では、タングステンが含有したチタ
ンとシリコンを反応させることで、８００℃以上の熱処
理後においても、Ｃ５４型構造のチタンシリサイドに相
転移せず、安定に存在する、タングステンを含むＣ４９
型構造のチタンシリサイド膜を形成し、耐熱性の高い微
細線幅の電極、または微細な配線として用いるというも
のである。
【００２６】図５は、それぞれ膜厚３５ｎｍのチタン
（図中●印）あるいは、タングステンを５原子％含有す
るチタン（図中○印）とシリコンを各温度で３０秒間Ｒ
ＴＡを行って、反応させ形成したシリサイド膜の層抵抗
をみたものである。
【００２７】チタンとシリコンの反応により形成された
チタンシリサイドの場合には、ＲＴＡの温度が、７５０
℃で急激に層抵抗が低下し、その後抵抗値に変化がみら
れないのが判る。これは前述の通り、７５０℃で、Ｃ４
９型構造からＣ５４型構造に相転移し、比抵抗が下がっ
たためである。
【００２８】一方、タングステンを５原子％含有したチ
タンとシリコンの反応により形成されたチタンシリサイ
ドの場合には、ＲＴＡの温度が７００℃で層抵抗が下が
るものの、その後７００℃から１０００℃まで、層抵抗
値に大きな変化がみられないのが判る。透過型電子顕微
鏡による観察や、Ｘ線回折測定より調べた結果、タング
ステンを５原子％含有したチタンとシリコンの反応によ
り形成されたシリサイドは、結晶粒内にタングステンを
含有した、Ｃ４９型構造のチタンシリサイドであり、Ｃ
５４型構造のチタンシリサイドは、１０００℃のＲＴＡ
後も全く観測されなかった。
【００２９】図６には、タングステンを含有するチタン
とシリコンの反応により形成したシリサイド層の比抵抗
のタングステンの原子濃度依存性を示す。シリサイドの
比抵抗は、タングステンの濃度に敏感であり、１０原子
％以上で急激に増大する。
【００３０】従って、低抵抗のシリサイド膜を形成する
ためには、チタンの中のタングステンの濃度を１０原子
％以下にする必要がある。また、タングステンは、チタ
ンとシリコンの反応を抑制する働きがあり、タングステ
ンの濃度が、６０原子％以上では均一な膜を形成するこ
とが困難になり、更に、８０源％以上では均一な組成の
チタンとタングステンのシリサイドを形成するのが困難
なことが知られており、均一膜の形成のためには、チタ
ン中のタングステンの濃度を２０原子％以下にする必要
がある（ジャーナル・オブ・アプライド・フィズィク
ス，１９８２年，Ｐ６８９８〜Ｐ６９０５）。
【００３１】一方、図６に示されるように、タングステ
ンの濃度が１原子％では、シリサイドの比抵抗が、２０
μΩ ・ｃｍ程度となっている。これは、シリサイドの
結晶構造が、Ｃ４９型から、比抵抗の低いＣ５４型に相
転移したためである。それに対し、タングステンの濃度
が２原子％では、シリサイドの比抵抗が、４０μΩ・ｃ
ｍ程度となっており、シリサイドの結晶構造が、比抵抗
の高いＣ４９型であることがわかる。従って、Ｃ４９型
の結晶構造を、安定に形成するためには、チタン中のタ
ングステン濃度を、１原子％以上にする必要があること
が判る。以上の結果と、チタンシリサイド形成プロセス
のマージンも見込んだ上で、チタン中のタングステンの
濃度は１原子％以上、１０原子％以下が望ましいことが
判った。
【００３２】また、チタン膜中に、均一に、タングステ
ンを分布させるためには、タングステンを含有したチタ
ン合金のターゲットを用いて、スパッタ堆積するのがよ
い。また、本堆積方法を用いれば、ＲＴＡ後のチタンシ
リサイド膜中にも、均一にタングステンを分布させるこ
とが可能である。
【００３３】図７は、本発明の効果を示す図である。図
７（ａ）は、本発明に従い、チタンとタングステンの総
量に対し、５原子％のタングステンを含有するＣ４９構
造のチタンシリサイド膜を、線幅が０．２μｍのＮ型ゲ
ート電極上に形成したときの層抵抗と、その後、各温度
で炉アニールを１時間行った後の層抵抗が示されている
（図中○印）。
【００３４】図には、参考のため、従来の技術により、
Ｃ５４型構造のチタンシリサイドを、線幅が０．２μｍ
のＮ型ゲート電極上に形成したときの層抵抗と、その
後、各温度で炉アニールを１時間行った後の層抵抗も示
されている（図中●印）。
【００３５】これより、炉アニールを加えていない場合
の各シリサイド膜の層抵抗は、その比抵抗に起因して、
従来の技術で形成した方が低くなっている。
【００３６】しかしながら、７５０℃以上に熱処理を加
えた場合、従来の技術で形成したものの層抵抗は、急激
に上昇するのに対し、本発明により形成したものについ
ては、層抵抗に大きな変化はみられない。これは、前述
の通り、従来の技術で形成したシリサイド膜が、耐熱性
に乏しく、島状に変形したことによるものである。
【００３７】一方、本発明により形成したシリサイド膜
は、０．２μｍという微細な線幅であっても、８００℃
の熱処理に対し、十分な耐熱性を有していることが判
る。
【００３８】図７（ｂ）には、それぞれ、０．５μｍ幅
のＮ型拡散層上に、本発明（図中○印）と従来の技術
（図中●印）とにより形成したチタンシリサイドの層抵
抗と、熱処理によるその変化をみたものである。Ｎ型ゲ
ート電極上と同様に、従来の技術により形成したチタン
シリサイド膜の耐熱性はほとんどないのに対して、本発
明により形成したチタンシリサイド膜では、８００℃の
熱処理でも、十分耐熱性が確保されていることが判る。
【００３９】以上の結果より、本発明により形成した、
タングステンを含有したＣ４９構造のチタンシリサイド
膜が、十分な耐熱性を有しているのは明白である。
【００４０】また、本発明のプロセスでは、本質的に、
Ｃ５４型構造のチタンシリサイドは形成されないので、
従来の技術で必要であった、Ｃ４９型構造のチタンシリ
サイドをＣ５４型構造のチタンシリサイドに相転移させ
るための、第２のＲＴＡが必要なくなり、工程数が削減
され、プロセスコストの低減が図れるという利点もあ
る。
【００４１】
【発明の実施の形態】次に本発明の実施形態について図
面を用いて詳細に説明する。
【００４２】（実施形態１）図１は、本発明の実施形態
１を製造工程順に示した断面図である。
【００４３】図１（ａ）に示されるように、Ｐ型シリコ
ン基板１０１にＰチャンネル絶縁ゲートトランジスタが
形成される領域に、Ｎウェル１０２をイオン注入法によ
り形成する。次いで、シリコン半導体基板１０１の表面
に、フィールド絶縁膜として厚さ３００ｎｍのフィール
ド酸化膜１０３を選択酸化法により形成する。このフィ
ールド酸化膜１０３に囲まれた活性領域に、厚さ６ｎｍ
のゲート絶縁膜としてゲート酸化膜１０４を形成し、こ
の後ゲート電極材料として厚さ１５０ｎｍの多結晶シリ
コンを成長する。次いで、既知の方法であるフォトリソ
グラフィー法とドライエッチ法により、多結晶シリコン
をパターンニングしてゲート電極１０５を形成する。次
に、フォトリソグラフィー法とイオン注入法により、低
濃度のＮ型不純物拡散層１１４と低濃度のＰ型不純物拡
散層１１５を形成する。更に、全面に厚さ７０ｎｍのシ
リコン酸化膜を成長し、エッチバック法により、ゲート
電極１０５の側面にサイドウォール１０６を形成する。
【００４４】次に、図１（ｂ）に示されるようにフォト
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層１０７，Ｐ型不純物拡散層１０８，Ｎ型多結晶シリ
コンゲート１０９、及びＰ型多結晶シリコンゲート１１
０を形成する。イオン注入後は、窒素雰囲気中、９００
℃，２０分の熱処理により、シリコン結晶の回復と不純
物の活性化を行う。かくしてＬＤＤ構造としてＮ型ソー
ス・ドレイン領域１０７とＰ型ソース・ドレイン領域１
０８が形成される。
【００４５】次いで、ゲート電極である多結晶シリコン
の表面と半導体基板表面の自然酸化膜を希弗酸により除
去し、厚さ３０ｎｍのタングステンを５原子％含有した
チタン１１１を半導体基板上にスパッタ堆積する。
【００４６】次に、図１（ｃ）に示されるように窒素雰
囲気中で６９０℃，３０秒の急速熱処理（ＲＴＡ）する
ことにより、シリコンと接触するチタンのみをシリサイ
ド化し、タングステンを含有したＣ４９型構造のチタン
シリサイド１１２を形成する。またこの際、フィールド
酸化膜及びサイドウォールと接触するタングステンを含
有したチタンと半導体基板上のタングステンを含有した
チタンの一部は窒化されて、タングステンを含有した窒
化チタン１１３となる。
【００４７】次に図１（ｄ）に示されるようにアンモニ
ア水及び過酸化水素水の混合液により、選択的にウェッ
トエッチングし、タングステンを含有した窒化チタンの
みを除去する。
【００４８】次に、図１（ｅ）に示されるように層間絶
縁膜として不純物を含まないシリコン酸化膜１１６を堆
積し、続いてボロンあるいはリンなどの不純物を含んだ
シリコン酸化膜１１７を堆積し、この層間絶縁膜の焼き
しめを、８００℃程度の炉アニールにより行う。
【００４９】ここで、チタン中のタングステンの濃度
を、５原子％としているが、前述のように、本発明は、
この濃度に限定されるものではなく、１原子％以上、１
０原子％以下ならばよい。
【００５０】また、タングステンは、チタンシリサイド
が、８００℃以上の熱処理後も、Ｃ４９型構造を維持さ
せるための不純物の１つにすぎないので、タングステン
以外の材料、例えば、ジルコニウム，ハフニウム，モリ
ブデン，クロム等も使用することができることは言うま
でもない。但し、プロセスの工数を増やさないために
は、タングステンのように、窒化チタンと一緒にエッチ
ングできる材料層を選択する方が望ましい。さらに、Ｍ
ＯＳトランジスタ以外の他のデバイスのシリサイド化に
も適用できる。
【００５１】更に、前述のように、タングステンは、チ
タンとシリコンの反応を抑制するというデメレットがあ
るので、これを補うため、タングステンを５原子％含有
したチタン１１１を堆積する前に、ヒ素イオンを３．０
×１０14ｃｍ-2の注入量及び３０ｋｅＶの加速電圧でイ
オン注入法を行い、各ソース・ドレイン領域１０７，１
０８及び各ゲート１０９，１１０の表面に、深さ３０ｎ
ｍの非晶質シリコン層を形成し、その後、４５０℃の基
板温度で、タングステンを５原子％含有したチタン１１
１を堆積すれば、シリサイド化反応が促進でき、より低
抵抗のチタンシリサイドが形成できる。
【００５２】（実施形態２）図２は、本発明の実施形態
２を製造工程順に示した断面図である。
【００５３】図２（ａ）に示されるようにＰ型シリコン
基板２０１にＰチャンネル絶縁ゲートトランジスタが形
成される領域に、Ｎウェル２０２をイオン注入法により
形成する。次いで、シリコン半導体基板２０１の表面部
分に、フィールド絶縁膜として厚さ３００ｎｍのフィー
ルド酸化膜２０３を選択酸化法により形成する。このフ
ィールド酸化膜２０３に囲まれた活性領域に、順次厚さ
６ｎｍのゲート酸化膜２０４を形成し、この後、ゲート
電極材料として厚さ１５０ｎｍの多結晶シリコン層２０
５を成長する。
【００５４】次いで、既知の方法であるフォトリソグラ
フィー法とドライエッチ法により、多結晶シリコン層２
０５をパターンニングしてゲート電極２０５を形成す
る。次に、フォトリソグラフィー法とイオン注入法によ
り、低濃度のＮ型不純物拡散層２１５と低濃度のＰ型不
純物拡散層２１６を形成する。更に、基板全面に厚さ７
０ｎｍのシリコン酸化膜を成長し、エッチバック法によ
り、ゲート電極２０５の側面にサイドウォール２０６を
形成する。
【００５５】次に、図２（ｂ）に示されるようにフォト
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層２０７，Ｐ型不純物拡散層２０８，Ｎ型多結晶シリ
コンゲート２０９、及びＰ型多結晶シリコンゲート２１
０を形成する。
【００５６】次いで、ゲート電極である多結晶シリコン
の表面と半導体基板表面の自然酸化膜を希弗酸により除
去し、厚さ３０ｎｍのチタン２１１を半導体基板上にス
パッタ堆積する。
【００５６】次いで、ゲート電極である多結晶シリコン
の表面と半導体基板表面の自然酸化膜を希弗酸により除
去し、厚さ３０ｎｍのチタン２１１を半導体基板上にス
パッタ堆積する。
【００５７】その後、図２（ｃ）に示されるように、本
発明に従い、Ｗイオンを３．０×１０14ｃｍ-2以上、
３．０×１０15ｃｍ-2以下の注入量及び１０ｋｅＶの加
速電圧でイオン注入法を行い、１原子％以上、１０原子
％以下のタングステンが含有したチタン２１２を形成す
る。
【００５８】次に、図２（ｄ）に示されるように窒素雰
囲気中で６９０℃，３０秒の急速熱処理（ＲＴＡ）する
ことにより、シリコンと接触するチタンのみをシリサイ
ド化し、タングステンを含有したＣ４９型構造のチタン
シリサイド２１３を形成する。またこの際、フィールド
酸化膜及びサイドウォールと接触するタングステンを含
有したチタンと半導体基板上のタングステンを含有した
チタンの一部は窒化されて、タングステンを含有した窒
化チタン２１４となる。
【００５９】次に図２（ｅ）に示されるようにアンモニ
ア水及び過酸化水素水の混合液により、選択的にウェッ
トエッチングし、窒化チタンのみを除去する。
【００６０】次に、図２（ｆ）に示されるように層間絶
縁膜として不純物を含まないシリコン酸化膜２１７を堆
積し、続いてボロンあるいはリンなどの不純物を含んだ
シリコン酸化膜２１８を堆積し、この層間絶縁膜の焼き
しめを、８００℃程度の炉アニールにより行う。
【００６１】本実施形態によれば、タングステンをイオ
ン注入法により、チタン中に導入するので、膜中に均一
に存在しないというデメリットはあるものの、数原子％
程度の、テングステンの濃度を正確に調節することが可
能となる。
【００６２】ここで、イオン注入により導入されたタン
グステンは、チタンシリサイドが、８００℃以上の熱処
理後も、Ｃ４９型構造を維持させるための不純物の１つ
にすぎないので、タングステン以外の材料、例えば、ジ
ルコニウム，ハフニウム，モリブデン，クロム等も使用
することができることは言うまでもない。但し、プロセ
スの工数を増やさないためには、タングステンのよう
に、窒化チタンと一緒にエッチングできる材料層を選択
する方が望ましい。さらに、ＭＯＳトランジスタ以外の
他のデバイスのシリサイド化にも適用できる。
【００６３】
【発明の効果】以上のように本発明によれば、層間絶縁
膜を焼きしめる際に、チタンシリサイド膜が島状に変形
し、高抵抗化するという問題を解決することができ、耐
熱性の高い、高信頼性のチタンシリサイド膜を用いた微
細電極あるいは微細配線が実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態１を工程順に示した断面図で
ある。
【図２】本発明の実施形態２を工程順に示した断面図で
ある。
【図３】従来例を工程順に示した断面図である。
【図４】透過型電子顕微鏡により観察した、相転移過程
のチタンシリサイドの結晶粒構造を示す写真である。
【図５】本発明に従い、タングステンを５原子％含有し
たチタンとシリコンの反応により形成したシリサイド層
の層抵抗のＲＴＡ温度依存性を示す図である。
【図６】本発明に従い、所望の濃度のタングステンを含
有したチタンとシリコンの反応により形成したチタンシ
リサイドの比抵抗を示す図である。
【図７】本発明に従い、タングステンを５原子％含有し
たチタンとシリコンの反応により、（ａ）０．２μｍ幅
のＮ型ゲート電極上及び、（ｂ）０．５μｍ幅のＮ型拡
散層上に形成した、チタンシリサイドの層抵抗と熱処理
によるその変化を示す図である。
【符号の説明】
１０１ Ｐ型シリコン基板 １０２ Ｎウェル １０３ フィールド酸化膜 １０４ ゲート酸化膜 １０５ ゲート電極 １０６ サイドウォール １０７ Ｎ型不純物拡散層 １０８ Ｐ型不純物拡散層 １０９ Ｎ型多結晶シリコンゲート １１０ Ｐ型多結晶シリコンゲート １１１ タングステンを５原子％含有したチタン １１２ タングステンを含有したＣ４９型構造のチタン
シリサイド １１３ タングステンを含有した窒化チタン １１４ 低濃度のＮ型不純物拡散層 １１５ 低濃度のＰ型不純物拡散層 １１６ 不純物を含まないシリコン酸化膜 １１７ 不純物を含んだシリコン酸化膜 ２０１ Ｐ型シリコン基板 ２０２ Ｎウェル ２０３ フィールド酸化膜 ２０４ ゲート酸化膜 ２０５ ゲート電極 ２０６ サイドウォール ２０７ Ｎ型不純物拡散層 ２０８ Ｐ型不純物拡散層 ２０９ Ｎ型多結晶シリコンゲート ２１０ Ｐ型多結晶シリコンゲート ２１１ チタン ２１２ １原子％以下のタングステンが含有したチタン ２１３ タングステンを含有したＣ４９型構造のチタン
シリサイド ２１４ タングステンを含有した窒化チタン ２１５ 低濃度のＮ型不純物拡散層 ２１６ 低濃度のＰ型不純物拡散層 ２１７ 不純物を含まないシリコン酸化膜 ２１８ 不純物を含んだシリコン酸化膜 ３０１ Ｐ型シリコン基板 ３０２ Ｎウェル ３０３ フィールド酸化膜 ３０４ ゲート酸化膜 ３０５ ゲート電極 ３０６ サイドウォール ３０７ Ｎ型不純物拡散層 ３０８ Ｐ型不純物拡散層 ３０９ チタン ３１０ Ｃ４９型構造のチタンシリサイド ３１１ 窒化チタン ３１２ Ｃ５４型構造のチタンシリサイド ３１３ 低濃度のＮ型不純物拡散層 ３１４ 低濃度のＰ型不純物拡散層 ３１５ 不純物を含まないシリコン酸化膜 ３１６ 不純物を含んだシリコン酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三ケ木 郁 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平６−349771（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/336 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/78

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 電極または配線を有する半導体装置であ
    って、 電極または配線は、８００℃以上の熱処理後においても
    Ｃ４９型構造を維持させる物質が含有したチタンシリサ
    イド膜を用いたものであることを特徴とする半導体装
    置。
  2. 【請求項２】 前記Ｃ４９型構造を維持させる物質は、
    タングステン，ジルコニウム，ハフニウム，モリブデン
    又はクロムのいずれかであることを特徴とする請求項１
    に記載の半導体装置。
  3. 【請求項３】 前記Ｃ４９型構造を維持させる物質はタ
    ングステンであり、チタン及びタングステンの総量に対
    するタングステンの濃度が、１原子%以上、１０原子％
    以下であることを特徴とする請求項１に記載の半導体装
    置。
  4. 【請求項４】 絶縁膜形成工程と、チタン堆積工程と、
    シリサイド形成工程と、除去工程とを有する半導体装置
    の製造方法であって、 絶縁膜形成工程は、半導体基板上の所定の領域に絶縁膜
    を選択的に形成する処理であり、 チタン堆積工程は、基板全面にＣ４９型構造を維持させ
    る物質が含有したチタン膜を堆積する処理であり、 シリサイド形成工程は、窒素雰囲気での急速熱処理によ
    り、前記選択的に形成された絶縁膜間のシリコンの表面
    に選択的にＣ４９型構造を維持させる物質が含有したチ
    タンシリサイド膜を形成する処理であり、 除去工程は、ウェットエッチングにより、Ｃ４９型構造
    を維持させる物質が含有した窒化チタン膜を選択的に除
    去する処理であることを特徴とする半導体装置の製造方
    法。
  5. 【請求項５】 前記Ｃ４９型構造を維持させる物質が含
    有したチタン膜を堆積するチタン堆積工程は、所望の組
    成の前記Ｃ４９型構造を維持させる物質とチタンの合金
    からなるターゲットを用いてスパッタ堆積を行うもので
    あることを特徴とする請求項４に記載の半導体装置の製
    造方法。
  6. 【請求項６】 前記Ｃ４９型構造を維持させる物質は、
    タングステン，ジルコニウム，ハフニウム，モリブデン
    又はクロムのいずれかであることを特徴とす る請求項４
    又は５に記載の半導体装置の製造方法。
  7. 【請求項７】 前記Ｃ４９型構造を維持させる物質は、
    タングステンであり、チタン及びタングステンの総量に
    対するタングステンの濃度が、１原子％以上、１０原子
    ％以下であることを特徴とする請求項４又は５に記載の
    半導体装置の製造方法。
JP8139050A 1996-05-31 1996-05-31 半導体装置とその製造方法 Expired - Fee Related JP2956583B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8139050A JP2956583B2 (ja) 1996-05-31 1996-05-31 半導体装置とその製造方法
KR1019970022885A KR100268966B1 (ko) 1996-05-31 1997-05-31 반도체 장치와 그 제조방법
US08/862,960 US5880505A (en) 1996-05-31 1997-06-02 C49-structured tungsten-containing titanium salicide structure
US09/213,437 US6069045A (en) 1996-05-31 1998-12-17 Method of forming C49-structure tungsten-containing titanium salicide structure
US09/213,438 US6114765A (en) 1996-05-31 1998-12-17 C49-structured tungsten-containing titanium salicide structure and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8139050A JP2956583B2 (ja) 1996-05-31 1996-05-31 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH09320988A JPH09320988A (ja) 1997-12-12
JP2956583B2 true JP2956583B2 (ja) 1999-10-04

Family

ID=15236312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8139050A Expired - Fee Related JP2956583B2 (ja) 1996-05-31 1996-05-31 半導体装置とその製造方法

Country Status (3)

Country Link
US (3) US5880505A (ja)
JP (1) JP2956583B2 (ja)
KR (1) KR100268966B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828131A (en) * 1993-10-29 1998-10-27 International Business Machines Corporation Low temperature formation of low resistivity titanium silicide
JP3119190B2 (ja) * 1997-01-24 2000-12-18 日本電気株式会社 半導体装置の製造方法
US5856237A (en) * 1997-10-20 1999-01-05 Industrial Technology Research Institute Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer
US6019839A (en) * 1998-04-17 2000-02-01 Applied Materials, Inc. Method and apparatus for forming an epitaxial titanium silicide film by low pressure chemical vapor deposition
US6096643A (en) * 1998-10-01 2000-08-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having polysilicon line with extended silicide layer
KR100318459B1 (ko) * 1998-12-22 2002-02-19 박종섭 티타늄폴리사이드게이트전극형성방법
US6666577B2 (en) * 2000-11-02 2003-12-23 Matsushita Electric Industrial Co., Ltd. Method for predicting temperature, test wafer for use in temperature prediction, and method for evaluating lamp heating system
US6909145B2 (en) * 2002-09-23 2005-06-21 International Business Machines Corporation Metal spacer gate for CMOS FET
TW200910526A (en) * 2007-07-03 2009-03-01 Renesas Tech Corp Method of manufacturing semiconductor device
KR100898438B1 (ko) * 2007-10-25 2009-05-21 주식회사 동부하이텍 반도체 소자 및 이의 제조 방법
US8088665B2 (en) * 2008-08-11 2012-01-03 Intel Corporation Method of forming self-aligned low resistance contact layer
US8299463B2 (en) * 2009-04-08 2012-10-30 Hermes Microvision, Inc. Test structure for charged particle beam inspection and method for defect determination using the same
JP7402715B2 (ja) * 2020-03-06 2023-12-21 東京エレクトロン株式会社 ウエハを処理する方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023201A (en) * 1990-08-30 1991-06-11 Cornell Research Foundation, Inc. Selective deposition of tungsten on TiSi2
JPH06349771A (ja) * 1993-06-14 1994-12-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US5510295A (en) * 1993-10-29 1996-04-23 International Business Machines Corporation Method for lowering the phase transformation temperature of a metal silicide
JP2891092B2 (ja) * 1994-03-07 1999-05-17 日本電気株式会社 半導体装置の製造方法
US5457069A (en) * 1994-08-31 1995-10-10 National Science Council Process for fabricating device having titanium-tungsten barrier layer and silicide layer contacted shallow junction simultaneously formed
EP0724287A3 (en) * 1995-01-30 1999-04-07 Nec Corporation Method for fabricating semiconductor device having titanium silicide film
JP2630292B2 (ja) * 1995-02-27 1997-07-16 日本電気株式会社 半導体装置の製造方法
JP2874626B2 (ja) * 1996-01-23 1999-03-24 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100268966B1 (ko) 2000-10-16
US6069045A (en) 2000-05-30
JPH09320988A (ja) 1997-12-12
US6114765A (en) 2000-09-05
US5880505A (en) 1999-03-09

Similar Documents

Publication Publication Date Title
JP2978736B2 (ja) 半導体装置の製造方法
JP2891092B2 (ja) 半導体装置の製造方法
KR100440840B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US5545574A (en) Process for forming a semiconductor device having a metal-semiconductor compound
US5739064A (en) Second implanted matrix for agglomeration control and thermal stability
KR100196598B1 (ko) 반도체 장치 제조 방법
JP2956583B2 (ja) 半導体装置とその製造方法
JP2720827B2 (ja) 半導体装置の製造方法
JP2630292B2 (ja) 半導体装置の製造方法
JP2820122B2 (ja) 半導体装置の製造方法
JPH0878683A (ja) 半導体装置およびその製造方法
US6245622B1 (en) Method for fabricating semiconductor integrated circuit device including step of forming self-aligned metal silicide film
JPH09320990A (ja) 半導体装置の製造方法
JP3216807B2 (ja) 半導体装置の製造方法
JP2930042B2 (ja) 半導体装置の製造方法
JP3003796B2 (ja) Ｍｏｓ型半導体装置の製造方法
JP3496723B2 (ja) 半導体装置の製造方法
JP3190858B2 (ja) 半導体装置およびその製造方法
JP3129867B2 (ja) 半導体装置の製造方法
JPH07201777A (ja) 半導体装置の製造方法
JPH0831598B2 (ja) 半導体装置の製造方法
JP2738402B2 (ja) 半導体装置の製造方法
JP3287621B2 (ja) 半導体装置の製造方法
JP3639745B2 (ja) 半導体装置の製造方法
JPH10294459A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees