[go: up one dir, main page]

JP2882143B2 - 半導体装置の内部配線構造 - Google Patents

半導体装置の内部配線構造

Info

Publication number
JP2882143B2
JP2882143B2 JP3324876A JP32487691A JP2882143B2 JP 2882143 B2 JP2882143 B2 JP 2882143B2 JP 3324876 A JP3324876 A JP 3324876A JP 32487691 A JP32487691 A JP 32487691A JP 2882143 B2 JP2882143 B2 JP 2882143B2
Authority
JP
Japan
Prior art keywords
lead
block
terminal
internal wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3324876A
Other languages
English (en)
Other versions
JPH05160339A (ja
Inventor
清志 飯田
久士 藤高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP3324876A priority Critical patent/JP2882143B2/ja
Priority to DE69211821T priority patent/DE69211821T2/de
Priority to EP92310855A priority patent/EP0546731B1/en
Priority to US07/985,589 priority patent/US5410450A/en
Publication of JPH05160339A publication Critical patent/JPH05160339A/ja
Application granted granted Critical
Publication of JP2882143B2 publication Critical patent/JP2882143B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、パワートランジスタモ
ジュールなどを実施対象とした半導体装置の内部配線構
造に関する。
【０００２】
【従来の技術】まず、図４の等価回路で表したパワート
ランジスタモジュールの従来の組立構造を図５に示す。
図において、１は放熱板を兼ねた金属基板、２は金属基
板１に被着した絶縁基板、３は絶縁基板上に形成した導
体パターン、４はトランジスタチップ（ダーリントント
ランジスタ）、５はダイオードチップであり、導体パタ
ーン３と各半導体チップの電極部との間がボンディング
ワイヤ６で相互接続されている。なお、図示例では回路
基板上に各半導体チップを２組ずつ搭載し、２組を並列
接続して電流容量の増大化を図っている。また、７は樹
脂製のケース蓋８（ケース本体は図示せず）に一連の主
外部導出端子９，補助外部導出端子１０を嵌挿してなる
端子ブロックであり、前記の回路基板組立体の上に端子
ブロック７を重ね合わせ、この状態でリフロー半田付け
法などにより基板側の導体パターン３の端子接続部と各
外部導出端子９ ，１０との間が半田接合される。そし
て、ケース本体と組合わせた上でその内部にゲル状充填
材などを注入して樹脂封止し、半導体装置を組立て構成
している。
【０００３】ここで、前記端子ブロック７の外部導出端
子９，１０は、各端子ごとに個々にプレス，曲げ加工し
て作られたものであり、その脚部の先端面が同一面に並
ぶように揃えてケース蓋７に圧入するなどして装着され
ている。また、外部導出端子９と１０との相互間で内部
接続する必要箇所には絶縁被覆線などのリード線１１を
配線するようにしている。
【０００４】
【発明が解決しようとする課題】ところで、前記した半
導体装置の内部配線構造では次記のような難点がある。
すなわち、 （１）端子ブロック７に組み込んだ外部導出端子９，１
０を１個ずつ形状の異なる個別部品として製作するため
に材料歩留りが悪い。また、回路基板側の導体パターン
３に端子ブロック７を重ねた状態で両者間の半田付けを
確実に行うには、外部導出端子９，１０を個々にケース
上蓋８に圧入した状態で各端子の脚部先端（端子接続
部）が同一面上に並ぶように精度よく揃える必要があ
り、その平坦度を確保する工程管理が極めて厄介であ
る。
【０００５】（２）端子ブロック７においては、その内
部配線の一部に可撓なリード線１１を用いているために
配線作業（手作業）が面倒で、かつ配線工数も増すほ
か、該リード線１１の弛みなどで内部配線経路が一定し
ないために主回路電流による誘導の影響を受け易く、こ
れが原因で回路の不要な発振，誤動作を引き起こすこと
がある。
【０００６】本発明は上記の点にかんがみなされたもの
であり、その目的は先記したパワートランジスタモジュ
ールなどを対象に、発振，誤動作の要因となる内部リー
ド線を排除し、併せて材料歩留りの向上，組立工程の簡
易化が図れるようにした半導体装置の内部配線構造を提
供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の内部配線構造においては、端子ブロックと
回路基板との間に一連の内部配線をリードフレームで構
成した配線ブロックを介装し、該配線ブロックを介して
回路基板側の端子接続部と端子ブロックの外部導出端子
との間を相互接続して組立て構成するものとする。
【０００８】また、前記構成の実施態様として、配線ブ
ロックは主回路用リードフレームと、補助回路用リード
フレームと、各リードフレームを一体に保持してモール
ド成形した樹脂製の保持枠とで構成することができ、か
つこの場合にはリードフレームを保持枠と一体にモール
ドした後に、リードフレームにリードカット，およびリ
ード曲げ加工を施すのが好ましい。
【０００９】
【作用】上記の構成において、配線ブロックのリードフ
レームを、まず端子ブロック側の外部導出端子との間で
必要箇所を半田付して一体に結合する。次に端子ブロッ
クと配線ブロックとの一体組立体を回路基板上に載置
し、配線ブロックのリードフレームと基板側の導体パタ
ーンとの間を半田付けして内部配線する。
【００１０】ここで、端子ブロックの外部導出端子と回
路基板側の導体パターンとの間を相互接続する一連の内
部配線経路は全てリードフレーム上に形成されているの
で、リード線などを追加装備する必要はない。また、端
子ブロックに組み込んだ主回路の外部導出端子，および
補助回路の外部導出端子はそれ自身で内部配線経路に沿
って引き回す必要がなく、かつヒートサイクルなどに伴
う熱応力は弾性材のリードフレームに吸収させることが
できるので、外部導出端子として単純な形状の端子を共
通部品として採用することができる。さらに、主回路用
リードフレームと補助回路用リードフレームを樹脂製の
保持枠に一体モールドした状態で必要なリードカット，
リード曲げ加工を施すことで、製作，組立て工程が簡易
となり、かつ回路基板に対する端子接続部の平坦度の精
度管理も容易となる。
【００１１】
【実施例】以下本発明の実施例を図面に基づいて説明す
る。なお、図中で図５に対応する同一部品には同じ符号
が付してある。まず、図１は半導体装置の分解斜視図で
あり、図３に示した回路基板と半導体チップとの組立体
（図５と同様な構成）に対して、端子ブロック７の下面
側には配線ブロック１２が新たに介装装備されており、
該配線部１２を介して回路基板側の導体パターン３と端
子ブロック７の外部導出端子９，１０との間を内部配線
し、さらにこの組立体に外囲器としてのケース１３を組
合わせて半導体装置を構成している。
【００１２】ここで、端子ブロック７は主回路の外部導
出端子９，補助回路の外部導出端子１０ごとに図示のよ
うに同一形状に作られた端子部品が圧入して装着されて
いる。一方、配線ブロック１２は図２で詳細構造を示す
ように、主回路，補助回路に分けて一連の配線経路を一
枚のリードフレーム上にプレス形成した主回路用のリー
ドフレーム１４と補助回路用のリードフレーム１５と、
リードフレーム１４と１５を上下に並べて一体にモール
ド成形した樹脂製の保持枠１６とからなる。なお、図２
のリードフレーム１４，１５において、前記した外部導
出端子９，１０との接続箇所１７には角穴を穿孔して外
部導出端子９，１０を先端を差し込むようにし、回路基
板側の導体パターン３に指定した端子接続部３ａ（図３
に×印を付して表す）との接続部１８（図２に×印を付
して表す）はリードフレームを曲げ加工して起立形成す
るようにしている。また、リードフレームに対する不要
箇所のリードカット，並びに前記のリード曲げ加工は、
リードフレーム１４，１５に保持枠１６をモールド形成
して一体に保持した状態で行うものとする。なおリード
フレーム１４，１５の数箇所に穿孔した丸穴１９は配線
ブロック１２の組立ての際に用いる位置決め治具の挿入
穴である。
【００１３】上記半導体装置の組立手順は次のように行
う。まず、端子ブロック７の裏面側に配線ブロック１２
を重ね合わせ、リードフレーム１４，１５における接続
箇所１７の角穴に外部導出端子９，１０の先端を差し込
んだ状態で両者間を半田付けする。次に、別な工程で回
路基板に半導体チップを実装し、さらにケース１３と組
合わせた組立体に対し、その上に前記端子ブロック７と
配線ブロック１２とを結合した組立体を定位置に載置し
て配線ブロック１２を回路基板の導体パターン３に重ね
合わせ、この状態で導体パターン３の端子接続部３ａと
リードフレーム１４，１５に起立形成した接続部１８と
の間をリフロー半田付け法などで接合する。これにより
配線ブロック１２のリードフレーム１４，１５を介して
回路組立体と端子ブロックとの間の一連の内部配線が形
成されることになる。
【００１４】
【発明の効果】本発明による半導体装置の内部配線構造
は、以上説明したように構成されているので、次記の効
果を奏する。 （１）端子ブロックに装着した外部導出端子と回路基板
側の導体パターンとの間の相互接続する一連の内部配線
は全て配線ブロックのリードフレーム上に形成されてい
るので、ほかにリード線などを追加装備する必要がな
い。また、端子ブロックに組み込んだ主回路の外部導出
端子，および補助回路の外部導出端子はそれ自身で内部
配線経路に沿って引き回す必要がなく、かつヒートサイ
クルなどに伴う熱応力は弾性材のリードフレームに吸収
させることができるので外部導出端子として単純な形状
の端子を共通部品として採用することができる。したが
って、従来のように端子ブロックに嵌挿した形状の異な
る各外部導出端子を個別部品として回路基板に直接半田
付けし、さらに外部導出端子の一部にリード線を接続し
た内部配線構造と比べて、外部導出端子に同一形状の部
品が使用できて材料歩留りも大幅に向上するほか、端子
接続部に対する平坦度の管理が容易で、かつリード線を
排除した分だけ内部配線の組立工数も削減できる。
【００１５】（２）さらに、内部配線にリード線を採用
しないので内部配線経路にバラツキの生じることがなく
常に設計通りに一定する。したがって配線経路が一定し
ないリード線が原因で主回路電流などの影響により回路
が不要に発振したり誤動作するのを確実に回避して半導
体装置の動作特性を向上できる。
【００１６】（３）加えて、主回路用リードフレームと
補助回路用リードフレームを樹脂製の保持枠に一体モー
ルドした状態で必要なリードカット，リード曲げ加工を
施すことで配線ブロックの製作，組立てが容易となり、
かつ回路基板に対するリードフレームの端子接続部の平
坦精度もより高く管理できる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の分解斜視図
【図２】図１における端子ブロックの裏面図
【図３】図１における回路基板組立体の平面図
【図４】図３の等価回路図
【図５】従来における半導体装置の分解斜視図
【符号の説明】
１ 金属基板 ２ 絶縁基板 ３ 導体パターン ４ パワートランジスタチップ ５ ダイオードチップ ７ 端子ブロック ８ ケース蓋 ９ 外部導出端子（主回路用） １０ 外部導出端子（補助回路用） １２ 配線ブロック １３ ケース １４ リードフレーム（主回路用） １５ リードフレーム（補助回路用） １６ 保持枠
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 25/00 - 25/18

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】主回路，補助回路の半導体チップを搭載し
    た回路基板の導体パターンとケース蓋に外部導出端子を
    嵌挿した端子ブロックとの間を内部配線して組立てた半
    導体装置において、前記端子ブロックと回路基板との間
    に一連の内部配線をリードフレームで構成した配線ブロ
    ックを介装し、該配線ブロックを介して回路基板側の端
    子接続部と端子ブロックの外部導出端子との間を相互接
    続したことを特徴とする半導体装置の内部配線構造。
  2. 【請求項２】請求項１記載の内部配線構造において、配
    線ブロックが主回路用リードフレームと、補助回路用リ
    ードフレームと、各リードフレームを一体に保持してモ
    ールド成形した樹脂製の保持枠とからなることを特徴と
    する半導体装置の内部配線構造。
  3. 【請求項３】請求項２記載の内部配線構造において、リ
    ードフレームを保持枠と一体にモールドした後に、リー
    ドフレームにリードカット，およびリード曲げ加工を施
    して配線ブロックを構成したことを特徴とする半導体装
    置の内部配線構造。
JP3324876A 1991-12-10 1991-12-10 半導体装置の内部配線構造 Expired - Fee Related JP2882143B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3324876A JP2882143B2 (ja) 1991-12-10 1991-12-10 半導体装置の内部配線構造
DE69211821T DE69211821T2 (de) 1991-12-10 1992-11-27 Innere Leiterstruktur einer Halbleiteranordnung
EP92310855A EP0546731B1 (en) 1991-12-10 1992-11-27 Internal wiring structure of a semiconductor device
US07/985,589 US5410450A (en) 1991-12-10 1992-12-03 Internal wiring structure of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3324876A JP2882143B2 (ja) 1991-12-10 1991-12-10 半導体装置の内部配線構造

Publications (2)

Publication Number Publication Date
JPH05160339A JPH05160339A (ja) 1993-06-25
JP2882143B2 true JP2882143B2 (ja) 1999-04-12

Family

ID=18170624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3324876A Expired - Fee Related JP2882143B2 (ja) 1991-12-10 1991-12-10 半導体装置の内部配線構造

Country Status (4)

Country Link
US (1) US5410450A (ja)
EP (1) EP0546731B1 (ja)
JP (1) JP2882143B2 (ja)
DE (1) DE69211821T2 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956231A (en) * 1994-10-07 1999-09-21 Hitachi, Ltd. Semiconductor device having power semiconductor elements
JPH08162569A (ja) * 1994-12-08 1996-06-21 Fuji Electric Co Ltd 半導体装置
DE19522172C1 (de) * 1995-06-19 1996-11-21 Siemens Ag Leistungs-Halbleitermodul mit Anschlußstiften
JP3013794B2 (ja) * 1996-12-10 2000-02-28 富士電機株式会社 半導体装置
JP3985016B2 (ja) * 1997-10-31 2007-10-03 沖電気工業株式会社 半導体装置
GB9911905D0 (en) * 1999-05-22 1999-07-21 Trw Lucas Varity Electric Improvement relating to electrical power assisted steering
DE10004059A1 (de) * 2000-02-01 2001-11-08 Buhler Motor Gmbh Mehrphasen-Motor
DE10010919A1 (de) * 2000-03-06 2001-09-20 Grundfos As Frequenzumrichter
DE10352671A1 (de) * 2003-11-11 2005-06-23 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungsmodul
JP4365388B2 (ja) * 2006-06-16 2009-11-18 株式会社日立製作所 半導体パワーモジュールおよびその製法
JP5041798B2 (ja) 2006-12-15 2012-10-03 三菱電機株式会社 半導体装置
DE102007016222B3 (de) * 2007-04-04 2008-11-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul in Druckkontaktausführung sowie Verfahren zur Herstellung desselben
JP5176507B2 (ja) 2007-12-04 2013-04-03 富士電機株式会社 半導体装置
JP5198173B2 (ja) * 2008-07-28 2013-05-15 株式会社ケーヒン バスバーを備える端子の実装構造
US20100263900A1 (en) * 2009-04-20 2010-10-21 Divincenzo Gregory Reconfigurable full authority digital electronic control housing
KR101129733B1 (ko) 2010-08-20 2012-03-23 주식회사 케이이씨 전력용 반도체 디바이스
JP5533983B2 (ja) * 2012-11-12 2014-06-25 富士電機株式会社 半導体装置
WO2014147787A1 (ja) * 2013-03-21 2014-09-25 三菱電機株式会社 半導体装置
US9666395B2 (en) 2013-07-10 2017-05-30 Hitachi Automotive Systems, Ltd. Power semiconductor module
USD754084S1 (en) 2013-08-21 2016-04-19 Mitsubishi Electric Corporation Semiconductor device
JP6338937B2 (ja) 2014-06-13 2018-06-06 ローム株式会社 パワーモジュールおよびその製造方法
CN106415933A (zh) 2014-06-16 2017-02-15 三菱电机株式会社 端子连接结构
USD762597S1 (en) 2014-08-07 2016-08-02 Infineon Technologies Ag Power semiconductor module
CN107078130B (zh) * 2014-09-30 2019-07-23 株式会社三社电机制作所 半导体模块
JP6233528B2 (ja) 2014-10-14 2017-11-22 富士電機株式会社 半導体装置
JP1529977S (ja) * 2014-11-04 2015-07-27
DE102014116662B4 (de) 2014-11-14 2018-03-08 Infineon Technologies Ag Elektrische anschlussbaugruppe, halbleitermodul und verfahren zurherstellung eines halbleitermoduls
USD748595S1 (en) * 2015-02-03 2016-02-02 Infineon Technologies Ag Power semiconductor module
USD755742S1 (en) * 2015-02-18 2016-05-10 Semiconductor Components Industries, Llc Power device package
USD755741S1 (en) * 2015-02-18 2016-05-10 Semiconductor Components Industries, Llc Power device package
JP6439552B2 (ja) * 2015-04-01 2018-12-19 富士電機株式会社 半導体モジュール及び半導体装置
USD759604S1 (en) * 2015-06-17 2016-06-21 Mitsubishi Electric Corporation Semiconductor device
DE102016217007A1 (de) * 2016-09-07 2018-03-08 Siemens Aktiengesellschaft Leistungsmodul
JP1578687S (ja) * 2016-11-08 2017-06-12
JP6884624B2 (ja) * 2017-04-05 2021-06-09 富士電機株式会社 半導体装置、半導体装置の製造方法及びインターフェースユニット
USD917402S1 (en) * 2017-08-22 2021-04-27 Foxconn Interconnect Technology Limited Protective cap
USD877102S1 (en) * 2017-12-28 2020-03-03 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module
USD906271S1 (en) 2018-04-13 2020-12-29 Rohm Co., Ltd. Semiconductor module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819042A (en) * 1983-10-31 1989-04-04 Kaufman Lance R Isolated package for multiple semiconductor power components
JPS60239051A (ja) * 1984-05-11 1985-11-27 Mitsubishi Electric Corp 半導体装置
DE3717489A1 (de) * 1987-05-23 1988-12-01 Asea Brown Boveri Leistungshalbleitermodul und verfahren zur herstellung des moduls
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
DE4031051C2 (de) * 1989-11-14 1997-05-07 Siemens Ag Modul mit mindestens einem Halbleiterschaltelement und einer Ansteuerschaltung
JPH03190190A (ja) * 1989-12-19 1991-08-20 Toshiba Corp 混成集積回路装置
JPH03263363A (ja) * 1990-02-23 1991-11-22 Fuji Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
JPH05160339A (ja) 1993-06-25
EP0546731A1 (en) 1993-06-16
DE69211821T2 (de) 1996-12-05
EP0546731B1 (en) 1996-06-26
US5410450A (en) 1995-04-25
DE69211821D1 (de) 1996-08-01

Similar Documents

Publication Publication Date Title
JP2882143B2 (ja) 半導体装置の内部配線構造
US5075759A (en) Surface mounting semiconductor device and method
US5216279A (en) Power semiconductor device suitable for automation of production
JPH0740790B2 (ja) 大電力パワ−モジユ−ル
JP3258428B2 (ja) 複合半導体装置の製造方法
EP0408904A2 (en) Surface mounting semiconductor device and method
JPH02134890A (ja) 回路素子実装基板
JP3235451B2 (ja) 回路モジュールの製造方法及び回路モジュール
JP3156630B2 (ja) パワー回路実装ユニット
JPS61139051A (ja) 半導体装置
JPS63141355A (ja) 高出力混成集積回路組立方法
JP2000323646A (ja) 絶縁材料ケース及び半導体装置
JPH09307202A (ja) 混成集積回路
JPS62134945A (ja) モ−ルドトランジスタ
JPS58178544A (ja) リ−ドフレ−ム
JPH0749802Y2 (ja) 半導体装置
JPH04262376A (ja) 混成集積回路装置
JP2953893B2 (ja) プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板
JP2719459B2 (ja) 面実装用数字表示器およびその製造方法
JP3467605B2 (ja) 箔フレームダイオードを用いた複合モジュール
JPH0451488Y2 (ja)
JPS5935001Y2 (ja) 光双方向性サイリスタ
JPH01100957A (ja) ハイブリッドｉｃ
JPS60206156A (ja) 半導体装置およびその製造方法
JPH0832021A (ja) パワー半導体モジュールおよびそのスナバ回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090205

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090205

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees