JP2870043B2 - 薄膜トランジスタマトリクス及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

〔概 要〕 液晶表示装置等の駆動に用いる、薄膜トランジスタマ
トリクスとその製造方法に関し、 製造工程を複雑化することなく、しかも開口率の低下
を防止することを目的とし、 透明絶縁性基板上に、複数個の透明な画素電極と該画
素電極対応の薄膜トランジスタをマトリクス状に配設
し、前記薄膜トランジスタのゲート電極を行ごとに共通
に接続するゲートバスラインを複数本配列し、且つ、前
記ゲートバスラインに接続されると共に前記画素電極の
下部に絶縁膜を介して対向配置された蓄積容量構成用の
下部電極を有する薄膜トランジスタマトリクスであっ
て、 前記ゲート電極および前記ゲートバスラインはチタン
金属膜とその上に積層されたアルミニウム金属膜とから
なり、前記下部電極は、前記ゲート電極部とそのバスラ
インの下層チタン金属膜と同時に形成されたチタン金属
膜からなり、且つ、加熱酸化または、プラズマ酸化によ
り透光性導電膜とされてなる構成とし、 また、その製造方法において、透明絶縁性基板上に、
加熱酸化法またはプラズマ酸化法によって透光性となる
金属からなる下層金属膜と、その上層にAl膜を積層し、
この積層膜の不要部を除去して、前記薄膜トランジスタ
のゲート電極パターンと、蓄積容量構成用の前記下部電
極パターンを形成し、次いで、上記下部電極パターン部
の上層Al膜を除去して、下層金属膜のみからなる下部電
極パターンを形成し、更に、加熱酸化法またはプラズマ
酸化法を施して、前記下部電極パターンを酸化して透光
性導電膜とする工程を含むことを特徴とする。 〔産業上の利用分野〕 本発明は、液晶表示装置等の駆動に用いる、薄膜トラ
ンジスタマトリクスとその製造方法に関する。 薄膜トランジスタマトリクスにおいては、液晶のオン
・オフ時の誘電率異方性によって、液晶自身に印加され
る電圧に直流分が重畳され、液晶の分解等の不安定性に
より、表示が不均一になるという問題がある。この現象
を防止するため、液晶セル容量の数倍の容量を有する蓄
積容量を、液晶セルに並列に付加する方法がとられてい
る。 〔従来の技術〕 第４図に従来の薄膜トランジスタマトリクスの構成を
示す。同図（ｂ）は（ａ）のＡ−Ａ矢視部断面を示す図
である。 図示したように、従来の薄膜トランジスタマトリクス
は、ガラス基板１のような透明絶縁性基板上に、画素電
極Ｅと、ゲート電極Ｇと同一の工程で形成した下部電極
Ｐを、絶縁膜２を挟んで対向配置し、蓄積容量を形成し
ている。 上記下部電極Ｐおよびゲート電極Ｇは、ゲートバスラ
インGBに直交する方向に、ゲートバスラインGBから導出
して形成されている。 その材質は、通常Ta,Ti等の金属が用いられるが、こ
れらの金属は一般に光を透過しない。 なお、図のＳおよびＤは、ソース電極およびドレイン
電極、DBはデータバスラインを示す。 〔発明が解決しようとする課題〕 このように従来構造では、蓄積容量の下部電極Ｐが不
透明な金属により形成されるため、バックライトの光が
画素の一部を透過しない。 そのため透過型の液晶表示装置の開口率が低下すると
いう問題がある。 この問題を解消するには、ゲート電極形成工程とは異
なる工程で、上記下部電極Ｐとして透明導電膜を形成す
る方法も考えられる。 しかしこの方法では開口率の減少を防止することはで
きる反面、パターニング工程が増加するため、製造工程
が複雑化する。 本発明は、製造工程を複雑化することなく、しかも開
口率の低下を防止することを目的とする。 〔課題を解決するための手段〕 第１図（ａ），（ｂ）に本発明の構成を示す。同図
（ｂ）は（ａ）のＡ−Ａ矢視部断面を示す図である。 第１図は、透明絶縁性基板１上に、複数個の画素電極
Ｅと該画素電極Ｅ対応の薄膜トランジスタをマトリクス
状に配設し、上記薄膜トランジスタのゲート電極Ｇを行
ごとに共通に接続するゲートバスラインGBを平行に複数
本配列し、各薄膜トランジスタのソース電極Ｓを対応す
る画素電極Ｅに接続するとともに、該画素電極Ｅと隣接
するゲートバスラインGBとの間に電荷蓄積容量を接続し
た薄膜トランジスタマトリクスを示す。 本発明は、上記電荷蓄積容量を、上記ゲートバスライ
ンGBから導出した下部電極Ｐを、加熱酸化またはプラズ
マ酸化により透光性とした導電膜３をもって形成し、こ
の下部電極Ｐは絶縁膜２を挟んで画素電極Ｅと対向させ
て構成した。 第２図は本発明の製造方法を示す。同図（ｂ），
（ｃ）は、それぞれ（ａ）のＡ−Ａ矢視部,B−Ｂ矢視部
断面を示す要部断面図である。 上記構成の薄膜トランジスタマトリクスを製造するに
際し、透明絶縁性基板１上に、加熱酸化法またはプラズ
マ酸化法によって透光性となる金属からなる下層金属膜
と、その上層にAl膜４を積層し、この積層膜の不要部を
除去して、上記ゲート電極パターンと、該ゲート電極パ
ターンより幅の狭い下部電極パターンを形成し、次い
で、上記Al膜４に対するウエットエッチング法を施し、
上記下部電極パターンのAl膜４を除去して、下層金属膜
のみからなる下部電極Ｐと下層金属膜とAl膜４との積層
膜からなるゲート電極Ｇを形成し、更に、加熱酸化法ま
たはプラズマ酸化法を施して、上記下層金属膜を酸化し
て、上記下部電極Ｐを透光性導電膜３とする。 このあとゲート絶縁膜となる絶縁膜2,動作半導体層5,
電極膜６を形成した後、素子分離を行なってソース電極
S,ドレイン電極Ｄを形成し、更に画素電極Ｅを形成し
て、図示の薄膜トランジスタマトリクスが得られる。 〔作 用〕 本発明は、電荷蓄積容量Csの付加位置は第４図に示す
従来構造と変える必要はなく、画素電極の下層に絶縁膜
を介して対向する下部電極Ｐが、透光性導電膜をもって
形成するので、画素開口率が低下することがない。 しかも、下部電極Ｐはゲート電極Ｇとともに同一工程
で形成できるので、製造工程を複雑化するおそれもな
い。 更に、ゲート電極Ｇは、チャネル部へ向かう外部光を
遮蔽できるものであることが望ましいが、上記本発明の
製造方法によれば、下部電極Ｐは透光性導電膜単層と
し、ゲート電極Ｇは下層金属膜とAl膜との積層構成とす
ることができ、Al膜が外部光を遮光するので、チャネル
部に光が入射するおそれもない。 このように本発明によれば、ゲート電極と同一の工程
で形成した蓄積容量部の電極を酸化によって透明化する
ことにより、開口率を下げることなく蓄積容量を付加す
ることができ、また、パターニング工程数を増やすこと
なく、蓄積容量部は透明化し、ゲート部は遮光性を有す
る構造とすることができ、チャネル部への外部光の入射
によるTFTの誤動作を防ぐことができる。 〔実 施 例〕 以下本発明の一実施例を、その製造工程とともに、第
３図により説明する。 第３図（ａ）〜（ｈ）は第２図のＡ−Ａ矢視部断面
を、第３図（ｉ）〜（ｐ）は第２図のＢ−Ｂ矢視部断面
図を示す要部断面図である。

【第３図（ａ），（ｉ）参照】 透明絶縁性基板１上に、加熱酸化法またはプラズマ酸
化法により透光性とすることのできる下層金属膜とし
て、厚さ約20nmのTi膜13を形成し、その上に厚さ約50nm
のAl膜４を上部金属膜として積層する。 なお、上記下層金属膜としては、Tiのほか、Ta,Znを
用いることができる。

【同図（ｂ），（ｊ）参照】

上記Al膜４上に、ゲート電極および蓄積容量部の下部
電極のパターンを有するレジスト膜21を形成し、このレ
ジスト膜21をマスクとして、ウェットエッチング法によ
りAl膜４の、更に反応性ガスによるドライエッチング法
によりTi膜13の露出部を除去して、（ｂ）に示すように
下部電極パターン、および（ｊ）に示すようにゲート電
極パターンを形成する。

【同図（ｃ），（ｋ）参照】

次いで上記レジスト膜21をマスクとしてAlのウェット
エッチングを過剰に施し、Al膜４のサイドエッチングを
行い、（ｃ）に示すように、下部電極部のAl膜を除去
し、下層金属膜のTi膜13を表出させる。 この工程で、ゲート電極部のAl膜４は、若干幅を減じ
るのみで残留する。これはゲート電極幅が蓄積容量用の
電極幅より大きいためであり、この比率を２倍以上にす
れば、この構造が容易に実現できる。

【同図（ｄ），（ｌ）参照】

上記レジスト膜21を剥離した後、平行平板型の高周波
プラズマ処理装置の陽極側において酸素プラズマ処理を
行う。 代表的な条件として、酸素（O₂）ガス圧約5Pa,基板温
度約400℃，放電電極凡そ0.2W/cm²でプラズマ酸化処理
を行なう。これにより、Ti膜３は可視域での透過率凡そ
70％、抵抗率約１Ωcmの透光性導電膜３となり、Al膜４
表面に約5nmの酸化膜が形成される。 この工程が終了すると、図示したように、透光性導電
膜３単層の下部電極Ｐと、Ti膜13とAl膜４との積層膜か
らなるゲート電極Ｇが形成される。

【同図（ｅ），（ｍ）参照】

次いで、プラズマ化学気相成長（CVD）法を用いて、
ゲート絶縁膜となるSiN膜2,動作半導体層としてａ−Si
膜５を連続成膜する。

【同図（ｆ），（ｎ）参照】

次いで、チャネルにあたる部分にリフトオフ用のレジ
スト膜22を形成した後、コンタクト層となるＰ（隣）を
ドープしたn⁺a−Si膜７、および、ソース・ドレイン電
極となるTi膜８を成膜する。

【同図（ｇ），（ｏ）参照】

上記レジスト膜22を除去して、その上に付着したn⁺a
−Si膜７およびTi膜８をリフトオフする。 このあと更に、図示はしていないが、素子分離用のレ
ジスト膜を形成し、これをマスクとしてドライエッチン
グを行い、Ti膜8,n⁺a−Si膜7,及びａ−Si膜５の不要部
を除去することにより、本工程終了時には、図示したよ
うに、ゲート絶縁膜の延長部のSiN膜２により被覆され
た下部電極Ｐと、Ti膜13とAl膜４との積層膜からなり、
非透光性のゲート電極Ｇを具備する薄膜トランジスタが
形成される。

【同図（ｈ），（ｐ）参照】

次いで、ITOのような透明導電膜からなる画素電極Ｅ
を所定のパターンに形成する。 このようにして、図に見られるように、SiN膜２を挟
んで、透光性導電膜３であるTiの酸化膜と画素電極Ｅが
対向配置された構造の、電荷蓄積容量Csが形成される。
一方、TFTチャネル部の下方には、Al電極４が形成され
ているので、透明絶縁性基板１の裏側からの外部光は、
このAl膜４に遮光され、チャネル部には到達しない。従
って、光が入射することによるTFTの誤動作の発生は防
止される。 〔発明の効果〕 以上説明した如く本発明によれば、開口率を低下させ
ることなく蓄積容量を形成することができ、しかも製造
工程は、電荷蓄積容量を形成しない場合に比べて増加せ
ず、製造工程は容易である。

【図面の簡単な説明】 第１図，および第２図は本発明の構成説明図、 第３図は本発明の一実施例説明図、 第４図は従来の薄膜トランジスタマトリクスの問題点説
明図である。 図において、１は透明絶縁性基板（ガラス基板）、２は
絶縁膜（SiN膜）、３は透光性導電膜、４はAl膜、５は
動作半導体層（ａ−Si膜）、６は電極膜、７はコンタク
ト層（n⁺a−Si膜）、８はTi膜、13は下層金属膜（Ti
膜）、Ｐは下部電極、Ｅは画素電極、Ｇはゲート電極、
Ｓはソース電極、Ｄはドレイン電極、GBはゲートバスラ
イン、DBはドレイン電極を示す。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−90809（ＪＰ，Ａ) 特開 昭57−138709（ＪＰ，Ａ) 特開 昭57−209852（ＪＰ，Ａ) 特開 昭61−24102（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G02F 1/136 500 G02F 1/1343

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】透明絶縁性基板上に、複数個の透明な画素
   電極と該画素電極対応の薄膜トランジスタをマトリクス
   状に配設し、前記薄膜トランジスタのゲート電極を行ご
   とに共通に接続するゲートバスラインを複数本配列し、
   且つ、前記ゲートバスラインに接続されると共に前記画
   素電極の下部に絶縁膜を介して対向配置された蓄積容量
   構成用の下部電極を有する薄膜トランジスタマトリクス
   であって、 前記ゲート電極および前記ゲートバスラインはチタン金
   属膜とその上に積層されたアルミニウム金属膜とからな
   り、 前記下部電極は、前記ゲート電極部とそのバスラインの
   下層チタン金属膜と同時に形成されたチタン金属膜から
   なり、且つ、加熱酸化またはプラズマ酸化により透光性
   導電膜とされてなることを特徴とする薄膜トランジスタ
   マトリクス。
2. 【請求項２】透明絶縁性基板上に、複数個の透明な画素
   電極と該画素電極対応の薄膜トランジスタをマトリクス
   状に配設し、前記薄膜トランジスタのゲート電極を行ご
   とに共通に接続するゲートバスラインを複数本配列し、
   且つ、前記ゲートバスラインに接続されると共に前記画
   素電極の下部に絶縁膜を介して対向配置された蓄積容量
   構成用の下部電極を有する薄膜トランジスタマトリクス
   の製造方法であって、 透明絶縁性基板上に、加熱酸化法またはプラズマ酸化法
   によって透光性となる金属からなる下層金属膜と、その
   上層にAl膜を積層し、この積層膜の不要部を除去して、
   前記薄膜トランジスタのゲート電極パターンと、蓄積容
   量構成用の前記下部電極パターンを形成し、次いで、上
   記下部電極パターン部の上層Al膜を除去して、下層金属
   膜のみからなる下部電極パターンを形成し、更に、加熱
   酸化法またはプラズマ酸化法を施して、前記下層金属膜
   を酸化して、前記下部電極部の下層金属膜を透光性導電
   膜とする工程を含むことを特徴とする薄膜トランジスタ
   マトリクスの製造方法。