[go: up one dir, main page]

JP2809003B2 - モールド型半導体装置 - Google Patents

モールド型半導体装置

Info

Publication number
JP2809003B2
JP2809003B2 JP4233224A JP23322492A JP2809003B2 JP 2809003 B2 JP2809003 B2 JP 2809003B2 JP 4233224 A JP4233224 A JP 4233224A JP 23322492 A JP23322492 A JP 23322492A JP 2809003 B2 JP2809003 B2 JP 2809003B2
Authority
JP
Japan
Prior art keywords
metal member
mold
semiconductor chip
semiconductor device
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4233224A
Other languages
English (en)
Other versions
JPH0685155A (ja
Inventor
和義 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4233224A priority Critical patent/JP2809003B2/ja
Publication of JPH0685155A publication Critical patent/JPH0685155A/ja
Application granted granted Critical
Publication of JP2809003B2 publication Critical patent/JP2809003B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、モールド型半導体装置
に関し、特に高周波体に使用されるモールド型半導体装
置に関する。
【０００２】
【従来の技術】従来、この種のモールド型半導体装置
は、半導体チップと金属ワイヤ等でボンディング接続さ
れた金属部材が樹脂モールドの内部から外部へ引き出さ
れてモールド外部回路と、モールド内部の半導体チップ
との電気的接続を可能としていた。例えば、図３（ａ）
の従来のモールド型半導体装置の一例において、第１の
金部材２にマウントされた半導体チップ１と、金属ワイ
ヤ４によってボンディングされている第２の金属部材３
とが、樹脂７によってモールドされているモールド領域
６の内部から外部へ引き出されており、第２の金属部材
３が、外部回路との接続端子となっている。
【０００３】このモールド型半導体装置では、外部回路
の接続端子となっている第２の金属部材３は、等価形状
として図３（ｂ）に示す様な矩形断面直線導体と見なす
ことができる。この形状の導体は、よく知られている様
に等価回路的にはインダクタンスＬとして働く。例えば
図３（ｂ）の寸法が、ａ＝０．４ｍｍ，ｂ＝０．２ｍ
ｍ，ｌ＝１ｍｍとすると、インダクタンスＬはおおよそ
Ｌ＝０．４ｎＨ程度になる。
【０００４】
【発明が解決しようとする課題】前述した従来のモール
ド型半導体装置では、例えば５０Ωに設計された高周波
信号の入力又は出力端子をもつＩＣなどを実装した場
合、モールドの内部と外部をつなぐ第２の金属部材３の
もつインダクタンス成分により、モールド外部から見た
インピーダンスが５０Ωからずれてしまい、例えば５０
Ωで説明されている外部回路との接続においてミスマッ
チングを生ずることになる。
【０００５】例えば図３（ｂ）でａ＝０．４ｍｍ，ｂ＝
０．２ｍｍ，ｌ＝１ｍｍとした時インダクタンスＬ＝
０．４ｎＨで、この様な導体を高周波信号の入力端子に
用いて１５ＧＨｚの信号を入力した場合、半導体チップ
の入力インピーダンスが理想的に５０Ωで設計されてい
ても、電圧定在波比でＶＳＷＲ＝２程度まで入力反射が
生じてしまう。
【０００６】本発明の目的は、このような問題を解決
し、良好なマッチングをとれるようにしたモールド型半
導体装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の構成は、半導体
チップと、この半導体チップがマウントされる第１の金
属部材と、前記半導体チップに金属ワイヤ等のボンディ
ングで接続され、前記半導体チップを外周回路と電気的
に接続する第２の金属部材とがモールド樹脂により固定
されているモールド型半導体装置において、少なくとも
１つの高周波信号の入力又は出力端子が、前記第２の金
属部材を中心導体とし、この中心導体を挟んだ前記第１
の金属部材を接地導体とし、かつモールド外部の入出力
端に向って徐々に変化する伝送線路インピーダンスを持
たせたことを特徴とし、特にその伝送線路インピーダン
スを高くなるようにすることができる。
【０００８】
【実施例】図１（ａ）は本発明に関連するモールド型半
導体装置の平面図であり、第１の金属部材２上に、半導
体チップ１がマンウントされ金属ワイヤ４で第２の金属
部材３，３ａ，３ｂと半導体チップ１がボンディング接
続されている。特に第２の金属部材３ａ，３ｂは高周波
信号の入力及び出力端子であり、第２の金属部材３ａ及
び３ｂをはさむ様に第１の金属部材２の形状を作ってい
る。金属ワイヤ５は、半導体チップ１を接地するために
第１の金属部材２と半導体チップ１とをボンディング接
続している。領域６がモールド樹脂７によりモールド封
止されている。モールド樹脂７は、半導体チップ１、金
属ワイヤ４，５の保護と、第１の金属部材２，第２の金
属部材３の位置の固定をかねている。
【０００９】半導体チップの高周波信号の入力パッド
８，出力パッド９は、インピーダンス５０Ωで作られて
おり、それぞれの伝送線路構成部１０，１１の特性イン
ピーダンスはほぼ５０Ωで設計されている。従って、高
周波信号の入力及び出力は、モールドの外部から見たイ
ンピーダンスもやはり、ほぼ５０Ωとなり、５０Ωの外
部回路と接続した場合のミスマッチを激減できる。
【００１０】図１（ｂ）は図１（ａ）の構造を示す断面
図である。比誘電率Εｒのモールド樹脂７内に第２の金
属部材３ａ，３ｂを第１の金属部材２が左右に間隔Ｇで
配置され、伝送線路を形成している。この伝送線路の特
性インピーダンスＺは、第１の金属部材２と第２の金属
部材３ａ，３ｂの間の静電容量を求めることにより設計
できる。例えば、図でモールド樹脂７の比誘電率Εｒ＝
５，第１，第２の金属部材２，３の厚さｄ＝０．２ｍ
ｍ、第１の金属部材２と第２の金属部材３ａ，３ｂの間
隔Ｇ＝０．３ｍｍ、第２の金属部材３の幅Ｗ＝０．４ｍ
ｍ，樹脂の厚さＨ＝２ｍｍ（ｈ１＝ｈ２）とすると、お
およそ特性インピーダンスＺの５０Ωが実現できる。
【００１１】図２は本発明の一実施例の平面図である。
本実施例は図１のモールド型半導体装置と同様の構造で
あるが、高周波信号の出力部の伝送線路構成部１２がテ
ーパ形状になっている点が相違している。この場合、こ
の伝送線路のインピーダンスはモールド外部に向って高
くなっており、すなわち図２のように、第２の金属部材
３ｂに対して第１の金属部材２の接地導体が外側になる
につれて広がるテーパ形状となっている。これは、例え
ば周波数コンバータ等に見られる様に、ＲＦ入力が５０
Ω入力に対しＩＦ出力が７５Ωといった回路構成をとる
様な場合に外部回路とのマッチングを考慮したものであ
る。
【００１２】
【発明の効果】以上説明したように本発明は、モールド
内部の半導体チップと、モールド外部の回路とをつなぐ
リード端子部を伝送線路構造にしたことにより、高い周
波数の信号に対してもモールド内外の回路のミスマッチ
を激減できるという効果を有する。
【図面の簡単な説明】
【図１】（ａ），（ｂ）は本発明に関連するモールド型
半導体装置の平面図およびその伝送線路構成部の断面
図。
【図２】本発明の一実施例のモールド型半導体装置の平
面図。
【図３】（ａ），（ｂ）は従来のモールド型半導体装置
の平面図およびその伝送線路構成部の断面図。
【符号の説明】
１ 半導体チップ ２ 第１の金属部材（接地部材） ３，３ａ，３ｂ 第２の金属部材 ４ 金属ワイヤ ５ 金属ワイヤ ６ 半導体装置のモールド領域 ７ モールド樹脂 ８ 半導体チップの高周波入力パッド ９ 半導体チップの高周波出力パッド １０ 伝送線路構成部（入力部） １１ 伝送線路構成部（出力部）

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップと、この半導体チップがマ
    ウントされる第１の金属部材と、前記半導体チップに金
    属ワイヤ等のボンディングで接続され、前記半導体チッ
    プを外周回路と電気的に接続する第２の金属部材とがモ
    ールド樹脂により固定されているモールド型半導体装置
    において、少なくとも１つの高周波信号の入力又は出力
    端子が、前記第２の金属部材を中心導体とし、この中心
    導体を挟んだ前記第１の金属部材を接地導体とし、かつ
    モールド外部の入出力端に向って徐々に変化する伝送線
    路インピーダンスを持たせたことを特徴とするモールド
    型半導体装置。
  2. 【請求項２】 伝送線路インピーダンスが、モールド外
    部の入出力端に向って高くなる請求項１記載のモールド
    型半導体装置。
JP4233224A 1992-09-01 1992-09-01 モールド型半導体装置 Expired - Fee Related JP2809003B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4233224A JP2809003B2 (ja) 1992-09-01 1992-09-01 モールド型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4233224A JP2809003B2 (ja) 1992-09-01 1992-09-01 モールド型半導体装置

Publications (2)

Publication Number Publication Date
JPH0685155A JPH0685155A (ja) 1994-03-25
JP2809003B2 true JP2809003B2 (ja) 1998-10-08

Family

ID=16951704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4233224A Expired - Fee Related JP2809003B2 (ja) 1992-09-01 1992-09-01 モールド型半導体装置

Country Status (1)

Country Link
JP (1) JP2809003B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2536436B2 (ja) * 1993-11-19 1996-09-18 日本電気株式会社 モ―ルド型半導体装置
JP2001168238A (ja) * 1999-12-07 2001-06-22 Sumitomo Metal Electronics Devices Inc 高周波回路用パッケージ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067551B2 (ja) * 1985-04-10 1994-01-26 富士通株式会社 半導体装置
JP2603310B2 (ja) * 1988-09-26 1997-04-23 日本電信電話株式会社 高周波集積回路用パッケージ
JPH0468701A (ja) * 1990-07-04 1992-03-04 Sumitomo Electric Ind Ltd Ｉｃパッケージ

Also Published As

Publication number Publication date
JPH0685155A (ja) 1994-03-25

Similar Documents

Publication Publication Date Title
US5760746A (en) Surface mounting antenna and communication apparatus using the same antenna
US5252882A (en) Surface acoustic wave device and its manufacturing method
US8035203B2 (en) Radio frequency over-molded leadframe package
US6331806B1 (en) Microwave circuit package and edge conductor structure
EP1014487A1 (en) Patch antenna and method for tuning a patch antenna
US5495125A (en) Molded semiconductor device
JPS6325710B2 (ja)
US5521431A (en) Semiconductor device with lead frame of molded container
US5212492A (en) Matching element for mobile antenna
US6535090B1 (en) Compact high-frequency circuit device
US4435848A (en) Stripline microwave balanced mixer circuit
US7067743B2 (en) Transmission line and device including the same
JP3231829B2 (ja) マイクロ波帯ダウンコンバータ
JPH10270976A (ja) 分波器パッケージ
JP2809003B2 (ja) モールド型半導体装置
US6762493B2 (en) Microwave integrated circuit
JPH07263581A (ja) 半導体チップ用合成樹脂製ｓｍｄ容器
US7196909B2 (en) AC coupling circuit having a large capacitance and a good frequency response
JP2002185201A (ja) 高周波用配線基板
US20060214271A1 (en) Device and applications for passive RF components in leadframes
JP2001094012A (ja) 半導体チップ搭載基板及び高周波装置
US3908186A (en) Packaged semiconductor device for microwave use
JP2004529484A (ja) 回路と個別の電気部品との間で高周波信号を伝達するための接続
US5986325A (en) Microwave integrated circuit device
JPH05199019A (ja) 高周波回路パッケージ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980630

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070731

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees