JP2791578B2

JP2791578B2 - 超音波ドプラ装置

Info

Publication number: JP2791578B2
Application number: JP1173968A
Authority: JP
Inventors: 敏彦河野
Original assignee: Hitachi Medical Corp
Current assignee: Hitachi Healthcare Manufacturing Ltd
Priority date: 1989-07-07
Filing date: 1989-07-07
Publication date: 1998-08-27
Anticipated expiration: 2013-08-27
Also published as: JPH0339678A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、被検体の診断部位に対して超音波を送受信
し得られたエコー信号より血流からのドプラシフト成分
を検出して周波数分析し血流波形を表示する超音波ドプ
ラ装置に関し、特に分析される血流波形のデータ数に制
限されることなくより細かな血流像の表示ができる超音
波ドプラ装置に関する。

〔従来の技術〕

従来のこの種の超音波ドプラ装置は、超音波を送受信
する探触子と、この探触子を制御して超音波を打ち出す
と共にその反射波を受信してエコー信号を得る超音波送
受信部と、この超音波送受信部で得たエコー信号より血
流からのドプラシフト成分を検出するドプラ検出部と、
このドプラ検出部からのドプラ信号を周波数分析し各周
波数成分の輝度レベルを算出する周波数分析部と、この
周波数分析部からの輝度レベルの信号を分析データとし
て記憶する記憶回路と、この記憶回路から読み出した分
析データを血流波形として表示する表示部とを備えて成
っていた。そして、上記周波数分析部では、フーリエ変
換法等を利用した血流波形の周波数分析を行っていた。
この場合、上記表示部で表示される血流波形のピクセル
数は、分析される血流波形のデータ数で制限されてい
た。

〔発明が解決しようとする課題〕

しかし、このような従来の超音波ドプラ装置において
は、周波数分析部からの分析データを取り込んで表示部
で表示させる間の同期をとるための記憶回路内の記憶部
は一つしかなかったので、前述の表示される血流波形の
ピクセル数と分析される血流波形のデータ数とを整合す
ることは困難であった。

この点に関し、一般的には、上記周波数分析部におけ
る分析データ数は、分析されるドプラ信号のサンプル数
によって決まる。例えば、サンプル数がｎ個の場合、周
波数分析部から得られる各周波数の分析データもｎ個で
ある。これに対し、上記周波数分析部からの分析データ
を血流波形として表示する表示部におけるピクセル数
は、上記の分析データよりも多く、通常はその３〜６倍
程度（3n〜6n）である。従って、表示部における実際の
表示では、第11図に示すように、分析データの１データ
が表示系の例えば３〜６ピクセルにまたがって出てくる
こととなるものであった。このことから、結果として、
表示部の画面に表示される血流波形は縦のびしたような
形となり、血流像が見にくくなり診断がしにくくなるも
のであった。

そこで、本発明は、このような問題点を解決し、分析
される血流波形のデータ数に制限されることなくより細
かな血流像の表示ができる超音波ドプラ装置を提供する
ことを目的とする。

〔課題を解決するための手段〕

上記目的を達成するために、本発明による超音波ドプ
ラ装置は、超音波を送受信する探触子と、この探触子を
制御して超音波を打ち出すと共にその反射波を受信して
エコー信号を得る超音波送受信部と、この超音波送受信
部で得たエコー信号より血流からのドプラシフト成分を
検出するドプラ検出部と、このドプラ検出部からのドプ
ラ信号を周波数分析し各周波数成分の輝度レベルを算出
する周波数分析部と、この周波数分析部からの輝度レベ
ルの信号を分析データとして記憶する記憶回路と、この
記憶回路から読み出した分析データを血流波形として表
示する表示部とを備えて成る超音波ドプラ装置におい
て、上記記憶回路の内部には１回の分析結果のデータが
記憶可能な領域を１ブロックとして複数のブロックを有
する記憶部を設け、この記憶回路内の記憶部の複数ブロ
ックに対し分析周期毎にデータを書き込むブロックをそ
れぞれ切り換えると共に表示の際は上記各ブロックにお
ける同一周波数成分を順次読み出しその後次の周波数成
分へとアドレスを進めるアドレス制御部を設けたもので
ある。

また、上記記憶回路の内部に設ける複数のブロックの
ブロック数は、表示系のピクセル数÷分析データ数の整
数倍とするとよい。

さらに、上記記憶回路と表示部との間に、該記憶回路
から読み出したデータに対して表示系のピクセル数に応
じて、同一周波数成分に対し複数ブロック間でデータ遅
延を行い及び数ピクセル分の分析データの加算やデータ
相関を行う演算手段を設けると効果的である。

〔作用〕

このように構成された超音波ドプラ装置は、記憶回路
の内部に設けられ１回の分析結果のデータが記憶可能な
領域を１ブロックとした複数のブロックを有する記憶部
に対し、アドレス制御部により分析周期毎にデータを書
き込むブロックをそれぞれ切り換えると共に、表示の際
は上記各ブロックにおける同一周波数成分を順次読み出
しその後次の周波数成分へとアドレスを進めるように動
作するものである。

〔実施例〕

以下、本発明の実施例を添付図面に基づいて詳細に説
明する。

第１図は本発明による超音波ドプラ装置の実施例を示
すブロック図である。この超音波ドプラ装置は、被検体
の診断部位に対して超音波を送受信し得られたエコー信
号より血流からのドプラシフト成分を検出して周波数分
析し血流波形を表示するもので、第１図に示すように、
探触子１と、超音波送受信部２と、ドプラ検出部３と、
周波数分析部４と、記憶回路５と、表示部６と、アドレ
ス制御部７とを備えて成る。

上記探触子１は、被検体の診断部位に対して超音波を
送受信するもので、図示省略したがその内部には超音波
の発生源であると共に反射波を受信する振動子を有して
いる。超音波送受信部２は、上記探触子１を制御して超
音波を打ち出すと共にその反射波を受信してエコー信号
を得るもので、図示省略したがその内部にはパルス発生
器及び受信増幅器並びにそれらの制御回路を有してい
る。ドプラ検出部３は、上記超音波送受信部２で得たエ
コー信号より血流からのドプラシフト成分を検出するも
のである。周波数分析部４は、上記ドプラ検出部３から
出力されるドプラ信号を入力して周波数分析し各周波数
成分の輝度レベルを算出するものである。また、記憶回
路５は、上記周波数分析部４から出力される輝度レベル
の信号を入力してディジタル化し、これを分析データと
して記憶するもので、図示省略したがその内部にはA/D
変換器及び上記分析データを記憶する記憶部としてのメ
モリを有している。さらに、表示部６は、上記記憶回路
５から読み出した分析データをアナログ信号に変換して
血流波形として表示するもので、図示省略したがD/A変
換器及びテレビモニタを有している。

ここで、本発明においては、上記記憶回路５の内部に
は、前記周波数分析部４による１回の分析結果のデータ
が記憶可能な領域を１ブロックとして複数のブロックを
有する記憶部が設けられている。すなわち、第２図に示
すように、上記の記憶部として１回の分析結果のデータ
が１−1,1−2,…,1−ｎのように記憶可能なメモリ領域
を有する第一の小メモリM₁と、その次の分析結果のデー
タが２−1,2−2,…,2−ｎのように記憶可能なメモリ領
域を有する第二の小メモリM₂と、さらにその次の分析結
果のデータが３−1,3−2,…,3−ｎのように記憶可能な
メモリ領域を有する第三の小メモリM₃と、というように
第ｍの小メモリMmまで、各小メモリをそれぞれ１ブロッ
クとしてｍ個の小メモリM₁〜Mmが記憶回路５の内部に設
けられている。なお、上記記憶回路５内に設けられる小
メモリM₁〜Mmの個数ｍは、周波数分析部４からの分析デ
ータの数をＮとし、表示部６におけるピクセル数をＰと
すると、Ｐ÷Ｎの整数倍とされている。

さらに、上記記憶回路５には、第１図に示すように、
アドレス制御部７が接続されている。このアドレス制御
部７は、上記記憶回路５内の記憶部の複数ブロックに対
し分析周期毎にデータを書き込むブロックをそれぞれ切
り換えると共に、表示の際は上記各ブロックにおける同
一周波数成分を順次読み出しその後次の周波数成分への
アドレスを進めるもので、第２図に示すように、１回の
分析周期毎にその分析データを書き込む小メモリをM₁→
M₂→M₃→，…のように順次切り換えると共に、血流波形
の表示タイミングにおいては、各小メモリM₁〜Mmの同一
周波数成分、例えば１−1,2−1,3−1,…を順次読み出し
た後、その次の周波数成分、例えば１−2,2−2,3−2,…
へと読み出して行くようにアドレスを制御するようにな
っている。

上記のアドレス制御部７は、第３図に示すブロック構
成で実現される。すなわち、スタートクロックSTCKと読
み出しクロックRDCKの切り換えを行う第一の選択回路８
と、前記小メモリM₁〜Mmの数（ｍ個）に相当するｍ進カ
ウンタ９と、このｍ進カウンタ９のＱ出力の信号を入力
するデコーダ回路10と、書き込みクロックWRCKと読み出
しクロックRDCKの切り換えを行う第二の選択回路11と、
この第二の選択回路11によるクロックの切り換えにより
そのＱ出力からメモリアドレスコントロール信号を送出
するカウンタ12とで構成されている。そして、このアド
レス制御部７は、次のように動作する。まず、記憶回路
５内の小メモリM₁〜Mmの切り換えは、分析データの書き
込み時には分析周期毎（STCK）に、読み出し時には表示
の１ピクセル周期毎（RDCK）に行う。そこで、スタート
クロックSTCKと読み出しクロックRDCKの切り換えを第一
の選択回路８で行い、その切り換え後のクロック信号S₁
をｍ進カウンタ９のクロック入力端子へ供給する。次
に、このｍ進カウンタ９からのＱ出力の信号をデコーダ
回路10へ入力する。すると、このデコーダ回路10から
は、上記ｍ進カウンタ９のクロック毎にメモリ選択信号
がMS−１からMS−ｍまで順次出力される。そこで、この
デコーダ回路10から出力されるメモリ選択信号MS−１〜
MS−ｍに基づいて、第２図に示す記憶回路５内の小メモ
リM₁〜Mmの切り換えを行う。一方、上記小メモリM₁〜Mm
内のアドレスコントロールは、分析データの書き込み時
には書き込みクロック（WRCK）毎に、読み出し時にはｍ
進カウンタ９からのキャリー信号S₂の出力毎に行う。こ
のとき、上記ｍ進カウンタ９からのキャリー信号S₂の出
力毎にアドレスを変化させる必要があるため、第二の選
択回路11にて書き込みクロックWRCKの切り換えを行い、
その切り換え後のクロック信号をカウンタ12のクロック
入力端子へ供給する。すると、このカウンタ12からは、
そのＱ出力からメモリアドレスコントロール信号がMC−
0,MC−1,MC−2,…のように出力される。そこで、このカ
ウンタ12から出力されるメモリアドレスコントロール信
号MC−0,MC−1,MC−2,…に基づいて、記憶回路５内の個
々の小メモリ、例えばM₁について１−1,1−2,…,1−ｎ
のようにアドレスのコントロールを行う。

次に、このように構成された超音波ドプラ装置の動作
について、第２図を参照して説明する。いま、説明の簡
素化のために、第１図に示す周波数分析部４で周波数分
析されるドプラ信号のサンプル数をｎ個とし、表示部６
で表示される血流波形のための表示ピクセル数を3n個と
し、記憶回路５内には３個の小メモリM₁〜M₃を設けた場
合について説明する。まず、１回目の周波数分析によっ
て、サンプル数ｎに対応したｎ個の周波数成分の輝度デ
ータが得られるので、これを第一の小メモリM₁のアドレ
ス１−１から１−ｎまでに書き込む。次に、２回目の周
波数分析では、同じくｎ個の周波数成分の輝度データが
得られるので、これを第二の小メモリM₂のアドレス２−
１から２−ｎまでに書き込む。次に、３回目の周波数分
析では、同じくｎ個の周波数成分の輝度データが得られ
るので、これを第三の小メモリM₃のアドレス３−１から
３−ｎまでに書き込む。さらに、４回目の周波数分析で
は、やはりｎ個の周波数成分の輝度データが得られるの
で、これを再び第一の小メモリM₁のアドレス１−１から
１−ｎまでに書き込む。以下、同様にして上記の動作を
繰り返して、各小メモリM₁〜M₃に順次データを書き込ん
で行く。

次に、上記のようにして分析データを書き込んだ各小
メモリM₁〜M₃からデータを読み出す際には、同一周波数
成分に対して第一の小メモリM₁→第二の小メモリM₂→第
三の小メモリM₃のように各メモリM₁〜M₃を順次選択して
その分析データを読み出す。これにより、上記の各小メ
モリM₁〜M₃から読み出されるアドレスは、１−1,2−1,3
−1,1−2,2−2,3−2,1−3,2−3,3−3,…,1−n,2−n,3−
ｎのように進む。そして、表示部６には、上記のアドレ
ス順で各小メモリM₁〜M₃から読み出された分析データが
血流波形として表示される。

以上に述べた動作をタイミング線図を用いて示すと、
第４図及び第５図に示すようになる。第４図は各小メモ
リM₁〜M₃に分析データを書き込む際の動作を示すタイミ
ング線図であり、第５図は上記各小メモリM₁〜M₃から分
析データを読み出す際の動作を示すタイミング線図であ
る。そして、本実施例は、このような構成と動作によ
り、記憶回路５の内部にｍ個の小メモリM₁〜Mmを設けた
場合は、分析結果のデータは前述のサンプル数ｎに対し
てｍ×ｎ個の分析データを得ることができると共に、表
示部６に表示されるデータは見かけ上ｍ×ｎ個となり、
該表示部６における実際の表示では、第６図に示すよう
に、表示系の１ピクセルごとに分析データの１データが
存在することとなる。

第７図は本発明における記憶回路５内の記憶部の変形
例を示す説明図である。この変形例は、上記記憶回路５
内の記憶部として大容量のメモリ13を用い、そのアドレ
ス上で１回の分析結果のデータが記憶可能な領域を１ブ
ロックとして複数のブロックを設けたものである。この
場合のブロックに分けについては、最上位アドレスを利
用して、例えば先頭から１−1,1−2,…,1−ｎのアドレ
スの範囲を第一のブロックB₁とし、それに続く２−1,2
−2,…,2−ｎのアドレスの範囲を第二のブロックB₂と
し、…、最後部のｍ−1,m−2,…,m−ｎのアドレスの範
囲を第ｍのブロックBmとすればよい。そして、このよう
な大容量メモリ13のアドレス制御は、第一の実施例にお
いて第３図に示したアドレス制御部７と同様の動作によ
り、そのメモリ選択信号MS−１〜MS−ｍに対応する信号
によって第一のブロックB₁〜第ｍのブロックBmを順次切
り換えると共に、メモリアドレスコントロール信号MC−
0,MC−1,MC−2,…によって各ブロックB₁〜Bm内で１−1,
1−2,…,1−n;2−1,2−2,…,2−n;…のようにアドレス
のコントロールを行えばよい。この変形例の場合は、大
容量メモリ13の使用により記憶回路５内の部品点数を削
減することができる。

第８図は本発明における記憶回路５内の記憶部の他の
変形例を示す説明図である。この変形例は、上記記憶回
路５内の記憶部として大容量のメモリ14を用い、そのア
ドレス上で１回の分析結果のデータが記憶可能な領域を
１ブロックとして複数のブロックを設けたものである。
この場合のブロック分けについては、下位アドレス部を
利用して、例えば三つのブロックに分けるときは、先頭
から二つおきに0,3,6,9,…,3n−２のアドレスのグルー
プを第一のブロックとし、アドレスを一つずらして1,4,
7,10,…,3n−１のアドレスのグループを第二のブロック
とし、さらにアドレスを一つずらして2,5,8,11,…,3nの
アドレスのグループを第三のブロックとすればよい。こ
のようなブロック分けをした場合における分析データの
書き込み及び読み出しは、次のようにして行う。すなわ
ち、１回目の分析結果は大容量メモリ14のアドレス０→
３→６→９→…→3n−２の進みに従って書き込み、２回
目の分析結果はアドレス１→４→７→10→…→3n−１の
進みに従って書き込み、３回目の分析結果はアドレス２
→５→８→11→…→3nの進みに従って書き込み、さらに
４回目の分析結果は再び１回目と同じようにして書き込
む。以下、これを繰り返して順次書き込みを行う。次
に、このように書き込まれた分析データを読み出すに
は、上記大容量メモリ14の先頭から０→１→２→３→…
→3n−１→3nと順にアドレスを進めて走査を行うことに
より、分析データが読み出される。

このような分析データの書き込み及び読み出しを行う
アドレス制御部（第１図の符号７に相当する部分）は、
第９図に示すブロック構成で実現される。すなわち、ス
タートクロックSTCKの入力によりそのＱ出力から２進数
の０〜ｍの値を出力するｍ進カウンタ15と、書き込みク
ロックWRCKの入力によりそのＱ出力から０〜ｎの値を出
力する第一のカウンタ16と、第８図に示すような大容量
メモリ14の飛び越し書き込みを行うため上記第一のカウ
ンタ16からの０〜ｎの値をｍ倍して０〜mnの値とするｍ
倍演算回路17と、このｍ倍演算回路17からの値と上記ｍ
進カウンタ15からの値を加算する加算回路18と、読み出
しクロックRDCKの入力によりそのＱ出力から所定の信号
を出力する第二のカウンタ19と、書き込み用アドレスと
読み出し用アドレスの切り換えを行う選択回路20とで構
成されている。そして、このアドレス制御部は、次のよ
うに動作する。まず、スタートクロックSTCKは分析周期
毎のパルスであり、ｍ進カウンタ15に入力することによ
り、そのＱ出力から２進数の０〜ｍの値が出力される。
一方、メモリへの書き込みクロックWRCKを第一のカウン
タ16へ入力することにより、そのＱ出力から０〜ｎの値
が出力される。次に、第８図に示すようなメモリの飛び
越し書き込みを行うため、上記第一のカウンタ16からの
０〜ｎの値をｍ倍演算回路17により０〜mnの値とする。
その後、加算回路18によりこのｍ倍演算回路17からの値
と上記ｍ進カウンタ15からの値を加算することにより、
目的とする書き込み時のメモリアドレスコントロール信
号が得られる。また、メモリからの分析データの読み出
し時には、読み出しクロックRDCKを基に第二のカウンタ
19のＱ出力をそのまま使用することにより、読み出し時
のメモリアドレスコントロール信号が得られる。このよ
うにして得られた書き込み用アドレスと読み出し用アド
レスとは、選択回路20によって切り換えが行われる。な
お、この切り換えは、上記の選択回路20に限らず、３ス
テートのロジックの出力コントロールによって制御して
もよい。この変形例の場合は、大容量メモリ14の使用に
より記憶回路５内の部品点数を削減することができる。

第10図は本発明の第二の実施例を示すブロック図であ
る。この実施例は、記憶回路５と表示部６との間に、該
記憶回路５から読み出したデータに対して表示系のピク
セル数に応じて、同一周波数成分に対し複数ブロック間
でデータ遅延を行い及び数ピクセル分の分析データの加
算やデータ相関を行う演算手段を設けたものである。こ
こで、上記演算手段は、ラッチ回路またはディレイライ
ンなどの遅延手段21a,21b,21cを一つ若しくは複数有す
るデータ遅延部21と、加算回路や掛算・割算回路やROM,
RAM,CPU等を有する演算部22とから成る。この実施例の
場合は、演算するピクセル数Ｐに対してP/N比を倍向上させることができ、得られる血流像がきれいにな
る。

〔発明の効果〕

本発明は以上のように構成されたので、記憶回路５の
内部に設けられ１回の分析結果のデータが記憶可能な領
域を１ブロックとした複数のブロックを有する記憶部
（M₁〜Mm,13,14）に対し、アドレス制御部７により分析
周期毎にデータを書き込むブロックをそれぞれ切り換え
ると共に、表示の際は上記各ブロックにおける同一周波
数成分を順次読み出しその後次の周波数成分へとアドレ
スを進めて表示することができる。従って、上記記憶回
路５の内部にｍ個のブロックを設けた場合は、分析結果
のデータはサンプル数ｎに対してｍ×ｎ個の分析データ
を得ることができると共に、表示部６に表示されるデー
タは見かけ上ｍ×ｎ個となり、該表示部６における実際
の表示では、表示系の１ピクセルごとに分析データの１
データが存在するようにできる。このことから、従来の
ように表示部６の画面に表示される血流波形を縦のびさ
せることなく、より細かな血流像の表示を行うことがで
きる。よって、本発明によれば、血流像が見易くなり診
断がし易くなる。

【図面の簡単な説明】

第１図は本発明による超音波ドプラ装置の実施例を示す
ブロック図、第２図は記憶回路内の記憶部の構成例を示
すブロック図、第３図はアドレス制御部の内部構成を示
すブロック図、第４図及び第５図は本発明の動作を説明
するためのタイミング線図、第６図は本発明における血
流波形の表示状態を示す説明図、第７図は記憶回路内の
記憶部の変形例を示す説明図、第８図は同じく記憶回路
内の記憶部の他の変形例を示す説明図、第９図は第８図
に示す記憶回路に適用するアドレス制御部の内部構成を
示すブロック図、第10図は本発明の第二の実施例を示す
ブロック図、第11図は従来例における血流波形の表示状
態を示す説明図である。１……探触子、２……超音波送受信部、３……ドプラ検
出部、４……周波数分析部、５……記憶回路、６……表
示部、７……アドレス制御部、13,14……大容量メモ
リ、21……データ遅延部、22……演算部、M₁〜Mm……小
メモリ、B₁〜Bm……記憶領域としてのブロック。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G01S 3/80 - 3/86 G01S 5/18 - 5/30 G01S 7/52 - 7/66 G01S 15/00 - 15/96 A61B 8/00 - 8/14

Claims

(57)【特許請求の範囲】

【請求項１】超音波を送受信する探触子と、この探触子
を制御して超音波を打ち出すと共にその反射波を受信し
てエコー信号を得る超音波送受信部と、この超音波送受
信部で得たエコー信号より血流からのドプラシフト成分
を検出するドプラ検出部と、このドプラ検出部からのド
プラ信号を周波数分析し各周波数成分の輝度レベルを算
出する周波数分析部と、この周波数分析部からの輝度レ
ベルの信号を分析データとして記憶する記憶回路と、こ
の記憶回路から読み出した分析データを血流波形として
表示する表示部とを備えて成る超音波ドプラ装置におい
て、上記記憶回路の内部には１回の分析結果のデータが
記憶可能な領域を１ブロックとして複数のブロックを有
する記憶部を設け、この記憶回路内の記憶部の複数ブロ
ックに対し分析周期毎にデータを書き込むブロックをそ
れぞれ切り換えると共に表示の際は上記各ブロックにお
ける同一周波数成分を順次読み出しその後次の周波数成
分へとアドレスを進めるアドレス制御部を設けたことを
特徴とする超音波ドプラ装置。
【請求項２】上記記憶回路の内部に設ける複数のブロッ
クのブロック数は、表示系のピクセル数÷分析データ数
の整数倍としたことを特徴とする請求項１記載の超音波
ドプラ装置。
【請求項３】上記記憶回路と表示部との間に、該記憶回
路から読み出したデータに対して表示系のピクセル数に
応じて、同一周波数成分に対し複数ブロック間でデータ
遅延を行い及び数ピクセル分の分析データの加算やデー
タ相関を行う演算手段を設けたことを特徴とする請求項
１または２記載の超音波ドプラ装置。