[go: up one dir, main page]

JP2744022B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2744022B2
JP2744022B2 JP63206085A JP20608588A JP2744022B2 JP 2744022 B2 JP2744022 B2 JP 2744022B2 JP 63206085 A JP63206085 A JP 63206085A JP 20608588 A JP20608588 A JP 20608588A JP 2744022 B2 JP2744022 B2 JP 2744022B2
Authority
JP
Japan
Prior art keywords
oxide film
heat treatment
substrate
oxygen
gettering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63206085A
Other languages
Japanese (ja)
Other versions
JPH0254933A (en
Inventor
由子 仁木
正晴 渡辺
壮一 灘原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63206085A priority Critical patent/JP2744022B2/en
Publication of JPH0254933A publication Critical patent/JPH0254933A/en
Application granted granted Critical
Publication of JP2744022B2 publication Critical patent/JP2744022B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、重金属汚染等を取り除くためのゲッタリン
グサイトを形成する半導体装置の製造方法に係わり、特
にゲッタリングサイトを基板の主表面側に形成する半導
体装置の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a method of manufacturing a semiconductor device for forming a gettering site for removing heavy metal contamination and the like, and particularly relates to a method for manufacturing a gettering site on a substrate. And a method of manufacturing a semiconductor device formed on the main surface side of the semiconductor device.

(従来の技術) 半導体装置の製造工程中に導入される重金属汚染は、
自由電子(成孔)のトラップ,放出の中心を形成した
り、pn接合のリークの原因となり、半導体素子の電気的
特性を劣化させる。例えば、MOS半導体素子において
は、重金属によるリーク電流が相互コンダクタンスの低
下等を引き起こし、歩留り低下の大きな原因となる。一
方、最近の半導体集積回路の素子数の増加、それに伴う
半導体集積回路の素子寸法の減少は、微量な汚染が素子
特性や集積回路の歩留りに影響を与えることを意味す
る。
(Prior Art) Heavy metal contamination introduced during the manufacturing process of semiconductor devices
It forms a center for trapping and emitting free electrons (holes) and causes leakage of a pn junction, thereby deteriorating the electrical characteristics of a semiconductor device. For example, in a MOS semiconductor device, a leak current due to heavy metal causes a decrease in mutual conductance and the like, which is a major cause of a decrease in yield. On the other hand, the recent increase in the number of elements of a semiconductor integrated circuit and the accompanying decrease in the dimensions of the semiconductor integrated circuit mean that a minute amount of contamination affects the element characteristics and the yield of the integrated circuit.

従来、このような汚染をゲッタリングする方法とし
て、半導体基板の裏面に機械的損傷を与えたり高濃度の
不純物を導入し、これに汚染重金属を吸収する方法が用
いられている。しかしながら、このような裏面処理は製
造工程の初期に行われるため、表面からの汚染を防ぐた
めに余分の工程を必要としたり、多数の熱処理工程を経
るうちに効果が半減してしまう等の欠点があった。
Conventionally, as a method of gettering such contamination, a method of mechanically damaging the back surface of the semiconductor substrate or introducing a high-concentration impurity and absorbing the contaminated heavy metal into the impurity has been used. However, since such a back surface treatment is performed in the early stage of the manufacturing process, there are disadvantages such as requiring an extra step to prevent contamination from the front surface and halving the effect after going through a number of heat treatment steps. there were.

また、集積回路の製造に当たっては、厚いフィールド
酸化膜により素子分離領域には応力がかかり重金属等の
不純物が集まりリーク電流を生じ易くすると言う問題が
あった。
Further, in manufacturing an integrated circuit, there is a problem that stress is applied to an element isolation region by a thick field oxide film, impurities such as heavy metals gather, and a leak current is easily generated.

(発明が解決しようとする課題) このように従来、半導体基板の裏面側にゲッタリング
サイトを形成する方法では、表面からの汚染を防ぐため
に余分の工程を行わなければならない、また素子工程の
初期にゲッタリングサイトを形成するため多数の熱処理
を経るうちにゲッタリング能力が落ちてくる問題があっ
た。
(Problems to be Solved by the Invention) As described above, conventionally, in the method of forming the gettering site on the back surface side of the semiconductor substrate, an extra step must be performed to prevent contamination from the front surface, and the initial stage of the element process is required. However, there has been a problem that the gettering ability is reduced during a large number of heat treatments for forming a gettering site.

本発明は、上記事情を考慮してなされたもので、その
目的とするところは、余分の工程を必要とせず、多数の
熱工程を経てもその効果の減少しないゲッタリングサイ
トを形成することができ、半導体素子の製造歩留り向上
等に寄与し得る半導体装置の製造方法を提供することに
ある。
The present invention has been made in view of the above circumstances, and an object thereof is to form a gettering site that does not require an extra step and does not reduce its effect even after a number of heating steps. It is an object of the present invention to provide a method of manufacturing a semiconductor device, which can contribute to improvement in the manufacturing yield of semiconductor elements and the like.

[発明の構成] (課題を解決するための手段) 本発明の骨子は、半導体基板上に形成される素子のpn
接合よりも深い領域にイオン注入を行い、それに続く最
初の熱処理条件を最適化して、基板の主表面側にゲッタ
リングサイトを形成することにある。
[Structure of the Invention] (Means for Solving the Problems) The gist of the present invention is a pn of an element formed on a semiconductor substrate.
It is to form a gettering site on the main surface side of the substrate by performing ion implantation in a region deeper than the junction and optimizing the initial heat treatment conditions that follow.

即ち本発明は、ゲッタリングサイトを持つ半導体装置
の製造方法において、半導体基板の主表面に素子分離の
ためのフィールド酸化膜を形成したのち、この酸化膜を
通して基板にイオン注入を行って結晶欠陥の核を形成
し、次いでこれに続く最初の熱処理を900〜1100℃で15
分以上行い、前記酸化膜の直下に反転層を形成すると共
に前記結晶欠陥の核に酸素を析出させるようにした方法
である。
That is, according to the present invention, in a method of manufacturing a semiconductor device having a gettering site, after forming a field oxide film for element isolation on a main surface of a semiconductor substrate, ion implantation is performed on the substrate through the oxide film to remove crystal defects. Nucleation followed by a first heat treatment at 900-1100 ° C. for 15
This is a method in which an inversion layer is formed immediately below the oxide film and oxygen is precipitated at the nucleus of the crystal defect.

(作 用) 本発明によれば、半導体基板の主表面側にゲッタリン
グサイトが形成されるので、このゲッタリングサイトに
より素子形成領域における汚染重金属を吸収することが
でき、素子の製造歩留り向上をはかることが可能であ
る。また、基板の裏面側にゲッタリングサイトを形成す
る方法とは異なり、熱処理工程を経るうちにゲッタリン
グ効果が半減する等の不都合もない。
(Operation) According to the present invention, gettering sites are formed on the main surface side of the semiconductor substrate, and contaminant heavy metals in the element formation region can be absorbed by the gettering sites, thereby improving the production yield of the element. It is possible to measure. Also, unlike the method of forming a gettering site on the back surface side of the substrate, there is no inconvenience that the gettering effect is reduced by half during the heat treatment step.

(実施例) まず、実施例を説明する前に、本発明の基本原理につ
いて説明する。
(Example) First, before describing an example, a basic principle of the present invention will be described.

本発明者等は、数MeV以上の高エネルギーイオン注入
により基板表面から数μmの領域に結晶欠陥の核を形成
した後、温度条件を種々変えて熱処理を行った。その結
果、900〜1100℃で熱処理を行った試料では、透過型電
子顕微鏡で測定したところ、イオン注入条件より定まる
Rp(イオンの侵入深さ)の位置に転位ループが観測され
た。さらに、2次イオン質量分析法で測定をしたとこ
ろ、上記電子顕微鏡で観測されたのと同じ位置に酸素の
ピークが観測され、この位置に酸素の析出が起こってい
ることが確認された。
The present inventors formed nuclei of crystal defects in a region several μm from the substrate surface by high-energy ion implantation of several MeV or more, and then performed heat treatment under various temperature conditions. As a result, the sample heat-treated at 900 to 1100 ° C is determined by ion implantation conditions when measured with a transmission electron microscope.
A dislocation loop was observed at the position of Rp (ion penetration depth). Further, when measurement was performed by secondary ion mass spectrometry, an oxygen peak was observed at the same position as that observed by the electron microscope, and it was confirmed that oxygen precipitation occurred at this position.

また、900℃未満或いは1100℃より高い熱処理温度で
は上記転位ループが減少するのが観測され、さらに1200
℃,800℃で熱処理した場合にはこのような酸素の析出は
殆ど見られなかった。なお、熱処理時間は差ほど影響な
いが、あまりに短いと900〜1100℃の温度でも酸素の析
出が不十分である。本発明者等の実験によれば、熱処理
時間は15分間以上もあれば十分であることが確認され
た。
At a heat treatment temperature lower than 900 ° C. or higher than 1100 ° C., the dislocation loop was observed to decrease, and
In the case of heat treatment at 800 ° C. and 800 ° C., such precipitation of oxygen was hardly observed. The heat treatment time has little effect, but if it is too short, the precipitation of oxygen is insufficient even at a temperature of 900 to 1100 ° C. According to experiments by the present inventors, it has been confirmed that a heat treatment time of 15 minutes or more is sufficient.

このような析出物が形成された試料では、それ以外の
領域に転位は観測されていない。従って、本発明のよう
にイオン注入後900〜1100℃の温度で15分間以上熱処理
することにより、基板の主表面側に酸素の析出層を形成
することができ、この析出層を安定なゲッタリングサイ
トとして使用することが可能となる。
In the sample in which such a precipitate is formed, no dislocation is observed in other regions. Therefore, by performing a heat treatment at a temperature of 900 to 1100 ° C. for 15 minutes or more after ion implantation as in the present invention, an oxygen precipitate layer can be formed on the main surface side of the substrate, and this gettering It can be used as a site.

以下、本発明の詳細を図示の実施例によって説明す
る。
Hereinafter, details of the present invention will be described with reference to the illustrated embodiments.

第1図は本発明の一実施例方法に係わる半導体装置の
製造工程を示す断面図である。まず、第1図(a)に示
す如く、シリコン基板11に加速電圧1.5MeVで不純物12と
しての燐を1×1015cm-2イオン注入した。このような基
板を5枚用意した。なお、このイオン注入は室温で行っ
た。次いで、第1図(b)に示す如く、これらの基板11
を非酸化性雰囲気中で、窒素雰囲気中の温度を夫々800,
900,1000,1100,1200℃にして20分間の熱処理を行った。
この熱処理により、第1図(c)に示す如く基板表面側
に酸素の析出層13を形成した。
FIG. 1 is a sectional view showing a manufacturing process of a semiconductor device according to one embodiment of the present invention. First, as shown in FIG. 1A, 1 × 10 15 cm −2 of phosphorus as an impurity 12 was implanted into a silicon substrate 11 at an acceleration voltage of 1.5 MeV. Five such substrates were prepared. This ion implantation was performed at room temperature. Next, as shown in FIG.
In a non-oxidizing atmosphere and a nitrogen atmosphere at 800, respectively.
Heat treatment was performed at 900, 1000, 1100, and 1200 ° C. for 20 minutes.
By this heat treatment, an oxygen deposition layer 13 was formed on the substrate surface side as shown in FIG. 1 (c).

上記熱処理後に試料の断面構造を透過型電子顕微鏡に
より調べたところ、900,1000,1100℃で熱処理した基板
には第2図に示す如くRpに対応する基板表面10より約1.
7μmの位置に酸素が析出していることが確認された。
さらに、各基板を2次イオン質量分析法により調べたと
ころ、第3図に示す如く900,1000,1100℃で熱処理した
基板には深さ1.7μm付近に燐のピークと共に酸素のピ
ークが存在することが確認された。但し、第3図で
(a)は800℃、(b)は900℃、(c)は1000℃,
(d)は1100℃、(e)は1200℃で熱処理した場合を示
している。そして、この酸素の析出物はその後の素子形
成工程においてゲッタリングサイトとして有効に作用す
ることも確かめられた。なお、深さ1.7μmは通常の素
子の形成に際しては素子形成領域よりも十分深い深さで
あり、このゲッタリングサイトが素子形成に不都合を与
えることはない。
When the cross-sectional structure of the sample was examined by a transmission electron microscope after the heat treatment, the substrate heat-treated at 900, 1000, and 1100 ° C. was about 1.1 from the substrate surface 10 corresponding to Rp as shown in FIG.
It was confirmed that oxygen was precipitated at a position of 7 μm.
Further, when each substrate was examined by secondary ion mass spectrometry, as shown in FIG. 3, the substrate heat-treated at 900, 1000 and 1100 ° C. had a peak of oxygen and a peak of oxygen near a depth of 1.7 μm at a depth of 1.7 μm. It was confirmed that. However, in FIG. 3, (a) is 800 ° C., (b) is 900 ° C., (c) is 1000 ° C.,
(D) shows the case where the heat treatment was performed at 1100 ° C, and (e) shows the case where the heat treatment was performed at 1200 ° C. It was also confirmed that the oxygen precipitate effectively functions as a gettering site in the subsequent device forming process. Note that the depth of 1.7 μm is sufficiently deeper than the element formation region in forming an ordinary element, and this gettering site does not cause any inconvenience in element formation.

このように本実施例方法では、半導体素子形成の初期
において全面にイオン注入を行うため、イオン注入及び
所定温度の熱処理の2工程でゲッタリングサイトを形成
することができる。また、形成されたゲッタリングサイ
トは酸素の析出物であるため、従来法の燐ゲッタリング
に比べてゲッタリングサイトが多く、外方拡散等の問題
もない。また、本工程後に続く素子形成工程では、900
℃以上の高温プロセスにおいてはプロセス中に酸素が析
出し新たにゲッタリングサイトが形成されるため常にゲ
ッタリング能力が追加される。従って、基板結晶欠陥化
処理工程を、大幅な工程簡略によって容易に且つ確実に
実施することができ、素子製造歩留まりの向上等に寄与
することができる。
As described above, in the method of the present embodiment, since the entire surface is ion-implanted at the initial stage of the formation of the semiconductor element, the gettering site can be formed in two steps of ion implantation and heat treatment at a predetermined temperature. Further, since the formed gettering site is a precipitate of oxygen, the number of gettering sites is larger than that of the conventional phosphorus gettering, and there is no problem such as outward diffusion. In the element formation process following this process, 900
In a high-temperature process at a temperature of not less than ° C, gettering ability is always added because oxygen is precipitated during the process and a new gettering site is formed. Therefore, the substrate crystallizing process can be easily and reliably performed by greatly simplifying the process, thereby contributing to an improvement in device manufacturing yield and the like.

次に、本発明の他の実施例について説明する。 Next, another embodiment of the present invention will be described.

第4図は本発明の他の実施例方法を説明するための断
面図であり、これは本発明のMOSFET間の素子分離に応用
した例である。
FIG. 4 is a sectional view for explaining a method of another embodiment of the present invention, which is an example applied to element isolation between MOSFETs of the present invention.

本実施例では、フィールドイオン注入を先の実施例同
様に高エネルギーで行い、先の実施例と同様の熱処理を
施すことにより、フィールド直下に重金属等をゲッタリ
ングする部分を形成するようにしている。第4図(a)
に示す如く、シリコン基板41上にフィールド酸化膜42を
形成した後、フィールドのイオン注入43を高エネルギー
で行い、さらに先の実施例と同様の熱処理を施した。こ
れにより、フィールド酸化膜42の直下に反転層44を形成
すると共にその下の領域に酸素析出層45を形成すること
ができた。つまり、フィールドイオン注入とゲッタリン
グ層形成が同時に行えることになる。
In this embodiment, field ion implantation is performed at high energy as in the previous embodiment, and a heat treatment similar to that in the previous embodiment is performed, so that a portion for gettering heavy metals or the like is formed immediately below the field. . FIG. 4 (a)
As shown in FIG. 7, after a field oxide film 42 was formed on a silicon substrate 41, field ion implantation 43 was performed at a high energy, and the same heat treatment as in the previous embodiment was performed. As a result, the inversion layer 44 was formed immediately below the field oxide film 42, and the oxygen precipitation layer 45 was formed in a region therebelow. That is, field ion implantation and gettering layer formation can be performed simultaneously.

ここで、酸素析出層45の位置がフィールド酸化膜42に
近すぎると、素子分離にリークを与える虞れがある。さ
らに、反転層44の不純物濃度は素子分離のためにある一
定以上の量が必要である。従って、イオン注入条件は、
ドーズ量をフィールド酸化膜直下のドーパント濃度が素
子分離に十分な量となるように、またその注入エネルギ
ーを注入ドーパントの投影飛程(Rp)を中心に形成され
る酸素の析出物が素子分離にリークを与えな程度に十分
深くなるように選べばよい。
Here, if the position of the oxygen precipitation layer 45 is too close to the field oxide film 42, there is a possibility that a leak may be given to element isolation. Further, the impurity concentration of the inversion layer 44 requires a certain amount or more for element isolation. Therefore, the ion implantation conditions are:
The dose is adjusted so that the dopant concentration directly below the field oxide film is sufficient for device isolation, and the implantation energy is used to reduce the oxygen precipitates formed around the projected range (Rp) of the implanted dopant for device isolation. It should be selected so that it is deep enough not to give a leak.

このようにして条件を選びフィールド酸化膜を介して
イオン注入を行い、その後先の実施例と同様の処理を施
した。その結果、熱処理工程後もドーパントの再拡散は
殆どなく、フィールド酸化膜下での素子分離を行うと同
時に、従来応力により生じていた不純物の影響を取り除
くためのゲッタリングサイトを素子にリークを与えない
程度に十分深い領域に形成することができた。この時の
SIMS分析結果(2次イオン質量分析法で測定をした結
果)を第5図に示す。このように、従来の素子分離イオ
ン注入と略同じ工程数で、更にゲッタリングサイトを形
成することが可能となった。
The conditions were selected in this manner, ions were implanted through the field oxide film, and then the same processing as in the previous embodiment was performed. As a result, there is almost no re-diffusion of the dopant even after the heat treatment step, and the device is isolated under the field oxide film, and at the same time, the device is leaked with a gettering site for removing the influence of impurities caused by the conventional stress. It could be formed in a sufficiently deep region to the extent that it was not. At this time
FIG. 5 shows the SIMS analysis results (results measured by secondary ion mass spectrometry). As described above, it is possible to further form a gettering site in substantially the same number of steps as in the conventional device isolation ion implantation.

なお、第4図(a)に示す工程の後は、同図(b)に
示す如くゲート酸化膜46を介してゲート電極47を形成
し、さらにゲート電極47をマスクにソース・ドレイン領
域48a,48bの形成のためのイオン注入を行うことによ
り、フィールド酸化膜42により素子分離された2つのMO
SFETが完成することになる。なお、前記ゲッタリングサ
イト形成のためのイオン注入は素子形成後に行うことも
可能である。
After the step shown in FIG. 4A, a gate electrode 47 is formed via a gate oxide film 46 as shown in FIG. 4B, and the source / drain regions 48a and 48a are formed using the gate electrode 47 as a mask. By performing ion implantation for forming 48b, two MOs separated by the field oxide film 42 are removed.
The SFET will be completed. Note that the ion implantation for forming the gettering site can be performed after the element is formed.

かくして本実施例方法によれば、基板表面側の特にフ
ィールド酸化膜直下に酸素析出層を形成することがで
き、この酸素析出層をゲッタリングサイトとして使用す
ることができる。従って、先の実施例と同様に素子製造
歩留りの向上をはかることができる。しかも、フィール
ドイオン注入と同時に酸素析出層形成を行うことができ
るので、製造工程の簡略化をはかることも可能である。
Thus, according to the method of the present embodiment, an oxygen precipitate layer can be formed on the substrate surface side, particularly immediately below the field oxide film, and this oxygen precipitate layer can be used as a gettering site. Therefore, the device manufacturing yield can be improved as in the previous embodiment. In addition, since the oxygen precipitation layer can be formed simultaneously with the field ion implantation, the manufacturing process can be simplified.

なお、本発明は上述した各実施例に限定されるもので
はない。例えば、前記熱処理条件は、900〜1100℃に限
るものではなく、基板表面側に酸素の析出層が形成され
る温度であればよい。本発明者等の実験では、900〜110
0℃の範囲であれば確実に酸素の析出層が形成されるの
が判明している。さらに、熱処理時間は20分に何等限定
されるものではなく、イオン注入量や注入深さ等の条件
により適宜変更可能である。一般的には、15分以上程度
の処理時間であれば十分である。また、イオン注入する
不純物は燐に限るものではなく、ゲッタリングサイトと
して作用するものを適宜選択すればよい。その他、本発
明の要旨を逸脱しない範囲で、種々変形して実施するこ
とができる。
Note that the present invention is not limited to the above-described embodiments. For example, the heat treatment condition is not limited to 900 to 1100 ° C., but may be any temperature at which an oxygen deposition layer is formed on the substrate surface side. In our experiments, 900-110
It has been found that an oxygen precipitation layer is surely formed in the range of 0 ° C. Further, the heat treatment time is not limited to 20 minutes at all, and can be appropriately changed depending on conditions such as the ion implantation amount and the implantation depth. Generally, a processing time of about 15 minutes or more is sufficient. Further, the impurity to be ion-implanted is not limited to phosphorus, and an impurity that acts as a gettering site may be appropriately selected. In addition, various modifications can be made without departing from the scope of the present invention.

[発明の効果] 以上詳述したように本発明によれば、半導体基板上に
形成される素子のpn接合よりも深い領域にイオン注入を
行い、それに続く最初の熱処理条件を最適化することに
より、多数の熱工程を経てもその効果の減少しないゲッ
タリングサイトを形成することができ、半導体素子の製
造歩留り向上等に寄与することが可能となる。
[Effects of the Invention] As described above in detail, according to the present invention, ions are implanted into a region deeper than a pn junction of an element formed on a semiconductor substrate, and the subsequent initial heat treatment conditions are optimized. In addition, a gettering site whose effect is not reduced even after a number of heating steps can be formed, and it is possible to contribute to an improvement in the production yield of semiconductor elements.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例に係わる半導体装置の製造工
程を示す断面図、第2図は上記工程後の試料の断面構造
を示す模式図、第3図は上記工程後の試料の2次イオン
質量分析法による分析結果を示す特性図、第4図は本発
明の他の実施例を説明するための工程断面図、第5図は
第4図に続き熱処理工程を施した試料の2次イオン質量
分析法による分析結果を示す特性図である。 11,41……シリコン基板、12,43……燐(注入不純物)、
13,45……酸素析出層、42……フィールド酸化膜、44…
…反転層、46……ゲート酸化膜、47……ゲート電極、48
a,48b……ソース・ドレイン領域。
FIG. 1 is a cross-sectional view showing a manufacturing process of a semiconductor device according to one embodiment of the present invention, FIG. 2 is a schematic diagram showing a cross-sectional structure of a sample after the above-described process, and FIG. FIG. 4 is a characteristic diagram showing the results of analysis by secondary ion mass spectrometry, FIG. 4 is a sectional view of a process for explaining another embodiment of the present invention, and FIG. It is a characteristic view showing the analysis result by the following ion mass spectrometry. 11,41: silicon substrate, 12,43: phosphorus (implanted impurity),
13,45 …… Oxygen precipitate layer, 42 …… Field oxide film, 44…
... Inversion layer, 46 ... Gate oxide film, 47 ... Gate electrode, 48
a, 48b: Source / drain regions.

フロントページの続き (56)参考文献 特開 昭61−51930(JP,A) 特開 昭60−42840(JP,A) 特開 昭56−18430(JP,A) 特開 昭59−188925(JP,A) 特開 昭60−84813(JP,A)Continuation of the front page (56) References JP-A-61-51930 (JP, A) JP-A-60-42840 (JP, A) JP-A-56-18430 (JP, A) JP-A-59-188925 (JP) , A) JP-A-60-84813 (JP, A)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板の主表面に素子分離のためのフ
ィールド酸化膜を形成する工程と、次いで前記酸化膜を
通して前記基板にイオン注入を行って結晶欠陥の核を形
成する工程と、次いでこれに続く最初の熱処理を900〜1
100℃で行い、前記酸化膜の直下に反転層を形成すると
共に前記結晶欠陥の核に酸素を析出させる工程とを含む
ことを特徴とする半導体装置の製造方法。
A step of forming a field oxide film for element isolation on a main surface of a semiconductor substrate; and a step of ion-implanting the substrate through the oxide film to form nuclei of crystal defects. The first heat treatment following 900-1
Forming a reversal layer immediately below the oxide film and depositing oxygen in the nuclei of the crystal defects at 100 ° C.
【請求項2】前記イオン注入の条件として、前記酸化膜
下のドーパント濃度が素子分離に必要十分となり、且つ
注入ドーパントの投影飛程(Rp)が素子分離にリーク電
流を与えない深さに設定したことを特徴とする請求項1
記載の半導体装置の製造方法。
2. The conditions for the ion implantation are such that the dopant concentration under the oxide film is necessary and sufficient for element isolation, and the projected range (Rp) of the implanted dopant is set to a depth that does not give a leak current to the element isolation. 2. The method according to claim 1, wherein
The manufacturing method of the semiconductor device described in the above.
JP63206085A 1988-08-19 1988-08-19 Method for manufacturing semiconductor device Expired - Lifetime JP2744022B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63206085A JP2744022B2 (en) 1988-08-19 1988-08-19 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63206085A JP2744022B2 (en) 1988-08-19 1988-08-19 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0254933A JPH0254933A (en) 1990-02-23
JP2744022B2 true JP2744022B2 (en) 1998-04-28

Family

ID=16517571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63206085A Expired - Lifetime JP2744022B2 (en) 1988-08-19 1988-08-19 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2744022B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103664A (en) * 2006-09-20 2008-05-01 Fujifilm Corp Rear irradiation type imaging element, manufacturing method of same and imaging apparatus equipped with same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5618430A (en) * 1979-07-25 1981-02-21 Fujitsu Ltd Manufacture of semiconductor element
JPS59188925A (en) * 1983-04-12 1984-10-26 Toshiba Corp Manufacture of semiconductor device
JPS6042840A (en) * 1983-08-19 1985-03-07 Toshiba Corp Method for processing semiconductor wafer
JPS6084813A (en) * 1983-10-17 1985-05-14 Toshiba Corp Manufacture of semiconductor device
JPS6151930A (en) * 1984-08-22 1986-03-14 Nec Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH0254933A (en) 1990-02-23

Similar Documents

Publication Publication Date Title
JPS5821419B2 (en) Lattice defect removal method
JP3070420B2 (en) Method for manufacturing semiconductor device
JP2744022B2 (en) Method for manufacturing semiconductor device
US6518150B1 (en) Method of manufacturing semiconductor device
JPH04287332A (en) Manufacture of semiconductor element
JPH01303727A (en) Impurity gettering method
JP2943369B2 (en) Semiconductor substrate manufacturing method
JPH0526343B2 (en)
JP2527545B2 (en) Method for manufacturing semiconductor device
JP4045642B2 (en) Manufacturing method of semiconductor device
JPH0661234A (en) Production of semiconductor device
JPS6142911A (en) Forming method of conductive layer by implanting ion
JPH04368131A (en) Manufacture of semiconductor device
KR100256246B1 (en) Gate electrode formation method of semiconductor device
KR960012288A (en) Wafer for semiconductor device manufacturing and its manufacturing method
JP3384439B2 (en) Method for manufacturing semiconductor device
JPH0555231A (en) Manufacture of semiconductor device
JPS59119761A (en) Manufactuer of semiconductor device
KR100434960B1 (en) Method of manufacturing semiconductor device
JPH01245519A (en) Manufacture of semiconductor device
JPH0529243A (en) Manufacture of semiconductor device
JPS63155720A (en) Manufacture of semiconductor device
JPH09148335A (en) Semiconductor silicon wafer and manufacture thereof
JPH04354328A (en) Production of semiconductor device
JPS63181418A (en) Manufacture of semiconductor device