JP2738306B2 - 差動型センスアンプとそれを用いたスタティックｒａｍ及びデータ伝送回路 - Google Patents
差動型センスアンプとそれを用いたスタティックｒａｍ及びデータ伝送回路Info
- Publication number
- JP2738306B2 JP2738306B2 JP6214834A JP21483494A JP2738306B2 JP 2738306 B2 JP2738306 B2 JP 2738306B2 JP 6214834 A JP6214834 A JP 6214834A JP 21483494 A JP21483494 A JP 21483494A JP 2738306 B2 JP2738306 B2 JP 2738306B2
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- pair
- mos transistor
- data transmission
- transmission circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Static Random-Access Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、主にスタティックＲＡ
Ｍ（ＳＲＡＭ）で用いられる差動型センスアンプに関す
るものである。
Ｍ（ＳＲＡＭ）で用いられる差動型センスアンプに関す
るものである。
【０００２】
【従来の技術】ビット線動作の高速化には、信号振幅の
縮小とセンスアンプの高性能化が有効である。ビット線
振幅は小振幅であるほど遅延時間が短縮されるが、小振
幅化とともにセンスアンプの動作が悪化する問題があ
る。これを解決するために、高速ＳＲＡＭではバイポー
ラのセンスアンプが多用されている。
縮小とセンスアンプの高性能化が有効である。ビット線
振幅は小振幅であるほど遅延時間が短縮されるが、小振
幅化とともにセンスアンプの動作が悪化する問題があ
る。これを解決するために、高速ＳＲＡＭではバイポー
ラのセンスアンプが多用されている。
【０００３】ＭＯＳを用いた高性能センスアンプの例と
してＩＥＥＥ Ｊｏｒｎａｌ ｏｆＳｏｌｉｄ−Ｓｔａ
ｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．２６，Ｎｏ．４，Ａ
ｐｒ．，１９９１，ｐｐ．５２５−ｐｐ．５３６に記載
の従来の高性能電流センスアンプの構成例を、図３に示
す。このセンスアンプは、ビット線ＢＬの電流差をｐＭ
ＯＳラッチ回路３１によりＹセレクタ回路３２を介して
データ線ＤＬ，ＤＬバーに伝え、この電流差をカレント
ミラー回路３３により、電圧に変換して読みだしを行う
構成になっている。
してＩＥＥＥ Ｊｏｒｎａｌ ｏｆＳｏｌｉｄ−Ｓｔａ
ｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．２６，Ｎｏ．４，Ａ
ｐｒ．，１９９１，ｐｐ．５２５−ｐｐ．５３６に記載
の従来の高性能電流センスアンプの構成例を、図３に示
す。このセンスアンプは、ビット線ＢＬの電流差をｐＭ
ＯＳラッチ回路３１によりＹセレクタ回路３２を介して
データ線ＤＬ，ＤＬバーに伝え、この電流差をカレント
ミラー回路３３により、電圧に変換して読みだしを行う
構成になっている。
【０００４】
【発明が解決しようとする課題】このセンスアンプでは
ｐＭＯＳラッチ回路３１はビット線負荷３０を介して接
続されているだけなので、常にＤＣ電流が流れている。
さらにこのセンスアンプではカレントミラー回路３３を
用いているために、ｎＭＯＳＦＥＴのＮ１、Ｎ２、Ｎ
３、Ｎ４が常にＤＣ電流を消費してしまう。
ｐＭＯＳラッチ回路３１はビット線負荷３０を介して接
続されているだけなので、常にＤＣ電流が流れている。
さらにこのセンスアンプではカレントミラー回路３３を
用いているために、ｎＭＯＳＦＥＴのＮ１、Ｎ２、Ｎ
３、Ｎ４が常にＤＣ電流を消費してしまう。
【０００５】このように、従来提案されているＭＯＳ高
性能電流センスアンプはＤＣ電流を消費してしまう欠点
があった。
性能電流センスアンプはＤＣ電流を消費してしまう欠点
があった。
【０００６】本発明の目的は、ＤＣ電流を消費しない高
性能センスアンプに関する。
性能センスアンプに関する。
【０００７】
【課題を解決するための手段】本発明は、互いの入出力
をたすきがけにしたＣＭＯＳインバータ対と、前記イン
バータ対とグランドとの間におかれセンス時にオンとな
るＭＯＳトランジスタと、前記インバータ対のそれぞれ
の出力をセンス開始前にグランドレベルで等電位にする
ためのＭＯＳトランジスタと、前記ＣＭＯＳインバータ
対を構成するＰＭＯＳトランジスタのソースにセンス開
始後にオンとなり電流を供給する差動配線対をセレクト
するＭＯＳトランジスタを接続したことを特徴とするセ
ンスアンプである。
をたすきがけにしたＣＭＯＳインバータ対と、前記イン
バータ対とグランドとの間におかれセンス時にオンとな
るＭＯＳトランジスタと、前記インバータ対のそれぞれ
の出力をセンス開始前にグランドレベルで等電位にする
ためのＭＯＳトランジスタと、前記ＣＭＯＳインバータ
対を構成するＰＭＯＳトランジスタのソースにセンス開
始後にオンとなり電流を供給する差動配線対をセレクト
するＭＯＳトランジスタを接続したことを特徴とするセ
ンスアンプである。
【０００８】本発明のＳＲＡＭはメモリセルアレイのビ
ット線対を前記センスアンプ内のセレクタの入力に接続
した構成となる。
ット線対を前記センスアンプ内のセレクタの入力に接続
した構成となる。
【０００９】また本発明のデータ伝送回路はＳＲＡＭ等
のチップ内の長い配線を小振幅で駆動し、前記センスア
ンプでＣＭＯＳレベルに増幅する。
のチップ内の長い配線を小振幅で駆動し、前記センスア
ンプでＣＭＯＳレベルに増幅する。
【００１０】
実施例１ 図１は、本発明の第１の実施例のスタティックＲＡＭの
構成例を示す回路図である。
構成例を示す回路図である。
【００１１】ビット線は、負荷ｐＭＯＳ１により常に電
源電圧ＶＤＤにチャージする。ワード線２により読み出
すメモリセルを選択すると、ビット線対３が開き始め
る。この間センスアンプのＹセレクト４はすべてオフと
なっており、また読みだしデータ線対５はプルダウンｎ
ＭＯＳ６によりグランドレベルにイコライズされる。こ
の期間はＹセレクト４はすべてオフになっているのでセ
ンスアンプには、ＤＣ電流は流れない。
源電圧ＶＤＤにチャージする。ワード線２により読み出
すメモリセルを選択すると、ビット線対３が開き始め
る。この間センスアンプのＹセレクト４はすべてオフと
なっており、また読みだしデータ線対５はプルダウンｎ
ＭＯＳ６によりグランドレベルにイコライズされる。こ
の期間はＹセレクト４はすべてオフになっているのでセ
ンスアンプには、ＤＣ電流は流れない。
【００１２】ビット線対にある程度の電位差が生じた時
点でセンスアンプの電源スイッチｎＭＯＳ７をオンに、
プルダウンｎＭＯＳ６をオフに、Ｙセレクト４を１つだ
けオンにするとビット線の電位差に従って読みだしデー
タ線対５のいずれかがｈｉｇｈレベルとなり読みだし動
作が完了する。センスが終了するとＣＭＯＳインバータ
の特性により電流は自動的にカットされる。
点でセンスアンプの電源スイッチｎＭＯＳ７をオンに、
プルダウンｎＭＯＳ６をオフに、Ｙセレクト４を１つだ
けオンにするとビット線の電位差に従って読みだしデー
タ線対５のいずれかがｈｉｇｈレベルとなり読みだし動
作が完了する。センスが終了するとＣＭＯＳインバータ
の特性により電流は自動的にカットされる。
【００１３】本実施例ではＣＭＯＳインバータを構成す
るｐＭＯＳがＹセレクトＭＯＳ４を介して負荷やＭＯＳ
１に接続されており、センス開始前にはＹセレクトＭＯ
Ｓ４はオフなのでＤＣ電流は流れない。またセンス終了
後はＣＭＯＳインバータの特性により電流は自動的にカ
ットされる。
るｐＭＯＳがＹセレクトＭＯＳ４を介して負荷やＭＯＳ
１に接続されており、センス開始前にはＹセレクトＭＯ
Ｓ４はオフなのでＤＣ電流は流れない。またセンス終了
後はＣＭＯＳインバータの特性により電流は自動的にカ
ットされる。
【００１４】以上によりＤＣ電流を消費せずに小振幅高
速センス動作が行われる。
速センス動作が行われる。
【００１５】実施例２ 次に図２を参照して本発明のデータ伝送回路について説
明する。
明する。
【００１６】図２は、本発明の第２の実施例のデータ伝
送回路の構成例を示す回路図である。
送回路の構成例を示す回路図である。
【００１７】長い伝送線対１０を差動対とし双方ともに
負荷ｐＭＯＳ１１によりＶＤＤにチャージする。バスの
ドライバ回路は、ＣＭＯＳインバータ１２とセレクタｎ
ＭＯＳ１３からなっており、セレクトされたドライバ回
路が半クロック間、長い伝送線１０の電荷を引き抜く。
負荷ｐＭＯＳ１１によりＶＤＤにチャージする。バスの
ドライバ回路は、ＣＭＯＳインバータ１２とセレクタｎ
ＭＯＳ１３からなっており、セレクトされたドライバ回
路が半クロック間、長い伝送線１０の電荷を引き抜く。
【００１８】長い伝送線対１０にある程度電圧差が生じ
たところでセンスアンプの電源スイッチｎＭＯＳ１７を
オンに、プルダウンｎＭＯＳ１６をオフにセレクタｎＭ
ＯＳをオンにすると長い伝送線対１０の電位差に従って
読みだしデータ線対１５のいずれかがｈｉｇｈレベルと
なり読みだし動作が完了する。
たところでセンスアンプの電源スイッチｎＭＯＳ１７を
オンに、プルダウンｎＭＯＳ１６をオフにセレクタｎＭ
ＯＳをオンにすると長い伝送線対１０の電位差に従って
読みだしデータ線対１５のいずれかがｈｉｇｈレベルと
なり読みだし動作が完了する。
【００１９】以上により長い伝送線路の低振幅伝送が可
能となり、低電力データ伝送ができる。
能となり、低電力データ伝送ができる。
【００２０】なお、この伝送回路はＳＲＡＭ以外にも用
いることができる。
いることができる。
【００２１】
【発明の効果】以上説明したように、本発明のセンスア
ンプはＤＣ電流を消費しない構成となっており、その分
低電力化ができる。
ンプはＤＣ電流を消費しない構成となっており、その分
低電力化ができる。
【図１】本発明の第１の実施例のＳＲＡＭの構成例を示
す回路図である。
す回路図である。
【図２】本発明の第２の実施例のデータ伝送回路の構成
例を示す回路図である。
例を示す回路図である。
【図３】従来の高性能センスアンプの構成例を示した図
である。
である。
１ ビット線負荷ｐＭＯＳ ２ ワード線 ３ ビット線対 ４ Ｙセレクタ ５，１５ 読みだしデータ線対 ６，１６ プルダウンｎＭＯＳ ７，１７ 電源スイッチｎＭＯＳ １０ 長い伝送線路 １１ 負荷ｐＭＯＳ １２ ＣＭＯＳインバータ １３ ドライバセレクタｎＭＯＳ １４ レシーバセレクタｎＭＯＳ
Claims (3)
- 【請求項１】互いの入出力をたすきがけにしたＣＭＯＳ
インバータ対と、前記インバータ対とグランドとの間に
おかれセンス時にオンとなるｎＭＯＳトランジスタと、
前記インバータ対のそれぞれの出力をセンス開始前にグ
ランドレベルで等電位にするためのｎＭＯＳトランジス
タと、前記ＣＭＯＳインバータ対を構成するｐＭＯＳト
ランジスタのソースに、センス開始後にオンとなり、負
荷ｐＭＯＳトランジスタにより電源電圧レベルに充電さ
れる差動配線対をセレクトするｐＭＯＳトランジスタを
接続したことを特徴とする差動型センスアンプ。 - 【請求項２】メモリセルアレイのビット線対を請求項１
のセンスアンプ内のセレクトＭＯＳトランジスタの入力
に接続したスタティックＲＡＭ。 - 【請求項３】チップ内の長い配線を小振幅で駆動し、請
求項１のセンスアンプによりＣＭＯＳレベルに増幅する
ことを特徴とするデータ伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6214834A JP2738306B2 (ja) | 1994-09-08 | 1994-09-08 | 差動型センスアンプとそれを用いたスタティックｒａｍ及びデータ伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6214834A JP2738306B2 (ja) | 1994-09-08 | 1994-09-08 | 差動型センスアンプとそれを用いたスタティックｒａｍ及びデータ伝送回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0877780A JPH0877780A (ja) | 1996-03-22 |
| JP2738306B2 true JP2738306B2 (ja) | 1998-04-08 |
Family
ID=16662314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6214834A Expired - Lifetime JP2738306B2 (ja) | 1994-09-08 | 1994-09-08 | 差動型センスアンプとそれを用いたスタティックｒａｍ及びデータ伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738306B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668765A (en) * | 1996-06-06 | 1997-09-16 | Philips Electronics North America Corporation | Charge transfer sense amplifier |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06119784A (ja) * | 1992-10-07 | 1994-04-28 | Hitachi Ltd | センスアンプとそれを用いたｓｒａｍとマイクロプロセッサ |
-
1994
- 1994-09-08 JP JP6214834A patent/JP2738306B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0877780A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289415A (en) | Sense amplifier and latching circuit for an SRAM | |
| JP2007116722A (ja) | 論理レベル出力データを加速ラッチするプルアップ回路を備えたセンス増幅器 | |
| US20020070762A1 (en) | Amplifier for use in semiconductor integrated circuits | |
| JP3127366B2 (ja) | 半導体装置 | |
| JPS5984397A (ja) | Ｍｏｓ論理レベルを規定するバツフア回路 | |
| JPH0422318B2 (ja) | ||
| JPH11510944A (ja) | 電荷転送センス増幅器 | |
| JPH05211437A (ja) | 論理回路 | |
| US5506522A (en) | Data input/output line sensing circuit of a semiconductor integrated circuit | |
| JP2888387B2 (ja) | メモリ | |
| JP2738306B2 (ja) | 差動型センスアンプとそれを用いたスタティックｒａｍ及びデータ伝送回路 | |
| JP3357634B2 (ja) | 構成可能なハーフ・ラッチによる高速シングルエンド・センシング | |
| US5384503A (en) | SRAM with current-mode read data path | |
| JPH06176580A (ja) | 半導体メモリ装置の電流センシング回路 | |
| US4467455A (en) | Buffer circuit | |
| JP3317270B2 (ja) | Ｓｒａｍ装置とその制御方法 | |
| JPH08190799A (ja) | センスアンプ回路 | |
| JP3968818B2 (ja) | アンプ | |
| JP2000090683A (ja) | センスアンプ回路 | |
| JPH0783062B2 (ja) | マスタ−スライス型半導体装置 | |
| JP3712993B2 (ja) | センスアンプ回路 | |
| JP3000950B2 (ja) | 半導体メモリ装置のワード線駆動回路 | |
| JP3085380B2 (ja) | 半導体メモリ | |
| JP3152738B2 (ja) | 半導体メモリ | |
| JP2912095B2 (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970812 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |