JP2728793B2 - 論理シミュレーション装置 - Google Patents
論理シミュレーション装置Info
- Publication number
- JP2728793B2 JP2728793B2 JP3059823A JP5982391A JP2728793B2 JP 2728793 B2 JP2728793 B2 JP 2728793B2 JP 3059823 A JP3059823 A JP 3059823A JP 5982391 A JP5982391 A JP 5982391A JP 2728793 B2 JP2728793 B2 JP 2728793B2
- Authority
- JP
- Japan
- Prior art keywords
- check
- timing
- skew
- value
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004088 simulation Methods 0.000 title claims description 22
- 238000012795 verification Methods 0.000 claims description 13
- 238000005065 mining Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000007781 pre-processing Methods 0.000 description 8
- 230000000644 propagated effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は論理回路を構成する各論
理ゲートのタイミングチェック及びピン間スキューチェ
ック機能を備えた論理シミュレーション装置に関する。
理ゲートのタイミングチェック及びピン間スキューチェ
ック機能を備えた論理シミュレーション装置に関する。
【０００２】
【従来の技術】通常LSI 回路における論理回路を対象と
する論理シミュレーションにおいては、論理チェック、
タイミングチェック等各種のチェックが行われるが、例
えば論理回路を構成する論理ゲートの２つの入力端子に
おける入力信号の変化の時間差を対象とするタイミング
チェックの場合は、この時間差を検出し、これを予め定
めてあるタイミングチェック値と比較し、前記時間差が
タイミングチェック値よりも大きい場合は良、小さい場
合は不良と判断している。ただこの場合、論理ゲートの
２つの入力端子における入力信号の変化の時間差が外部
からLSI チップの入力ピン（以下外部入力ピンという）
に入力されたときの信号変化の誤差、所謂ピン間スキュ
ー値と無関係な場合はそのままタイミングチェックを行
えばよいが、ピン間スキュー値が関与している場合には
正確なタイミングチェックが出来ないことになる。
する論理シミュレーションにおいては、論理チェック、
タイミングチェック等各種のチェックが行われるが、例
えば論理回路を構成する論理ゲートの２つの入力端子に
おける入力信号の変化の時間差を対象とするタイミング
チェックの場合は、この時間差を検出し、これを予め定
めてあるタイミングチェック値と比較し、前記時間差が
タイミングチェック値よりも大きい場合は良、小さい場
合は不良と判断している。ただこの場合、論理ゲートの
２つの入力端子における入力信号の変化の時間差が外部
からLSI チップの入力ピン（以下外部入力ピンという）
に入力されたときの信号変化の誤差、所謂ピン間スキュ
ー値と無関係な場合はそのままタイミングチェックを行
えばよいが、ピン間スキュー値が関与している場合には
正確なタイミングチェックが出来ないことになる。
【０００３】そこで予め予測される外部入力ピンに入力
される信号変化の時間差のうちの最大値をピン間スキュ
ー値として定めておき、論理ゲートに入力される信号に
変化が生じたときはその信号変化にピン間スキュー値が
関与しているか否かを判断する、所謂ピン間スキューチ
ェックを行い、ピン間スキュー値が関与している場合は
タイミングチェック値にピン間スキュー値を加えた新た
なタイミングチェック値を求め、これを元のタイミング
チェック値と置換し、この新たなタイミングチェック値
に基づいてタイミングチェックを行う。図８は従来の論
理シミュレーション装置におけるタイミング検証装置及
びその入，出力情報を示す説明図であり、図中２はタイ
ミング検証装置を示している。タイミング検証装置２は
LSI 回路中の論理回路を構成する素子、例えば論理ゲー
ト相互の接続状態を示す論理接続情報及びタイミングチ
ェック値が定義されている論理回路情報12と、論理シミ
ュレーション用のテストパターン14とに基づいてピン間
スキューチェック, タイミングチェックを行い、タイミ
ングエラーリポート15を出力するようになっている。
される信号変化の時間差のうちの最大値をピン間スキュ
ー値として定めておき、論理ゲートに入力される信号に
変化が生じたときはその信号変化にピン間スキュー値が
関与しているか否かを判断する、所謂ピン間スキューチ
ェックを行い、ピン間スキュー値が関与している場合は
タイミングチェック値にピン間スキュー値を加えた新た
なタイミングチェック値を求め、これを元のタイミング
チェック値と置換し、この新たなタイミングチェック値
に基づいてタイミングチェックを行う。図８は従来の論
理シミュレーション装置におけるタイミング検証装置及
びその入，出力情報を示す説明図であり、図中２はタイ
ミング検証装置を示している。タイミング検証装置２は
LSI 回路中の論理回路を構成する素子、例えば論理ゲー
ト相互の接続状態を示す論理接続情報及びタイミングチ
ェック値が定義されている論理回路情報12と、論理シミ
ュレーション用のテストパターン14とに基づいてピン間
スキューチェック, タイミングチェックを行い、タイミ
ングエラーリポート15を出力するようになっている。
【０００４】図９は論理シミュレーション装置における
タイミング検証装置でのピン間スキューチェックの処理
過程を示すフローチャートである。先ずタイミング検証
装置２に論理回路情報13，テストパターン14を入力して
論理シミュレーションを開始し（ステップT1) 、所定の
タイミングでタイミングチェックをすべき、例えば論理
ゲートの入力端子に対する２つの入力信号に、信号レベ
ル（１又は０）の変化が発生したか否かを論理回路内部
での信号変化が発生する都度調べ（ステップT2) 、信号
変化が発生していないときはタイミングチェックを終了
する。また信号の変化が発生したときはそのうちの一方
の信号変化を、例えばａとし、この信号変化ａの原因と
なった信号変化があったLSI 回路の外部入力ピンをＡと
すると共に、他方の信号変化をｂとし、この信号変化ｂ
の原因となった信号変化があった外部入力ピンをＢとし
て区別し、ピン間スキューチェックを行う（ステップT
3)。
タイミング検証装置でのピン間スキューチェックの処理
過程を示すフローチャートである。先ずタイミング検証
装置２に論理回路情報13，テストパターン14を入力して
論理シミュレーションを開始し（ステップT1) 、所定の
タイミングでタイミングチェックをすべき、例えば論理
ゲートの入力端子に対する２つの入力信号に、信号レベ
ル（１又は０）の変化が発生したか否かを論理回路内部
での信号変化が発生する都度調べ（ステップT2) 、信号
変化が発生していないときはタイミングチェックを終了
する。また信号の変化が発生したときはそのうちの一方
の信号変化を、例えばａとし、この信号変化ａの原因と
なった信号変化があったLSI 回路の外部入力ピンをＡと
すると共に、他方の信号変化をｂとし、この信号変化ｂ
の原因となった信号変化があった外部入力ピンをＢとし
て区別し、ピン間スキューチェックを行う（ステップT
3)。
【０００５】即ち、先ず外部入力ピンＡとＢとが同じか
否かを論理回路情報12に基づいて判断し (ステップT4)
、同じときはピン間スキュー値とは無関係であるから
論理回路情報12中に定義されているタイミングチェック
値を用いてそのままタイミングチェックを行い (ステッ
プT5) 、タイミングチェック値よりも大きいときは良、
小さいときは不良（タイミングエラー）と判断する。ま
た外部入力ピンＡとＢとが異なるときはピン間スキュー
値が関与しているからピン間スキュー値をタイミングチ
ェック値に加えた新たなタイミングチェック値を求め、
これに基づきタイミングチェックを行う（ステップT6)
。タイミングチェック，ピン間スキューチェック等を
含む論理シミュレーションが終了したか否かを判断し
（ステップT7) 、終了していないときは論理シミュレー
ションを続行し (ステップT8)、ステップT2に戻って再
び前述した過程を反復する。そして最後にタイミングエ
ラーとなった対象についてタイミングエラーリポートを
求めてこれを出力する。
否かを論理回路情報12に基づいて判断し (ステップT4)
、同じときはピン間スキュー値とは無関係であるから
論理回路情報12中に定義されているタイミングチェック
値を用いてそのままタイミングチェックを行い (ステッ
プT5) 、タイミングチェック値よりも大きいときは良、
小さいときは不良（タイミングエラー）と判断する。ま
た外部入力ピンＡとＢとが異なるときはピン間スキュー
値が関与しているからピン間スキュー値をタイミングチ
ェック値に加えた新たなタイミングチェック値を求め、
これに基づきタイミングチェックを行う（ステップT6)
。タイミングチェック，ピン間スキューチェック等を
含む論理シミュレーションが終了したか否かを判断し
（ステップT7) 、終了していないときは論理シミュレー
ションを続行し (ステップT8)、ステップT2に戻って再
び前述した過程を反復する。そして最後にタイミングエ
ラーとなった対象についてタイミングエラーリポートを
求めてこれを出力する。
【０００６】
【発明が解決しようとする課題】ところで上述した如き
従来装置にあっては、論理回路内での信号変化が生じる
都度、タイミングチェックに先立ってピン間スキューチ
ェックを行うための論理回路情報12における論理接続情
報を求める必要があり、処理時間が長く、またこのよう
なピン間スキューチェック機能は限られたタイミング検
証装置にしか備えられていないため、ピン間スキューチ
ェックが容易でないという問題もあった。本発明はかか
る事情に鑑みなされたものであって、その目的とすると
ころはピン間スキューチェックを容易に行い得るように
した論理シミュレーション装置を提供するにある。
従来装置にあっては、論理回路内での信号変化が生じる
都度、タイミングチェックに先立ってピン間スキューチ
ェックを行うための論理回路情報12における論理接続情
報を求める必要があり、処理時間が長く、またこのよう
なピン間スキューチェック機能は限られたタイミング検
証装置にしか備えられていないため、ピン間スキューチ
ェックが容易でないという問題もあった。本発明はかか
る事情に鑑みなされたものであって、その目的とすると
ころはピン間スキューチェックを容易に行い得るように
した論理シミュレーション装置を提供するにある。
【０００７】
【課題を解決するための手段】本発明に係る論理シミュ
レーション装置は、ピン間スキューチェックを行って論
理回路情報中のタイミングチェック値を、必要に応じて
これにピン間スキュー値を加えた新たなタイミングチェ
ック値に置換したスキューチェック済み論理回路情報を
求める手段を備える。
レーション装置は、ピン間スキューチェックを行って論
理回路情報中のタイミングチェック値を、必要に応じて
これにピン間スキュー値を加えた新たなタイミングチェ
ック値に置換したスキューチェック済み論理回路情報を
求める手段を備える。
【０００８】
【作用】本発明にあってはこれによって、論理ゲートの
２つの入力端子に入力される信号に変化が生じたとき
は、ピン間スキューチェック済みタイミングチェック値
が定義されている論理回路情報を用いることでタイミン
グ検証装置上でピン間スキューチェックを行う必要がな
く、直ちに既に定義されているタイミングチェック値を
用いてタイミングチェックを行うことが可能となる。
２つの入力端子に入力される信号に変化が生じたとき
は、ピン間スキューチェック済みタイミングチェック値
が定義されている論理回路情報を用いることでタイミン
グ検証装置上でピン間スキューチェックを行う必要がな
く、直ちに既に定義されているタイミングチェック値を
用いてタイミングチェックを行うことが可能となる。
【０００９】
【実施例】以下本発明をその実施例を示す図面に基づき
具体的に説明する。図１は本発明に係る論理シミュレー
ション装置を構成するタイミング検証装置２，スキュー
チェック前処理装置１とその入出力情報を示す説明図で
あり、図中１はスキューチェック前処理装置、２はタイ
ミング検証装置を示している。スキューチェック前処理
装置１はクロック信号情報11と、論理接続情報及びタイ
ミングチェック値を定義してある論理回路情報12とに基
づいてピン間スキューチェックを行い、ピン間スキュー
チェック済み論理回路情報13を出力するようになってい
る。
具体的に説明する。図１は本発明に係る論理シミュレー
ション装置を構成するタイミング検証装置２，スキュー
チェック前処理装置１とその入出力情報を示す説明図で
あり、図中１はスキューチェック前処理装置、２はタイ
ミング検証装置を示している。スキューチェック前処理
装置１はクロック信号情報11と、論理接続情報及びタイ
ミングチェック値を定義してある論理回路情報12とに基
づいてピン間スキューチェックを行い、ピン間スキュー
チェック済み論理回路情報13を出力するようになってい
る。
【００１０】また、タイミング検証装置２は論理チェッ
ク，タイミングチェック等の論理シミュレーションを実
行するためのテストパターン14と、前記ピン間スキュー
チェック済み論理回路情報13とに基づいてタイミングチ
ェックを行い、タイミングエラーリポート15を出力する
ようになっている。図２はスキューチェック前処理装置
１の処理過程を示すフローチャート、図３は論理シミュ
レーション対象とする論理回路を内蔵するLSI チップ６
の模式図である。図２において先ずスキューチェック前
処理装置１にクロック信号情報11,論理回路情報12を入
力し、図３に示す如きLSI チップ６における外部入力ピ
ン6iのうち、クロック信号用の外部入力ピンに対しては
クロック信号 CLK1 ， CLK2 … CLKn を与え（ステップ
S1) 、クロック信号用以外の外部入力ピンの全てにDATA
信号を与える (ステップS2) 。
ク，タイミングチェック等の論理シミュレーションを実
行するためのテストパターン14と、前記ピン間スキュー
チェック済み論理回路情報13とに基づいてタイミングチ
ェックを行い、タイミングエラーリポート15を出力する
ようになっている。図２はスキューチェック前処理装置
１の処理過程を示すフローチャート、図３は論理シミュ
レーション対象とする論理回路を内蔵するLSI チップ６
の模式図である。図２において先ずスキューチェック前
処理装置１にクロック信号情報11,論理回路情報12を入
力し、図３に示す如きLSI チップ６における外部入力ピ
ン6iのうち、クロック信号用の外部入力ピンに対しては
クロック信号 CLK1 ， CLK2 … CLKn を与え（ステップ
S1) 、クロック信号用以外の外部入力ピンの全てにDATA
信号を与える (ステップS2) 。
【００１１】次にクロック信号 CLK1 〜 CLKn 、及びDA
TA信号を図４に示す如き信号伝搬規則に従ってLSI チッ
プ６の外部出力ピン6oに迄伝搬させる (ステップS3) 。
図４は外部入力ピン6iから外部出力ピン6oに迄信号を伝
搬する過程での各論理ゲートに対する信号伝搬規則を示
す説明図であり、図４(a),図４(b),図４(c) はいずれも
論理シミュレーション対象とする論理ゲート７を示して
いる。図４(a) は入力端子7iに対する信号の全てがDATA
信号である場合を示しており、この場合は出力端子7oか
らDATA信号を出力させる。図４(b) は論理ゲート７の入
力端子7iに対する入力信号の１つだけがクロック信号 C
LKi （他はDATA信号)である場合を示しており、この場
合は出力端子7oからクロック信号 CLKi を出力させる。
図４(c) は論理ゲート７の入力端子7iに対する入力信号
の２つ以上がクロック信号 CLKi ， CLKj （他はDATA信
号) である場合を示しており、この場合は出力端子7oか
らクロック信号 CLK0 を出力させる。このような規則に
従って信号の伝搬を行い、外部入力ピン6iから外部出力
ピン6oまで伝搬完了後、論理シミュレーション対象とす
る論理ゲート７、１つ１つに対してタイミングチェック
すべき論理ゲートか否かを判断し（ステップS5) 、タイ
ミングチェック対象論理ゲートでない場合はピン間スキ
ューチェック (ステップS7) を行わない。またタイミン
グチェック対象論理ゲートである場合は当該論理ゲート
に対する各種のタイミングチェック項目についてピン間
スキューチェックを行う（ステップS7) 。
TA信号を図４に示す如き信号伝搬規則に従ってLSI チッ
プ６の外部出力ピン6oに迄伝搬させる (ステップS3) 。
図４は外部入力ピン6iから外部出力ピン6oに迄信号を伝
搬する過程での各論理ゲートに対する信号伝搬規則を示
す説明図であり、図４(a),図４(b),図４(c) はいずれも
論理シミュレーション対象とする論理ゲート７を示して
いる。図４(a) は入力端子7iに対する信号の全てがDATA
信号である場合を示しており、この場合は出力端子7oか
らDATA信号を出力させる。図４(b) は論理ゲート７の入
力端子7iに対する入力信号の１つだけがクロック信号 C
LKi （他はDATA信号)である場合を示しており、この場
合は出力端子7oからクロック信号 CLKi を出力させる。
図４(c) は論理ゲート７の入力端子7iに対する入力信号
の２つ以上がクロック信号 CLKi ， CLKj （他はDATA信
号) である場合を示しており、この場合は出力端子7oか
らクロック信号 CLK0 を出力させる。このような規則に
従って信号の伝搬を行い、外部入力ピン6iから外部出力
ピン6oまで伝搬完了後、論理シミュレーション対象とす
る論理ゲート７、１つ１つに対してタイミングチェック
すべき論理ゲートか否かを判断し（ステップS5) 、タイ
ミングチェック対象論理ゲートでない場合はピン間スキ
ューチェック (ステップS7) を行わない。またタイミン
グチェック対象論理ゲートである場合は当該論理ゲート
に対する各種のタイミングチェック項目についてピン間
スキューチェックを行う（ステップS7) 。
【００１２】図５はピン間スキューチェックを行う過程
を示すフローチャート、図６は論理ゲートの２つの入力
端子の信号変化間のタイミングチェックについてのピン
間スキューチェックの判定内容を、また図７は論理ゲー
トの１つの入力端子のパルス幅チェックについてのピン
間スキューチェックの判定内容を夫々示す説明図であ
る。図５において先ずタイミングチェック項目が論理ゲ
ートの２つの入力端子の信号変化間のタイミングチェッ
クか否かを判断し（ステップS11)、２つの入力端子の信
号変化間のタイミングチェックの場合は２つの入力端子
夫々に対する入力信号がいずれも同じクロック信号か否
かをチェックし（ステップS12)、図６(a) に示す如く同
じクロック信号CLK i であるときは図４(b) に示す規則
からみてピン間スキュー値とは無関係であるからピン間
スキューチェックを終了し、また図６(b) に示す如く異
なる信号のときは図４(a),(b) に示す規則からみてピン
間スキュー値が関与しているからタイミングチェック値
にピン間スキュー値を加えた新たなタイミングチェック
値を求め、元のタイミングチェック値と置換し(ステッ
プS13)、ピン間スキューチェックを終了する。
を示すフローチャート、図６は論理ゲートの２つの入力
端子の信号変化間のタイミングチェックについてのピン
間スキューチェックの判定内容を、また図７は論理ゲー
トの１つの入力端子のパルス幅チェックについてのピン
間スキューチェックの判定内容を夫々示す説明図であ
る。図５において先ずタイミングチェック項目が論理ゲ
ートの２つの入力端子の信号変化間のタイミングチェッ
クか否かを判断し（ステップS11)、２つの入力端子の信
号変化間のタイミングチェックの場合は２つの入力端子
夫々に対する入力信号がいずれも同じクロック信号か否
かをチェックし（ステップS12)、図６(a) に示す如く同
じクロック信号CLK i であるときは図４(b) に示す規則
からみてピン間スキュー値とは無関係であるからピン間
スキューチェックを終了し、また図６(b) に示す如く異
なる信号のときは図４(a),(b) に示す規則からみてピン
間スキュー値が関与しているからタイミングチェック値
にピン間スキュー値を加えた新たなタイミングチェック
値を求め、元のタイミングチェック値と置換し(ステッ
プS13)、ピン間スキューチェックを終了する。
【００１３】例えば図６(a) に示す場合にはその２つの
入力端子に同じクロック信号CLK i が入力されているこ
とから、その前段の論理ゲートは図４(b) に示す伝搬規
則から夫々クロック信号CLK i が入力される同じ外部入
力ピンの入力信号変化に基づくことからピン間スキュー
値を考慮する必要がなく、一方図６(b) に示す如き場合
はその２つの入力端子にDATA信号，クロック信号CLK j
が入力されていることから、図４(a),(b) に示す伝搬規
則からその上流側の論理ゲートはDATA信号のみを入力と
する論理ゲート、一つのクロック信号CLK i を入力信号
とする論理ゲートからの信号、換言すれば異なる外部入
力ピンからの信号に起因するからピン間スキューチェッ
ク値を加算した新たなタイミングチェック値を求める。
入力端子に同じクロック信号CLK i が入力されているこ
とから、その前段の論理ゲートは図４(b) に示す伝搬規
則から夫々クロック信号CLK i が入力される同じ外部入
力ピンの入力信号変化に基づくことからピン間スキュー
値を考慮する必要がなく、一方図６(b) に示す如き場合
はその２つの入力端子にDATA信号，クロック信号CLK j
が入力されていることから、図４(a),(b) に示す伝搬規
則からその上流側の論理ゲートはDATA信号のみを入力と
する論理ゲート、一つのクロック信号CLK i を入力信号
とする論理ゲートからの信号、換言すれば異なる外部入
力ピンからの信号に起因するからピン間スキューチェッ
ク値を加算した新たなタイミングチェック値を求める。
【００１４】次にタイミングチェック項目が論理ゲート
における１つの入力端子のパルス幅チェックか否かを判
断し（ステップS14)、パルス幅のチェックでない場合は
ピン間スキューチェック過程を終了し、またパルス幅の
チェックである場合は入力端子への入力信号がクロック
信号 CLK1 〜 CLKn のいずれであるかを判断し (ステッ
プS15)、図７(a) に示す如くいずれでもないとき、即ち
CLK 0 の場合はピン間スキューチェックを終了し、また
図７(a) に示す如くCLK1 〜 CLKn のいずれかであると
きはタイミングチェック値にピン間スキュー値を加え
(ステップS16)、これを新たなタイミングチェック値と
して元のタイミングチェック値と置換し、ピン間スキュ
ーチェックを終了する。
における１つの入力端子のパルス幅チェックか否かを判
断し（ステップS14)、パルス幅のチェックでない場合は
ピン間スキューチェック過程を終了し、またパルス幅の
チェックである場合は入力端子への入力信号がクロック
信号 CLK1 〜 CLKn のいずれであるかを判断し (ステッ
プS15)、図７(a) に示す如くいずれでもないとき、即ち
CLK 0 の場合はピン間スキューチェックを終了し、また
図７(a) に示す如くCLK1 〜 CLKn のいずれかであると
きはタイミングチェック値にピン間スキュー値を加え
(ステップS16)、これを新たなタイミングチェック値と
して元のタイミングチェック値と置換し、ピン間スキュ
ーチェックを終了する。
【００１５】図７(a) は論理ゲートにおける１本の入力
端子に対する入力信号がクロック信号 CLKi である場合
を、また図７(b) の場合は１本の入力端子に対する入力
信号がクロック信号 CLK0である場合を示している。図
７(a) に示す場合には１本の入力端子にクロック信号 C
LKi が入力しているのみであり、タイミングチェック値
にピン間スキュー値を加えることなく、本来のタイミン
グチェック値によってタイミングチェックがなされ、一
方図７(b) に示す場合には１本の入力端子にクロック信
号 CLK0 が入力しており、入力信号はクロック信号 CLK
1 〜 CLKn のいずれかであるが、いずれのクロック信号
であるかを特定出来ないため、論理回路情報中のタイミ
ングチェック値をこれにピン間スキュー値を加えた新た
なタイミングチェック値とする。
端子に対する入力信号がクロック信号 CLKi である場合
を、また図７(b) の場合は１本の入力端子に対する入力
信号がクロック信号 CLK0である場合を示している。図
７(a) に示す場合には１本の入力端子にクロック信号 C
LKi が入力しているのみであり、タイミングチェック値
にピン間スキュー値を加えることなく、本来のタイミン
グチェック値によってタイミングチェックがなされ、一
方図７(b) に示す場合には１本の入力端子にクロック信
号 CLK0 が入力しており、入力信号はクロック信号 CLK
1 〜 CLKn のいずれかであるが、いずれのクロック信号
であるかを特定出来ないため、論理回路情報中のタイミ
ングチェック値をこれにピン間スキュー値を加えた新た
なタイミングチェック値とする。
【００１６】
【発明の効果】以上の如く本発明装置にあっては、論理
回路情報中のタイミングチェック値夫々について、ピン
間スキューチェック値を加えた新たなタイミングチェッ
ク値とすべきか否かを判断し、必要なタイミングチェッ
ク値をピン間スキューチェック値を加えた新たなタイミ
ングチェック値で置換したピン間スキューチェック済み
論理回路情報を求める手段を備えるから、タイミングチ
ェックすべき信号変化が起こる都度、接続情報を求める
必要がなくなり、ピン間スキューチェック機能を含んだ
タイミングチェックを高速で行い得る優れた効果を奏す
るものである。
回路情報中のタイミングチェック値夫々について、ピン
間スキューチェック値を加えた新たなタイミングチェッ
ク値とすべきか否かを判断し、必要なタイミングチェッ
ク値をピン間スキューチェック値を加えた新たなタイミ
ングチェック値で置換したピン間スキューチェック済み
論理回路情報を求める手段を備えるから、タイミングチ
ェックすべき信号変化が起こる都度、接続情報を求める
必要がなくなり、ピン間スキューチェック機能を含んだ
タイミングチェックを高速で行い得る優れた効果を奏す
るものである。
【図１】本発明に係る論理シミュレーション装置のスキ
ューチェック前処理装置，タイミング検証装置及びその
入出力信号を示す説明図である。
ューチェック前処理装置，タイミング検証装置及びその
入出力信号を示す説明図である。
【図２】本発明装置におけるスキューチェック前処理装
置の処理過程を示すフローチャートである。
置の処理過程を示すフローチャートである。
【図３】論理シミュレーション対象とすべき論理回路を
含むLSI 回路の模式図である。
含むLSI 回路の模式図である。
【図４】論理ゲートの信号伝搬規則を示す説明図であ
る。
る。
【図５】ピン間スキューチェックの処理過程を示すフロ
ーチャートである。
ーチャートである。
【図６】２つの入力端子の信号変化の時間差のタイミン
グチェックに際してピン間スキューチェック値を加える
か否かの判定の内容を示す説明図である。
グチェックに際してピン間スキューチェック値を加える
か否かの判定の内容を示す説明図である。
【図７】１つの入力端子のパルス幅のタイミングチェッ
クに際してピン間スキュー値を加えるか否かの判定の内
容を示す説明図である。
クに際してピン間スキュー値を加えるか否かの判定の内
容を示す説明図である。
【図８】従来装置のタイミング検証装置及びその入，出
力情報を示す説明図である。
力情報を示す説明図である。
【図９】従来装置の処理過程を示すフローチャートであ
る。
る。
１ スキューチェック前処理装置 ２ タイミング検証装置 ６ LSI チップ ７ 論理ゲート 11 クロック信号情報 12 論理回路情報 13 ピン間スキューチェック済み論理回路情報 14 テストパターン 15 タイミングエラーリポート
Claims (1)
- 【請求項１】 テストパターンとタイミングチェック値
を含む論理回路情報とに基づき、論理シミュレーション
対象論理回路を構成する論理ゲートの２つの入力信号の
変化の時間差を検出し、この時間差を前記タイミングチ
ェック値にてタイミングチェックするタイミング検証装
置を具備する論理シミュレーション装置において、タイ
ミングチェックに先立って、クロック信号情報と論理回
路情報とを用いて各タイミングチェック値につき、ピン
間スキュー値を加えた新たなタイミングチェック値とす
べきか否かのピン間スキューチェックを行い、タイミン
グチェック値にピン間スキュー値を加えた新たなタイミ
ングチェック値に置換した新たな論理回路情報を求める
手段を備え、この新たな論理回路情報と前記テストパタ
ーンとに基づきタイミングチェックを行うようにしたこ
とを特徴とする論理シミュレーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3059823A JP2728793B2 (ja) | 1991-03-25 | 1991-03-25 | 論理シミュレーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3059823A JP2728793B2 (ja) | 1991-03-25 | 1991-03-25 | 論理シミュレーション装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04313162A JPH04313162A (ja) | 1992-11-05 |
| JP2728793B2 true JP2728793B2 (ja) | 1998-03-18 |
Family
ID=13124336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3059823A Expired - Fee Related JP2728793B2 (ja) | 1991-03-25 | 1991-03-25 | 論理シミュレーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728793B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2606654B2 (ja) * | 1993-09-03 | 1997-05-07 | 日本電気株式会社 | 論理シミュレーション方法 |
| JP2863779B2 (ja) * | 1993-12-15 | 1999-03-03 | 日本電気株式会社 | タイミング検証方法及び検証装置及びテストパターン生成方法 |
-
1991
- 1991-03-25 JP JP3059823A patent/JP2728793B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 中嶋弘明、外２名、"ＬＳＩテスタ入力スキュー・チェック用論理シミュレータの開発"、電子情報通信学会春季全国大会講演論文集、電子情報通信学会、１９９１年３月１５日、ＮＯ．１、Ｐ．１２７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04313162A (ja) | 1992-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5365528A (en) | Method for testing delay faults in non-scan sequential circuits | |
| JPH1062494A (ja) | 順序回路の故障箇所推定方法 | |
| JP2728793B2 (ja) | 論理シミュレーション装置 | |
| JP2001021618A (ja) | 故障伝搬経路推定方法、故障伝搬経路推定装置及び記録媒体 | |
| JP2859189B2 (ja) | タイミングエラー検出回路 | |
| US6405336B1 (en) | Device and method for testing a semiconductor | |
| JP3317231B2 (ja) | スキュー検証方法 | |
| JP2002259488A (ja) | クロックスキュー検証方法 | |
| JP2674142B2 (ja) | 論理回路の動作検証方法 | |
| JP3218294B2 (ja) | 論理集積回路 | |
| JP2001188807A (ja) | 時間故障シミュレーション方法 | |
| JP3123982B2 (ja) | 論理シミュレーション方法 | |
| JPH07294604A (ja) | Ｌｓｉテスト回路 | |
| JPH117461A (ja) | 論理シミュレーション方法およびテストパターン生成装置 | |
| JPH0915305A (ja) | 論理回路のテストパターン生成システム | |
| JP3190829B2 (ja) | 半導体集積回路 | |
| JPH02105943A (ja) | シミュレーション方式 | |
| JP2838599B2 (ja) | テスト容易化回路 | |
| JPH04357569A (ja) | 論理シミュレータ | |
| JPH06215060A (ja) | 論理シミュレーション装置 | |
| JP2000321336A (ja) | 論理シミュレーション装置 | |
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| JPH06251096A (ja) | タイミング検証回路 | |
| JPH04141745A (ja) | 半導体集積回路装置 | |
| JPH07260899A (ja) | 信号タイミング調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |