JP2705980B2

JP2705980B2 - 走査線数変換画像表示装置

Info

Publication number: JP2705980B2
Application number: JP1154462A
Authority: JP
Inventors: 隆一染矢; 展明甲
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-06-19
Filing date: 1989-06-19
Publication date: 1998-01-28
Anticipated expiration: 2013-01-28
Also published as: JPH0321176A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、液晶パネルの如きマトリクス表示パネルを
用いた画像表示装置に関するものであり、更に詳しく
は、或る第１の走査線数をもつ映像信号を表示可能とす
るだけの画素数をもつマトリクス表示パネルをもち、前
記第１の走査線数よりも多い数の第２の走査線数をもつ
映像信号を該マトリクス表示パネルに表示せんとすると
きは、該第２の走査線数の中から走査線を間引くことに
より走査線数を減らして表示することを可能にした走査
線数変換画像表示装置に関するものである。

〔従来の技術〕

カラーテレビ方式には種々の方式があり、NTSC方式、
PAL方式、SECAM方式の３方式が世界の主流になってい
る。これらの方式に加え高品位のハイビジョン方式も実
験されるようになり、カラーテレビ方式はますます多様
化してきている。

一般に、マトリクス表示パネルでテレビ信号を正常な
画像として再生表示するには各方式に合わせてテレビ信
号の処理を行うと同時に、上記各方式の走査線本数にそ
れぞれ見合う画素数のマトリクス表示パネルを用いる必
要がある。

すなわち、ある方式の走査線本数に画素数を合わせた
マトリクス表示パネルは、異なる走査線本数の他の方式
の画像表示にそのまま使用することが出来ないので通例
である。

これに対し、特開昭63−169884号公報では、垂直方向
に220画素数を有するNTSC方式用のマトリクスパネルを
用いて、垂直走査回路の垂直シフトレジスタのクロック
を制御することにより、水平走査線を５本に１本の割合
で間引き、１フィールド275本の水平走査線数を有するP
AL方式のデレビ画像表示を可能にした技術を開示してい
る。さらに、自然なPAL画像を提供するために、上記公
知例では、第１フィールドと第２フィールドで、間引か
れる１本の水平走査線の位置が変えられるようになって
いる。

〔発明が解決しようとする課題〕

間引き位置が第１フィールドと第２フィールドで一致
する場合、表示画像からその間引き位置に対応した横線
が消える問題がある。

第13図は１フィールドにおける液晶パネル18のパネル
ライン番号と書込み信号走査線番号の関係を、間引き前
と間引き後について示した説明図である。すなわち、間
引き前は第13図（ａ）に示す如くであったものを、第13
図（ｂ）に示すように、第１フィールドと第２フィール
ドで書込み走査線番号６を間引くと、１枚の画面（１フ
レーム）は第１フィールドと第２フィールドから成って
いるので、書込み走査線番号６は画面に全く表示されな
くなり、たとえばこの行にあった横線は消えてしまう。
このため、前記公知例では、第１フィールドと第２フィ
ールドで間引き位置を変える操作を行っている。

しかしこの場合、表示される走査線の位置が、第１フ
ィールドと第２フィールドで異なる行があるため、横線
が太く見える問題が派生してくる。

第14図は、これを説明するための図であり、第１フィ
ールドと第２フィールドで間引き走査線の位置を変えた
場合の液晶パネル18のパネマライン番号と、書込み走査
線番号の関係を表わした説明図である。すなわち、第14
図（ａ）の第１フィールドでは書込み信号走査線番号６
を間引いており、パネマライン番号3,4,5では、書込み
信号走査線番号は3,4,5である。

これに対し、第14図（ｂ）の第２フィールドでは書込
み信号走査線番号３を間引いているため、パネルライン
番号3,4,5では、書込み信号走査線番号は4,5,6となって
しまい、たとえば書込み信号走査線番号４だけに横線の
信号があると、実際の表示は第１フィールドのそれと第
２フィールドのそれとにより、２行にわたり、太く見え
てしまう。

本発明の目的は、かかる画像の不連続が目立たない間
引きを行うことにより、比較的自然な画像が得られるよ
うにした走査線数変換画像表示装置を提供することにあ
る。

〔課題を解決するための手段〕

上記目的は、１本の走査線の信号を完全に間引くので
はなく、上下に隣接した２本の走査線の信号をそれぞれ
半分づつ間引いて残りで１本の走査線を構成することに
より、結果として１本分の走査線を間引くことにより達
成される。

第19図は、課題を解決するための手段の基本構成を示
す概念図である。

同図において、上側のサンプルホールド回路SH（Ｕ）
は、今、１水平走査ラインが１〜８の８個の画素データ
から成るものとすると、その中の１番目の画素データ
、３番目の画素データ、５番目の画素データ、７
番目の画素データ、をサンプルホールド可能としてい
る。

そして下側のサンプルホールド回路SH（Ｌ）は、１水
平走査ラインの８個の画素データの中の２番目の画素デ
ータ、４番目の画素データ、６番目の画素データ
、８番目の画素データ、をサンプルホールド可能と
している。

垂直走査回路VSからの１本の走査電極（イ）と、上側
のサンプルホールド回路SH（Ｕ）からの信号電極，
、、との各交点及び下側のサンプルホールド回路
SH（Ｌ）からの信号電極，、、との各交点に○
で示す表示素子が配列されて、破線で囲んだ８画素から
なる１ラインのマトリクス表示装置Ｍが形成される。

上側の水平シフトレジスタSR（Ｕ）は、クロックを供
給されることにより、信号路Ｋを介して与えられる画像
データを１画素ずつサンプルホールド回路SH（Ｕ）に取
り込むためのものであり、下側の水平シフトレジスタSR
（Ｌ）は、クロックを供給されることにより、信号路Ｋ
を介して与えられる画像データを１画素ずつサンプルホ
ールド回路SH（Ｌ）に取り込むためのものである。

〔作用〕

第19図を参照して回路動作を説明する。先ず、走査線
の間引きを行わない場合の動作を述べる。信号路Ｋから
１水平走査ラインに属する８個の画素データを供給され
ると、その同じ水平走査ラインに属する８個の画素デー
タのうち、画素，、、をサンプルホールド回路
SH（Ｕ）に取り込み、画素，、、をサンプルホ
ールド回路SH（Ｌ）に取り込む。そしてその後に、垂直
走査回路VSからの１本の走査電極（イ）を駆動すれば、
破線で囲んだ８画素からなる１ラインのマトリクス表示
装置Ｍに、信号路Ｋから入力された１水平走査ラインに
属する８個の画素データを表示することができる。

次に２本の走査線の中から１体の走査線を間引いて表
示する場合の動作を説明する。

信号路Ｋから第１の水平走査ラインに属する８個の画
素データを供給されると、その水平走査ラインに属する
８個の画素データのうち、画素，、、をサンプ
ルホールド回路SH（Ｕ）に取り込み、他の画素は捨て
る。そして次に、信号路Ｋから第２の水平走査ラインに
属する８個の画素データを供給され、その水平走査ライ
ンに属する８個の画素データのうち、画素，、、
をサンプルホールド回路SH（Ｌ）に取り込み、他の画
素は捨てる。そしてかかる状態のもとで、垂直走査回路
VSからの１本の走査電極（イ）を駆動すれば、破線で囲
んだ８個画素からなる１ラインのマトリクス表示装置Ｍ
に、信号路Ｋから入力された第１の水平走査ラインに属
する８個の画素データの中の画素，、、と、第
２の水平走査ラインに属する８個の画素データの中の画
素，、、とを表示することができる。つまり、
第１、第２の２本の水平走査線を１本に間引いて表示し
たことになる。

以上のようにして、上下に隣り合う２本の水平走査線
の平均をとるのとほゞ同じことになるので１本の水平走
査線が完全に欠落することはなくなり、画像の不連続は
目だたなくなる。また、第１フィールドと第２フィール
ドにおいて、水平走査線は同じ位置に表示できるため、
自然な間引き画像の表示が可能となる。

〔実施例〕

以下、本発明の一実施例を図面により詳しく説明す
る。

第１図に、本発明による走査線数変換画像表示装置の
一実施例を示す。第１図は、１フィールドの有効表示走
査線数287本を持つPAL方式画像（以下、単にPAL画像と
も云う）を、６本に１本間引くことにより、垂直画素数
240の液晶パネルに、上記PAL画像を再生する装置を示す
ブロック図である。

第１図に示すブロック図は、信号回路７、水平走査回
路14−1,14−２、垂直走査回路（垂直シフトレジスタ）
15、液晶パネル18で構成される。

さらに信号回路７は、映像信号（ビデオ）の入力端子
１、同期分離回路２、コントロール回路３、映像信号処
理回路４、極性切換回路５、間引回路６で構成され、上
記水平走査回路14−1,14−２は液晶パネル18の上下に配
置され、水平シフトレジスタ８−1,8−２とそのシフト
クロック、データ信号等の入力端子11−1,11−２、サン
プルホールド回路９−1,9−２とその３原色RGBビデオ信
号の入力端子13−1,13−２、サンプルホールド信号出力
用のｎ個のバッファアンプ10−1,10−２とその出力制御
用OE端子12−1,12−２で構成されている。

液晶パネル18は上下たがいちがいに配置された水平2n
本（上側ｎ本，下側ｎ本）の水平信号電極16−1,16−
２、垂直ｍ本の走査電極17で、それぞれドレイン、ゲー
トが選択されるｍ×2n個の薄膜画素トランジスタ（TF
T）19、および各画素トランジスタのソースに接続され
る液晶画素20で構成される。

第１図に示す回路の動作は次のとうりである。

入力端子１に入力されたPAL映像信号から、同期分離
回路２において水平・垂直同期信号を分離する。この水
平・垂直同期信号に基づき、コントロール回路３におい
て、水平走査回路14−1,14−２、垂直走査回路15、およ
び極性切換回路５を駆動するのに必要なコントロール信
号を形成する。

これに対し、映像信号処理回路４では、入力されたPA
L映像信号を処理して、RGB原色信号を形成する。尚、カ
ラーでなく白黒映像信号の場合は、映像信号は輝度信号
であり、同様であるので、以下本実施例ではカラー表示
を前提とし説明して行く。

上記映像信号は極性を極性切換回路５において一定周
期で切り換えた後、水平走査回路14−1,14−２のサンプ
ルホールド入力端子13−1,13−２に印加される。水平走
査回路14−1,14−２では入力端子11−1,11−２に入力さ
れる間引回路６を介した信号に基づいて水平シフトレジ
スタ８−1,8−２が動作し、そのシフトレジスタ８−1,8
−２の出力に応じてサンプルホールド回路９−1,9−２
が端子13−1,13−２に印加される画像信号をサンプリン
グすると同時にそのデータを所定期間保持する。

１ライン（１水平走査線分）の画像信号のサンプリン
グ終了後、サンプルホールド回路９−1,9−２の出力は
バッファアンプ10−1,10−２の入力となり、そのバッフ
ァアンプ10−1,10−２の出力はその制御端子12−1,12−
２に印加されるOE信号（Output・Enable信号）に応じて
液晶パネル18の走査電極16−1,16−２に印加される。

一方、シフトレジスタから構成される垂直走査回路15
では、間引回路６を介してコントロール回路３からの例
えばクロックを間引いた信号に基づき、液晶パネル18の
ｍ本の走査電極17を順次選択駆動する。ｉ番目の行の走
査電極17−ｉが駆動されると、その電極にゲートが接続
されている横方向2n個のトランジスタ（19−i,1）〜（1
9−i,2n）が一斉にONする。このとき、バッファアンプ1
0−1,10−２の制御端子12−1,12−２に印加されるOE信
号に同期して、サンプルホールド回路９−1,9−２にサ
ンプルホールドされた画像信号が出力され、ON状態にあ
る画素トランジスタ（19−i,1）〜（19−i,2n）を介し
て液晶画素（20−i,1）〜（20−i,2n）にサンプリング
画像信号が書き込まれる。すなわち、液晶パネル18のｉ
番目のラインに画像情報が書き込まれる。

以下、本発明の実施例である第１図における間引回路
６の動作について詳しく説明する。

第２図に、第１図の回路動作に必要な主要信号の波形
図を示す。第２図に示す信号は、コントロール回路３に
加えられる水平同期信号Hsync、端子13に加えられる画
像信号Ｒ（赤）、端子11−１に加えられる水平シフトレ
ジスタ８−１のスタートパルスSTH1及びそのシフトクロ
ック（サンプリングクロックに相当する）CPH1、端子11
−２に加えられる水平シフトレジスタ８−２のスタート
パルスSTH2及びそのシフトクロックCPH2、垂直走査回路
15のスタートパルスSTV及びそのシフトクロックCPV、端
子12に加えられるバッファアンプ10−1,10−２の制御信
号OEである。

垂直走査は、垂直走査回路15のシフトレジスタのスタ
ートパルスSTVの入力時における垂直シフトクロックCPV
の立ち上がりを基準に開始する。第２図では、関連する
各信号のパルスに同じ番号を付している。すなわち、第
１水平走査周期に関する信号には番号１、第２水平走査
周期に関する信号には番号２、……となっている。

すなわち、CPVのパルス１の立ち上がりで垂直シフト
レジスタ15の第一段目から走査パネルが出力され、液晶
パネル18の第一走査電極17−１が駆動される。

これに対し、CPVのパルス１より約１水平周期前にお
けるHsyncのパルス１に同期するSTH1及びSTH2のパルス
によって、画像信号Ｒがサンプルホールド９（９−1,9
−２）に保持される。このサンプリングデータはHsync1
より約１水平走査周期後に立ち上がる制御信号OEによっ
てバッファアンプ10−1,10−２から出力され、液晶パネ
ル18の第１ラインに書き込まれる。信号電極16−1,1の
波形は第２図の波形16−1,1、信号電極16−2,1の波形は
第２図の波形16−2,1となる。

第１図に示す間引回路６では、例えば第２図に示すよ
うに、STH1はパルス６以降、CPV,OEはパルス５以降を順
次６個に１個の間隔でそれぞれ間引いている。（間引か
れたパルスを破線で示す）。この時、STH1のパルス６は
間引かれているため、サンプルホールド回路９−１には
画像信号の６はサンプリングされず、画像信号Ｒの５の
データが保持されたままである。

これに対し、サンプルホールド回路９−２では、STH2
のパルス６により画像信号Ｒの６がサンプリングされ
る。また、CPVのパルス５に相当する時刻において垂直
シフトレジスタ15は動作せず、CPVのパルス４の状態に
停止したままである。走査電極17に印加される信号波形
は、第２図の17−1,17−2,17−3,17−4,17−５に示す順
次選択波形となる。すなわち、液晶パネル18の第４ライ
ンが選択された状態がCPV5の期間継続される。

この時、制御信号OEのパルス５も同時に停止している
ため、第４ラインの画素の内容に変化はなく、画像信号
Ｒの４が継続される。そして、CPVのパルスにより第５
ラインが選択された後、OEのパルス６により、信号電極
16−１に画像信号Ｒの５のデータが出力され、信号電極
16−２に画像信号Ｒのデータが出力される。従って、液
晶パネル18の第５ラインの画素としては、画像信号Ｒの
５の信号と６の信号が交互に書き込まれ、同時に表され
る。

第３図に、間引回路６によって液晶パネル18上に表示
される書込み信号の走査線と液晶パネル18上のライン番
号との関係を示す。

第３図（ａ）は奇数フィールド表示機関における関係
である。液晶パネル18は垂直方向240画素であり、240本
の走査線を書き込むことができる。この液晶パネル18上
に書き込み可能な走査線に番号を付し、パネルライン番
号として第３図（ａ）の左側に記す。一方、実際に書き
込まれる画像信号の走査線番号を第３図（ａ）の液晶パ
ネル18上に記す。

第２図の波形図の説明に従い、間引回路６で水平シフ
トレジスタ８−１のスタートパルスSTH1、垂直シフトク
ロックCPV、水平サンプリング出力制御信号OEを間引く
ことによって、第３図（ａ）のパネルライン番号５に示
すごとく２本の走査線分の画像信号が一本のパネルライ
ン上に水平方向に交互に表示され、別の言い方をすれ
ば、隣り合う２本の走査線の平均された信号が表示さ
れ、６本に５本の割合で画像信号が書き込まれる。

この結果、第３図（ａ）に示す通り、液晶パネル18上
には６本に１本走査線が間引かれた画像信号が書き込ま
れるので、240本のラインで構成される液晶パネル18上
には本来１本目から287本目までの287本の走査線で構成
される奇数フィールドの画像が上下に縮小された状態で
表示されることになる。

同様に、第３図（ｂ）に示す偶数フィールドでも、液
晶パネル18上には本来313本目から599本目までの287本
の走査線で構成される偶数フィールドの画面が上下に縮
小された状態で表示される。

第４図は、第３図の間引き関係よりさらに自然な表示
をねらった間引き関係を示している。第３図では、液晶
パネル18の１つのパネルラインに書き込まれる、２本の
書込信号走査線番号の順番は、若い番号が奇数フィール
ド偶数フィールド共に左側になっている。すなわち、１
フレームでは同じ位置の画像信号が間引かれることにな
る。これに対し、第４図は、上記の順番を奇数フィール
ドと偶数フィールドで入れかえて、間引きが均一になる
ようにしたものである。

ただしこの場合、第２図のスタートパルスSTH1ではな
く、STH2を間引く必要がある。すなわち、スタートパル
スSTH1からSTH2のどちらかが間引かれている時、もう一
方のスタートパルスは間引かれない。

従って、第４図に示す発明により、画像の不連続が目
立たなくなり、アスペクト比4:3の液晶パネル18に、PAL
画像を同じアスペクト比4:3で、より自然に表示でき
る。よって本発明の効果は明らかである。

第５図に、第１図における間引回路６の具体的な回路
構成例を示す。第５図に示す回路は大きく２つのブロッ
クに分けられる。１つは間引きパルス発生回路21で、も
う１つはゲート回路37である。

間引きパルス発生回路21は、カウンタ25、タイミング
調整回路26,27,28で構成される。カウンタ25は、端子23
に入力されるSTV（スタートパルスＶ）を基準にして、
端子24に入力される、例えばHsync（水平同期信号）を
６個毎カウントする。すなわち、カウンタ25は、Hsync6
個毎にパルスを発生する。

このパルスに基づき、タイミング調整回路26は第２図
のCPVのパルス５（破線）をカバーする負極性のパルス
を発生し、タイミング調整回路27はOEのパルス５（破
線）をカバーする負極性のパルスを発生し、タイミング
調整回路28はSTH1のパルス６（破線）をカバーする正極
性のパルスを発生する。

タイミング調整回路は第６図に示すように、遅延回路
57と単安定間マルチバイブレータ58から構成され、端子
59に入力されたパルスを遅延回路57で一定時間遅延した
後、単安定マルチバイブレータ58で一定幅のパルスを形
成し、端子60から出力する。

ゲート回路37は、４個のAND回路と２個のNAND回路と
１個のインバータ回路で構成される。AND33は端子30に
入力されるCPVをタイミング調整回路26からの間引きパ
ルスでゲートする。また、タイミング調整回路26からの
間引きパルスは負極性であるので、端子30に入力される
CPVのパルスは６個に１個の割合で間引かれ、端子38か
ら出力される。

同様にAND34において、端子31に入力されるOEのパル
スもAND34において６個に１個の割合で間引かれ、端子3
9から出力される。NAND57では、フィールド判別信号FD
に基づき、奇数フィールドまたは偶数フィールドにおい
て、タイミング調整回路28の正極性のパルスを負極性に
して出力する。

AND35では、このパルスに従って、端子32に入力され
るSTHのパルスが６個に１個の割合で間引かれ端子40にS
TH1として出力される。同様に、NAND58では、フィール
ド判別信号FDが入力されたインバータ29の出力に基づ
き、NAND57とは異なるフィールドで、タイミング調整回
路28の正極性のパルスを負極性にして出力する。

AND36では、このパルスに従って、端子32に入力され
るSTHのパルスが６個に１個の割合で間引かれ端子41にS
TH2として出力される。尚、フィールド判別信号FDは、
垂直同期信号から形成され、同期は垂直同期信号の２倍
である。

第７図に、本発明の第２の実施例を示す。第１図に示
した第１の実施例との相違点は、水平走査周期２行分の
信号のアナログ的な平均をとり、１行分にすることであ
る。そのために回路構成は、第７図に示すごとく、映像
信号処理回路４と極性切換５の間に、破線でかこまれる
回路44を挿入した形となっている。

44の破線内には、アナログスイッチ43があり、このス
イッチの切換えにより映像信号処理回路４の出力信号45
を出力するか、あるいは平均化回路の出力49を出力する
かが選択される。アナログスイッチ43の切換えは、間引
回路106の制御信号51により行われる。

平均化回路は第８図に示される構成である。遅延回路
48は１水平周期分の遅延量を持つ。46は加算器、47は6d
Bの減衰器（電圧1/2）である。すなわち、平均化回路49
の出力は、水平走査周期２行分の信号平均値となる。

第９図の波形図を用いて第７図の動作を説明する。た
だし、同期分離回路２、コントロール回路３、映像信号
処理回路（ビデオクロマ回路）４、極性切換回路５は第
１の実施例のそれと同じなので、ここでは特に説明しな
い。

アナログスイッチ43によって切換えられる信号は、映
像信号処理回路４の出力45と平均化回路の出力49であ
る。49はすでに説明したように２行分の平均値であり、
それを表わす意味で、（１＋２），（２＋３），……の
如く波形図に記入してある。アナログスイッチの切換え
を制御する信号は間引回路106の出力51である。51が正
極性の期間においては、極性切換回路５の入力50は、映
像信号処理回路４の出力信号45であり、51が負極性の期
間では入力50は、平均化回路42の出力49である。

すなわち、制御信号51が負極性の期間では、例えば
（５＋６）の平均化信号が選択され、STH6によりサンプ
ルホールドされることになる。このサンプルホールドさ
れたデータは、OEのパルス６に同期して、信号電極116
に出力され、液晶パネル118に書き込まれる。

もちろん、垂直走査回路15では第１実施例と同様に、
CPVのパルス５を間引くことによって、制御が行われて
いる。また、OEのパルス５を間引くことにより、STHの
パルス５でサンプルホールドされた画像信号５の書き込
みが禁止されている。従って、液晶パネルに書き込まれ
る信号116は1,2,3,4,（５＋６）,7……となる。

本発明の第３の実施例を第10図に示す。第10図では、
液晶パネル218のいくつかの行において、水平方向の画
素１行に対してゲート線が２本存在する点が特徴であ
る。ここで第10図の画素55は、第１図における画素トラ
ンジスタ19と液晶画素20を合わせたものと同等と考えて
よい。

１行に割りあてられた２本のゲート線は、例えば55−
５行の画素に対し、ゲート線217−5,217−６のように配
置されている。すなわち、１行の画素のうち55−5,1、5
5−5,3、55−5,（2n−１）が、ゲート線217−５に接続
され、残りの画素55−5,2、55−5,4、55−5,（2n）はゲ
ート線217−６に接続される。垂直走査回路215も、ゲー
ト線と同じ個数のフリップフロップ53でシフトレジスタ
が構成され、バッファアンプ52でゲート217を駆動す
る。

ゲート線217−５と217−６は、スイッチ56より同時選
択か順次選択に決められる。これは、フリップフロップ
53−４と53−５が53−４のデータ54−４を同時に受けと
るか、53−４、53−５と順次に受けとるかの違いであ
る。

従って、ゲート線217−５と217−６を同時に選択した
時、液晶パネル218の水平画素数と同数の水平走査線数
を有するテレビ信号方式の表示ができる。また、ゲート
線217−５と217−６を順次に選択した場合、第１実施例
と同等の効果が得られる。

この第３の実施例では、スイッチ56の切換だけで間引
き表示が可能である。

本発明の第４の実施例を第11図に示す。第４の実施例
の特徴は、液晶パネル318にある。第３の実施例では、
いくつかの行に、２本のゲート線を配置したが、第４の
実施例では、すべての行にわたり、２本のゲート線を付
加した。２本のゲート線の配置は前述したとうりである
ので、ここでは述べない。

また垂直方向には、となり合う２画素に対し、１本の
信号線を配置した。例えば、画素55−1,1と55−1,2の列
に共通の信号線が配置されている。これにより、画素55
−1,1か55−1,2のどちらかが破損したとしても、残りの
一方が無事であるかぎり、横１行目縦１列目の表示は可
能になる。

第１図と異なる点は、液晶パネル318の構造、水平走
査回路14の配置、垂直走査回路15の配置及び間引回路で
ある。水平走査回路14は、液晶パネル318の上に一つ、
垂直走査回路15は、液晶パネル318の左右両側に配置し
た。

第12図の波形図に基づいて、第11図の動作を説明す
る。水平同期信号Hsync、画像信号Ｒ、水平シフトレジ
スタのスタートパルスSTH及びそのシフトクロックCPH、
垂直シフトレジスタのスタートパルスSTV、出力制御用O
E信号については、すべて述べたのでここでは説明しな
い。

CPV1は、垂直走査回路15−１における垂直シフトレジ
スタのシフトクロック、CPV2は垂直走査回路15−２にお
ける垂直シフトレジスタのシフトクロックである。ま
た、M1は垂直走査回路15−１の出力を制御する信号であ
り、M1が負極性のとき垂直走査回路15−１の出力が禁止
され、どのゲート線も選択されない。同様にM2は垂直走
査回路15−２の出力制御信号である。

第１の実施例と同様な効果を得るために、ここではCPV1
とCPV2を間引く。例えば、第12図CPV1のパルス６、CPV2
のパルス５を間引くことによってゲート線17−2,4、17
−2,5は第12図で破線を含めた波形になる。更に、M1信
号により、17−1,5の破線部分を、M2信号により、17−
2,4の破線部分を制御する。すなわち、17−2,4、17−1,
5は実線のようになる。

この時、まず液晶パネル318の４行目が、ゲート線17
−1,5、17−2,4により同時選択され、信号線16の信号４
が書き込まれる。次にゲート線信号17−1,5により５行
目の奇数番目の画素（55−5,1、55−5,3……）が選択さ
れ、信号線16の信号５が書き込まれ、同じくゲート線信
号17−2,5により５行目の偶数番目の画素（55−5,2、55
−5,4……）に信号線16の信号６が書き込まれる。従っ
て、本発明の効果が得られる。

本発明の第５の実施例を第15図に示す。この実施例
は、特開昭63−26084号公報に詳述されているように、
１水平走査周期の映像信号をサンプリングし、続く１水
平走査周期の前半と後半で、隣接した２行の画素を別個
に駆動する、倍速線順次走査に対して、本発明を適用し
た例である。

第15図は、第１図と基本的に同じ回路構成である。異
なるのは、間引回路306の信号により制御されるのは、
垂直走査回路315だけでよく、水平走査回路214は間引き
による特別な制御はなされない点である。

間引回路306の詳しいブロック図は第17図に示す。こ
れも基本構成は第５図と同じであり、タイミング調整回
路126,127は第６図に示すとうりである。よって回路動
作の詳しい説明は省略する。

第16図は、第15図を説明するための図であり、液晶パ
ネル418におけるパネルライン番号と書込み信号走査線
番号の関係を示している。

第18図は第15図，第17図の主要信号波形図である。上
記倍速順次走査では、第１フィールドか第２フィールド
のどちらかのフィールドにおいて、通常、すなわち間引
きを行わない場合、第16図（ａ）に示すように、隣り合
う２行に同時走査線信号を書き込まれる。たとえばパネ
ルライン番号3,4に書込み信号走査線番号２の信号が書
込まれる。そして、もう一方のフィールドでは、パネル
ライン番号の組み合わせをずらして、隣り合う２行に同
じ走査線の信号が書き込まれる。たとえば、パネルライ
ン番号2,3に、書込み走査線番号２の信号が書き込まれ
る。

この倍速線順次走査において、本発明の間引き操作を
行うと、第16図（ｂ）に示すようになる。すなわち、第
16図（ａ）で示されるパネルライン番号10及び11に書き
込まれていた書込み信号走査線番号５と６の信号が間引
かれ、第16図（ｂ）の液晶パネル418のパネルライン番
号９と10の２行に、書込み信号走査線番号５と６が書き
込まれる。これにより、倍速線順次走査において、隣り
合う２本の水平走査線の平均をとることができる。

第18図に示す主要信号波形図に基づき、第５図の実施
例の間引き動作の説明を行う。倍速線順次走査では、第
15図の垂直走査回路315のシフトクロックCPVの周期は、
Hsyncの周期の２分の１になる。また、制御信号OEもHsy
ncの２分の１の周期をもつ。よって、たとえばCPVのパ
ルス２−１により、信号線317−３が選択され、OEのパ
ルス２−１により、信号線217の画像信号２−１が、信
号線317−３で選択された画素に書込まれる。

同様に信号線317−４で選択された画素には、信号線2
17の画像信号２−２が書き込まれる。すなわち、第16図
の液晶パネル418のパネルライン番号３と４の２行に、
書込み走査線番号２の信号が書き込まれる。

ここで、第18図のCPVのパルス５−２と６−１に注目
する。これらのパルスは破線で示されているように、間
引回路306により間引かれている。このため、信号線317
−９の出力は、実線と破線を合わせか形となる。さらに
Ｍ信号を負極性にして垂直走査回路の出力を禁止制御す
ることにより、信号線317−９の出力は、実線のみとな
る。

この時、信号線317−９で選択された画素には、OEの
パルス５−１により、信号線217の５−１の画像信号が
書き込まれ、信号線317−10で選択された画素には、OE
のパルス６−２により、信号線217の６−２の画像信号
が書き込まれる。すなわち、第16図（ｂ）に示すよう
に、液晶パネル418のパネルライン番号９に画像信号５
が書き込まれ、パネルライン番号10に画像信号６が書き
込まれる。

〔発明の効果〕

以上、説明したように、本発明によれば、隣り合う水
平走査周期２行分の信号から平均的に１行分を間引くこ
とにより、２行のうちの一方を完全に失うことなく走査
線数を間引くことができ、表示走査線数の少ない表示パ
ネルにそれより多い走査線数からなる画像を自然に、不
連続性を緩和した形で表示できる利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
その主要部の信号波形図、第３図、第４図はそれぞれ本
発明と関連してパネルライン番号と表示画像信号の走査
線との間の関係を示す説明図、第５図は第１図における
間引き回路の具体例を示す回路図、第６図は第５図にお
ける要部の構成例を示すブロック図、第７図は本発明の
他の実施例を示すブロック図、第８図は第７図における
平均化回路の具体例を示す回路図、第９図は第７図にお
ける主要部の信号波形図、第10図、第11図はそれぞれ本
発明の別の実施例を示すブロック図、第12図は第11図に
おける主要部の信号波形図、第13図、第14図はそれぞれ
本発明の実施例と関連してパネルライン番号と表示画像
信号の走査線との間の関係を示す説明図、第15図は本発
明の更に他の実施例を示すブロック図、第16図は本発明
の実施例と関連してパネルライン番号と表示画像信号の
走査線との間の関係を示す説明図、第17図は第15図にお
ける要部の構成例を示すブロック図、第18図は第15図に
おける主要部の信号波形図、第19図は本発明の課題を解
決するための手段の基本構成を示す概念図、である。符号説明１…ビデオ入力端子、２…同期分離回路、３…コントロ
ール回路、４…映像信号処理回路、５…極性切換回路、
６…間引回路、14…水平走査回路、15…垂直走査回路、
18…液晶パネル、43,56…スイッチ、48,57…遅延回路、
58…単安定マルチバイブレータ

Claims

(57)【特許請求の範囲】

【請求項１】第１の走査線数をもつ映像信号を表示可能
とするだけの画素数をもつマトリクス表示パネルをも
ち、前記第１の走査線数よりも多い数の第２の走査線数
をもつ映像信号を該マトリクス表示パネルに表示せんと
するときは、該第２の走査線数の中から走査線を間引く
ことにより走査線数を減らして表示するようにした走査
線数変換画像表示装置において、一方向に延びる複数の走査電極（17−１〜17−ｍ）、前
記一方向と交叉する方向に延びる複数の信号電極（16−
1,1〜16−1,n:16−2,1〜16−2,n）、及びそれらの交点
にマトリクス状に配置接続された表示素子（20−1,1〜2
0−m,2n）を含む前記マトリクス表示パネルと、前記複数の信号電極（16−1,1〜16−1,n:16−2,1〜16−
2,n）を複数組に分け、それぞれの組に対して組別に接
続されたサンプルホールド回路付きの水平走査回路（14
−1,14−２）と、前記複数の走査電極に接続された垂直
走査回路（15）と、前記第１の走査線数をもつ映像信号を表示するときは、
前記複数組の水平走査回路（14−1,14−２）の各サンプ
ルホールド回路に、同一走査線に属する画像情報を取り
込んでホールドした後に前記垂直走査回路（15）を１回
駆動する駆動信号を供給し、前記第１の走査線数よりも
多い数の第２の走査線数をもつ映像信号を表示するとき
は、前記複数組の水平走査回路（14−1,14−２）の各サ
ンプルホールド回路に、それぞれ異なる走査線に属する
画像情報を取り込んでホールドした後に前記垂直走査回
路（15）を１回駆動する駆動信号を供給する駆動信号供
給回路（６）と、を具備して成ることを特徴とする走査
線数変換画像表示装置。
【請求項２】一方向に延びる複数の走査電極と前記一方
向とは交叉する方向に延びる複数の信号電極を有し、そ
の交叉点に表示素子を配置し接続したマトリクス表示パ
ネルと、前記走査電極に接続された垂直走査回路と、前
記信号電極に接続された水平走査回路と、から成るマト
リクス表示装置において、前記マトリクス表示パネルにおける一方向、１行の表示
素子がすべて同一の１本の走査電極に接続された行と、
一方向、１行を構成する表示素子の各々が隣り合う２本
の走査電極に交互に接続された行と、を混在させて前記
マトリクス表示パネルに位置させると共に、前記垂直走
査回路において前記隣り合う２本の走査電極を同時に選
択して駆動するか順番に選択して駆動するかの切替スイ
ッチを具備して成ることを特徴とする走査線数変換画像
表示装置。
【請求項３】一方向に延びる複数の走査電極と前記一方
向とは交叉する方向に延びる複数の信号電極を有し、そ
の交叉点に表示素子を配置し接続したマトリクス表示パ
ネルと、前記走査電極に接続された垂直走査回路と、前
記信号電極に接続された水平走査回路と、から成るマト
リクス表示装置において、前記複数の走査電極は、各々が第１の走査電極と第２の
走査電極の対から成る複数対の走査電極で構成し、前記
マトリクス表示パネルにおける一方向、１行を構成する
表示素子の各々が隣り合う前記対の走査電極に交互に接
続される如くすると共に、一方向、１行を構成する表示
素子に接続された対の走査電極の中の或るものには、対
の走査電極に同時の順次選択波形を前記垂直走査回路か
ら与え、一方向、１行を構成する表示素子に接続された
対の走査電極の中の残りのものには、対の走査電極に対
して互いに１水平走査周期だけずれた順次選択波形を前
記垂直走査回路から与えるように、前記垂直走査回路を
駆動する駆動信号源を具備して成ることを特徴とする走
査線数変換画像表示装置。
【請求項４】一方向に延びる複数の走査電極と前記一方
向とは交叉する方向に延びる複数の信号電極を有し、そ
の交叉点に表示素子を配置し接続したマトリクス表示パ
ネルと、前記走査電極に接続された垂直走査回路と、前
記信号電極に接続されたサンプルホールド回路付きの水
平走査回路と、から成るマトリクス表示装置において、前記垂直走査回路は、前記走査電極を1/2水平走査周期
相当で順次選択駆動し、該走査電極の順次選択駆動を、
連続して２回休止するように制御されることを特徴とす
る走査線数変換画像表示装置。