JP2660064B2 - 結晶物品及びその形成方法 - Google Patents
結晶物品及びその形成方法Info
- Publication number
- JP2660064B2 JP2660064B2 JP1255523A JP25552389A JP2660064B2 JP 2660064 B2 JP2660064 B2 JP 2660064B2 JP 1255523 A JP1255523 A JP 1255523A JP 25552389 A JP25552389 A JP 25552389A JP 2660064 B2 JP2660064 B2 JP 2660064B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- single crystal
- article according
- generation preventing
- void
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000013078 crystal Substances 0.000 title claims description 138
- 238000000034 method Methods 0.000 title claims description 60
- 238000010899 nucleation Methods 0.000 claims description 57
- 230000006911 nucleation Effects 0.000 claims description 56
- 239000011800 void material Substances 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 2
- 239000007791 liquid phase Substances 0.000 claims 1
- 239000012071 phase Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 208000037998 chronic venous disease Diseases 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000003449 preventive effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B19/00—Liquid-phase epitaxial-layer growth
- C30B19/12—Liquid-phase epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02645—Seed materials
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、結晶物品、及び、その形成方法に係り、特
に、複数の単結晶体を堆積面上にその位置が制御されて
形成され、該単結晶体同志の接した部分に形成される粒
界の位置、及び、該単結晶体の大きさが制御された結晶
物品及びその形成方法に関する。
に、複数の単結晶体を堆積面上にその位置が制御されて
形成され、該単結晶体同志の接した部分に形成される粒
界の位置、及び、該単結晶体の大きさが制御された結晶
物品及びその形成方法に関する。
本発明は、例えば、半導体集積回路、磁気回路等の電
子素子、光素子、磁気素子、圧電素子、或は、表面音響
素子等の製造に利用される単結晶体に適用される。
子素子、光素子、磁気素子、圧電素子、或は、表面音響
素子等の製造に利用される単結晶体に適用される。
絶縁物基体上に複数の単結晶体を成長させるSOI技術
の分野においては、例えば、表面材料間の核形成密度の
差による選択核形成に基づいた方法が提案されている
（T.Yonehara et al.（1987）Ex−tended Abstracts of
the 19th SSDM.191）。この結晶形成方法を第２図
（Ａ）乃至（Ｃ）を用いて説明する。まず第２図（Ａ）
に示すように核形成密度の小さい表面202をもつ基体201
上に、表面202よりも核形成密度が充分大きい表面をも
つ領域203a,203bを直径ａ、間隔ｂで配する。この基体
に所定の結晶形成処理を施すなら、領域203a,203bの表
面にのみ堆積物の結晶核発生し表面202の上には起こら
ない。そこで領域203a,203bの表面を核形成面
（SNDL）。表面202を非核形成面（SNDS）と呼ぶ。核形
成面203bに発生した核をさらに成長させれば単結晶体20
4a,204bとなり（第２図（Ｂ），（Ｃ）参照）、核形成
面203a,203bの領域を越えて非核形成面202の上にまで成
長し、やがて隣の核形成面203bから成長してきた単結晶
体204bとを接して粒界205が形成される。従来この結晶
形成方法においては、例えば核形成面203a,203bを非晶
質Si3N4で形成し、非核形成面202をSiO2で形成し、CVD
法によってSi単結晶体を複数個形成した例（上記論文参
照）、及びSiO2で非核形成面202を形成し、集束イオン
ビームによりSiイオンを非核形成面202に注入して核形
成面203aとなる領域を形成し、次いでCVD法によりSi単
結晶体を複数個形成した例（1988年第35回応用物理学関
係連合講演会28p−Ｍ−９）が報告されていた。
の分野においては、例えば、表面材料間の核形成密度の
差による選択核形成に基づいた方法が提案されている
（T.Yonehara et al.（1987）Ex−tended Abstracts of
the 19th SSDM.191）。この結晶形成方法を第２図
（Ａ）乃至（Ｃ）を用いて説明する。まず第２図（Ａ）
に示すように核形成密度の小さい表面202をもつ基体201
上に、表面202よりも核形成密度が充分大きい表面をも
つ領域203a,203bを直径ａ、間隔ｂで配する。この基体
に所定の結晶形成処理を施すなら、領域203a,203bの表
面にのみ堆積物の結晶核発生し表面202の上には起こら
ない。そこで領域203a,203bの表面を核形成面
（SNDL）。表面202を非核形成面（SNDS）と呼ぶ。核形
成面203bに発生した核をさらに成長させれば単結晶体20
4a,204bとなり（第２図（Ｂ），（Ｃ）参照）、核形成
面203a,203bの領域を越えて非核形成面202の上にまで成
長し、やがて隣の核形成面203bから成長してきた単結晶
体204bとを接して粒界205が形成される。従来この結晶
形成方法においては、例えば核形成面203a,203bを非晶
質Si3N4で形成し、非核形成面202をSiO2で形成し、CVD
法によってSi単結晶体を複数個形成した例（上記論文参
照）、及びSiO2で非核形成面202を形成し、集束イオン
ビームによりSiイオンを非核形成面202に注入して核形
成面203aとなる領域を形成し、次いでCVD法によりSi単
結晶体を複数個形成した例（1988年第35回応用物理学関
係連合講演会28p−Ｍ−９）が報告されていた。
しかしながら、これらの単結晶体をその形成位置を制
御して形成する結晶形成法により、結晶粒を複数個、格
子点状に形成した場合には、以下に示すような問題が生
じる場合があり、その際には半導体集積回路、或は、そ
の他の電子的又は光学的素子を形成する際に問題が生じ
ることがあった。
御して形成する結晶形成法により、結晶粒を複数個、格
子点状に形成した場合には、以下に示すような問題が生
じる場合があり、その際には半導体集積回路、或は、そ
の他の電子的又は光学的素子を形成する際に問題が生じ
ることがあった。
即ち、第２図において示した核形成面302a〜302fを非
核形成面301上に第３図（Ａ）に示す如く、格子点状に
配し、結晶成長処理を施すと、核形成面302bの最近接核
形成面である核形成面から成長した単結晶体と単結晶体
303aが接し、粒界304が形成される。しかし、核形成面3
02bに対して第２最近接核形成面303cとの間隔の中央部
では、単結晶体同志が完全に接することができず、空隙
305が生じてしまうことがある［第３図（Ｂ）］。この
空隙305は結晶成長処理時間を長くすることで、単結晶
体の上部が密接し、消滅することはあるが、この単結晶
体上に半導体集積回路或は、その他の素子等を形成すべ
く単結晶体に上部をエツチング或は、ポリツシング等に
より除去し、平坦化すると、この空隙305が現われるこ
とが観察されることがあった。
核形成面301上に第３図（Ａ）に示す如く、格子点状に
配し、結晶成長処理を施すと、核形成面302bの最近接核
形成面である核形成面から成長した単結晶体と単結晶体
303aが接し、粒界304が形成される。しかし、核形成面3
02bに対して第２最近接核形成面303cとの間隔の中央部
では、単結晶体同志が完全に接することができず、空隙
305が生じてしまうことがある［第３図（Ｂ）］。この
空隙305は結晶成長処理時間を長くすることで、単結晶
体の上部が密接し、消滅することはあるが、この単結晶
体上に半導体集積回路或は、その他の素子等を形成すべ
く単結晶体に上部をエツチング或は、ポリツシング等に
より除去し、平坦化すると、この空隙305が現われるこ
とが観察されることがあった。
この空隙305上には、MOSトランジスタ、ダイオードな
ど単結晶体の特質を利用した素子の形成は不可能であ
る。さらに、配線を目的とした薄膜を空隙305上に形成
しようとする場合にも、平坦化後の結晶粒の膜厚が素子
の形成上の要請、及び平坦化の制御性の点から数百Å以
上、一般的には、１μｍ程度であるために、単結晶体30
3aの厚みがこれを越える場合には、空隙305と単結晶303
aの段差部での断線という問題が生じることがあった。
したがって、これらの単結晶体をその形成位置を制御し
て形成する結晶形成法により形成した複数の単結晶体の
表面部分を削除して平坦化し、そのうえに半導体集積回
路或はその他の素子等を形成する場合には、該空隙305b
を避けて能動領域を形成する為に回路構成や素子構成が
制約され設計上の自由度を低下させ、或は、素子の小型
化にさいし、障害となる場合があった。
ど単結晶体の特質を利用した素子の形成は不可能であ
る。さらに、配線を目的とした薄膜を空隙305上に形成
しようとする場合にも、平坦化後の結晶粒の膜厚が素子
の形成上の要請、及び平坦化の制御性の点から数百Å以
上、一般的には、１μｍ程度であるために、単結晶体30
3aの厚みがこれを越える場合には、空隙305と単結晶303
aの段差部での断線という問題が生じることがあった。
したがって、これらの単結晶体をその形成位置を制御し
て形成する結晶形成法により形成した複数の単結晶体の
表面部分を削除して平坦化し、そのうえに半導体集積回
路或はその他の素子等を形成する場合には、該空隙305b
を避けて能動領域を形成する為に回路構成や素子構成が
制約され設計上の自由度を低下させ、或は、素子の小型
化にさいし、障害となる場合があった。
本発明は、上記の諸点に鑑み成されたものであって、
その目的とするところは、半導体集積回路装置やその他
の電子的，光学的素子を設計の自由度の大きさを確保し
て容易に作成することが出来ると共に全体を小型化、高
集積化することが出来る、位置及び大きさが所望に応じ
て制御された状態で基体上に形成された複数の単結晶体
を有する結晶物品及びその形成方法を提供することであ
る。
その目的とするところは、半導体集積回路装置やその他
の電子的，光学的素子を設計の自由度の大きさを確保し
て容易に作成することが出来ると共に全体を小型化、高
集積化することが出来る、位置及び大きさが所望に応じ
て制御された状態で基体上に形成された複数の単結晶体
を有する結晶物品及びその形成方法を提供することであ
る。
本発明の別の目的は、そのままでは空隙305が生じ得
る位置に、予め、空隙305の大きさ、形状に適合した空
隙発生防止体を配しておき、そのうえで、基体301に結
晶成長処理を施し各結晶成長起点より、単結晶体を成長
させることで、空隙305の発生を抑えることにより、上
記従来の問題点を解決した結晶物品及びその形成方法を
提供することである。
る位置に、予め、空隙305の大きさ、形状に適合した空
隙発生防止体を配しておき、そのうえで、基体301に結
晶成長処理を施し各結晶成長起点より、単結晶体を成長
させることで、空隙305の発生を抑えることにより、上
記従来の問題点を解決した結晶物品及びその形成方法を
提供することである。
上記目的を達成する為に、本発明の結晶物品は、基体
と該基体上に隣り合う同志が接した状態に設けられてい
る複数の単結晶体を有し、該単結晶体の複数で囲まれた
部分が空隙発生防止体で填塞されていることを特徴とす
る。
と該基体上に隣り合う同志が接した状態に設けられてい
る複数の単結晶体を有し、該単結晶体の複数で囲まれた
部分が空隙発生防止体で填塞されていることを特徴とす
る。
又本発明の結晶物品の形成方法は、複数の結晶成長起
点を設けた基体に隣り合う同志が接触するに充分な時間
結晶成長処理を施し、複数の単結晶体を前記基体上に形
成する方法に於いて、前記単結晶体間に生じ得る空隙の
位置に予め該空隙を填塞する空隙発生防止体を設けるこ
とを特徴とするものである。
点を設けた基体に隣り合う同志が接触するに充分な時間
結晶成長処理を施し、複数の単結晶体を前記基体上に形
成する方法に於いて、前記単結晶体間に生じ得る空隙の
位置に予め該空隙を填塞する空隙発生防止体を設けるこ
とを特徴とするものである。
基体上に複数の単結晶体をその位置に制御して結晶成
長の起点より形成し、該単結晶体同志の接した部分に形
成される粒界の位置及び単結晶体の大きさを制御する結
晶の形成方法（選択成長法）において、空隙の位置と大
きさも結果的には制御されている。そこで、本発明で
は、空隙の形成される位置に、結晶成長処理に先立っ
て、空隙の大きさ、形状に適合した空隙発生防止体を配
しておく。
長の起点より形成し、該単結晶体同志の接した部分に形
成される粒界の位置及び単結晶体の大きさを制御する結
晶の形成方法（選択成長法）において、空隙の位置と大
きさも結果的には制御されている。そこで、本発明で
は、空隙の形成される位置に、結晶成長処理に先立っ
て、空隙の大きさ、形状に適合した空隙発生防止体を配
しておく。
ここで、結晶成長の起点は形成する結晶材料に対して
核形成密度が大きく、、基体表面の非核形成面の核形成
密度よりも102倍以上、より好ましくは103倍以上の核形
成密度差の材料で形成するのが望ましい。
核形成密度が大きく、、基体表面の非核形成面の核形成
密度よりも102倍以上、より好ましくは103倍以上の核形
成密度差の材料で形成するのが望ましい。
前記空隙発生防止体は、その表面における核形成密度
が、非核形成面と同程度に、十分小さく、結晶成長時に
該空隙発生防止体表面での核形成は十分に抑制されうる
材料で構成するのが好ましい。
が、非核形成面と同程度に、十分小さく、結晶成長時に
該空隙発生防止体表面での核形成は十分に抑制されうる
材料で構成するのが好ましい。
上記空隙発生防止体を設け、結晶の位置を制御するに
必要な処理を施した基体に、結晶形成処理を施せば、そ
の形成位置を制御されて成長した単結晶体は、隣接する
単結晶体と接し粒界を形成すると共に、従来、空隙が形
成されていた部分には、空隙発生防止体が存在する為
に、空隙発生部分に配した空隙発生防止体とも接し、従
来見られたような単結晶体間の空隙は生じない。
必要な処理を施した基体に、結晶形成処理を施せば、そ
の形成位置を制御されて成長した単結晶体は、隣接する
単結晶体と接し粒界を形成すると共に、従来、空隙が形
成されていた部分には、空隙発生防止体が存在する為
に、空隙発生部分に配した空隙発生防止体とも接し、従
来見られたような単結晶体間の空隙は生じない。
さらに、本発明によれば、単結晶体が粒界をもって接
して形成した平坦な単結晶群が得られるので、単結晶体
には、トランジスタなどの能動素子を形成して動作の高
速化を図ったうえに粒界を横切る部分にも例えばダイオ
ードやトランジスタ等の受動素子や配線などを形成する
ことで更なる素子構成の高密度化を図ることも可能であ
る。
して形成した平坦な単結晶群が得られるので、単結晶体
には、トランジスタなどの能動素子を形成して動作の高
速化を図ったうえに粒界を横切る部分にも例えばダイオ
ードやトランジスタ等の受動素子や配線などを形成する
ことで更なる素子構成の高密度化を図ることも可能であ
る。
以下、第１図を参照して本発明による結晶物品及びそ
の形成方法を説明する。
の形成方法を説明する。
下地材料101上に、結晶の形成される位置を制御する
のに必要な処理を施す。即ち、結晶成長の起点を有する
基体を形成する。例えば非核形成面となる表面を有する
下地材料101の該表面に微小な単結晶粒を102a,102b,102
c複数個所望の位置に配した基体を使用する方法であっ
ても良い［第１図（Ａ）参照］。
のに必要な処理を施す。即ち、結晶成長の起点を有する
基体を形成する。例えば非核形成面となる表面を有する
下地材料101の該表面に微小な単結晶粒を102a,102b,102
c複数個所望の位置に配した基体を使用する方法であっ
ても良い［第１図（Ａ）参照］。
或いは、例えば、下地材料101上に非核形成面及び結
晶成長して単結晶体に成長する核が唯一形成するに十分
小さい表面積を有する核形成面を複数個所望の位置に配
した基体を使用することによってもよい。
晶成長して単結晶体に成長する核が唯一形成するに十分
小さい表面積を有する核形成面を複数個所望の位置に配
した基体を使用することによってもよい。
前記下地材料101としては、Siウエハ、石英ガラス、
セラミツクス基板等、以降の処理にたいして適していれ
ば何でも良い。
セラミツクス基板等、以降の処理にたいして適していれ
ば何でも良い。
前記核形成面を配した基体の形成法としては、非核形
成面上に核形成密度の大きい材料を微少な大きさで配し
てもよく、核形成密度の大きい材料を覆う核形成密度の
小さい材料の層に微少な開口を設け、前記核形成密度の
大きい材料を露出させてもよく、また非核形成面の核形
成密度を上昇させるイオンを非核形成面の微少な領域に
イオン注入して形成してもよい。
成面上に核形成密度の大きい材料を微少な大きさで配し
てもよく、核形成密度の大きい材料を覆う核形成密度の
小さい材料の層に微少な開口を設け、前記核形成密度の
大きい材料を露出させてもよく、また非核形成面の核形
成密度を上昇させるイオンを非核形成面の微少な領域に
イオン注入して形成してもよい。
前記核形成面の表面積としては、選択性よく単結晶を
形成するためには、好ましくは16μm2以下、より好まし
くは４μm2以下、最適には１μm2以下である。
形成するためには、好ましくは16μm2以下、より好まし
くは４μm2以下、最適には１μm2以下である。
非核形成面の材料の好適な例としては、石英ガラス、
熱酸化シリコン、窒化硅素、アルミナ等の非単結晶性の
無機材料が挙げられる。
熱酸化シリコン、窒化硅素、アルミナ等の非単結晶性の
無機材料が挙げられる。
核形成面の材料の好適な例としては、非晶質シリコ
ン、窒化硅素等の材料が挙げられる。
ン、窒化硅素等の材料が挙げられる。
また、結晶成長の起点として、単結晶粒を非単結晶性
の材料に熱処理を施すことによって形成する場合には、
非単結晶性の材料の単結晶化をうながすためP,B,As等の
適当な不純物を添加してもよい。その添加する量として
は、好ましくは１×1020原子/cm3以上、より好ましくは
５×1020原子/cm3以上とするのが望ましい。
の材料に熱処理を施すことによって形成する場合には、
非単結晶性の材料の単結晶化をうながすためP,B,As等の
適当な不純物を添加してもよい。その添加する量として
は、好ましくは１×1020原子/cm3以上、より好ましくは
５×1020原子/cm3以上とするのが望ましい。
結晶成長の起点を有する前記基体上に、結晶成長処理
を施すと従来法では空隙となる位置に空隙発生防止体10
3a,103b,103cを配する［第１図（Ｂ）］。空隙発生防止
体103a,103b,103cについては、後で詳しく述べる。
を施すと従来法では空隙となる位置に空隙発生防止体10
3a,103b,103cを配する［第１図（Ｂ）］。空隙発生防止
体103a,103b,103cについては、後で詳しく述べる。
つづいて、第１図（Ｂ）に示した基体101に結晶成長
処理を施すと、単結晶体104が成長し、隣接する単結晶
粒104aと接し、粒界105が形成されるとともに、空隙発
生防止体103a,103bとも接する［第１図（Ｃ）］。ここ
で、成長させる単結晶体104はSi,Ge,GaAs,InP等の結晶
のほか、如何なるものでも構わない。また、上記結晶成
長起点を設ける工程と空隙発生防止体を設ける工程との
順序は逆でも良い。すなわち、予め、空隙発生防止体を
基体上に配し、そのあとに、結晶に形成される位置を制
御するのに必要な処理を施すことも可能である。
処理を施すと、単結晶体104が成長し、隣接する単結晶
粒104aと接し、粒界105が形成されるとともに、空隙発
生防止体103a,103bとも接する［第１図（Ｃ）］。ここ
で、成長させる単結晶体104はSi,Ge,GaAs,InP等の結晶
のほか、如何なるものでも構わない。また、上記結晶成
長起点を設ける工程と空隙発生防止体を設ける工程との
順序は逆でも良い。すなわち、予め、空隙発生防止体を
基体上に配し、そのあとに、結晶に形成される位置を制
御するのに必要な処理を施すことも可能である。
本発明に適用し得る前記結晶成長処理の好適な例とし
ては、例えば常圧CVD、減圧CVD、プラズマCVD、光CVD、
スパツタリング等の気相法や除冷法、温度勾配法等の液
相法が挙げられる。
ては、例えば常圧CVD、減圧CVD、プラズマCVD、光CVD、
スパツタリング等の気相法や除冷法、温度勾配法等の液
相法が挙げられる。
次に、空隙発生防止体について、詳しく述べる。
前記空隙発生防止体は、結晶形成処理の際に前記空隙
発生防止体表面に核が形成されないように、その表面で
の核形成密度を考えた場合、非核形成面と同程度に十分
低い核形成密度であることが必要である。具体的には、
核形成面の核形成密度の10-2倍以下、望ましくは、非核
形成面と同程度以下であることが必要である。
発生防止体表面に核が形成されないように、その表面で
の核形成密度を考えた場合、非核形成面と同程度に十分
低い核形成密度であることが必要である。具体的には、
核形成面の核形成密度の10-2倍以下、望ましくは、非核
形成面と同程度以下であることが必要である。
前記空隙発生防止体を構成する材料として、上記の要
請により、本発明に於いて好適に用いられるものには例
えば、SiOx,SiNx,SnOx,InOxなどの物質がある。
請により、本発明に於いて好適に用いられるものには例
えば、SiOx,SiNx,SnOx,InOxなどの物質がある。
前記空隙発生防止体の形状は従来法では形成される空
隙の形状に合せれば良い。例えば、結晶成長の起点であ
る核形成面を格子点状に配した場合には、空隙はほぼ正
方形に形成されるので空隙発生防止体は、その空隙の形
状と整合するようその上方からみた形状を正方形に形成
するのが好ましい。
隙の形状に合せれば良い。例えば、結晶成長の起点であ
る核形成面を格子点状に配した場合には、空隙はほぼ正
方形に形成されるので空隙発生防止体は、その空隙の形
状と整合するようその上方からみた形状を正方形に形成
するのが好ましい。
空隙発生防止体の上方からみた形状は一般的には近接
する結晶成長の起点に向ってほぼ垂直な面を有する形状
とするのが好ましい。
する結晶成長の起点に向ってほぼ垂直な面を有する形状
とするのが好ましい。
上述した結晶物品を用いて能動素子を形成する場合に
は、前記単結晶体の表面部分をエツチング、ポリツシン
グ等により平坦化し、形成された平坦部分に半導体集積
回路、或は、各種素子が形成される。平坦化後の単結晶
体の厚さをｔとすれば、選択性の無い平坦化処理による
ならば、前記空隙発生防止体の厚さは、ｔ以上として、
前記単結晶体と空隙発生防止体の表面部分を同時に削
り、所望の厚さｔを得る。
は、前記単結晶体の表面部分をエツチング、ポリツシン
グ等により平坦化し、形成された平坦部分に半導体集積
回路、或は、各種素子が形成される。平坦化後の単結晶
体の厚さをｔとすれば、選択性の無い平坦化処理による
ならば、前記空隙発生防止体の厚さは、ｔ以上として、
前記単結晶体と空隙発生防止体の表面部分を同時に削
り、所望の厚さｔを得る。
一方、前記空隙発生防止体に対し、前記単結晶体の表
面部分を選択的に削る平坦化処理によるならば、前記空
隙発生防止体の厚さはｔと同程度とし、平坦化処理の終
点検出に用いる。
面部分を選択的に削る平坦化処理によるならば、前記空
隙発生防止体の厚さはｔと同程度とし、平坦化処理の終
点検出に用いる。
前記、空隙発生防止体の形成方法は、如何なる方法で
も良いが、例えば、次の方法がある。まず、通常の薄膜
堆積法（例えば、熱CVD、常圧CVD、LPCVD、プラズマCV
D、光CVD、スパツタリングなど如何なる方法も良い。）
により、前記空隙発生防止体になる薄膜を堆積し、次に
通常のフオトリソグラフイー等のパターニング技術によ
り、空隙発生防止体として所望の部分を残し、他の部分
を除去すれば良い。
も良いが、例えば、次の方法がある。まず、通常の薄膜
堆積法（例えば、熱CVD、常圧CVD、LPCVD、プラズマCV
D、光CVD、スパツタリングなど如何なる方法も良い。）
により、前記空隙発生防止体になる薄膜を堆積し、次に
通常のフオトリソグラフイー等のパターニング技術によ
り、空隙発生防止体として所望の部分を残し、他の部分
を除去すれば良い。
〔実施例１〕 以下、本発明に基づき複数のSi単結晶体を基体上に形
成した実施例を示す。
成した実施例を示す。
先ず、Si（100）ウエハ基板を下地材料とし、熱酸化
法により、膜厚1000Å程度の非晶質酸化シリコン膜を形
成した。次にSiH2Cl2とNH3の原料ガスを用いて通常の減
圧CVD法により、上記酸化シリコン膜上に窒化シリコン
膜を300Åほど堆積した。次に通常のレジストプロセス
により、窒化シリコン膜を１辺２μｍの正方形でこれが
間隔80μｍの格子点状に配し、その他の領域には、酸化
シリコン膜の表面を露出させるようにパターニング処理
した。これを、RIE法（反応性イオンエツチング法）に
よりエツチング処理を施し、窒化シリコン膜の不要な部
分を除去した。
法により、膜厚1000Å程度の非晶質酸化シリコン膜を形
成した。次にSiH2Cl2とNH3の原料ガスを用いて通常の減
圧CVD法により、上記酸化シリコン膜上に窒化シリコン
膜を300Åほど堆積した。次に通常のレジストプロセス
により、窒化シリコン膜を１辺２μｍの正方形でこれが
間隔80μｍの格子点状に配し、その他の領域には、酸化
シリコン膜の表面を露出させるようにパターニング処理
した。これを、RIE法（反応性イオンエツチング法）に
よりエツチング処理を施し、窒化シリコン膜の不要な部
分を除去した。
次に常圧CVD法により、上記の様に処理された基体上
に酸化シリコン膜を更に5000Å堆積した。この酸化シリ
コン膜を通常のレジストプロセスにより、４つの格子点
状に配された窒化シリコン膜で構成される正方形の中心
部分に該正方形と45度傾いた一辺10μｍの正方形になる
ようにパターニング処理した。これをRIE法により、エ
ツチング処理を施し、酸化シリコン膜の不要な部分を除
去し、空隙発生防止体103a,103b,103c…（酸化シリコン
膜体）とした（第１図（Ｂ）参照）。
に酸化シリコン膜を更に5000Å堆積した。この酸化シリ
コン膜を通常のレジストプロセスにより、４つの格子点
状に配された窒化シリコン膜で構成される正方形の中心
部分に該正方形と45度傾いた一辺10μｍの正方形になる
ようにパターニング処理した。これをRIE法により、エ
ツチング処理を施し、酸化シリコン膜の不要な部分を除
去し、空隙発生防止体103a,103b,103c…（酸化シリコン
膜体）とした（第１図（Ｂ）参照）。
この様な処理を施した基体に結晶成長処理としてCVD
法でSiの堆積を行った。堆積条件は下記の通りとした。
法でSiの堆積を行った。堆積条件は下記の通りとした。
使用ガス（流量比）:SiH2Cl2/HCl/H2 ＝0.53/1.6/100.0（Slm） 基体温度、圧力:1000℃、150Torr 堆積時間:90min その結果、格子点状に配した全ての核形成面の中心を
結晶成長起点にして、約粒径80μｍのSi単結晶体が成長
し、隣の核形成面から成長した単結晶体と隣の核形成面
とのほぼ中間の位置で接し、粒界を形成していた。さら
に、前記酸化シリコン膜体（空隙発生防止体）103a,103
b,103c…）ともSi単結晶体は接し、多くの場所で酸化シ
リコン膜（空隙発生防止体）の表面高さより高い位置ま
で核単結晶体が成長していた。さらに、アミン水溶液と
ポリツシング布を用いる選択ポリツシング法により、各
Si単結晶体の表面部のポリツシングを行ったところ、酸
化シリコン膜103a,103b,103c…をストツパとして、ポリ
ツシングが終了した。この様に処理された基体を再び光
学顕微鏡で表面観察を行ったところ、Si単結晶体群と酸
化シリコン膜体群からなる平坦な表面が観察された。
結晶成長起点にして、約粒径80μｍのSi単結晶体が成長
し、隣の核形成面から成長した単結晶体と隣の核形成面
とのほぼ中間の位置で接し、粒界を形成していた。さら
に、前記酸化シリコン膜体（空隙発生防止体）103a,103
b,103c…）ともSi単結晶体は接し、多くの場所で酸化シ
リコン膜（空隙発生防止体）の表面高さより高い位置ま
で核単結晶体が成長していた。さらに、アミン水溶液と
ポリツシング布を用いる選択ポリツシング法により、各
Si単結晶体の表面部のポリツシングを行ったところ、酸
化シリコン膜103a,103b,103c…をストツパとして、ポリ
ツシングが終了した。この様に処理された基体を再び光
学顕微鏡で表面観察を行ったところ、Si単結晶体群と酸
化シリコン膜体群からなる平坦な表面が観察された。
〔実施例２〕 先ず、Si（100）ウエハ基板を基体とし、熱酸化法に
より、膜厚1000Å程度の酸化シリコン膜を形成した。
より、膜厚1000Å程度の酸化シリコン膜を形成した。
前記酸化シリコン膜上に非晶質シリコン（以下、ａ−
Siと略す。）膜を通常の減圧CVD法により、SiH4ガスを
用いて、基体温度560℃、圧力0.3Torrの成長条件で1000
Å圧に堆積した。この堆積膜をＸ線回折で調べたとこ
ろ、完全な非晶質であることが確認された。この後、ａ
−Si膜中にPOCl3を用いた熱拡散により、不純物として
隣を7.5×1020cm-3の濃度でドーピングした。
Siと略す。）膜を通常の減圧CVD法により、SiH4ガスを
用いて、基体温度560℃、圧力0.3Torrの成長条件で1000
Å圧に堆積した。この堆積膜をＸ線回折で調べたとこ
ろ、完全な非晶質であることが確認された。この後、ａ
−Si膜中にPOCl3を用いた熱拡散により、不純物として
隣を7.5×1020cm-3の濃度でドーピングした。
次に通常のレシストプロセスにより、前記ドーピング
されたａ−Si膜を一辺２μｍの正方形で間隔80μｍな格
子点状に配され、その他の領域には、前記酸化シリコン
膜の表面を露出させるようにパターニング処理した。こ
れを、RIE法（反応性イオンエツチング）によりエツチ
ング処理を施し、ドーピングされたａ−Si膜の不要な部
分を除去し、核形成面となるａ−Si（Ｐ）膜体102a,102
b,102c…を形成した。
されたａ−Si膜を一辺２μｍの正方形で間隔80μｍな格
子点状に配され、その他の領域には、前記酸化シリコン
膜の表面を露出させるようにパターニング処理した。こ
れを、RIE法（反応性イオンエツチング）によりエツチ
ング処理を施し、ドーピングされたａ−Si膜の不要な部
分を除去し、核形成面となるａ−Si（Ｐ）膜体102a,102
b,102c…を形成した。
さらに、この微小に形成したａ−Si膜体をアニールし
た。その際のアニール条件は、N2の雰囲気中でアニール
温度950℃、アニール時間20分とした。この際のアニー
ル温度は、800℃以上であれば十分である。アニール
後、Ｘ線回折法で調べたところ、上記ａ−Si（Ｐ）膜体
の全てが＜111＞方向に面方位が揃って単結晶化してい
た（単結晶Si（Ｐ）膜体）。尚この現象は、Y.Wada and
S.Nishimatsu,J.Elesctrochem.Soc.125,1499（1978）
ほかでも良く知られているもので“Abnormal qrain qro
wth"（異状粒成長）と呼ばれている。
た。その際のアニール条件は、N2の雰囲気中でアニール
温度950℃、アニール時間20分とした。この際のアニー
ル温度は、800℃以上であれば十分である。アニール
後、Ｘ線回折法で調べたところ、上記ａ−Si（Ｐ）膜体
の全てが＜111＞方向に面方位が揃って単結晶化してい
た（単結晶Si（Ｐ）膜体）。尚この現象は、Y.Wada and
S.Nishimatsu,J.Elesctrochem.Soc.125,1499（1978）
ほかでも良く知られているもので“Abnormal qrain qro
wth"（異状粒成長）と呼ばれている。
上記の様にして表面の所定位置に単結晶Si（Ｐ）膜体
の多数を形成した基体上に通常のCVD法によって酸化シ
リコン膜を5000Å堆積した。この酸化シリコン膜を通常
のレジストプロセスにより、４つの格子点状に配された
単結晶Si（Ｐ）膜体に配した位置を頂点とし、一辺が80
μｍの正方形の中心部分に前記正方形と45度傾いた一辺
10μｍの正方形に配するようにパターニング処理した。
これに、RIE法によりエツチング処理を施し、前記酸化
シリコン膜の不要な部分を除去し空隙発生防止体（酸化
シリコン膜体）103a,103b,103c…を形成した。
の多数を形成した基体上に通常のCVD法によって酸化シ
リコン膜を5000Å堆積した。この酸化シリコン膜を通常
のレジストプロセスにより、４つの格子点状に配された
単結晶Si（Ｐ）膜体に配した位置を頂点とし、一辺が80
μｍの正方形の中心部分に前記正方形と45度傾いた一辺
10μｍの正方形に配するようにパターニング処理した。
これに、RIE法によりエツチング処理を施し、前記酸化
シリコン膜の不要な部分を除去し空隙発生防止体（酸化
シリコン膜体）103a,103b,103c…を形成した。
この様に空隙発生防止体103a,103b,103c…を形成した
基体にCVD法でSiの堆積を行った。堆積条件は下記の通
りとした。
基体にCVD法でSiの堆積を行った。堆積条件は下記の通
りとした。
使用ガス（流量比）:SiH2Cl2/HCl/H2 ＝0.53/1.7/100.0（/min） 基体温度、圧力:1000℃、150Torr 堆積時間:90min その結果、格子点状に配した全ての核形成面の中心を
結晶成長起点にして、約粒径80μｍのSi単結晶体が成長
し、隣の核形成面から成長した単結晶体と接し、粒界を
形成していた。さらに、前記酸化シリコン膜体ともSi単
結晶体は接し、多くの場所で酸化シリコン膜体の表面に
までSi単結晶体が成長していた。光学顕微鏡で観察した
結果、Si単結晶体と酸化シリコン膜体とにより全て表面
は覆われていた。さらに、実施例１と同様に選択ポリツ
シング法により、Si単結晶体の表面部分をポリツシング
したところ、酸化シリコン膜体をストツパとして、ポリ
ツシングが終了した。この様に処理した基体を再び光学
顕微鏡で観察したところ、Si単結晶体群と酸化シリコン
膜体群による平坦な表面が観察された。
結晶成長起点にして、約粒径80μｍのSi単結晶体が成長
し、隣の核形成面から成長した単結晶体と接し、粒界を
形成していた。さらに、前記酸化シリコン膜体ともSi単
結晶体は接し、多くの場所で酸化シリコン膜体の表面に
までSi単結晶体が成長していた。光学顕微鏡で観察した
結果、Si単結晶体と酸化シリコン膜体とにより全て表面
は覆われていた。さらに、実施例１と同様に選択ポリツ
シング法により、Si単結晶体の表面部分をポリツシング
したところ、酸化シリコン膜体をストツパとして、ポリ
ツシングが終了した。この様に処理した基体を再び光学
顕微鏡で観察したところ、Si単結晶体群と酸化シリコン
膜体群による平坦な表面が観察された。
本発明によれば、結晶成長処理に先立ち、従来法によ
れば形成する単結晶体群の隙間に生じ得る空隙の部分に
予め該空隙を填塞する空隙発生防止体を配しておくこと
により、平坦化処理後の単結晶体群に半導体集積回路、
或は、その他の電気的，光学的素子を形成するにあた
り、配線の段切れ等の問題を生じ、その回路構成、或は
歩留まりの点で著しい障害となる空隙の発生を抑えるこ
とが出来るものである。
れば形成する単結晶体群の隙間に生じ得る空隙の部分に
予め該空隙を填塞する空隙発生防止体を配しておくこと
により、平坦化処理後の単結晶体群に半導体集積回路、
或は、その他の電気的，光学的素子を形成するにあた
り、配線の段切れ等の問題を生じ、その回路構成、或は
歩留まりの点で著しい障害となる空隙の発生を抑えるこ
とが出来るものである。
また、本発明によれば、従来法では発生し易い空隙が
ないので、半導体集積回路、或は、その他の電気的，光
学的素子の形成にあたり、その設計及び構成上の自由度
が高く、さらなる高密度化をはかることが出来る。
ないので、半導体集積回路、或は、その他の電気的，光
学的素子の形成にあたり、その設計及び構成上の自由度
が高く、さらなる高密度化をはかることが出来る。
第１図（Ａ）乃至（Ｃ）は夫々本発明による結晶物品の
形成工程を説明する模式的工程説明図である。 第２図（Ａ）乃至（Ｃ）は夫々本発明の先行技術による
結晶物品の形成方法を説明する模式的工程説明図であ
る。 第３図（Ａ）及び（Ｂ）は第２図（Ａ）乃至（Ｃ）に示
す先行技術による結晶物品の形成方法を上面図として説
明する模式的工程説明図である。 101……基体 102a,102b,102c……核形成面 103a,103b,103c……空隙発生防止体 104,104a,104b……単結晶体 105……粒界 201……基体 202……非核形成面 203a,203b……核形成面 204,204b……単結晶体 205……粒界 301……基体 302a,302b,302c,302d,302e,302f……核形成面 303a,303b,303c……単結晶体 304……粒界 305……空隙
形成工程を説明する模式的工程説明図である。 第２図（Ａ）乃至（Ｃ）は夫々本発明の先行技術による
結晶物品の形成方法を説明する模式的工程説明図であ
る。 第３図（Ａ）及び（Ｂ）は第２図（Ａ）乃至（Ｃ）に示
す先行技術による結晶物品の形成方法を上面図として説
明する模式的工程説明図である。 101……基体 102a,102b,102c……核形成面 103a,103b,103c……空隙発生防止体 104,104a,104b……単結晶体 105……粒界 201……基体 202……非核形成面 203a,203b……核形成面 204,204b……単結晶体 205……粒界 301……基体 302a,302b,302c,302d,302e,302f……核形成面 303a,303b,303c……単結晶体 304……粒界 305……空隙
Claims (11)
- 【請求項１】基体と該基体上に隣り合う同志が接した状
態に設けられている複数の単結晶体とを有し、該単結晶
体の複数で囲まれた部分が空隙発生防止体で填塞されて
いる事を特徴とする結晶物品。 - 【請求項２】前記単結晶体は選択成長法により形成され
たものである請求項１の結晶物品。 - 【請求項３】前記空隙発生防止体の表面は、核形成密度
の小さい非核形成面である請求項１に記載の結晶物品。 - 【請求項４】前記空隙発生防止体は絶縁物である請求項
１に記載の結晶物品。 - 【請求項５】前記空隙発生防止体はSiOx,SiNx,SnOx,InO
xから選ばれる材料よりなる請求項１に記載の結晶物
品。 - 【請求項６】前記空隙発生防止体は酸化シリコンである
請求項１に記載の結晶物品。 - 【請求項７】前記空隙発生防止体の形状が、上方からみ
てほぼ正方形をしている請求項１に記載の結晶物品。 - 【請求項８】前記空隙発生防止体はCVD法により形成さ
れたものである請求項１に記載の結晶物品。 - 【請求項９】前記空隙防止体は、上方から見て近接する
単結晶体の成長起点に向ってほぼ垂直な面を有する請求
項１に記載の結晶物品。 - 【請求項１０】複数の結晶成長起点を設けた基体に隣り
合う同志が接触するに充分な時間結晶成長処理を施し、
複数の単結晶体を前記基体上に形成する方法に於いて、
前記単結晶体間に生じ得る空隙の位置に予め該空隙を填
塞する空隙発生防止体を設けることを特徴とする結晶物
品の形成方法。 - 【請求項１１】前記結晶成長処理は気相法または液相法
である請求項10の結晶物品の形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1255523A JP2660064B2 (ja) | 1988-10-02 | 1989-09-29 | 結晶物品及びその形成方法 |
| EP89309982A EP0364139B1 (en) | 1988-10-02 | 1989-09-29 | Crystal article and method for forming same |
| DE68913254T DE68913254T2 (de) | 1988-10-02 | 1989-09-29 | Gegenstand aus Kristall und Verfahren zu seiner Herstellung. |
| US07/704,731 US5320907A (en) | 1988-10-02 | 1991-05-20 | Crystal article and method for forming same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-247820 | 1988-10-02 | ||
| JP24782088 | 1988-10-02 | ||
| JP1255523A JP2660064B2 (ja) | 1988-10-02 | 1989-09-29 | 結晶物品及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02191320A JPH02191320A (ja) | 1990-07-27 |
| JP2660064B2 true JP2660064B2 (ja) | 1997-10-08 |
Family
ID=26538439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1255523A Expired - Fee Related JP2660064B2 (ja) | 1988-10-02 | 1989-09-29 | 結晶物品及びその形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5320907A (ja) |
| EP (1) | EP0364139B1 (ja) |
| JP (1) | JP2660064B2 (ja) |
| DE (1) | DE68913254T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2900588B2 (ja) * | 1990-11-16 | 1999-06-02 | キヤノン株式会社 | 結晶物品の形成方法 |
| US7148119B1 (en) | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| US5462012A (en) * | 1994-11-29 | 1995-10-31 | At&T Corp. | Substrates and methods for gas phase deposition of semiconductors and other materials |
| JP3751329B2 (ja) * | 1994-12-06 | 2006-03-01 | コマツ電子金属株式会社 | エピタキシャルウェーハの製造方法 |
| US6103598A (en) * | 1995-07-13 | 2000-08-15 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
| CN1076861C (zh) * | 1995-07-21 | 2001-12-26 | 佳能株式会社 | 半导体衬底及其制造方法 |
| CN1132223C (zh) | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
| JP3520403B2 (ja) * | 1998-01-23 | 2004-04-19 | セイコーエプソン株式会社 | 圧電体薄膜素子、アクチュエータ、インクジェット式記録ヘッド、及びインクジェット式記録装置 |
| JP4310076B2 (ja) * | 2001-05-31 | 2009-08-05 | キヤノン株式会社 | 結晶性薄膜の製造方法 |
| US9790343B2 (en) | 2008-06-12 | 2017-10-17 | Avery Dennison Corporation | Porous material and method for producing the same |
| EP3431192A1 (en) | 2012-08-21 | 2019-01-23 | Avery Dennison Corporation | System for making porous films, fibers, spheres, and other articles |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617822A (en) * | 1967-12-05 | 1971-11-02 | Sony Corp | Semiconductor integrated circuit |
| NL188550C (nl) * | 1981-07-02 | 1992-07-16 | Suwa Seikosha Kk | Werkwijze voor het vervaardigen van een halfgeleidersubstraat. |
| US4637127A (en) * | 1981-07-07 | 1987-01-20 | Nippon Electric Co., Ltd. | Method for manufacturing a semiconductor device |
| US4412868A (en) * | 1981-12-23 | 1983-11-01 | General Electric Company | Method of making integrated circuits utilizing ion implantation and selective epitaxial growth |
| US4557794A (en) * | 1984-05-07 | 1985-12-10 | Rca Corporation | Method for forming a void-free monocrystalline epitaxial layer on a mask |
| JP2592834B2 (ja) * | 1987-03-27 | 1997-03-19 | キヤノン株式会社 | 結晶物品およびその形成方法 |
| US4758531A (en) * | 1987-10-23 | 1988-07-19 | International Business Machines Corporation | Method of making defect free silicon islands using SEG |
-
1989
- 1989-09-29 EP EP89309982A patent/EP0364139B1/en not_active Expired - Lifetime
- 1989-09-29 DE DE68913254T patent/DE68913254T2/de not_active Expired - Fee Related
- 1989-09-29 JP JP1255523A patent/JP2660064B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-20 US US07/704,731 patent/US5320907A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5320907A (en) | 1994-06-14 |
| JPH02191320A (ja) | 1990-07-27 |
| DE68913254D1 (de) | 1994-03-31 |
| EP0364139B1 (en) | 1994-02-23 |
| DE68913254T2 (de) | 1994-07-07 |
| EP0364139A1 (en) | 1990-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2660064B2 (ja) | 結晶物品及びその形成方法 | |
| JPS63182872A (ja) | 太陽電池及びその製造方法 | |
| US5363793A (en) | Method for forming crystals | |
| US5690736A (en) | Method of forming crystal | |
| JP2840434B2 (ja) | 結晶の形成方法 | |
| JP2900588B2 (ja) | 結晶物品の形成方法 | |
| US5582641A (en) | Crystal article and method for forming same | |
| JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JP2756320B2 (ja) | 結晶の形成方法 | |
| JPH03292723A (ja) | シリコン単結晶薄膜の作製方法 | |
| JP2592834B2 (ja) | 結晶物品およびその形成方法 | |
| JPH03125458A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 | |
| EP0289114B1 (en) | Process for producing crystals on a light-transmissive substrate | |
| JP2615629B2 (ja) | 半導体装置の製造方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| EP0455981A1 (en) | Method of forming crystals | |
| JPS6163013A (ja) | Ｓｏｉ用シ−ド構造の製造方法 | |
| JP2592832B2 (ja) | 結晶の形成方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JPH03125459A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 | |
| JP2001176796A (ja) | 半導体膜の形成方法および半導体装置 | |
| JPH059089A (ja) | 結晶の成長方法 | |
| JPS5893224A (ja) | 半導体単結晶膜の製造方法 | |
| JPH0669024B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |