[go: up one dir, main page]

JP2658405B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2658405B2
JP2658405B2 JP1173212A JP17321289A JP2658405B2 JP 2658405 B2 JP2658405 B2 JP 2658405B2 JP 1173212 A JP1173212 A JP 1173212A JP 17321289 A JP17321289 A JP 17321289A JP 2658405 B2 JP2658405 B2 JP 2658405B2
Authority
JP
Japan
Prior art keywords
chip
image
determined
position data
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1173212A
Other languages
English (en)
Other versions
JPH0338047A (ja
Inventor
恭穂 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1173212A priority Critical patent/JP2658405B2/ja
Publication of JPH0338047A publication Critical patent/JPH0338047A/ja
Application granted granted Critical
Publication of JP2658405B2 publication Critical patent/JP2658405B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に係り,特にチップをダイボン
ディングするに先立ち,チップ上に不良マークが有るか
無いかを判定する方法に関し, フルカットウエハを構成する各種の寸法及び各種のパ
ターンを有するチップに対して,不良マークの有無の判
定を確実に行う方法を目的とし, 〔1〕フルカットウエハをテーブルに載置し,該テーブ
ルを移動して,不良マークの有無を判定しようとする被
判定チップの中心部をカメラ下に設定し,下方から照明
して画像を取り込み,その画像からチップの外形を認識
し,その外形から中心位置を算出し,次いで,上方から
照明して画像を取り込み,被判定チップ中心位置におけ
る不良マーク有無をマーク検出部で検出判定する半導体
装置の製造方法,及び〔2〕フルカットウエハをテーブ
ルに載置し,まず不良マークの有無を判定しようとする
被判定チップの1コーナーの画像をカメラで取り込み,
その1コーナー端の位置を認識し,次いでテーブルを移
動して該1コーナーの対角にある対角コーナーの画像を
取り込んで対角コーナー端の位置を認識し,次いで該1
コーナー端と該対角コーナー端を結ぶ線分の中心の画像
を取り込んで,該中心における不良マーク有無をマーク
検出部で検出判定する半導体装置の製造方法により構成
する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り,特にチップを
ダイボンディングするに先立ち,チップ上面に不良マー
クが有るか無いかを判定する方法に関する。
不良マーク(通常はインクマーク)の塗布された不良
チップを含むフルカットウエハから,良品チップを選択
してダイボンディングする際,X−Yテーブルにセットさ
れたフルカットウエハの1チップを含む領域をCCDカメ
ラで撮像し,画像処理によりチップ外形を認識し,その
チップ外形端の位置データからチップの中心部の位置デ
ータを算出し,次いで,その中心部における不良マーク
の有無を検出判定し,不良マークの無い良品チップを選
択してダイボンディングすることが行われている。
この際,各種のパターン,各種の寸法を有するチップ
に対して不良マークの有無の判定を確実に行う必要があ
る。
〔従来の技術〕
従来行われているフルカットウエハのチップ上の不良
マークの認識方法,及びそれに続くダイボンディング方
法について説明する。
第6図に示す不良マーク認識装置IIの模式図は従来使
用されている不良マーク認識装置の模式図で,1はフルカ
ットウエハ,3はX−Yテーブル,31はX−Yテーブル
(固定部),32は台,41は上部光源,5はCCDカメラ,51はレ
ンズ,6は画像処理部,61は演算処理部,62はマーク検出
部,7はX−Yテーブル駆動部,8は制御部を表す。
第7図は不良マークの入ったフルカットウエハを示
し,1はフルカットウエハ,2はチップ,21は不良マークを
表す。
不良マークは,予めチップをウエハ状態でチップ毎に
測定プローバによりテストし,不良となったチップの上
面の中心部にインクによりほぼ円形に塗布されている。
この不良マークは周囲のチップを汚染させないため,ま
たインク消費量の節減のため,マーク確認ができる限
り,小さいことが望ましい。
フルカットウエハ1は裏面にUVテープ(紫外線をあて
ると接着力が減少する)が接着されていて,スクライプ
ラインはUVテープの途中まで切り込まれており,各チッ
プは0.1mm程度の幅のスクライブラインで隔てられて並
んでいる。
まず,X−Yテーブル3にフルカットウエハ1を載せ,
不良マークの有無を判定しようとするチップの画像を取
り込む位置にX−Yテーブル3を移動する。上部光源41
によりフルカットウエハ1の上面に光をあて,チップ全
体を含む像をCCDカメラ5により撮像する。画像は,例
えば255×255の画素に分解されて取り込まれる。
第8図はCCDカメラ5に取り込まれるチップの画像を
模式的に示し,2は被判定チップ,21は不良マークを表
す。レンズ51は一つのチップ全体の画像を取り込める倍
率のものを使用する。
上部光源41によるフルカットウエハ1の像は,スクラ
イブラインの部分とチップの中心部にある不良マーク21
の部分は反射光が少ないので暗く,その他の部分は反射
光が多いので明るく写っている。画像の明暗に対応する
電気信号が画像処理部6に送られる。画像処理部6で
は,予めある信号レベルが設定されていて,そのレベル
を境にしてそれより大きい画像信号は白,小さい画像信
号は黒と判定して画像全体を2値化し,白黒の画素の集
合とする。
被判定チップ2の外形の認識は,画像処理部6によ
り,例えばX方向及びY方向の画素の系列が白から黒ま
たは黒から白に反転する境界から知ることができる。
不良マーク21のあるチップの中心は,演算処理部61に
より被判定チップ2の外形の左端と右端の中間点及び上
端と下端の中間点として算出することができる。
そして,被判定チップ2の中心にある画素の白黒を判
定し,黒があれば不良マーク有りと判定し,白があれば
不良マーク無しと判定する。
不良マーク有りと判定されれば,制御部8からX−Y
テーブル駆動部7に指令を出してX−Yテーブル3を1
チップ分の距離だけ移動させ,隣のチップがレンズ51下
に来るようにする。そして上述と同様にして不良マーク
有無の判定を行う。
不良マーク無しと判定されれば,そのチップはダイボ
ンディングすべき位置に搬送される。
第9図はダイボンダの模式図で,1はフルカットウエ
ハ,3はX−Yテーブル,32は台,5はCCDカメラ,9はチップ
搬送アーム,91はリードフレームの供給部,92はリードフ
レームの収納部,93はリードフレーム,94は接着材の供給
部,95はボンディングアーム,96は中間テーブル,97はウ
エハ供給部,98はリードフレーム搬送部を表す。
不良マーク無しと判定されたチップは,チップ搬送ア
ーム9の先端がその位置にきてそのチップを真空吸着
し,中間テーブル96上に搬送する。そして,中間テーブ
ル96上で精密位置決めを行った後,ボンディングアーム
95によりリードフレーム93上に運ばれ,そこでダイボン
ディングが実行される。
ところで,フルカットウエハ1のチップ表面のパター
ンには種々のものがあって上部光源からの光をよく反射
せずに暗く写る部分があったり,また同一種類のチップ
でも製造ロット間でチップ表面における光の反射状態が
違ったりして,スクライブラインと不良マークの認識を
甚だ困難にしているチップがある。
第10図(a)は,そのような不良マークの認識困難な
チップの例を模式的に示すものである。
スクライブライン及び不良マーク21の黒部の他に,や
や黒いパターンがノイズとなって存在し,白と黒の2値
化のレベルの設定を困難にしている。即ち,これらのノ
イズを完全に白と判定するためには判定レベルを黒側に
寄せて設定することが必要で,そうすると今度はスクラ
イブライン及び不良マーク21の一部を白と見誤るケース
が生じるのである。
さらに,近年,大容量メモリやASICの開発により,チ
ップサイズが大きくなってきて,チップ外形をCCDカメ
ラ5の画面に全部写そうとすると,レンズ51の倍率を低
下せざるを得ず,そのためCCDカメラ5に取り込まれた
画像のスクライブラインは細くなり,不良マーク21も小
さくなってしまう。
第10図(b)はそのような不良マークの認識困難なチ
ップの例を示すものである。
CCDカメラ5の画像のスクライプラインは細くなり,
照明の当て方によっては画面上極度に細くなったり,切
れを生じたりして認識を困難にする。不良マーク21も小
さくなり,画像が薄くなったりして認識の確実性が低下
する。
〔発明が解決しようとする課題〕
従って,従来の不良マーク認識の方法だけでは不良マ
ークの有無の存在を確実に行うことが困難になってきて
いる。
本発明は,〔1〕表面に黒いパターンノイズがあるチ
ップにおける不良マークの有無を確実に判定する方法,
及び〔2〕スクライブラインが細く不良マークが小さく
写る大チップにおける不良マークの有無を確実に判定す
る方法を提供することを目的とする。
〔課題を解決するための手段〕
上記課題は,〔1〕チップ上面の中心部に不良マーク
21のある不良チップを含み,スクライブラインで隔てら
れた複数のチップを含むフルカットウエハ1を,光が透
過する載置部33に載せ,該載置部33の下方に設けた下部
光源42により照明し,該載置部33の上方に設けたカメラ
5により該フルカットウエハ1の少なくとも被判定チッ
プ2を含む領域の画像を取り込み,その画像を画像処理
部6で2値化し,該被判定チップ2の外形端の位置デー
タを得る工程と,該被判定チップ2の外形端の位置デー
タから,演算処理部61により該被判定チップ2の中心部
の位置データを算出する工程と,該載置部33の上方に設
けた上部光源41により照明し,該被判定チップ2の画像
を該カメラ5により取り込み,その画像を該画像処理部
6で2値化して検出用データを得る工程と,該検出用デ
ータより前記算出したチップの中心部の位置データにお
ける不良マーク有無をマーク検出部62で検出判定する工
程とを含む半導体装置の製造方法,及び〔2〕チップ上
面の中心部に不良マーク21のある不良チップを含み,ス
クライプラインで隔てられた複数のチップを含むフルカ
ットウエハ1をテーブル3に載せ,該テーブル3の上方
に設けた上部光源41により照明し,被判定チップ2の1
コーナー部分の画像を該テーブル3の上方に設けたカメ
ラ5により取り込み,その画像を画像処理部6により2
値化し,該1コーナー端の位置データを得る工程と,該
テーブル3を該カメラ5に対して相対的に移動して該1
コーナー端の対角にある対角コーナー部分を含む画像を
該カメラ5に取り込み,その画像を該画像処理部6によ
り2値化し,該対角コーナー端の位置データを得る工程
と,該1コーナー端の位置データと該対角コーナー端の
位置データを結ぶ線分の中心を演算処理部61により算出
してそこを該被判定チップ2の中心部の位置データと定
める工程と,該テーブル3を該カメラ5に対して相対的
に移動して該被判定チップ2の中心部の位置データの部
分の画像を該カメラ5に取り込み,その画像を該画像処
理部6により2値化し,該被判定チップ2の中心部の位
置データにおける不良マーク有無をマーク検出部62で検
出判定する工程とを含む半導体装置の製造方法によって
解決される。
〔作用〕
〔1〕載置部33に搭載されているフルカットウエハ1を
上部から照明する上部光源41と,下部から照明する下部
光源42とを設ける。
まず,下部光源42を点灯する。スクライブラインの部
分は光が上方に透過するので明るくなり,被判定チップ
2の部分は光が遮られるので暗くなる。それゆえ,スク
ライブラインの部分を白,被判定チップ2の部分と黒と
2値化するレベルを設定することは容易で,被判定チッ
プ2の外形としてその左端,右端,上端,下端を白と黒
の境界として認識することは容易である。そして,左端
と右端の真ん中,及び上端と下端の真ん中として被判定
チップ2の中心位置を算出することも容易である。
次に,上部光源41のみ点灯して不良マーク21の有無を
判定する。既に不良マーク21の有るべき中心位置は分か
っているので,もし不良マーク21があればその位置は最
も暗く写っているはずで,よしんば黒いノイズパターン
があったとしても不良マークほどは黒くないので,白黒
判定のレベルを黒側に寄せることにより黒いノイズパタ
ーンを白に分類して,不良マークの有無を確実に判定す
ることができる。
〔2〕大きいチップの不良マークの有無を認識する場合
は,レンズの倍率を上げてチップの画像を部分的に取り
込む。こうすることにより,スクライブラインを太く,
不良マークを大きく写すことができる。
チップの寸法やスクライブラインの太さは予め分かっ
ているから,ある1チップの1コーナーがカメラ5の画
像に取り込まれるように設定することは可能である。画
像から1コーナを認識するには、例えば2値化された画
素をX方向及びY方向に走査して,白から黒,或いは黒
から白に反転している位置のX座標及びY座標から1コ
ーナの位置を認識し,1コーナ端の位置データを得ること
ができる。
次に,テーブル3を移動して,1コーナの対角にある対
角コーナーをカメラ5下にもってくる。この場合もチッ
プのサイズは予めわかっているので,フルカットウエハ
1に若干のたわみや捻じれがあったとしても,テーブル
3を移動して,対角コーナーをカメラ5下にもってくる
ことは可能である。画像から対角コーナを認識するに
は,例えば2値化された画素をX方向及びY方向に走査
して,白から黒,或いは黒から白に反転している位置の
X座標及びY座標から対角コーナの位置を認識し,対角
コーナ端の位置データを得ることができる。
被判定チップ2の中心位置は1コーナー端の位置と対
角コーナー端の位置を結ぶ直線の真ん中にあるとして,1
コーナー端の位置座標,テーブル3の移動量及び対角コ
ーナー端の位置座標からチップの中心位置を算出するこ
とは容易である。
次に,テーブル3を移動して,被判定チップ2の中心
部をカメラ5下にもってきて画像を取り込む。中心部に
もし不良マークがあれば,大きく写っているので,不良
マークの有無を判定を確実に行うことができる。
〔実施例〕
第1図乃至第3図は実施例Iを説明するための図で,
第10図(a)に示すような黒パターンノイズのあるチッ
プの不良マークを認識する例である。
第1図は不良マーク認識装置Iの模式図で,1はフルカ
ットウエハ,3はX−Yテーブル,31はX−Yテーブル
(固定部),32は台,33は載置部,41は上部光源,42は下部
光源,5はカメラでCCDカメラ,51はレンズ,6は画像処理
部,61は演算処理部,62はマーク検出部,7はX−Yテーブ
ル駆動部,8は制御部を表す。
第2図は不良マーク有無の判定手順Iを示す。
第3図はチップの画像で,第3図(a)はウエハ下部
照明によるチップの画像,第3図(b)はウエハ上部照
明によるチップの画像を示す。
以下,第1図乃至第3図を参照しながら説明する。
まず,フルカットウエハ1をチップの左端と右端がY
方向に,上端と下端がX方向に平行になるようにX−Y
テーブル3の載置部33に載置し,X−Yテーブル3を移動
して,不良マーク21の有無を判定しようとする被判定チ
ップ2全体の画像をCCDカメラ5で取り込める位置に被
判定チップ2を設定する。
下部光源42を点灯し上部光源41は消灯した状態で、1
チップを含む領域の画像をCCDカメラ5で撮像する。フ
ルカットウエハ1のスクライブラインの部分は光が透過
し,被判定チップの部分では光が遮られるので,ウエハ
下部照明による被判定チップの画像は第3図(a)に示
すようになる。
画像をCCDカメラ5で取り込む。その画像は画素に分
解されて各画素に対応する電気信号が画像処理部6に送
られる。画像処理部6に予め画像を白と黒に2値化する
ための信号レベルを設定しておき,そのレベルより大き
い信号が来た時は白,そのレベルより小さい信号が来た
時は黒と判定して画像を白黒2値化する。
次に,X方向にある画素の系列を走査し,白から黒或い
は黒から白に反転する境界を被判定チップの左端あるい
は右端として認識する。
次に,Y方向にある画素の系列を走査し,白から黒或い
は黒から白に反転する境界をチップの上端或いは下端と
して認識する。
次に,演算処理部61により左端と右端の位置データ,
及び上端と下端の位置データから中心部の位置データを
算出して,そこを被判定チップ2の中心と定める。
次に,下部光源42を消灯し上部光源41を点灯した状態
で,1チップを含む領域の画像をCCDカメラ5で撮像す
る。第3図(b)はウエハ上部照明によるチップの画像
を模式的に示し,2は被判定チップ,21は不良マークを表
す。
CCDカメラ5に取り込まれた画像は画素に分解されて
各画素に対応する電気信号が画像処理部6に送られる。
画像処理部6に予め画像を白と黒に2値化するための信
号レベルを設定しておき,そのレベルより大きい信号が
来た時は白,そのレベルより小さい信号が来た時は黒と
判定して画像を白黒2値化する。この時,黒パターンノ
イズがあってもそれを白と判定するために2値化レベル
の設定は黒側に寄せて行う。
前段階で求めたチップ中心の位置に黒があるか白があ
るかをマーク検出部62により検出判定する。黒があれば
不良マーク有りと判定し,白があれば不良マーク無しと
判定する。
第4図及び第5図は実施例IIを説明するための図で,
第10図(b)に示すような大きなサイズのチップの不良
マークを認識する例である。
使用する不良マーク認識装置は,第1図に示した不良
マーク認識装置1,第6図に示した不良マーク認識装置II
のどちらでもよい。
第4図は不良マーク有無の判定手順IIを示す。
第5図はチップの画像を示し,第5図(a),
(b),(c),(d)は,それぞれ,全体図,1コーナ
ーの画像,対角コーナーの画像,チップ中心の画像を示
す。
以下,第4図乃至第6図を参照しながら説明する。
第5図(a)の全体図に示すように,CCDカメラ5に取
り込む画像は1コーナーの画像,対角コーナーの画像,
チップ中心の画像と分けて撮影する。
まず,フルカットウエハ1をチップの左端と右端がY
方向に,上端と下端がX方向に平行になるようにX−Y
テーブル3に搭載し,X−Yテーブル3を移動して,不良
マーク21の有無を判定しようとする被判定チップ2を,
その1コーナーの画像がCCDカメラ5で取り込める位置
に設定する。
次に,上部光源41を点灯してCCDカメラ5により1コ
ーナーを撮像する。
第5図(b)はCCDカメラ5に取り込まれる1コーナ
ーの画像を示す。
その画像は画素に分解されて各画素に対応する電気信
号が画像処理部6に送られる。画像処理部6に予め画像
を白と黒に2値化するための信号レベルを設定してお
き,そのレベルより大きい信号が来た時は白,そのレベ
ルより小さい信号が来た時は黒と判定して画像を白黒2
値化する。
次に,X方向にある画素の系列を走査し,白から黒或い
は黒から白に反転する境界を被判定チップ2の左端とし
て認識する。
次に,Y方向にある画素の系列を走査し,白から黒或い
は黒から白に反転する境界を被判定チップ2の上端とし
て認識する。
次に,左端をY方向に延長した線と上端をX方向に延
長した線の交点として1コーナー端の位置を認識する。
次に,被判定チップ2の1コーナーの対角にある対角
コーナーがCCDカメラ5下にくるようにX−Yテーブル
3を移動する。被判定チップ2の寸法が予め分かってい
るので,フルカットウエハ1に若干のたわみや捻じれが
あったとしても,少なくもCCDカメラ5が対角コーナー
を取り込む位置にX−Yテーブル3を移動することは可
能である。
次に,CCDカメラ5により対角コーナーを撮像する。第
5図(c)はCCDカメラ5に取り込まれる対角コーナー
の画像を示す。
その画像は画素に分解されて各画素に対応する電気信
号が画像処理部6に送られる。画像処理部6に予め画像
を白と黒に2値化するための信号レベルを設定してお
き,そのレベルより大きい信号が来た時は白,そのレベ
ルより小さい信号が来た時は黒と判定して画像を白黒2
値化する。
次に,X方向にある画素の系列を走査し,白から黒或い
は黒から白に反転する境界を被判定チップ2の右端とし
て認識する。
次に,Y方向にある画素の系列を走査し,白から黒或い
は黒から白に反転する境界を被判定チップ2の下端とし
て認識する。
次に,右端をY方向に延長した線と下端をX方向に延
長した線の交点として対角コーナー端の位置を認識す
る。
次に,対角コーナー端の位置と先に求めておいた1コ
ーナー端の位置及び1コーナーから対角コーナーへのX
−Yテーブル3の移動量から,1コーナー端と対角コーナ
ー端を結ぶ線上の中心点を演算処理部61で算出し,そこ
をチップの中心と定める。
次に,チップの中心がレンズ51の真下にくるようにX
−Yテーブル3を移動する。そして,チップの中心を含
む領域を撮像する。
第5図(d)はチップ中心の画像を示す。
画像は画素に分解されて各画素に対応する電気信号が
画像処理部6に送られる。画像処理部6に予め画像を白
と黒に2値化するための信号レベルを設定しておき,そ
のレベルより大きい信号が来た時は白,そのレベルより
小さい信号が来た時は黒と判定して画像を白黒2値化す
る。そして,チップ中心の位置に黒があるか白があるか
をマーク検出部62により検出判定する。黒があれば不良
マーク有りと判定し,白があれば不良マーク無しと判定
する。
〔発明の効果〕
以上説明した様に,本発明によれば,チップ上に白黒
のパターンがノイズとして存在し不良マークの認識が困
難な被判定チップ,及び1チップを画面に一度に取り込
むとスクライブラインが細く,かつ不良マークが画面上
小さくなって不良マークの有無の判定が困難になる被判
定チップにおいても,不良マークの有無の判定を確実に
行うことができる。
それゆえ,フルカットウエハから不良マークの打たれ
ていない良品チップを選択して,そのチップをリードフ
レームにダイボンディングするに際し、確実に良品チッ
プを選択して,そのチップをリードフレームにダイボン
ディングすることができる。
【図面の簡単な説明】
第1図乃至第3図は実施例Iを説明するための図で, 第1図は不良マーク認識装置Iの模式図, 第2図は不良マーク有無の判定手順I, 第3図(a)及び(b)はチップの画像, 第4図及び第5図は実施例IIを説明するための図で, 第4図は不良マーク有無の判定手順II, 第5図(a)乃至(d)はチップの画像, 第6図は不良マーク認識装置IIの模式図, 第7図は不良マークの入ったフルカットウエハ, 第8図はCCDカメラに取り込まれるチップの画像, 第9図はダイボンダの模式図, 第10図(a)及び(b)は不良マークの認識困難なチッ
プの例 である。図において, 1はフルカットウエハ, 2はチップであって被判定チップ, 21は不良マーク, 3はテーブルであってX−Yテーブル, 31はX−Yテーブル(固定部), 32は台, 33は載置部, 41は上部光源, 42は下部光源, 5はカメラであってCCDカメラ, 51はレンズ, 6は画像処理部, 61は演算処理部, 62はマーク検出部, 7はX−Yテーブル駆動部, 8は制御部, 9はチップ搬送アーム, 91はリードフレームの供給部, 92はリードフレームの収納部, 93はリードフレーム, 94は接着材の供給部, 95はボンディングアーム 95は中間テーブル, 97はウエハ供給部, 98はリードフレーム搬送部 を表す。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】チップ上面の中心部に不良マーク(21)の
    ある不良チップを含み,スクライブラインで隔てられた
    複数のチップを含むフルカットウエハ(1)を,光が透
    過する載置部(33)に載せ,該載置部(33)の下方に設
    けた下部光源(42)により照明し,該載置部(33)の上
    方に設けたカメラ(5)により該フルカットウエハ
    (1)の少なくとも被判定チップ(2)を含む領域の画
    像を取り込み,その画像を画像処理部(6)で2値化
    し,該被判定チップ(2)の外形端の位置データを得る
    工程と, 該被判定チップ(2)の外形端の位置データから,演算
    処理部(61)により該被判定チップ(2)の中心部の位
    置データを算出する工程と, 該載置部(33)の上方に設けた上部光源(41)により照
    明し,該被判定チップ(2)の画像を該カメラ(5)に
    より取り込み,その画像を該画像処理部(6)で2値化
    して検出用データを得る工程と, 該検出用データより前記算出したチップの中心部の位置
    データにおける不良マーク有無をマーク検出部(62)で
    検出判定する工程と を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】チップ上面の中心部に不良マーク(21)の
    ある不良チップを含み,スクライブラインで隔てられた
    複数のチップを含むフルカットウエハ(1)をテーブル
    (3)に載せ,該テーブル(3)の上方に設けた上部光
    源(41)により照明し,被判定チップ(2)の1コーナ
    ー部分の画像を該テーブル(3)の上方に設けたカメラ
    (5)により取り込み,その画像を画像処理部(6)に
    より2値化し,該1コーナー端の位置データを得る工程
    と, 該テーブル(3)を該カメラ(5)に対して相対的に移
    動して該1コーナー端の対角にある対角コーナー部分を
    含む画像を該カメラ(5)に取り込み,その画像を該画
    像処理部(6)により2値化し,該対角コーナー端の位
    置データを得る工程と, 該1コーナー端の位置データと該対角コーナー端の位置
    データを結ぶ線分の中心を演算処理部(61)により算出
    してそこを該被判定チップ(2)の中心部の位置データ
    と定める工程と, 該テーブル(3)と該カメラ(5)に対して相対的に移
    動して該被判定チップ(2)の中心部の位置データの部
    分の画像を該カメラ(5)に取り込み,その画像を該画
    像処理部(6)により2値化し,該被判定チップ(2)
    の中心部の位置データにおける不良マーク有無をマーク
    検出部(62)で検出判定する工程と を含むことを特徴とする半導体装置の製造方法。
JP1173212A 1989-07-05 1989-07-05 半導体装置の製造方法 Expired - Fee Related JP2658405B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1173212A JP2658405B2 (ja) 1989-07-05 1989-07-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1173212A JP2658405B2 (ja) 1989-07-05 1989-07-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0338047A JPH0338047A (ja) 1991-02-19
JP2658405B2 true JP2658405B2 (ja) 1997-09-30

Family

ID=15956202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1173212A Expired - Fee Related JP2658405B2 (ja) 1989-07-05 1989-07-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2658405B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094070A1 (ja) * 2011-12-22 2013-06-27 パイオニア株式会社 半導体製造装置及び半導体製造装置用突上げ装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4979989B2 (ja) * 2006-06-07 2012-07-18 芝浦メカトロニクス株式会社 チップの実装装置及び実装方法
CN108760753B (zh) * 2018-05-31 2023-12-12 永捷电子(始兴)有限公司 Mark点检测装置及其检测方法
CN114823408B (zh) * 2022-05-05 2023-10-24 无锡美科微电子技术有限公司 晶圆检测系统与晶圆检测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094070A1 (ja) * 2011-12-22 2013-06-27 パイオニア株式会社 半導体製造装置及び半導体製造装置用突上げ装置

Also Published As

Publication number Publication date
JPH0338047A (ja) 1991-02-19

Similar Documents

Publication Publication Date Title
JP3051279B2 (ja) バンプ外観検査方法およびバンプ外観検査装置
JP4946668B2 (ja) 基板位置検出装置及び基板位置検出方法
KR102641333B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JPH07260701A (ja) 検査範囲認識方法
US5347362A (en) Bonding wire inspection method
JPH0797022B2 (ja) 形状測定装置、形状測定方法、および形状測定装置の校正方法
JPWO2003044507A1 (ja) 脆性材料基板端面部の検査方法およびその装置
JP4403777B2 (ja) 配線パターン検査装置及び方法
JP2658405B2 (ja) 半導体装置の製造方法
JP2002107126A (ja) 基板検査装置及び方法
JP2000009447A (ja) テープキャリアの欠陥検出装置および欠陥検出方法
JPH10132754A (ja) リードフレームの外観検査装置
JPH11266100A (ja) 電子部品の認識方法及び装置
JP3402994B2 (ja) 半田ペースト良否判定方法
JP2002110745A (ja) 部品認識制御方法及び部品認識制御装置
KR200336984Y1 (ko) 표면 및 형상 검사장치
JP2867247B2 (ja) 透明又は半透明ラップフィルムの上縁検出方法
JP2001084379A (ja) パターン検査方法および装置
JP2000258353A (ja) 欠陥検査方法及びその装置
JPH05108799A (ja) 配線パターン検査装置
JPH04355312A (ja) はんだ付検査方法及びその装置
JP3827895B2 (ja) ワイヤボンデイングにおけるセカンドボンディング点の検査方法
JP2001183119A (ja) パターン検査装置
CN114496860A (zh) 一种ic光刻字符识别与检测装置表面成像系统及方法
JPS6161255B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees