JP2602752B2 - 絶縁ゲート型電力用半導体素子の駆動回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチング電源等の
スイッチング素子に用いられる絶縁ゲート型電力用半導
体素子の駆動回路に関する。

【０００２】

【従来の技術】従来、インバータ電源，ＤＣ−ＤＣコン
バータ電源等の電力用のスイッチング素子には、電圧駆
動できる電力消費の少ない素子として、ＦＥＴとバイポ
ーラトランジスタを組合せた構成のＩＧＢＴ，ＭＯＳ−
ＦＥＴ等の絶縁ゲート型電力用半導体素子が用いられ、
これらの半導体素子の駆動回路はほぼ図２に示すように
構成される。

【０００３】同図において、１はＩＧＢＴ構成の絶縁ゲ
ート型電力用半導体素子であり、制御端子としてのゲー
ト１ａ及び出力端子としてのエミッタ１ｂ，コレクタ１
ｃを有する。２は正の直流電源端子、３Ａは１次巻線３
ａの一端（巻始め）が直流電源端子２に接続されたトラ
ンス、４は駆動制御用のスイッチング半導体素子であ
り、この回路の場合、駆動回路の損失を小さくするため
絶縁ゲート型の半導体素子（ＮチャンネルＭＯＳ−ＦＥ
Ｔ）により形成され、ドレイン，ソースが１次巻線３ａ
の他端，アースに接続されている。５，６は１次巻線３
ａの両端間に直列に設けられたスナバ回路用のダイオー
ド，抵抗、７はスイッチング半導体素子４のゲートに接
続された駆動制御信号（電圧信号）Ｓｉの入力端子であ
る。

【０００４】８はアノード，カソードがトランス３の２
次巻線３ｂの一端（巻始め），ゲート１ａに接続された
ターンオフ制御用のダイオード、９はゲート１ａ，エミ
ッタ１ｂ間に設けられたゲートバイアス用の抵抗、１０
はＰＮＰ型トランジスタ構成のターンオフ用のスイッチ
ング半導体素子であり、ベース，エミッタがダイオード
８のアノード，カソードに接続され、コレクタが逆流防
止用のダイオード１１のアノード，カソードを介して２
次巻線３ｂの他端に接続され、抵抗９に並列に設けられ
ている。

【０００５】１２はダイオード８，１１及び抵抗９，ス
イッチング半導体素子１０により形成された電力用半導
体素子１のゲート駆動部、１３はゲート１ａ，エミッタ
１ｂ間に派生した電力用半導体素子１の浮遊容量であ
る。そして、電力用半導体素子１をスイッチング駆動す
るため、発振回路等で形成された駆動制御信号Ｓｉは所
定周期でオンレベル（ハイレベル），オフレベル（ロー
レベル）に交互に変化する。

【０００６】この駆動制御信号Ｓｉがオンレベルになる
電力用半導体素子１のオン時は、スイッチング半導体素
子４がオンし、直流電源端子２から１次巻線３ａ，スイ
ッチング半導体素子４に電流が流れ、巻線３ａ，３ｂに
●印の巻始め（一端）を正とする図の矢印の極性の電圧
が生じる。

【０００７】そして、２次巻線３ｂの出力（２次巻線出
力）によりダイオード８が順方向にバイアスされてオン
するとともに浮遊容量１３が充電され、この充電により
抵抗９の両端間，すなわちゲート１ａ，エミッタ１ｂ間
のゲート電圧が所定値（しきい値）以上になると、電力
用半導体素子１がオンする。

【０００８】つぎに、駆動制御信号Ｓｉがローレベルに
反転する電力用半導体素子１のオフ時は、スイッチング
半導体素子４がオフし、１次巻線３ａに図示と逆電圧極
性の電力（電磁エネルギ）が誘起し、この電力は１次巻
線３ａの他端，抵抗６，ダイオード５，１次巻線３ａの
一端のループにより放電して消失する。また、２次巻線
３ｂにも図示と逆電圧極性の電力が誘起し、このとき、
ダイオード８がオフしてスイッチング半導体素子１０は
逆バイアス状態から開放される。

【０００９】そして、２次巻線３ｂに誘起した逆電圧極
性の電力は、２次巻線３ｂの他端，浮遊容量１３，スイ
ッチング半導体素子１０のエミッタ，ベース，２次巻線
３ｂの一端のループにより放電し、この放電によりスイ
ッチング半導体素子１０がオンする。

【００１０】さらに、この半導体素子１０のオンにより
浮遊容量１３の電荷はスイッチング半導体素子１０，ダ
イオード１１の不要電荷放電路を介して放電し、この放
電によりゲート電圧が低下して電力用半導体素子１がオ
フする。以降、同様の動作がくり返えされ、駆動制御信
号Ｓｉにより、この信号Ｓｉから絶縁した状態で電力用
半導体素子１がスイッチングする。

【００１１】

【発明が解決しようとする課題】前記図２の従来の駆動
回路の場合、電力用半導体素子１等のこの種絶縁ゲート
型電力用半導体素子のゲート電圧のしきい値が一般に数
ボルト程度と低いため、とくにオフ時に、ゲート電圧が
ノイズ電圧で変動すると容易に誤動作が生じる問題点が
ある。

【００１２】そして、この誤動作が生じると、例えば電
力用半導体素子１をインバータ電源のフルブリッジイン
バータに用いた場合、オフすべきときに前記の誤動作に
よってオンし、インバータの入力が電力用半導体素子１
で短絡した状態になり、このとき、電力用半導体素子１
は過電流により破損したりする。

【００１３】本発明は、絶縁ゲート型電力用半導体素子
のオフ時にゲート電圧をしきい値より十分低い電圧に保
持し、ノイズによる誤動作を防止することを目的とす
る。

【００１４】

【課題を解決するための手段】前記の目的を達成するた
めに、本発明の絶縁ゲート型電力用半導体素子の駆動回
路においては、１次巻線が駆動制御用のスイッチング半
導体素子に接続されたトランスの２次巻線に設けられ，
絶縁ゲート型電力用半導体素子の出力端子に接続された
中間タップと、２次巻線の一端と前記電力用半導体素子
のゲートとの間に設けられたターンオフ制御用のダイオ
ードと、前記ゲートと中間タップとの間に設けられたゲ
ートバイアス用の抵抗と、この抵抗に並列に設けられ，
前記電力用半導体素子のオフ時に前記ダイオードのオフ
により逆バイアスから開放されてオンするターンオフ用
のスイッチング半導体素子と、中間タップと２次巻線の
他端との間に設けられ，前記電力用半導体素子のオン時
に充電される逆バイアスエネルギ蓄積用のコンデンサ
と、前記ゲートと２次巻線の他端との間に逆流防止用の
ダイオードを介して設けられ，前記電力用半導体素子の
オフ時にオンして前記コンデンサの放電路を形成しゲー
ト電圧を逆バイアス電圧に保持する逆バイアスエネルギ
放電路用のスイッチング半導体素子とを備える。

【００１５】

【作用】前記のように構成された本発明の駆動回路の場
合、絶縁ゲート型電力用半導体素子のオフ時、トランス
の２次巻線出力が消失するとともにターンオフ用のスイ
ッチング半導体素子がオンし、この素子により絶縁ゲー
ト型電力用半導体素子に派生した浮遊容量の電荷が放電
し、ゲート電圧が低下して絶縁ゲート型電力用半導体素
子がオフする。

【００１６】さらに、逆バイアスエネルギ放電路用のス
イッチング半導体素子がオンし、逆バイアスエネルギ蓄
積用のコンデンサの充電電荷がゲートバイアス用の抵
抗，逆流防止用のダイオード，逆バイアスエネルギ放電
路用のスイッチング半導体素子のループにより放電す
る。

【００１７】このとき、ゲートバイアス用の抵抗の電圧
降下により、ゲート電圧が深く逆バイアスされ、しきい
値より十分に低い逆バイアス電圧に保持される。そのた
め、ノイズ電圧が混入しても絶縁ゲート型電力用半導体
素子のゲート電圧が容易にはしきい値を越えず、ノイズ
による誤動作が防止される。

【００１８】

【実施例】１実施例について、図１及び図２を参照して
説明する。図１において、図３と同一符号は同一のもの
を示し、３Ｂは図３のトランス３Ａの代わりに設けられ
たトランスであり、１次巻線３ａ及びトランス３Ａの２
次巻線３ｂに巻線３ｃを巻足した２次巻線３ｄにより形
成され、巻線３ｂの他端と巻線３ｃの一端との接続点に
中間タップ１４が取付けられ、このタップ１４に電力用
半導体素子１のエミッタ１ｂ等が接続されている。

【００１９】１５は一端が中間タップ１４に接続された
逆バイアスエネルギ蓄積用のコンデンサであり、他端が
逆流防止用のダイオード１６を介して巻線３ｃの他端に
接続され、中間タップ１４と２次巻線２ｄの他端との間
に設けられている。１７はＮチャンネルＭＯＳ−ＦＥＴ
構成の逆バイアスエネルギ放電路用のスイッチング半導
体素子であり、ドレインが逆流防止用のダイオード１８
を介して電力用半導体素子１のゲート１ａに接続され、
ソースがコンデンサ１５の他端に接続されている。

【００２０】１９，２０はダイオード１６のカソード，
アノードとスイッチング半導体素子１７のゲートとの間
に設けられたゲート入力抵抗，ゲートバイアス用の抵
抗、２１，２２は電力用半導体素子１のゲート１ａとソ
ース１ｃとの間に直列接続された電圧クリップ用の２個
のツェナダイオードである。

【００２１】２３はＰチャンネルＭＯＳ−ＦＥＴ構成の
短絡路用のスイッチング半導体素子であり、ソースが１
次巻線３ａの一端に接続され、ドレインが逆流防止用の
ダイオード２４を介して１次巻線３ａの他端に接続さ
れ、１次巻線３ａに並列に接続されている。２５，２６
はスイッチング半導体素子４のゲート入力回路を形成す
る逆流防止用のダイオード，ゲート入力抵抗であり、並
列接続されている。２７，２８はスイッチング半導体素
子２３のゲート入力回路を形成する逆流防止用のダイオ
ード，ゲート入力抵抗であり、並列接続されている。

【００２２】そして、スイッチング半導体素子２３はト
ランス３Ｂのインダクタンス成分とスイッチング半導体
素子４のドレイン，ソース間の浮遊容量のＬＣ共振に基
づくゲート電圧のノイズマージンの減少を防止するため
に設けられ、駆動制御信号Ｓｉによりスイッチング半導
体素子４と逆相でスイッチングする。

【００２３】また、スイッチング半導体素子４，２３の
ゲート入力回路のダイオード２５，２７は、それぞれ半
導体素子４，２３のゲートに派生する浮遊容量の電荷を
放電し、スイッチング特性を改善する。そして、駆動制
御信号Ｓｉがオンレベルになる電力用半導体素子１のオ
ン時は、スイッチング半導体素子４がオンしてスイッチ
ング半導体素子２３がオフする。

【００２４】このとき、スイッチング半導体素子４のオ
ンにより、図２の従来回路と同様、直流電源端子２から
１次巻線３ａ，スイッチング半導体素子４に電流が流
れ、巻線３ａ，３ｄに一端を正とする図の矢印の極性の
電圧が生じる。そして、２次巻線３ｄを構成する２巻線
３ｂ，３ｃのうちの巻線３ｂの出力により、従来回路と
同様、ダイオード８がオンして浮遊容量１３が充電さ
れ、ゲート電圧が上昇して電力用半導体素子１がオンす
る。

【００２５】また、２次巻線３ｄの残りの巻線３ｃの出
力により、中間タップ１４，コンデンサ１５，ダイオー
ド１６のループを電流が流れ、コンデンサ１５が図示の
極性に充電される。なお、ダイオード１６が順方向バイ
アスされてオンするため、スイッチング半導体素子１７
はオフする。

【００２６】つぎに、駆動制御信号Ｓｉがオフレベルに
反転する電力用半導体素子１のオフ時は、スイッチング
半導体素子４がオフしてスイッチング半導体素子２３が
オンする。このとき、スイッチング半導体素子４のオフ
により１次巻線３ａに図示と逆電圧極性の電力が誘起
し、この電力は従来回路と同様、１次巻線３ａの他端，
抵抗６，ダイオード５，１次巻線３ａの一端のループに
より放電して消失する。

【００２７】さらに、２次巻線３ｄにも図示と逆電圧極
性の電力が誘起する。そして、巻線３ｂの逆電圧極性の
電力によりゲート駆動部１２が従来と同様に動作し、浮
遊容量の不要電荷が放電し、ゲート電圧が低下し、電力
用半導体素子１がオフする。

【００２８】一方、巻線３ｃの逆電圧極性の電圧によ
り、巻線３ｃの他端，抵抗１９，２０，コンデンサ１
５，中間タップ１４のループに電流が流れ、抵抗２０に
生じるゲート電圧によりスイッチング半導体素子１７が
オンする。

【００２９】そして、この半導体素子１７のオンによ
り、コンデンサ１５の電荷は抵抗９，ダイオード１８，
スイッチング半導体素子１７のループで放電する。この
とき、抵抗９の電圧降下により電力用半導体素子１のゲ
ート電圧は逆バイアスされて負になる。

【００３０】そして、コンデンサ１５の容量はほぼ電力
用半導体素子１がオンする間、そのゲート電圧を負に保
持できる大きさに設定される。

【００３１】そのため、電力用半導体素子１のオフ時は
そのゲート電圧が負に保持されて深く逆バイアスされ、
何らかの原因により例えば電力用半導体素子１のゲート
１ａ，エミッタ１ｂ間にノイズが混入し、ゲート電圧が
ノイズ電圧で変動しても、ゲート電圧が容易にはしきい
値まで上昇せず、ノイズによる誤動作が防止される。な
お、ツェナダイオード２１，２２はゲート電圧を一定範
囲にクリップし、電力用半導体素子１のゲート端子１ａ
とエミッタ１ｂとの間の過大電圧の発生を防止する。

【００３２】ところで、ノイズはトランス３Ｂの２次巻
線側に直接混入するだけでなく、１次巻線側からも混入
する。一方、トランス３Ｂの１次巻線側において、スイ
ッチング半導体素子２３を設けなければ、電力用半導体
素子１のオフ時につぎに説明するように１次巻線３ａの
電圧がＬＣ共振で振動変動する。

【００３３】すなわち、電力用半導体素子１のオフ時は
スイッチング半導体素子４がオフし、このとき、トラン
ス３Ｂのインダクタンス成分とスイッチング半導体素子
４のソース，ドレイン間の浮遊容量とによりいわゆるＬ
Ｃ共振回路が形成され、この回路のＬＣ共振により１次
巻線３ａの電圧が振動変化する。

【００３４】そして、この振動変化が２次巻線側に波及
し、巻線３ｂの電圧変化により電力用半導体素子１のゲ
ート電圧が振動変化してそのノイズマージンが減少す
る。

【００３５】そのため、トランス３Ｂの１次巻線側にノ
イズが混入する場合、このノイズが前記ＬＣ共振に基づ
く１次巻線３ａの振動変化する電圧に重畳し、電力用半
導体素子１のゲート電圧にノイズ電圧より大きな電圧変
動が生じ、このとき、コンデンサ１５の放電により深く
逆バイアスしていても電力用半導体素子１がオンして誤
動作が生じ易くなる。なお、前記ＬＣ共振の振動変化が
大きいときは、この振動変化のみによっても電力用半導
体素子１がオンする。

【００３６】そこで、この実施例においては、トランス
３Ｂの１次巻線側にスイッチング半体素子２３を設け、
この素子２３により前記ＬＣ共振の振動変化に基づく１
次巻線３ａの電圧変動を防止し、併せて１次巻線側から
のノイズの混入も防止する。すなわち、電力用半導体素
子１のオフ時に、駆動制御信号Ｓｉによりスイッチング
半導体素子２３をオンする。

【００３７】この半導体素子２３及びダイオード２４
は、１次巻線３ａの電力の放電初期には逆電圧極性の電
圧により逆バイアス状態に保たれる。一方、スイッチン
グ半導体素子４のオフにより、トランス３のインダクタ
ンス成分とスイッチング半導体素子４のドレイン，ソー
ス間の浮遊容量とのＬＣ共振が生じると、この共振によ
り１次巻線３ａの電圧が振動変化し始める。

【００３８】そして、１次巻線３ａの放電が進み、前記
の振動変化により１次巻線３ａの電圧が一端を正とする
極性に変化しようとすると、スイッチング半導体素子２
３，ダイオード２４が逆バイアス状態から開放され、１
次巻線３ａがスイッチング半導体素子２３，ダイオード
２４により短絡される。

【００３９】この短絡により１次巻線３ａの電圧変化が
防止され、１次巻線３ａの電圧は前記ＬＣ共振の影響を
受けることがなく、放電後はほぼ零に保持される。

【００４０】また、直流電源端子２等からノイズが混入
し、このノイズによって１次巻線３ａの電圧が変化する
ときも、スイッチング半導体素子２３，ダイオード２４
の短絡によって電圧変化が防止され、１次巻線側からの
ノイズの混入が阻止される。

【００４１】したがって、実施例の場合はトランス３Ｂ
の２次巻線側での電力用半導体素子１のゲート電圧の逆
バイアス制御と、１次巻線側での電圧変動の防止とによ
り、ノイズに基づく電力用半導体素子１の誤動作が確実
に防止される。なお、スイッチング半導体素子２３，ダ
イオード２４を省いて形成してもよいのは勿論である。
そして、種々の絶縁ゲート型電力用半導体素子の駆動回
路に適用できる。

【００４２】

【発明の効果】本発明は、以上説明したように構成され
ているため、以下に記載する効果を奏する。絶縁ゲート
型電力用半導体素子１のオフ時、トランス３Ｂの２次巻
線出力が消失するとともにターンオフ用のスイッチング
半導体素子１０がオンし、この素子１０により電力用半
導体素子１に派生した浮遊容量１３の電荷が放電し、ゲ
ート電圧が低下して半導体素子１がオフする。

【００４３】また、逆バイアスエネルギ放電路用のスイ
ッチング半導体素子１７がオンし、逆バイアスエネルギ
蓄積用のコンデンサ１５の充電電荷がゲートバイアス用
の抵抗９，逆流防止用のダイオード１８，スイッチング
半導体素子１７のループにより放電する。

【００４４】そして、抵抗９の電圧降下により、電力用
半導体素子１のゲート電圧が深く逆バイアスされてしき
い値より十分に低い逆バイアス電圧に保持されるため、
ノイズ電圧が混入してもゲート電圧が容易にはしきい値
を越えず、ノイズによる電力用半導体素子１の誤動作を
防止し、インバータ電源等に組込んだときの誤動作に伴
う破損等を防止することができる。

【図面の簡単な説明】

【図１】本発明の絶縁ゲート型電力用半導体素子の駆動
回路の１実施例の結線図である。

【図２】従来回路の結線図である。

【符号の説明】 １ 絶縁ゲート型電力用半導体素子 １ａ ゲート １ｂ エミッタ ２ 直流電源端子 ３Ｂ トランス ３ａ １次巻線 ３ｄ ２次巻線 ４ 駆動制御用のスイッチング半導体素子 ８ ターンオフ制御用のダイオード ９ ゲートバイアス用の抵抗 １０ ターンオフ用のスイッチング半導体素子 １４ 中間タップ １５ 逆バイアスエネルギ蓄積用のコンデンサ １７ 逆バイアスエネルギ放電路用のスイッチング半導
体素子 １８ 逆流防止用のダイオード Ｓｉ 駆動制御信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森口 晴雄 大阪市東淀川区淡路２丁目14番３号 株 式会社三社電機製作所内 (72)発明者 狩野 国男 大阪市東淀川区淡路２丁目14番３号 株 式会社三社電機製作所内

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 直流電源端子にトランスの１次巻線と駆
   動制御用のスイッチング半導体素子とを直列に接続し、 前記トランスの２次巻線側に設けた絶縁ゲート型電力用
   半導体素子の駆動制御信号により前記駆動制御用のスイ
   ッチング半導体素子をスイッチングし、 前記トランスの２次巻線出力によりゲート電圧を制御し
   て前記電力用半導体素子をスイッチング駆動する絶縁ゲ
   ート型電力用半導体素子の駆動回路において、 前記トランスの２次巻線に設けられ前記電力用半導体素
   子の出力端子に接続された中間タップと、 前記２次巻線の一端と前記電力用半導体素子のゲートと
   の間に設けられたターンオフ制御用のダイオードと、 前記ゲートと前記中間タップとの間に設けられたゲート
   バイアス用の抵抗と、 前記抵抗に並列に設けられ，前記電力用半導体素子のオ
   フ時に前記ダイオードのオフにより逆バイアスから開放
   されてオンするターンオフ用のスイッチング半導体素子
   と、 前記中間タップと前記２次巻線の他端との間に設けら
   れ，前記電力用半導体素子のオン時に充電される逆バイ
   アスエネルギ蓄積用のコンデンサと、 前記ゲートと前記２次巻線の他端との間に逆流防止用の
   ダイオードを介して設けられ，前記電力用半導体素子の
   オフ時にオンして前記コンデンサの放電路を形成し前記
   ゲート電圧を逆バイアス電圧に保持する逆バイアスエネ
   ルギ放電路用のスイッチング半導体素子とを備えたこと
   を特徴とする絶縁ゲート型電力用半導体素子の駆動回
   路。