JP2598147B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2598147B2 JP2598147B2 JP2030277A JP3027790A JP2598147B2 JP 2598147 B2 JP2598147 B2 JP 2598147B2 JP 2030277 A JP2030277 A JP 2030277A JP 3027790 A JP3027790 A JP 3027790A JP 2598147 B2 JP2598147 B2 JP 2598147B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- terminals
- circuit
- type field
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は絶縁ゲート型電界効果トランジスタ（以下、
MOS型トランジスタと呼ぶ）の組合せからなる半導体集
積回路に関する。
MOS型トランジスタと呼ぶ）の組合せからなる半導体集
積回路に関する。
従来の技術 一般的に、MOS型トランジスタの組合せからなる半導
体集積回路の場合は、そのMOS型トランジスタにおける
ゲートや接合部が静電気のサージ電圧によって破壊され
やすいという傾向がある。
体集積回路の場合は、そのMOS型トランジスタにおける
ゲートや接合部が静電気のサージ電圧によって破壊され
やすいという傾向がある。
そのため、このような半導体集積回路の従来例では、
その回路における入出力端子に抵抗やダイオードを接続
して静電気に対する保護回路を構成するのが通例であ
る。この場合の保護回路には、発生した急峻な静電気電
圧波形を緩和したり、静電気電圧が一定レベルに達する
と所定の電流経路を形成してサージ電流を電源端子や接
地端子に流し込み電気的ストレスを緩和するなどの働き
がある。
その回路における入出力端子に抵抗やダイオードを接続
して静電気に対する保護回路を構成するのが通例であ
る。この場合の保護回路には、発生した急峻な静電気電
圧波形を緩和したり、静電気電圧が一定レベルに達する
と所定の電流経路を形成してサージ電流を電源端子や接
地端子に流し込み電気的ストレスを緩和するなどの働き
がある。
発明が解決しようとする課題 しかしながら、上述した従来の静電気対策では、単一
電源を共有する複数の独立した電源端子およびこれらの
電源端子に１対１に対応付けられる複数の接地端子を必
要とする半導体集積回路の場合、例えば１つの電源端子
に接続されている回路系での入出力端子に上述した保護
回路を構成してもこれと異なる別の電源端子に接続され
ている回路系の入出力端子との間にはサージ電圧印加時
に電流経路が形成されず、これらの間で静電破壊が生じ
るという問題点があった。
電源を共有する複数の独立した電源端子およびこれらの
電源端子に１対１に対応付けられる複数の接地端子を必
要とする半導体集積回路の場合、例えば１つの電源端子
に接続されている回路系での入出力端子に上述した保護
回路を構成してもこれと異なる別の電源端子に接続され
ている回路系の入出力端子との間にはサージ電圧印加時
に電流経路が形成されず、これらの間で静電破壊が生じ
るという問題点があった。
したがって、本発明の目的は、単一電源を共用する複
数の独立した電源端子および複数の独立した接地端子を
持つ場合でも静電破壊を防止することのできる半導体集
積回路を提供することがある。
数の独立した電源端子および複数の独立した接地端子を
持つ場合でも静電破壊を防止することのできる半導体集
積回路を提供することがある。
課題を解決するための手段 本発明は、絶縁ゲート型電界効果トランジスタの組合
せからなる複数の回路ブロックと、単一電源を共用する
複数の独立した電源端子と、これらの電源端子に１対１
に対応付けられる複数の独立した接地端子とを有し、各
回路ブロックごとにそれぞれ対応する電源端子と接地端
子とが接続された半導体集積回路において、 各回路ブロックに対応する互いに異なるすべての電源
端子間および接地端子間を、静電気電圧印加時にオン動
作するエンハンスメント型電界効果フィールドトランジ
スタを介して接続したことを特徴とする半導体集積回路
である。
せからなる複数の回路ブロックと、単一電源を共用する
複数の独立した電源端子と、これらの電源端子に１対１
に対応付けられる複数の独立した接地端子とを有し、各
回路ブロックごとにそれぞれ対応する電源端子と接地端
子とが接続された半導体集積回路において、 各回路ブロックに対応する互いに異なるすべての電源
端子間および接地端子間を、静電気電圧印加時にオン動
作するエンハンスメント型電界効果フィールドトランジ
スタを介して接続したことを特徴とする半導体集積回路
である。
また本発明は、３以上の回路ブロックと、単一電源を
共用する複数の独立した電源端子と、これらの電源端子
に１対１に対応付けられる複数の独立した接地端子とを
有し、 各回路ブロックは、絶縁ゲート型電界効果トランジス
タの組合せからなり、 各回路ブロックごとにそれぞれ対応する電源端子と接
地端子とが接続された半導体集積回路において、 各回路ブロックに対応する互いに異なるすべての電源
端子を順次的に、静電気電圧印加時にオン動作するエン
ハンスメント型電界効果フィールドトランジスタを介し
て、閉ループが形成されるように接続し、 各回路ブロックに対応する互いに異なるすべての接地
端子を順次的に、静電気電圧印加時にオン動作するエン
ハンスメント型電界効果フィールドトランジスタを介し
て、閉ループが形成されるように接続したことを特徴と
する半導体集積回路である。
共用する複数の独立した電源端子と、これらの電源端子
に１対１に対応付けられる複数の独立した接地端子とを
有し、 各回路ブロックは、絶縁ゲート型電界効果トランジス
タの組合せからなり、 各回路ブロックごとにそれぞれ対応する電源端子と接
地端子とが接続された半導体集積回路において、 各回路ブロックに対応する互いに異なるすべての電源
端子を順次的に、静電気電圧印加時にオン動作するエン
ハンスメント型電界効果フィールドトランジスタを介し
て、閉ループが形成されるように接続し、 各回路ブロックに対応する互いに異なるすべての接地
端子を順次的に、静電気電圧印加時にオン動作するエン
ハンスメント型電界効果フィールドトランジスタを介し
て、閉ループが形成されるように接続したことを特徴と
する半導体集積回路である。
作 用 本発明に従えば、互いに異なる電源端子間および互い
に異なる接地端子間のすべてがエンハンスメント型フィ
ールドトランジスタで接続されているので、発生した静
電気電圧がエンハンスメント型フィールドトランジスタ
のターンオン電圧に達すると、すべての電源端子相互間
およびすべての接地端子相互間に電流経路が形成され静
電気破壊が防止される。
に異なる接地端子間のすべてがエンハンスメント型フィ
ールドトランジスタで接続されているので、発生した静
電気電圧がエンハンスメント型フィールドトランジスタ
のターンオン電圧に達すると、すべての電源端子相互間
およびすべての接地端子相互間に電流経路が形成され静
電気破壊が防止される。
本発明において用いられるエンハンスメント型電界効
果フィールドトランジスタのターンオン電圧であるしき
い値は、比較的高く、たとえば約30Vであり、したがっ
て絶縁ゲート型電界効果トランジスタの組合せからなる
各回路ブロックに単一電源から電源端子および接地端子
を介して電力を供給している通常の動作状態において、
エンハンスメント型電界効果フィールドトランジスタは
遮断しており、上述のように静電気が加わることによっ
て初めて導通するので、回路ブロックの動作状態におい
て支障をきたすことはない。
果フィールドトランジスタのターンオン電圧であるしき
い値は、比較的高く、たとえば約30Vであり、したがっ
て絶縁ゲート型電界効果トランジスタの組合せからなる
各回路ブロックに単一電源から電源端子および接地端子
を介して電力を供給している通常の動作状態において、
エンハンスメント型電界効果フィールドトランジスタは
遮断しており、上述のように静電気が加わることによっ
て初めて導通するので、回路ブロックの動作状態におい
て支障をきたすことはない。
また本発明に従えば、回路ブロックは３以上設けら
れ、電源端子は、順次的に、上述のエンハンスメント型
電界効果フィールドトランジスタを介して、閉ループが
形成されるように接続し、したがって１つの電源端子
は、他の２つの電源端子に接続されることになり、この
ような接続状態は、接地端子に関しても同様であり、し
たがって静電気による高い電圧が与えられてエンハンス
メント型電界効果フィールドトランジスタが導通するこ
とによって、その高い電圧ができるだけ広く分散される
ことになり、これによって回路ブロックに備えられてい
る絶縁ゲート型電界効果トランジスタの絶縁破壊を確実
に防止することができるようになる。
れ、電源端子は、順次的に、上述のエンハンスメント型
電界効果フィールドトランジスタを介して、閉ループが
形成されるように接続し、したがって１つの電源端子
は、他の２つの電源端子に接続されることになり、この
ような接続状態は、接地端子に関しても同様であり、し
たがって静電気による高い電圧が与えられてエンハンス
メント型電界効果フィールドトランジスタが導通するこ
とによって、その高い電圧ができるだけ広く分散される
ことになり、これによって回路ブロックに備えられてい
る絶縁ゲート型電界効果トランジスタの絶縁破壊を確実
に防止することができるようになる。
実施例 図面は本発明の一実施例である半導体集積回路の概略
的な構成を示す回路図である。
的な構成を示す回路図である。
この半導体集積回路はそれぞれMOS型トランジスタの
組合せからなる複数の回路ブロックC1,C2,C3…と、単一
の電源VDDに共通に接続される複数の独立した電源端子V
DD1,VDD2,VDD3…と、これらの電源端子に対応付けられ
る複数の独立した接地端子GND1,GND2,GND3…とを含み、
各回路ブロックC1,C2…はそれぞれ対応する電源端子VDD
1,VDD2,VDD3…と接地端子GND1,GND2,GND3…とに接続さ
れている。
組合せからなる複数の回路ブロックC1,C2,C3…と、単一
の電源VDDに共通に接続される複数の独立した電源端子V
DD1,VDD2,VDD3…と、これらの電源端子に対応付けられ
る複数の独立した接地端子GND1,GND2,GND3…とを含み、
各回路ブロックC1,C2…はそれぞれ対応する電源端子VDD
1,VDD2,VDD3…と接地端子GND1,GND2,GND3…とに接続さ
れている。
また、すべての電源端子間、つまり図面では電源端子
VDD1,VDD2間、電源端子VDD2,VDD3間および電源端子VDD
3,VDD1間のすべてが、互いに並列に接続された２つのＮ
チャンネルエンハンスメント型フィールドトランジスタ
（以下、Ｎ型フィールドトランジスタと呼ぶ）N1,N2を
介してそれぞれ結線されている。すなわち、２つのＮ型
フィールドトランジスタN1,N2のそれぞれにおいてはゲ
ート電極とソース電極とが接続されており、例えば電源
端子VDD1,VDD2間では、一方のＮ型フィールドトランジ
スタN1についてはそのソース電極側が電源端子VDD1に、
ドレイン電極側が電源端子VDD2に接続され、他方のＮ型
フィールドトランジスタN2ついてはそのソース電極側が
電源端子VDD2、にドレイン電極側が電源端子VDD1に接続
されている。つまり、電源端子VDD1,VDD2間で、２つの
Ｎ型フィールドトランジスタN1,N2は極性を互いに逆向
きにして並列に接続されている。この接続構成はそのほ
かのすべての電源端子間においても同様である。
VDD1,VDD2間、電源端子VDD2,VDD3間および電源端子VDD
3,VDD1間のすべてが、互いに並列に接続された２つのＮ
チャンネルエンハンスメント型フィールドトランジスタ
（以下、Ｎ型フィールドトランジスタと呼ぶ）N1,N2を
介してそれぞれ結線されている。すなわち、２つのＮ型
フィールドトランジスタN1,N2のそれぞれにおいてはゲ
ート電極とソース電極とが接続されており、例えば電源
端子VDD1,VDD2間では、一方のＮ型フィールドトランジ
スタN1についてはそのソース電極側が電源端子VDD1に、
ドレイン電極側が電源端子VDD2に接続され、他方のＮ型
フィールドトランジスタN2ついてはそのソース電極側が
電源端子VDD2、にドレイン電極側が電源端子VDD1に接続
されている。つまり、電源端子VDD1,VDD2間で、２つの
Ｎ型フィールドトランジスタN1,N2は極性を互いに逆向
きにして並列に接続されている。この接続構成はそのほ
かのすべての電源端子間においても同様である。
これとは別に、すべての接地端子間，つまり図面では
接地端子GND1,GND2間、接地端子GND2,GND3間および接地
端子GND3,GND1間のすべてが、互いに並列に接続された
２つのＰチャンネルエンハンスメント型フィールドトラ
ンジスタ（以下、Ｐ型フィールドトランジスタと呼ぶ）
P1,P2を介してそれぞれ結線されている。すなわち、２
つのＰ型フィールドトランジスタP1,P2のそれぞれにお
いてはゲート電極とソース電極とが接続されており、例
えば接地端子GND1,GND2間では、一方のＰ型フィールド
トランジスタP1についてはそのソース電極側が接地端子
GND1に、ドレイン電極側が接地端子GND2に接続され、他
方のＰ型フィールドトランジスタP2についてはそのソー
ス電極側が接地端子GND2に、ドレイン電極側が接地端子
GND1に接続されている。つまり、接地端子GND1,GND2間
で、２つのＰ型フィールドトランジスタP1,P2は極性を
互いに逆向きにして並列に接続されている。この接続構
成はそのほかのすべての接地端子間においても同様であ
る。
接地端子GND1,GND2間、接地端子GND2,GND3間および接地
端子GND3,GND1間のすべてが、互いに並列に接続された
２つのＰチャンネルエンハンスメント型フィールドトラ
ンジスタ（以下、Ｐ型フィールドトランジスタと呼ぶ）
P1,P2を介してそれぞれ結線されている。すなわち、２
つのＰ型フィールドトランジスタP1,P2のそれぞれにお
いてはゲート電極とソース電極とが接続されており、例
えば接地端子GND1,GND2間では、一方のＰ型フィールド
トランジスタP1についてはそのソース電極側が接地端子
GND1に、ドレイン電極側が接地端子GND2に接続され、他
方のＰ型フィールドトランジスタP2についてはそのソー
ス電極側が接地端子GND2に、ドレイン電極側が接地端子
GND1に接続されている。つまり、接地端子GND1,GND2間
で、２つのＰ型フィールドトランジスタP1,P2は極性を
互いに逆向きにして並列に接続されている。この接続構
成はそのほかのすべての接地端子間においても同様であ
る。
上記半導体集積回路において、例えばその１つの回路
ブロックC1側においてその電源端子VDD1および入出力端
子IN,OUTに静電気によるサージ電圧が印加され、その初
期過程で電源端子VDD1に対して隣の電源端子VDD2側の電
位がプラス側に上昇するとき、その上昇電圧が電源端子
VDD1,VDD2間に接続されているＮ型フィールドトランジ
スタNIのターンオン電圧に達すると、このＮ型フィール
ドトランジスタN1がオンとなって電源端子VDD1と電源端
子VDD2とを結ぶ電流経路が形成される。
ブロックC1側においてその電源端子VDD1および入出力端
子IN,OUTに静電気によるサージ電圧が印加され、その初
期過程で電源端子VDD1に対して隣の電源端子VDD2側の電
位がプラス側に上昇するとき、その上昇電圧が電源端子
VDD1,VDD2間に接続されているＮ型フィールドトランジ
スタNIのターンオン電圧に達すると、このＮ型フィール
ドトランジスタN1がオンとなって電源端子VDD1と電源端
子VDD2とを結ぶ電流経路が形成される。
逆に、電源端子VDD2側の電位が電源端子VDD1に対して
マイナス側に降下する場合には、その降下電圧が電源端
子VDD1,VDD2間に接続されているもう１つのＮ型フィー
ルドトランジスタN2のターンオン電圧に達した時点で、
このＮ型フィールドトランジスタN2がオンとなって同様
に電源端子VDD1,VDD2間に電流経路が形成される。
マイナス側に降下する場合には、その降下電圧が電源端
子VDD1,VDD2間に接続されているもう１つのＮ型フィー
ルドトランジスタN2のターンオン電圧に達した時点で、
このＮ型フィールドトランジスタN2がオンとなって同様
に電源端子VDD1,VDD2間に電流経路が形成される。
また、例えばその１つの回路ブロックC1側においてそ
の接地端子GND1および入出力端子IN,OUTに静電気による
サージ電圧が印加され、その初期過程で接地端子GND1に
対して隣の接地端子GND2側の電位がプラス側に上昇する
とき、その上昇電圧が接地端子GND1,GND2間に接続され
ているＰ型フィールドトランジスタP Iのターンオン電
圧に達すると、このＰ型フィールドトランジスタP1がオ
ンとなって電源端子GND1と電源端子GND2とを結ぶ電流経
路が形成される。
の接地端子GND1および入出力端子IN,OUTに静電気による
サージ電圧が印加され、その初期過程で接地端子GND1に
対して隣の接地端子GND2側の電位がプラス側に上昇する
とき、その上昇電圧が接地端子GND1,GND2間に接続され
ているＰ型フィールドトランジスタP Iのターンオン電
圧に達すると、このＰ型フィールドトランジスタP1がオ
ンとなって電源端子GND1と電源端子GND2とを結ぶ電流経
路が形成される。
逆に、接地端子GND2側の電位が接地端子GND1に対して
マイナス側に降下する場合には、その降下電圧が接地端
子GND1,GND2間に接続されているもう１つのＰ型フィー
ルドトランジスタP2のターンオン電圧に達した時点で、
このＰ型フィールドトランジスタP2がオンとなって同様
に接地端子GND1,GND2間に電流経路が形成される。
マイナス側に降下する場合には、その降下電圧が接地端
子GND1,GND2間に接続されているもう１つのＰ型フィー
ルドトランジスタP2のターンオン電圧に達した時点で、
このＰ型フィールドトランジスタP2がオンとなって同様
に接地端子GND1,GND2間に電流経路が形成される。
発明の効果 以上のように、本発明の半導体集積回路によれば、各
回路ブロックに対応する互いに異なる電源端子間および
互いに異なる接地端子間のすべてがエンハンスメント型
フィールドトランジスタで接続されているので、発生し
た静電気電圧がエンハンスメント型フィールドトランジ
スタのターンオン電圧に達すると、すべての電源端子相
互間およびすべての接地端子相互間に電流経路が形成さ
れ半導体集積回路を静電気破壊から保護することができ
る。
回路ブロックに対応する互いに異なる電源端子間および
互いに異なる接地端子間のすべてがエンハンスメント型
フィールドトランジスタで接続されているので、発生し
た静電気電圧がエンハンスメント型フィールドトランジ
スタのターンオン電圧に達すると、すべての電源端子相
互間およびすべての接地端子相互間に電流経路が形成さ
れ半導体集積回路を静電気破壊から保護することができ
る。
特に本発明によれば、エンハンスメント型電界効果フ
ィールドトランジスタのターンオン電圧は、比較的高
く、たとえば約30Vであり、したがって単一電源から電
源端子および接地端子を介して回路ブロックに電力を供
給している通常の動作状態においては、エンハンスメン
ト型電界効果フィールドトランジスタが導通することは
なく、回路ブロックの動作に支障をきたすことなない。
ィールドトランジスタのターンオン電圧は、比較的高
く、たとえば約30Vであり、したがって単一電源から電
源端子および接地端子を介して回路ブロックに電力を供
給している通常の動作状態においては、エンハンスメン
ト型電界効果フィールドトランジスタが導通することは
なく、回路ブロックの動作に支障をきたすことなない。
さらに本発明によれば、回路ブロックは３以上設けら
れ、電源端子は順次的にエンハンスメント型電界効果フ
ィールドトランジスタを介して閉ループが形成されるよ
うに接続され、また同様に接地端子も順次的にエンハン
スメント型電界効果フィールドトランジスタを介して閉
ループが形成されるように接続されているので、静電気
による高い電圧が与えられてエンハンスメント型電界効
果フィールドトランジスタが導通することによって、そ
の高い電圧ができるだけ広く分散されることになり、し
たがって回路ブロックの絶縁ゲート型電界効果トランジ
スタの絶縁破壊を確実に防ぐことができる。
れ、電源端子は順次的にエンハンスメント型電界効果フ
ィールドトランジスタを介して閉ループが形成されるよ
うに接続され、また同様に接地端子も順次的にエンハン
スメント型電界効果フィールドトランジスタを介して閉
ループが形成されるように接続されているので、静電気
による高い電圧が与えられてエンハンスメント型電界効
果フィールドトランジスタが導通することによって、そ
の高い電圧ができるだけ広く分散されることになり、し
たがって回路ブロックの絶縁ゲート型電界効果トランジ
スタの絶縁破壊を確実に防ぐことができる。
図面は本発明の一実施例である半導体集積回路の概略的
な構成を示す回路図である。 VDD1〜VDD3……電源端子、GND1〜GND3……接地端子、C1
〜C3……回路ブロック、N1,N2……Ｎ型フィールドトラ
ンジスタ、P1,P2〜Ｐ型フィールドトランジスタ
な構成を示す回路図である。 VDD1〜VDD3……電源端子、GND1〜GND3……接地端子、C1
〜C3……回路ブロック、N1,N2……Ｎ型フィールドトラ
ンジスタ、P1,P2〜Ｐ型フィールドトランジスタ
Claims (2)
- 【請求項１】絶縁ゲート型電界効果トランジスタの組合
せからなる複数の回路ブロックと、単一電源を共用する
複数の独立した電源端子と、これらの電源端子に１対１
に対応付けられる複数の独立した接地端子とを有し、各
回路ブロックごとにそれぞれ対応する電源端子と接地端
子とが接続された半導体集積回路において、 各回路ブロックに対応する互いに異なるすべての電源端
子間および接地端子間を、静電気電圧印加時にオン動作
するエンハンスメント型電界効果フィールドトランジス
タを介して接続したことを特徴とする半導体集積回路。 - 【請求項２】３以上の回路ブロックと、単一電源を共用
する複数の独立した電源端子と、これらの電源端子に１
対１に対応付けられる複数の独立した接地端子とを有
し、 各回路ブロックは、絶縁ゲート型電界効果トランジスタ
の組合せからなり、 各回路ブロックごとにそれぞれ対応する電源端子と接地
端子とが接続された半導体集積回路において、 各回路ブロックに対応する互いに異なるすべての電源端
子を順次的に、静電気電圧印加時にオン動作するエンハ
ンスメント型電界効果フィールドトランジスタを介し
て、閉ループが形成されるように接続し、 各回路ブロックに対応する互いに異なるすべての接地端
子を順次的に、静電気電圧印加時にオン動作するエンハ
ンスメント型電界効果フィールドトランジスタを介し
て、閉ループが形成されるように接続したことを特徴と
する半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2030277A JP2598147B2 (ja) | 1990-02-09 | 1990-02-09 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2030277A JP2598147B2 (ja) | 1990-02-09 | 1990-02-09 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03234063A JPH03234063A (ja) | 1991-10-18 |
| JP2598147B2 true JP2598147B2 (ja) | 1997-04-09 |
Family
ID=12299220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2030277A Expired - Fee Related JP2598147B2 (ja) | 1990-02-09 | 1990-02-09 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2598147B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8102024B2 (en) | 2006-04-27 | 2012-01-24 | Panasonic Corporation | Semiconductor integrated circuit and system LSI including the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3229809B2 (ja) * | 1995-08-31 | 2001-11-19 | 三洋電機株式会社 | 半導体装置 |
| JP3757040B2 (ja) * | 1996-11-04 | 2006-03-22 | 三星電子株式会社 | 半導体装置のデータ出力回路 |
| JP5006580B2 (ja) * | 2006-05-31 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 保護回路を備える半導体装置 |
| US11346883B2 (en) * | 2019-11-05 | 2022-05-31 | Formfactor, Inc. | Probe systems and methods for testing a device under test |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02111063A (ja) * | 1988-10-20 | 1990-04-24 | Nec Corp | 半導体集積回路装置 |
-
1990
- 1990-02-09 JP JP2030277A patent/JP2598147B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8102024B2 (en) | 2006-04-27 | 2012-01-24 | Panasonic Corporation | Semiconductor integrated circuit and system LSI including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03234063A (ja) | 1991-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0575062B1 (en) | ESD protection of output buffers | |
| EP0305937B1 (en) | Mos i/o protection using switched body circuit design | |
| KR100206870B1 (ko) | 정전 방전 및 래치 업 방지회로 | |
| JP2001160615A (ja) | スタック型ｍｏｓトランジスタ保護回路 | |
| KR19990083564A (ko) | 상보형금속산화막반도체고전압구동출력버퍼 | |
| JP3061260B2 (ja) | 静電気保護回路 | |
| US5663678A (en) | ESD protection device | |
| US5343352A (en) | Integrated circuit having two circuit blocks energized through different power supply systems | |
| US6191633B1 (en) | Semiconductor integrated circuit with protection circuit against electrostatic discharge | |
| KR100334365B1 (ko) | 시모스 입력 버퍼 보호 회로 | |
| JP2598147B2 (ja) | 半導体集積回路 | |
| JP2806532B2 (ja) | 半導体集積回路装置 | |
| US6271692B1 (en) | Semiconductor integrated circuit | |
| US6043968A (en) | ESD protection circuit | |
| JP3997857B2 (ja) | 半導体集積回路装置 | |
| JPH0379120A (ja) | 入力保護回路 | |
| JP2752680B2 (ja) | 半導体集積回路装置の過電圧吸収回路 | |
| US6404016B1 (en) | Semiconductor device | |
| US20240297650A1 (en) | Input/output circuit | |
| JP3440972B2 (ja) | サージ保護回路 | |
| KR100312621B1 (ko) | 반도체정전기보호를위한출력버퍼회로 | |
| JP2002176347A (ja) | 過電流制限型半導体素子 | |
| JP2871329B2 (ja) | 半導体集積回路 | |
| KR19980058420A (ko) | 반도체 소자의 정전기 방지 회로 | |
| KR920005497A (ko) | 반도체 집적회로의 입력회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |