[go: up one dir, main page]

JP2596399B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2596399B2
JP2596399B2 JP9585695A JP9585695A JP2596399B2 JP 2596399 B2 JP2596399 B2 JP 2596399B2 JP 9585695 A JP9585695 A JP 9585695A JP 9585695 A JP9585695 A JP 9585695A JP 2596399 B2 JP2596399 B2 JP 2596399B2
Authority
JP
Japan
Prior art keywords
plane
semiconductor device
ground plane
lead frame
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9585695A
Other languages
Japanese (ja)
Other versions
JPH08274240A (en
Inventor
定幸 諸井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9585695A priority Critical patent/JP2596399B2/en
Publication of JPH08274240A publication Critical patent/JPH08274240A/en
Application granted granted Critical
Publication of JP2596399B2 publication Critical patent/JP2596399B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置に関し、特に
接地プレーンを備えたリードフレーム組立体を用いて製
作される樹脂封止型半導体装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a resin-sealed semiconductor device manufactured using a lead frame assembly having a ground plane.

【0002】[0002]

【従来の技術】近年、半導体素子の動作が高速化された
ことにより、これを実装するパッケージ構造もその動作
を阻害しないようにすることが求められるようになって
きている。すなわち、インダクタンスや結合容量のより
低いパッケージが必要となってきている。
2. Description of the Related Art In recent years, as the operation of a semiconductor device has been accelerated, it has been required that a package structure for mounting the same does not hinder the operation. That is, a package having lower inductance and lower coupling capacitance is required.

【0003】従来、インダクタンスを低減して電気的特
性を改善した半導体装置として、例えば特開昭63−2
46851号公報に記載されたものが知られており、こ
れについて以下に図面を参照して説明する。図5(a)
は、この従来の半導体装置のリードフレーム構成部材を
説明するための斜視図であり、図5(b)は、図5
(a)に示したリードフレームを用いた半導体装置の部
分断面図である。
Conventionally, as a semiconductor device having improved electrical characteristics by reducing inductance, for example, Japanese Patent Application Laid-Open No.
No. 46851 is known, and this will be described below with reference to the drawings. FIG. 5 (a)
FIG. 5B is a perspective view for explaining a lead frame constituting member of the conventional semiconductor device, and FIG.
FIG. 3 is a partial cross-sectional view of a semiconductor device using the lead frame shown in FIG.

【0004】この従来例では、まず、次のようにリード
フレーム組立体が作製される。すなわち、図5(a)に
示すように、インナーリード4、アウターリード等を備
えるリードフレーム10の下面に、環状の絶縁性接着テ
ープ6、電源系金属プレーン9、絶縁性接着テープ6、
および接地系金属プレーン1をこの順序で積層し、接着
する。そして、電源系金属プレーン9および接地金属プ
レーン1のそれぞれ外周縁に形成されている接合タブ3
を、インナーリード4内の所定の電源インナーリードお
よび接地インナーリードにそれぞれ溶接等の手段により
接合し、リードフレーム組立体を製作する。
In this conventional example, first, a lead frame assembly is manufactured as follows. That is, as shown in FIG. 5A, an annular insulating adhesive tape 6, a power-supply metal plane 9, an insulating adhesive tape 6, and the like are provided on the lower surface of a lead frame 10 provided with inner leads 4, outer leads and the like.
And the grounding metal plane 1 are laminated in this order and bonded. Then, the joining tabs 3 formed on the outer peripheral edges of the power supply system metal plane 9 and the ground metal plane 1, respectively.
Are connected to predetermined power supply inner leads and grounding inner leads in the inner leads 4 by means such as welding, respectively, to produce a lead frame assembly.

【0005】次に、半導体素子7を、接地系金属プレー
ン1上にマウントし、半導体素子7上の電極端子を、ワ
イヤ8により、接地系金属プレーン1、電源系金属プレ
ーン9およびインナーリード4に接続する。その後、ト
ランスファモールド法により、封止樹脂11により全体
を封止し、アウターリード部の切断、成形を経て、図5
(b)に示される半導体装置の製作を完了する。
Next, the semiconductor element 7 is mounted on the grounding metal plane 1, and the electrode terminals on the semiconductor element 7 are connected to the grounding metal plane 1, the power supply metal plane 9 and the inner leads 4 by wires 8. Connecting. Thereafter, the entire structure is sealed with a sealing resin 11 by a transfer molding method, and the outer lead portions are cut and formed.
The fabrication of the semiconductor device shown in FIG.

【0006】また、接地系リードのインダクタンスを小
さくすることを目的とした第2の従来例として、特開平
2−60155号公報に記載されたものが知られてお
り、これについて図6を参照して説明する。図6はこの
従来例の半導体装置を示す平面図である。この従来例で
は、接地系リード12を各リード列の中央に設け、かつ
接地系リード12の板幅をそれ以外のリードの板幅より
も広くすることで、接地系リードを太くかつ短く形成で
きるようにしてそのインダクタンスを低減させていた。
As a second conventional example aimed at reducing the inductance of the grounding system lead, one disclosed in Japanese Patent Application Laid-Open No. 2-60155 is known, and FIG. Will be explained. FIG. 6 is a plan view showing this conventional semiconductor device. In this conventional example, the grounding system lead 12 is provided at the center of each lead row, and the plate width of the grounding system lead 12 is made wider than that of the other leads, so that the grounding system lead can be formed thicker and shorter. Thus, the inductance was reduced.

【0007】[0007]

【発明が解決しようとする課題】上述した第1の従来例
では、接地経路全体のインダクタンスを小さくするため
には、インダクタンスの小さい金属プレーンの面積をで
きる限り大きくする必要がある。しかし、単純に金属プ
レーンを大きくした場合、半導体装置はIRリフロー等
の方法によって半田付実装を行う際の熱ストレスによっ
て、金属プレーンと封止樹脂との界面が剥離し易くなる
など、信頼性の低下を招く。そのため、金属プレーンの
大きさは電気特性値に合わせて必要とされる大きさに設
計することができず、満足できるインダクタンス値を得
ることができないことがあった。
In the above-described first conventional example, in order to reduce the inductance of the entire grounding path, it is necessary to increase the area of the metal plane having a small inductance as much as possible. However, if the metal plane is simply enlarged, the reliability of the semiconductor device may be reduced, such as the interface between the metal plane and the sealing resin may be easily separated due to thermal stress during solder mounting by a method such as IR reflow. Causes a decline. Therefore, the size of the metal plane cannot be designed to a required size according to the electrical characteristic value, and a satisfactory inductance value may not be obtained.

【0008】また、接地リードを太く短く形成する第2
の従来例では、接地リードを幅広に設計した場合には、
他のリードの占める空間が狭められ必要なピン数を確保
できなくなるなどの制約があるため、十分な幅の接地リ
ードを得ることができず、実際には、インダクタンス低
減の効果は数%程度であった。
Also, a second method of forming the ground lead to be thick and short
In the conventional example, when the ground lead is designed to be wide,
Due to restrictions such as the space occupied by other leads being narrowed and the required number of pins being unable to be secured, it is not possible to obtain a ground lead having a sufficient width. In practice, the effect of inductance reduction is about several percent. there were.

【0009】本発明はこのような状況に鑑みてなされた
ものであって、その目的は、熱ストレスによって信頼性
の低下を招くことがなく、かつ、十分に低いインダクタ
ンスの接地リードを備えた半導体装置を提供できるよう
にすることである。
SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and has as its object to provide a semiconductor having a ground lead having a sufficiently low inductance without reducing reliability due to thermal stress. To be able to provide the device.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、半導体素子(7)が搭載された接
地プレーン(1)が該接地プレーン本体から突出した接
地プレーン接続部(3)を介してリードフレームの接地
インナーリード(5)に接続されている半導体装置にお
いて、前記接地プレーンの本体と前記接地プレーン接続
部との間が前記接地プレーン接続部より幅広の接地プレ
ーン伸張部(2)により接続されていることを特徴とす
る半導体装置、が提供される。
According to the present invention, a ground plane (1) on which a semiconductor element (7) is mounted is connected to a ground plane connecting portion (3) protruding from the ground plane body. In the semiconductor device connected to the ground inner lead (5) of the lead frame via the ground plane, a ground plane extending portion (W) between the main body of the ground plane and the ground plane connecting portion is wider than the ground plane connecting portion. A semiconductor device characterized by being connected by 2).

【0011】[0011]

【作用】インダクタンスや抵抗は導体形状だけで決まる
のではなく、導体内部の電流分布によって変化する。平
面導体内に電流集中がある場合、インダクタンスはその
幾何学的形状から得られる値よりも増加する。
The inductance and the resistance are not determined only by the shape of the conductor but are changed by the current distribution inside the conductor. If there is a current concentration in the planar conductor, the inductance will increase beyond the value obtained from its geometry.

【0012】図4(a)〜(c)は、本発明の効果を説
明するための平面図である。ここで、図4(a)に示し
たものが上述した第1の従来例の接地系金属プレーンで
あるとしたとき、これに代え、面積が約2倍の図4
(b)の金属プレーンを用いた場合には、インダクタン
スを約50%低減することができる。しかし、樹脂モー
ルドのパッケージの大きさが変わらないものとすると、
このような大面積の金属プレートを採用した場合には、
半田付けなどによる熱ストレスにより容易にモールド樹
脂から剥離してしまう。
FIGS. 4A to 4C are plan views for explaining the effect of the present invention. Here, assuming that the one shown in FIG. 4A is the above-mentioned ground metal plane of the first conventional example, instead of this, FIG.
In the case of using the metal plane (b), the inductance can be reduced by about 50%. However, assuming that the size of the resin mold package does not change,
When such a large-area metal plate is adopted,
It easily peels off from the mold resin due to thermal stress caused by soldering or the like.

【0013】本発明の半導体装置では、図4(c)に示
すように、金属プレーン本体の大きさを、図4(a)に
示した従来例と同様にし、そして、インナーリードとの
接続部である接合タブ3と金属プレート本体との間を金
属プレーン伸張部2よって接続する。この構造によれ
ば、図4(b)に示す大面積金属プレーンの電流集中部
の機能を幅広の金属プレーン伸張部2によって果たすこ
とができるため、インダクタンスを図4(b)の金属プ
レーンの場合に近づけることができる。シミュレーショ
ンによれば、インダクタンスを図4(a)の金属プレー
ンの場合に比較して40%少なくすることができる。
In the semiconductor device of the present invention, as shown in FIG. 4C, the size of the metal plane main body is made the same as that of the conventional example shown in FIG. Is connected by the metal plane extension 2 between the joining tab 3 and the metal plate body. According to this structure, the function of the current concentrating portion of the large-area metal plane shown in FIG. 4B can be fulfilled by the wide metal plane extending portion 2, so that the inductance is reduced in the case of the metal plane shown in FIG. Can be approached. According to the simulation, the inductance can be reduced by 40% as compared with the case of the metal plane of FIG.

【0014】而して、モールド樹脂の剥離は金属プレー
ンの四隅において最も発生し易い。図4(c)に示した
本発明による金属プレーンの四隅の形状は図4(a)の
ものと変わらないから、熱ストレスによる剥離のし易さ
を従来例の場合と同程度に抑えることができる。
Thus, peeling of the mold resin is most likely to occur at the four corners of the metal plane. Since the shape of the four corners of the metal plane according to the present invention shown in FIG. 4 (c) is not different from that of FIG. it can.

【0015】[0015]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1(a)は、本発明の第1の実施例の半
導体装置の平面図であり、図1(b)はそのA−A線の
断面図である。但し、図を見やすくするために封止樹脂
の図示は省略されている〔図1(a)において、樹脂封
止ライン11aを破線にて示す〕。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1A is a plan view of a semiconductor device according to a first embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along line AA. However, the illustration of the sealing resin is omitted to make the figure easier to see (in FIG. 1A, the resin sealing line 11a is indicated by a broken line).

【0016】本実施例においては、下から順に、接地系
金属プレーン1、環状の絶縁性接着テープ6、インナー
リード4および接地系金属プレーン1と接続される接地
系インナーリード5を備えたリードフレームを積層し、
接着した後、接合タブ3を接地系インナーリード5に溶
接等により接続してリードフレーム組立体を製作し、こ
れを用いて半導体装置を組み立てる。
In this embodiment, a lead frame including, in order from the bottom, a grounding metal plane 1, an annular insulating adhesive tape 6, an inner lead 4, and a grounding inner lead 5 connected to the grounding metal plane 1. Are stacked,
After bonding, the joining tab 3 is connected to the grounding system inner lead 5 by welding or the like to manufacture a lead frame assembly, and the semiconductor device is assembled using the lead frame assembly.

【0017】ここで、接地系金属プレーン1の形状は、
従来の正方形を基本とした形状〔図4(a)参照〕か
ら、接地系インナーリード5に接続される接合タブ3へ
向かって伸長させた金属プレーン伸張部2を有してい
る。そして、接地系金属プレーン1上に半導体素子7を
搭載し、半導体素子7上の接地系電極端子から接地系金
属プレーン1へワイヤ8を用いてボンディングを行い、
接地系の電気経路を構成する。さらに、半導体素子上の
他の電極端子を、ワイヤ8によりインナーリード4に接
続し、その後、定法により、トランスファモールドによ
り樹脂封止を行う。
Here, the shape of the grounding system metal plane 1 is as follows.
It has a metal plane extension 2 extending from a conventional square-based shape (see FIG. 4A) toward a joining tab 3 connected to the grounding inner lead 5. Then, the semiconductor element 7 is mounted on the grounding metal plane 1, and bonding is performed from the grounding electrode terminal on the semiconductor element 7 to the grounding metal plane 1 using the wire 8,
Configure the electrical path for the grounding system. Further, another electrode terminal on the semiconductor element is connected to the inner lead 4 by a wire 8, and thereafter, resin sealing is performed by transfer molding by a standard method.

【0018】図2(a)は、本発明の第2の実施例の半
導体装置の平面図であり、図2(b)はそのA−A線の
断面図である。図2において、図1に示した第1の実施
例の部分と同等の部分には同一の参照番号が付されてい
るので、重複する説明は省略する。本実施例において
は、リードフレームを製作する際に、リードフレームを
形成する金属板の所定位置に絶縁性接着テープ6を貼着
しておき、スタンピングによりリードフレームを製作す
る。そして、このリードフレームを接地系金属プレーン
1に接着し、接地系金属プレーン1の接合タブ3を接地
系インナーリードに接合してリードフレーム組立体を作
る。その後の工程は、第1の実施例の場合と同様であ
る。本実施例によれば、接地系金属プレート1にリード
フレームを接着する際の位置決めが容易になり、またリ
ードフレーム組立体の製作工程が簡素化される。
FIG. 2A is a plan view of a semiconductor device according to a second embodiment of the present invention, and FIG. 2B is a sectional view taken along line AA of FIG. In FIG. 2, the same parts as those of the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and the duplicate description will be omitted. In the present embodiment, when manufacturing a lead frame, an insulating adhesive tape 6 is adhered to a predetermined position of a metal plate forming the lead frame, and the lead frame is manufactured by stamping. Then, the lead frame is adhered to the grounding metal plane 1, and the joining tab 3 of the grounding metal plane 1 is bonded to the grounding inner lead to form a lead frame assembly. Subsequent steps are the same as in the first embodiment. According to the present embodiment, the positioning when the lead frame is bonded to the grounding metal plate 1 is facilitated, and the manufacturing process of the lead frame assembly is simplified.

【0019】この第2の実施例を次のように変更するこ
とができる。 接着テープを用いるのに代え、接着剤をスクリーン
印刷等の方法により塗布してリードフレームを製作す
る。 接地系金属プレート側に接着テープを貼着するか接
着剤を塗布し、これにリードフレームを接着する。
The second embodiment can be modified as follows. Instead of using an adhesive tape, an adhesive is applied by a method such as screen printing to manufacture a lead frame. Adhesive tape or adhesive is applied to the grounding system metal plate side, and the lead frame is adhered to this.

【0020】図3(a)は、本発明の第3の実施例の半
導体装置の平面図であり、図3(b)はそのA−A線の
断面図である。この図3においても、図1に示した第1
の実施例の部分と同等の部分には同一の参照番号が付せ
られている。本実施例においては、接地系金属プレート
の本体の形状が第1、第2の実施例の四角形から四隅を
切り落とした形状となっている。半田付けによる半導体
装置の実装時などにおいて最も強く熱ストレスを受ける
のは金属プレートの中心から離れた四隅の部分でありこ
こから剥離が始まりやすい。一方で、電気的特性を考え
ると、この部分は電流は殆ど流れないのでこの部分を切
り落としてもインダクタンスはあまり増加しない。した
がって、本実施例によれば、電気的特性を犠牲にするこ
となく、熱ストレスに対する抵抗力を第1、第2の実施
例の場合より強化することができる。
FIG. 3A is a plan view of a semiconductor device according to a third embodiment of the present invention, and FIG. 3B is a sectional view taken along line AA of FIG. Also in FIG. 3, the first type shown in FIG.
The same reference numerals are given to the same parts as those of the embodiment. In the present embodiment, the shape of the main body of the grounding system metal plate has a shape obtained by cutting off four corners from the square of the first and second embodiments. When mounting a semiconductor device by soldering or the like, the parts that are most strongly subjected to thermal stress are the four corners away from the center of the metal plate, from which peeling easily starts. On the other hand, considering the electrical characteristics, almost no current flows in this part, so even if this part is cut off, the inductance does not increase much. Therefore, according to the present embodiment, the resistance to thermal stress can be enhanced as compared with the first and second embodiments without sacrificing the electrical characteristics.

【0021】以上の実施例では、金属プレートを接地系
にのみ用いていたが、1ないし複数枚の電源系金属プレ
ートを併用することができる。この場合、電源系金属プ
レートにおいても、電源系インナーリードとの接合へ向
って金属プレーン本体より伸長した幅広の金属プレーン
伸張部を設けることが望ましい。
In the above embodiment, the metal plate is used only for the grounding system, but one or more power supply system metal plates can be used together. In this case, it is also desirable to provide a wide metal plane extension extending from the metal plane body toward the connection with the power supply inner lead also in the power supply system metal plate.

【0022】[0022]

【発明の効果】以上説明したように、本発明は、接地系
金属プレーンを備えたリードフレームを用いる半導体装
置において、接地系金属プレーンを、所定の接地系リー
ドとの接合部へ向って金属プレーン本体より伸長した幅
広の伸張部を備えるようにしたものであるので、インダ
クタンスを大幅に低減することができる。例えば、QF
Pパッケージの場合で従来の大きさの金属プレーンを用
いたものと比較して、インダクタンスを約40%低減す
ることができる。そして、このインダクタンス低減の効
果を、従来の接地系金属プレートと総面積が殆ど変わら
ない金属プレートを用いて実現することができるので、
半田付け実装時などの熱ストレスによる信頼性低下を伴
うことなしに、半導体装置の電気的特性の向上を果たす
ことが可能になる。
As described above, according to the present invention, in a semiconductor device using a lead frame having a grounding metal plane, the grounding metal plane is moved toward a junction with a predetermined grounding lead. Since the present invention is provided with a wide extension extending from the main body, the inductance can be significantly reduced. For example, QF
In the case of the P package, the inductance can be reduced by about 40% as compared with the case using a metal plane of a conventional size. And since the effect of this inductance reduction can be realized by using a metal plate whose total area hardly changes from the conventional grounding metal plate,
It is possible to improve the electrical characteristics of the semiconductor device without reducing reliability due to thermal stress at the time of solder mounting or the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す平面図とそのA−
A線の断面図。
FIG. 1 is a plan view showing a first embodiment of the present invention, and FIG.
Sectional drawing of the A line.

【図2】本発明の第2の実施例を示す平面図とそのA−
A線の断面図。
FIG. 2 is a plan view showing a second embodiment of the present invention, and FIG.
Sectional drawing of the A line.

【図3】本発明の第3の実施例を示す平面図とそのA−
A線の断面図。
FIG. 3 is a plan view showing a third embodiment of the present invention, and FIG.
Sectional drawing of the A line.

【図4】本発明の作用を説明するための接地系金属プレ
ーンの平面図。
FIG. 4 is a plan view of a grounding metal plane for explaining the operation of the present invention.

【図5】第1の従来例におけるリードフレーム組立体を
説明するための斜視図と第1の従来例の断面図。
FIG. 5 is a perspective view for explaining a lead frame assembly in a first conventional example and a cross-sectional view of the first conventional example.

【図6】第2の従来例の平面図。FIG. 6 is a plan view of a second conventional example.

【符号の説明】[Explanation of symbols]

1 接地系金属プレーン 2 金属プレーン伸張部 3 接合タブ 4 インナーリード 5 接地系インナーリード 6 絶縁性接着テープ 7 半導体素子 8 ワイヤ 9 電源系金属プレート 10 リードフレーム 11 封止樹脂 11a 樹脂封止ライン 12 接地系リード DESCRIPTION OF SYMBOLS 1 Grounding metal plane 2 Metal plane extension part 3 Joining tab 4 Inner lead 5 Grounding inner lead 6 Insulating adhesive tape 7 Semiconductor element 8 Wire 9 Power supply metal plate 10 Lead frame 11 Sealing resin 11a Resin sealing line 12 Ground System lead

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体素子が搭載された接地プレーンが
該接地プレーン本体から突出した接地プレーン接続部を
介してリードフレームの接地インナーリードに接続され
ている半導体装置において、前記接地プレーンの本体と
前記接地プレーン接続部との間が前記接地プレーン接続
部より幅広の接地プレーン伸張部により接続されている
ことを特徴とする半導体装置。
1. A semiconductor device in which a ground plane on which a semiconductor element is mounted is connected to a ground inner lead of a lead frame via a ground plane connecting portion protruding from the ground plane main body. A semiconductor device characterized by being connected to a ground plane connecting part by a ground plane extending part wider than the ground plane connecting part.
【請求項2】 前記接地プレーン伸張部は、接地プレー
ン本体側が幅広となっており、前記接地プレーン接続部
に向かって徐々に幅が狭められていることを特徴とする
請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the ground plane extension portion is wider on the ground plane main body side, and is gradually narrowed toward the ground plane connection portion. .
【請求項3】 半導体素子を避ける貫通孔が開設された
電源プレーンが、前記接地プレーンとリードフレームと
の間に挿入されており、該電極プレーンが該電源プレー
ン本体から突出した電源プレーン接続部を介してリード
フレームの電源インナーリードに接続されていることを
特徴とする請求項1記載の半導体装置。
3. A power supply plane having a through hole for avoiding a semiconductor element is inserted between the ground plane and a lead frame, and the electrode plane is connected to a power supply plane connecting portion protruding from the power supply plane main body. 2. The semiconductor device according to claim 1, wherein the semiconductor device is connected to a power supply inner lead of the lead frame via the lead frame.
【請求項4】 前記電源プレーンの本体と前記電源プレ
ーン接続部との間が該電源プレーン接続部より幅広の電
源プレーン伸張部により接続されていることを特徴とす
る請求項3記載の半導体装置。
4. The semiconductor device according to claim 3, wherein a body of the power plane and the power plane connecting part are connected by a power plane extending part wider than the power plane connecting part.
【請求項5】 前記接地プレーンの本体および/または
前記電源プレーンの本体の平面形状が四角形から四隅を
落とした形状となっていることを特徴とする請求項1ま
たは3記載の半導体装置。
5. The semiconductor device according to claim 1, wherein a plane shape of the main body of the ground plane and / or a main body of the power plane is a shape obtained by dropping four corners from a square.
JP9585695A 1995-03-30 1995-03-30 Semiconductor device Expired - Lifetime JP2596399B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9585695A JP2596399B2 (en) 1995-03-30 1995-03-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9585695A JP2596399B2 (en) 1995-03-30 1995-03-30 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH08274240A JPH08274240A (en) 1996-10-18
JP2596399B2 true JP2596399B2 (en) 1997-04-02

Family

ID=14149019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9585695A Expired - Lifetime JP2596399B2 (en) 1995-03-30 1995-03-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2596399B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018216219A1 (en) * 2017-05-26 2018-11-29 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JPH08274240A (en) 1996-10-18

Similar Documents

Publication Publication Date Title
US10685895B2 (en) Power module with lead component and manufacturing method thereof
US4891687A (en) Multi-layer molded plastic IC package
US4835120A (en) Method of making a multilayer molded plastic IC package
JP2811170B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
US6153924A (en) Multilayered lead frame for semiconductor package
US20020030289A1 (en) Wire arrayed chip size package and fabrication method thereof
US5304844A (en) Semiconductor device and method of producing the same
EP1096566A2 (en) Electronic part and method of assembling the same
JP2002222906A (en) Semiconductor device and manufacturing method therefor
JP2001326295A (en) Semiconductor device and frame for manufacturing the same
JPH0448767A (en) Resin-sealed semiconductor device
EP0468475B1 (en) Power semiconductor device suitable for automation of production
JPH10294418A (en) Semiconductor device
JP2002135080A (en) Surface acoustic wave device and method of manufacturing the same
GB2199988A (en) Multi-layer molded plastic ic package
JP2569400B2 (en) Method for manufacturing resin-encapsulated semiconductor device
US5726490A (en) Semiconductor device
JP2596399B2 (en) Semiconductor device
JPH08162329A (en) Chip inductor, and manufacturing thereof
JPH04503283A (en) Low inductance encapsulation package containing semiconductor chip
JPH05315467A (en) Hybrid integrated circuit device
JPH0582720A (en) Resin-sealed semiconductor device
JPH0738043A (en) Semiconductor device
JP2726555B2 (en) Resin-sealed semiconductor device
JP3386028B2 (en) Semiconductor device