JP2571389B2 - 積層型混成集積回路部品 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、積層体よりなる基板上に半導体部品を設け
てなる積層型混成集積回路部品に関する。

（従来の技術） 従来の半導体集積回路部品は、例えば第12図において
ベアチップ搭載型のものについて示すように、セラミッ
クあるいは樹脂でなる基板１上にベアチップ２を実装
し、リード線３により端子４とベアチップ２とを接続し
てなる。そして、周辺回路を構成するインダクタやコン
デンサ等は、この半導体集積回路部品を搭載するプリン
ト基板（図示せず）に別に実装している。なお、５はベ
アチップ２やリード線３を覆うように設けられた保護体
であり、セラミックにより作成したカバーをガラス等で
接着することにより、あるいは樹脂をモールドする等の
手段により設けられたものである。

上記構成以外に、従来の半導体集積回路部品として、
例えば特開昭59−178768号公報において開示されている
ように、コンデンサネットワークを内蔵する積層誘電体
基板上に集積回路チップを取付け、モールド等により被
覆したものがある。

（発明が解決しようとする問題点） このように、従来の半導体集積回路部品においては、
基板１はセラミックあるいは樹脂により構成され、ベア
チップを実装し、保護する役目しか有していないため、
周辺回路等を構成するインダクタやコンデンサ等を該プ
リント基板上に実装する必要があり、このため、高密度
化を要求する需要に対しては十分に満足できない場合が
あった。

また、特開昭59−178768号公報において開示されてい
るものにおいては、回路構成上、インダクタやトランス
を必要とする場合、チップ部品としてのインダクタ等を
基板上に搭載することが必要となり、高密度化、小形化
の面において不十分であった。

本発明の目的は、回路構成上、インダクタやトランス
を必要とする場合においても、高密度化、小形化が達成
できる構成の積層型混成集積回路部品を提供することに
ある。

（問題点を解決するための手段） 本発明は、上記目的を達成するため、電気絶縁性磁性
体層とコイル形成用導電体層とを積層した積層部品と、
誘電体層とコンデンサ電極用導電体層を積層した積層部
品とを一体に重畳した積層体により基板を構成し、該基
板上に半導体部品を設けたことを特徴とする。

（作用） 本発明においては、積層体内にLC部品が一体に内蔵さ
れ、その上に半導体部品が設けられるため、Ｌ素子、Ｃ
素子が縦並びに重ねられると共に、半導体部品も縦並び
に重ねられて高密度化、小形化が達成され、さらにイン
ダクタを必要とする回路構成においても、インダクタを
別部品として基板に搭載する必要がなく、高密度化、小
形化が達成される。

（実施例） 以下本発明の詳細を図面により説明する。第１図ない
し第４図はボンディング型（積層型混成集積回路部品を
搭載する別のプリント基板上の導電パターンに半田付け
等により接続される端子4Aを、積層体よりなる基板の裏
面側へ曲成してなる型）の積層型混成集積回路部品に本
発明を適用した一実施例であり、該実施例の積層体より
なる基板６は、コイルを内部に形成した積層部品6Aと、
コンデンサを内部に形成した積層部品6Bとを、一体焼成
あるいは接着等により一体に重ねて構成している。ま
た、第１図ないし第４図において、第12図と同じ符号は
同じ構成部材を示す。

コイルを形成した積層部品6Aは、半導体部品を支持
し、保護するという基板としての役目のみならず、イン
ダクタをも構成し（トランスを構成する場合もあ
る。）、第２図および第３図に示すように、絶縁性磁性
体であるフェライト７内にコイル状の導電体８を形成し
てなるもので、そのコイル状導電体８の一端を端子4Aの
１つに接続し、他端を別の端子4Aの１つに接続してい
る。このような構造は、電気絶縁性の高い磁性フェライ
ト粉をペースト化し、また、コイル形成用の金属粉をバ
インダーによりペースト化し、これらのペーストを印刷
法により交互に印刷することにより積層し、焼成する
か、あるいはシート状磁性体７と導電体８として金属箔
パターンとを交互に接着し積層する（特開昭60−176207
号）か、もしくは積層後に高温焼成する（特開昭60−17
6208号）等の工程により製造される。また、コンデンサ
を形成した積層部品6Bは、第２図および第４図に示すよ
うに、前記と同様の工程により、誘電体９と導電体10と
を交互に形成し、導電体10は１つおきに１つの端子4Aに
共通に接続し、残りの導電体10を別の端子4Aに共通に接
続してなる。

第５図は、端子４の導電パターンとの接続部を水平に
外側に曲成してなるフラットパッケージ型のものに本発
明を適用した例であり、積層体よりなる基板６は前記同
様の積層部品6A,6Bを一体に積層して構成されたもので
ある。

本発明の構造は、上述のようなチップ搭載型の積層型
混成集積回路部品のみならず、第６図および第７図に示
すように、半導体集積回路部品11をはんだ付けし、搭載
したボンディング型の積層型混成集積回路部品にも適用
できる。すなわち、半導体集積回路部品11を搭載した積
層体よりなる基板６として前述のコイル、コンデンサを
それぞれ構成した積層部品6A,6Bの積層体を用いること
ができる。

第８図はさらに本発明の応用例を示すもので、片面実
装型の積層型混成集積回路部品について示している。こ
の応用例においては、前記基板６の表面にベアチップ
２、チップダイオード12、タンタルコンデンサ13および
チップトランジスタ14等を実装してなり、主表面（表面
および／または裏面）にはこれら実装部品の配線パター
ンと共に抵抗パターン（図示せず）を印刷により形成し
ている。

さらに、第９図および第10図は両面実装型の積層型混
成集積回路部品に関する本発明の応用例であり、前記積
層体よりなる基板６の表面にベアチップ２を実装し、裏
面に前記チップダイオード12、タンタルコンデンサ13お
よびチップトランジスタ14等を実装してなり、かつ主表
面（表面および／または裏面）にはこれら実装部品の配
線パターンと共に抵抗パターン（図示せず）を印刷によ
り形成したものである。

また、第11図は、積層型混成集積回路部品に形成され
る周辺回路の一例を示すもので、L,Cはそれぞれ前記積
層部品6A,6Bに形成されるインダクタおよびコンデンサ
（ただし、前記の例と異なり、インダクタおよびコンデ
ンサが複数個ずつ形成される。）であり、Ｒは積層体よ
りなる基板６の主表面（表面および／または裏面）にこ
れら実装部品用の配線パターンと共に形成された抵抗パ
ターン、C⁺は基板上に実装されたチップ状の電解コンデ
ンサ、14はチップトランジスタである。

本発明において、積層部品6A,6Bは、複数重ねて一体
化したものとして構成することも可能である。また、特
に図示しないが、積層部品上に搭載する半導体部品およ
び／またはその他の部品（抵抗層を含む）の接続部分以
外の導体パターン（回路パターン）および抵抗層をガラ
ス層等により絶縁、保護する場合もある。

（発明の効果） 以上述べたように、本発明においては、半導体部品を
搭載する基板をコンデンサのみならずインダクタあるい
はトランスとして利用できる構成としたので、IC等の半
導体部品とその周辺のＬ、Ｃ混成回路を一体に構成で
き、従来品のように、インダクタ等を別部品として基板
に実装する必要がなく、従来品より高密度化、小形化が
達成できる。

【図面の簡単な説明】

第１図は本発明によるベアチップ搭載型の積層型混成集
積回路部品の一実施例を示す斜視図、第２図は該実施例
の断面図、第３図および第４図はそれぞれ該実施例のコ
イル形成部分、コンデンサ形成部分を示す平面図、第５
図は本発明によるベアチップ搭載型の積層型混成集積回
路部品の他の例を示す斜視図、第６図および第７図はフ
ラット半導体部品を搭載した本発明による積層型混成集
積回路部品の例をそれぞれ示す斜視図、第８図はベアチ
ップを搭載した本発明による片面実装型の積層型混成集
積回路部品の応用例を示す斜視図、第９図はベアチップ
を搭載した本発明による両面実装型の積層型混成集積回
路部品の応用例を示す斜視図、第10図は第９図の側面
図、第11図は本発明を適用した回路の一例を示す回路
図、第12図は従来の半導体集積回路部品を示す斜視図で
ある。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】電気絶縁性磁性体層とコイル形成用導電体
   層とを積層した積層部品と、誘電体層とコンデンサ電極
   用導電体層を積層した積層部品とを一体に重畳した積層
   体により基板を構成し、該基板上に半導体部品を設けた
   ことを特徴とする積層型混成集積回路部品。