[go: up one dir, main page]

JP2570636B2 - パワーモールドダイオード - Google Patents

パワーモールドダイオード

Info

Publication number
JP2570636B2
JP2570636B2 JP6276060A JP27606094A JP2570636B2 JP 2570636 B2 JP2570636 B2 JP 2570636B2 JP 6276060 A JP6276060 A JP 6276060A JP 27606094 A JP27606094 A JP 27606094A JP 2570636 B2 JP2570636 B2 JP 2570636B2
Authority
JP
Japan
Prior art keywords
diode
chip
lead frame
bonded
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6276060A
Other languages
English (en)
Other versions
JPH08116004A (ja
Inventor
功 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6276060A priority Critical patent/JP2570636B2/ja
Publication of JPH08116004A publication Critical patent/JPH08116004A/ja
Application granted granted Critical
Publication of JP2570636B2 publication Critical patent/JP2570636B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、パワーモールドダイオ
ードに関し、特にサージ吸収に用いられる定電圧ダイオ
ードに関する。
【０００２】
【従来の技術】従来のパワーモールドダイオードは、図
３に示すように、ダイオードチップ（３４）がリードフ
レーム（３１）とリードフレーム（３２）ではさまれて
いる。リードフレーム（３１）は、ダイオードチップ
（３４）をマウント材（３５）を用いて接着し、電気的
接続と熱放散を行っている。リードフレーム（３２）
は、ダイオードチップ（３４）と絶縁膜（３８）を介し
て接着され、熱放散を行っている。電気的接続行うた
め、リードフレーム（３２）の一部を除去し、チップの
表面を露出させて、チップ電極（３９）にボンディング
ワイヤ（３６）で接続している。そして全体は樹脂（３
７）で封止されているものである。以上のような構造に
より、過電流が流れた場合にボンディングワイヤが溶断
し、電気的に開放状態となるものである（例えば、ＵＳ
Ｐ第４，９４５，３９８号）。
【０００３】
【発明が解決しようとする課題】上記従来技術に示した
構造のものでは、チップ上面とリードフレームとの間に
絶縁膜を形成しなければならず、絶縁膜を形成するとい
う工程を要するもので量産製造に不向きで、かつコスト
が高くなるものであった。また、チップ上面のリードフ
レームとチップボンディング領域の位置合わせが困難で
あり、リードフレームとチップが短絡し、ワイヤ溶断機
能が損なうわれる可能性があるものであった。さらに、
ワイヤボンディング機の制約から小型なものができない
という問題があった。
【０００４】
【課題を解決するための手段】本発明は、ダイオードチ
ップが２つのリードフレームにはさまれ、一方のリード
フレームにダイオードチップを接着し、もう一方のリー
ドフレームとボンディングワイヤで接続され樹脂で封止
されているパワーモールドダイオードにおいて、一方の
リードフレームに接着されたダイオードチップ表面に放
熱板を直接接着し、かつ、前記放熱板がもう一方のリー
ドフレームとボンディングワイヤで接続されていること
を特徴とするパワーモールドダイオードである。また、
本発明は、ダイオードチップ表面に直接接着された放熱
板が、突出部を設けていることを特徴とする上記のパワ
ーモールドダイオードである。
【０００５】
【作用】本発明において、パワーモールドダイオードは
チップ表面に放熱板を直接接着し、かつ、この放熱板と
リードフレームがボンディングワイヤで接続されている
ことことにより、高い放熱性を有し、サージ耐量が大き
いものであり、光熱放散効果を損なわず、その製造にあ
たっては量産製造が容易にできる。またボンディングは
放熱板からリードフレームへ接続されるため、小型化も
容易にできるものである。
【０００６】
【実施例】次に本発明の実施例について図面を参照して
説明する。 ［実施例１］図１は、本発明の一実施例のパワーモール
ドダイオードの断面図である。図１に示すように、２つ
のリードフレーム（１）、（２）を有し、一方のリード
フレーム（１）にダイオードチップ（４）をマウント材
（５ａ）で接着している。ダイオードチップ（４）にマ
ウント材（５ｂ）で放熱板（３）を接着している。即
ち、絶縁膜を用いず、ダイオードチップ（４）の表面に
放熱板（３）を直接接着しているものである。
【０００７】もう一方のリードフレーム（２）は放熱板
（３）とボンディングワイヤ（６）で接続されている。
そして全体は樹脂（７）で封止されている。上記の構造
により、チップと放熱板を直接接着し、電気的接続は放
熱板からボンディングワイヤでリードフレームと接続さ
れるため、製造が容易である。また、チップのボンディ
ング領域は不要であり、チップとリードフレームの位置
合せの精度を必要としないものである。
【０００８】［実施例２］図２は、本発明のもの一つの
実施例のパワーモールドダイオードの断面図である。図
２に示すように、２つのリードフレーム（２１）、（２
２）を有し、一方のリードフレーム（２１）にダイオー
ドチップ（２４）をマウント材（２５ａ）で接着してい
る。ダイオードチップ（２４）にマウント材（２５ｂ）
で放熱板（２３）を接着している。放熱板（２３）は、
突出部が設けられているものである。
【０００９】そして、もう一方のリードフレーム（２
２）は放熱板（２３）に設けられている突出部とボンデ
ィングワイヤ（２６）で接続されている。そして全体は
樹脂（２７）で封止されている。このように、突出部を
設けた放熱板（２３）よりリードフレーム（２２）へボ
ンディングワイヤ（２６）で接続することにより、ボン
ディングワイヤの高さがおさえられ、樹脂界面と内部と
の距離を十分確保することができる。
【００１０】上述した本発明の構造によるとチップ上の
放熱板により、高い放熱性を有し、サージ耐量が大きい
ものである。使用例を図４に示す、これは、主回路への
サージ吸収用として本パワーモールドダイオード（１０
１）が用いられる。図４に示すように供給電源（１０
２）側からの過電圧サージが印加された場合、ダイオー
ドで吸収され、ダイオードに電流が流れる。もし、過電
流が流れ、チップが短絡状態になったとしてもワイヤが
溶断してダイオードは開放状態となり、供給電源はダウ
ンせず供給を継続するというフェイルセーフ機能を有す
る特徴を持つものである。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
チップと放熱板と直接接着し、電気的接続は放熱板から
ボンディングワイヤでリードフレームと接続されるた
め、光熱放散効果を損なわず、量産製造が容易にでき
る。また、チップのボンディングは不要であるため、チ
ップとリードフレームとの位置合せの精度を必要としな
い。さらにボンディングは放熱板からリードフレームへ
接続されるため、小型化も容易である。そして、製造コ
ストもチップとリードフレーム間の絶縁膜がないため、
チップのフォトレジスト工程や、酸化工程の削減ができ
るため、約５％の低減ができるという効果を奏するもの
である。
【図面の簡単な説明】
【図１】 本発明の一実施例のパワーモールドダイオー
ドの断面図。
【図２】 本発明のもの一つの実施例のパワーモールド
ダイオードの断面図。
【図３】 従来のパワーモールドダイオードの断面図。
【図４】 本発明のパワーモールドダイオードの使用回
路例。
【符号の説明】
１，２１，３１，２，２２，３２ リードフレーム ３，２３ 放熱板 ４，２４，３４ ダイオードチップ ５ａ，５ｂ，２５ａ，２５ｂ，３５ マウント材 ６，２６，３６ ボンディングワイヤ ７，２７，３７ 樹脂 ３８． 絶縁膜 ３９． チップ電極 １０１． パワーモールドダイオード １０２． 供給電源

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 ダイオードチップが２つのリードフレー
    ムにはさまれ、一方のリードフレームにダイオードチッ
    プを接着し、もう一方のリードフレームとボンディング
    ワイヤで接続され樹脂で封止されているパワーモールド
    ダイオードにおいて、一方のリードフレームに接着され
    たダイオードチップ表面に放熱板を直接接着し、かつ、
    前記放熱板がもう一方のリードフレームとボンディング
    ワイヤで接続されていることを特徴とするパワーモール
    ドダイオード。
  2. 【請求項２】 ダイオードチップ表面に直接接着された
    放熱板が、突出部を設けていることを特徴とする請求項
    １に記載のパワーモールドダイオード。
JP6276060A 1994-10-14 1994-10-14 パワーモールドダイオード Expired - Fee Related JP2570636B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6276060A JP2570636B2 (ja) 1994-10-14 1994-10-14 パワーモールドダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6276060A JP2570636B2 (ja) 1994-10-14 1994-10-14 パワーモールドダイオード

Publications (2)

Publication Number Publication Date
JPH08116004A JPH08116004A (ja) 1996-05-07
JP2570636B2 true JP2570636B2 (ja) 1997-01-08

Family

ID=17564243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6276060A Expired - Fee Related JP2570636B2 (ja) 1994-10-14 1994-10-14 パワーモールドダイオード

Country Status (1)

Country Link
JP (1) JP2570636B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855937B2 (en) 2001-05-18 2005-02-15 Canon Kabushiki Kaisha Image pickup apparatus
JP2009283861A (ja) * 2008-05-26 2009-12-03 Toyota Central R&D Labs Inc 半導体装置
JP2012182253A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
JPH08116004A (ja) 1996-05-07

Similar Documents

Publication Publication Date Title
JP3516789B2 (ja) 半導体パワーモジュール
JP3674333B2 (ja) パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP3540471B2 (ja) 半導体モジュール
JPH09260550A (ja) 半導体装置
JP2001156253A (ja) 半導体電力モジュール及びその製造方法
JP2001291823A (ja) 半導体装置
JP4465906B2 (ja) パワー半導体モジュール
JPH0878595A (ja) 改善された熱放散を備えたｉｃパッケージ
JPH0846104A (ja) 表面実装電子素子およびその製造方法
JPH03108744A (ja) 樹脂封止型半導体装置
JP2570636B2 (ja) パワーモールドダイオード
JPS60137041A (ja) 樹脂封止形半導体装置
JP2001118961A (ja) 樹脂封止型電力用半導体装置及びその製造方法
JP2002110867A (ja) 半導体装置及びその製造方法
JPH06132468A (ja) 半導体装置
JP2004048084A (ja) 半導体パワーモジュール
JPH03266456A (ja) 半導体チップ用放熱部材及び半導体パッケージ
JPH03238852A (ja) モールド型半導体集積回路
JP2713141B2 (ja) 半導体装置
JPH0878461A (ja) 放熱板付き半導体装置及びその製造方法
JP2726555B2 (ja) 樹脂封止型半導体装置
JPH05283582A (ja) 正負安定化電源装置
JP2000188371A (ja) リードフレーム及び半導体装置
KR20190085587A (ko) 고열전도성 반도체 패키지
JPH02188946A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees