JP2531272B2 - フレ―ム同期制御方式 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、フレーム同期制御方式に関し、特に基幹伝
送系、公衆網、加入者系等のディジタル伝送系に用いら
れるフレーム同期制御方式に関するものである。

（従来の技術） バイト多重されたディジタル伝送系において、フレー
ム同期を確保／保持するための方式としてフレーム同期
制御方式が検討されている。

第９図は上記ディジタル伝送系に用いられる従来のフ
レーム同期制御方式の一例を示す回路ブロック図であ
る。同図において、101は高次群データ信号入力線、102
は分離回路、103はフレーム同期回路、107-1〜Ｎは低次
群データ信号出力線である。この技術に関しては、昭和
51年研究実用化報告第25巻第12号に中村隆一他によって
発表された“DDX-2回線交換方式構成”に記載されてい
る。

高次群データ信号入力線101から入力される高次群デ
ータ信号はＮ個の系列の低次群信号がバイト単位で多重
されたデータ信号であり、高次群フレーム毎にフレーム
同期用のパターンが挿入されている。フレーム同期回路
103はこの高次群データ信号からフレーム同期用パター
ンを検索することによりフレーム同期を確保し、フレー
ム同期信号を発生する。分離回路102はフレーム同期回
路103から供給されるフレーム同期信号に基づいて、高
次群データ信号入力線101から入力される高次群データ
信号をバイト毎にＮ個の系列に展開し、低次群のデータ
信号出力107-1〜107-Nを得る。なんらかの原因で非同期
状態に陥った場合には、フレーム同期回路103でフレー
ム同期パターンをハンティングすることにより高次群デ
ータ信号系でのバイト同期及びフレーム同期の復帰がな
され、フレーム同期回路103から供給されるフレーム同
期信号に基づいて高次群データ信号がバイト単位でＮ個
の系列に展開される。

以上のようにして、バイト多重ディジタル伝送系のバ
イト同期、フレーム同期の確保が可能となる。

（発明が解決しようとする課題） 第９図に示された従来のフレーム同期制御方式におい
て、バイト単位での高次群データ入力信号から低次群デ
ータ信号への展開は高次群フレーム同期が確保された
後、フレーム同期信号に基づいてなされるが、高次群の
信号速度が数百Mbps〜数Gbpsと高速になってくると、高
次群の信号速度で動作するフレーム同期回路の実現その
ものが困難なものとなる。

本発明の目的は、この問題点を解決した高速伝送系に
適したフレーム同期制御方式を提供することにある。

（課題を解決するための手段） 本発明のフレーム同期制御方式は、同一のフレーム同
期用パターンが挿入されたＮ個の低次群フレームから構
成されるディジタル伝送系において、フレーム位相が同
期した該Ｎ個の低次群フレームがバイト多重されて高次
群フレームを構成し、該高次群フレームを入力とし該入
力信号をバイト毎にＮ個の系列に展開する展開回路と、
前記展開回路の出力から前記フレーム同期用パターンを
１ビットづつ巡回シフトして得られる各パターンの検出
またはハンティングを行なう手段と、該検出またはハン
ティング手段の出力であるパターン検出／非検出信号に
基づき前記展開回路の出力位相を制御する手段から構成
されることを特徴とする。

次に、本発明のフレーム同期制御方式は、バイト単位
からなる同一のフレーム同期用パターン及びフレームを
識別する識別番号が挿入されたＮ個の低次群フレームか
ら構成されるディジタル伝送系において、フレーム位相
が同期した該Ｎ個の低次群フレームがバイト多重されて
高次群フレームを構成し、該高次群フレームを入力とし
該入力信号をバイト毎にＮ個の系列に展開する展開回路
と、前記展開回路出力を入力とするＬ個（Ｌは８以上）
のフレーム同期回路と、該Ｌ個のフレーム同期回路の出
力であるパターン検出／非検出信号に基づきバイト同期
状態を判定し前記展開回路の出力位相を制御する手段
と、前記展開回路の一出力系列から前記低次群フレーム
に挿入された識別番号を検出し前記展開回路の出力位相
を制御する手段から構成され、前記Ｌ個のフレーム同期
回路は各入力系列から前記フレーム同期用パターンを１
ビットづつ巡回シフトして得られる各々のパターンの検
出またはハンティングを行うことを特徴とする。

また、本発明のフレーム同期制御方式は、バイト単位
からなる同一のフレーム同期用パターン及びフレームを
識別する識別番号が挿入されたＮ個の低次群フレームか
ら構成されるディジタル伝送系において、フレーム位相
が同期した該Ｎ個の低次群フレームがバイト多重されて
高次群フレームを構成し、該高次群フレームを入力とし
該入力信号をバイト毎にＮ個の系列に展開する展開回路
と、前記展開回路出力を入力とするＬ個（Ｌは８以上）
のフレーム同期回路と、該Ｌ個のフレーム同期回路の出
力であるパターン検出／非検出信号に基づきバイト同期
状態を判定するバイト同期回路と、該バイト同期回路出
力と前記展開回路の出力である連続する２系列を入力と
し、前記低次群フレームに挿入された識別番号を識別す
ると共に、該検出識別番号と前記バイト同期回路出力に
基づいて前記展開回路の出力位相を制御する手段から構
成され、前記Ｌ個のフレーム同期回路は各入力系列から
前記フレーム同期用パターンを１ビットづつ巡回シフト
して得られる各々のパターンの検出またはハンティング
を行うことを特徴とする。

更に、本発明のフレーム同期制御方式は、バイト単位か
らなる同一のフレーム同期用パターン及びフレームを識
別する識別番号が挿入されたＮ個の低次群フレームから
構成されるディジタル伝送系において、フレーム位相が
同期した該Ｎ個の低次群フレームがバイト多重されて高
次群フレームを構成し、該高次群フレームを入力とし該
入力信号をバイト毎にＮ個の系列に展開する展開回路
と、前記展開回路出力を入力とし前記フレーム同期パタ
ーンの検出またはハンティングを行い前記低次群フレー
ム同期を確保保持するフレーム同期回路と、前記展開回
路出力を入力とし前記フレーム同期用パターンが１ビッ
トづつ巡回シフトして得られる各パターンの検出または
ハンティングを行いバイト同期からみた同期はずれ量を
監視するＬ個（Ｌは８以上）の状態監視回路と、該Ｌ個
の状態監視回路出力に基づきバイト同期状態を判定する
バイト同期回路と、該バイト同期回路出力と前記展開回
路の出力である連続する２系列を入力とし前記低次群フ
レームに挿入された識別番号を識別すると共に、該検出
識別番号と前記バイト同期回路出力に基づいて前記展開
回路の出力位相を制御する手段から構成されることを特
徴とする。

また、本発明のフレーム同期制御方式は、バイト単位か
らなる同一のフレーム同期用パターン及びフレームを識
別する識別番号が挿入されたＮ個の低次群フレームから
構成されるディジタル伝送系において、フレーム位相が
同期した該Ｎ個の低次群フレームがバイト多重されて高
次群フレームを構成し、該高次群フレームを入力とし該
入力信号をバイト毎にＮ個の系列に展開する展開回路
と、前記低次群フレーム長を計数するフレームカウンタ
を有し前記展開回路出力を入力とし前記フレーム同期パ
ターンの検出またはハンティングを行い前記低次群フレ
ーム同期を確保保持するフレーム同期回路と、前記低次
群フレーム長を計数するフレームカウンタを有し前記展
開回路出力を入力とし前記フレーム同期用パターンが１
ビットづつ巡回シフトして得られる各パターンの検出ま
たはハンティングを行いバイト同期からみた同期はずれ
量を監視するＬ個（Ｌは８以上）の状態監視回路と、該
Ｌ個の状態監視回路出力に基づきバイト同期状態を判定
するバイト同期回路と、該バイト同期回路出力と前記展
開回路の出力である連続する２系列を入力とし前記低次
群フレームに挿入された識別番号を識別すると共に、該
検出識別番号と前記バイト同期回路出力に基づいて前記
展開回路の出力位相を制御する手段から構成され、前記
フレーム同期回路が非同期状態判定時には前記Ｌ個の状
態監視回路のうち特定パターンの検出を完了した状態監
視回路のフレームカウンタ内部値を前記フレーム同期回
路内部のフレームカウンタに格納することを特徴とす
る。

（実施例） 次に、本発明について第１図を参照して説明する。第
１図は本発明のフレーム同期方式の一実施例を示すブロ
ック図であり、101は高次群データ信号入力線、102は分
離回路、103-1〜1-3-Nはフレーム同期回路、104はバイ
ト同期制御回路、107-1〜107-Nは低次群データ信号出力
線、108はフレームパルス出力線である。第２図は高次
群データ信号入力線101から入力されるフレーム構成を
示しており、＃A1〜＃ANはＮ個の系列の低次群フレー
ム、＃Ｂは高次群フレーム、FS1〜FSNは各フレームのバ
イト長フレーム同期用パターン、ID1〜IDNは各低次群フ
レームを識別する識別番号（チャネルID）である。以降
では、Ｎ＝16として、FS1＝FS2＝…＝FS16、FS1＝（111
10110）＝F6H（Ｈは16進表示であることを意味する）と
し各低次群フレーム＃A1〜＃A16にはフレーム同期用パ
ターンとしてF6F6F6Hなる３バイトのパターンが挿入さ
れ、チャネルIDとしてID1＝00H,ID2＝01H,…,ID16＝0FH
が挿入されているものとする。高次群フレーム＃Ｂは、
相互に同期した低次群フレーム＃A1〜＃A16バイト毎に
多重されて構成されるので、連続する３×16個のF6H
（３×16バイト長）がフレーム同期用パターンとなり、
続く16バイトに各低次群フレームのチャネルIDが順次多
重化される。この高次群フレーム＃Ｂが高次群データ信
号入力線101の入力信号となる。分離回路102は入力され
る高次群フレーム＃Ｂをバイト単位でＮ個の系列の低次
群フレームに展開し、更にＮ個の系列に展開された各低
次群フレームを８ビットに並列展開する。更に、その８
ビット展開出力のうち一系列、例えば低次群データ信号
107-Nが８分岐されフレーム同期回路103-1〜103-Nに供
給される。

第１図のフレーム同期制御方式におけるバイト同期制
御には、同期はずれ量即ちビット遅れ量に対して、各低
次群フレームに挿入されたフレーム同期用パターンF6F6
F6Hの分離回路102出力がユニークとなり、且つ分離回路
102出力の全系列に一律に現れる特徴を用い、各ビット
遅れ量に対応したパターンを監視することにより直ちに
バイト同期を確保する。８個のフレーム同期回路103-1
〜103-8とバイト同期回路104でバイト同期制御情報であ
るビット遅れ量を特定し、分離回路102の出力位相を制
御し高次群フレーム同期を確保する。ここで同期状態と
は、分離回路102出力系列に低次群フレーム＃A1〜＃AN
が出力される状態である。

８分岐された低次群データ信号107-Nが供給される各
フレーム同期回路103-1〜103-8は、バイト同期状態から
みたビット遅れ量を特定する為に、低次群フレームに挿
入されたフレーム同期用パターンF6F6F6Hが１ビットず
つ巡回シフトして得られる特定パターンの検出を行な
う。特定パターンが検出できなければ特定パターンのハ
ンティングを継続し、このハンティングは各フレーム同
期回路103-1〜103-8が独立に行う。

例えば、 フレーム同期回路103-1はF6F6F6H （1-1） フレーム同期回路103-2はEDEDXXH （1-2） フレーム同期回路103-3はDBDBXXH （1-3） フレーム同期回路103-4はB7B7XXH （1-4） フレーム同期回路103-5は6F6FXXH （1-5） フレーム同期回路103-6はDEDEXXH （1-6） フレーム同期回路103-7はBDBDXXH （1-7） フレーム同期回路103-8は7B7BXXH （1-8） なる特定パターンを検出する。ここで、Ｘはデータ信号
であるため０または１の何れかの信号であることを意味
し、フレーム同期回路103-1が検出する特定パターンF6H
を基準パターンとした場合、基準パターンF6Hを１ビッ
トずつ巡回シフトさせて得られるパターンが、他のフレ
ーム同期回路103-2〜103-8の検出するパターンとなる。
バイト同期状態からみてビット遅れ量は８通り考えられ
るが、分離回路102の各出力系列にあらわれる低次群フ
レーム同期パターンF6F6F6H展開出力が（1-1）〜（1-
8）とユニークとなるので、８個のフレーム同期回路103
-1〜103-8の何れか１つが特定パターンの検出を完了
し、他のフレーム同期回路は各検出特定パターンのハン
ティング状態となる。例えば、１ビット遅れの状態では
EDEDH（1-2）なる特定パターンが分離回路102の各出線
に現れ、フレーム同期回路103-2が特定パターンの検出
を完了し、２ビット遅れ状態では、DBDBH（1-3）なる特
定パターンの検出を行うフレーム同期回路103-3が特定
パターンの検出を完了する。バイト同期回路104には、
８個のフレーム同期回路103-1〜103-8から供給される特
定パターン検出／非検出信号に基づきビット遅れ量の特
定を完了する。

第８図はフレーム同期回路103-1〜103-8の構成例を示
しており、807は８ビット系列の低次群データ入力線、8
21は低次群クロック入力線、811はフレームパターン検
出回路、812は一致ゲート、813は不一致ゲート、814は
前方保護回路、815は後方保護回路、816はセットリセッ
トフリップフロップ（SR-FF）、817は論理積ゲート（AN
Dゲート）、818はクロック制御ゲート、819はフレーム
カウンタ、808はフレームパルス出力線820は特定パター
ン検出信号出力線である。ここで低次群クロック入力線
821から入力されるクロック信号は、８ビット系列の低
次群データ入力線807から入力されるデータ信号と同一
の繰り返し周期を有している。高次群データ入力線101
から入力されるデータ信号の繰り返し周波数をf0とすれ
ば、フレーム同期回路103-1〜103-8の動作速度はf0/
（Ｎ×８）となる。フレームパターン検出回路811は、
８ビット系列の低次群データ入力線807から低次群フレ
ーム周期毎に現れる特定パターンの検出を行い、その結
果を一致ゲート812及び不一致ゲート813に送信する。フ
レームカウンタ819は、クロック制御ゲート818を介して
低次群クロック入力線821から入力されるクロック信号
を計数し、フレームパターン検出回路811で検出される
検出パターンに同期してフレーム同期パルス808を出力
する。このフレーム同期パルスは一致ゲート812及び不
一致ゲート813に供給される。前方保護回路814は同期状
態にもかかわらず検出フレーム同期パターンにビット誤
りが生じた場合でも同期状態を保持させるためのカウン
タであり、後方保護回路815は非同期状態でのフレーム
同期パターンハンティング中に、データ（ランダムパタ
ーン）信号系列からフレーム同期用パターンと同一のパ
ターンを検出し、誤って同期状態と判定することを防止
するためのカウンタである。第８図は同期保護方式とし
てリセット方式を用いた例であり、一致ゲート812の出
力は前方保護回路814の内部状態のリセット信号及び後
方保護回路815の計数アップ信号、不一致ゲート813の出
力は前方保護回路814の計数アップ信号並びに後方保護
回路815の内部状態リセット信号となる。以下では、前
方保護回路814の計数値つまり前方保護段数をFN、後方
保護回路815の計数値つまり後方保護段数をBNに設定し
た場合の動作について説明する。一般に、フレーム同期
回路は同期状態である前方保護モード、非同期状態でフ
レームパターンハンティング状態であるハンティングモ
ード、非同期状態で同期確認状態である後方保護モード
の順に遷移する。まず、同期状態における動作を述べ
る。同期状態つまりフレーム同期パターンが検出されて
いる状態では、一致ゲート812の出力はフレーム同期パ
ルス、不一致ゲート813の出力は“0"となり、前方保護
回路814の内部状態はフレーム同期毎にリセットされそ
の出力は“0"、後方保護回路815は一致ゲート812から供
給されるフレーム同期パルス信号を計数する。この状態
では後方保護回路815が設定値BNに達するので、SR-FF81
6の出力は“0"となる。この結果、不一致ゲート813の出
力とSR-FF816の出力が供給されるANDゲート817の出力は
“0"となり、制御ゲート818は開状態となるので、低次
群クロック入力線821から入力されるクロック信号がそ
のままフレームカウンタ819に供給されることになる。
フレームカウンタ819はこの入力クロックを計数し低次
群フレーム周期毎にフレーム同期パルスを発生し、SR-F
F816の出力信号をフレームパターン検出信号820として
出力する。次に、同期状態から非同期状態への遷移につ
いて述べる。非同期状態では、フレームパターン検出回
路811でフレーム同期パターンが検出できず、一致ゲー
ト812の出力は“0"、不一致ゲト813からはフレームカウ
ンタ819出力パルスであるフレーム同期パルスが出力さ
れる。これにより、前方保護回路814は不一致ゲート813
から供給されるフレーム同期パルスの計数を開始し、後
方保護回路815はフレーム同期ごとにリセットされその
出力は“0"となる。この状態が前方保護モードと呼ばれ
る。前方保護回路814の内部値が設定値（＝FN）に達す
ると、つまりFNフレーム連続でフレームパターン検出回
路811の一致検出のタイミングとフレームカウンタ819か
ら出力されるフレーム同期パルスのタイミングが一致し
ないと、前方保護回路814の出力が“1"となりSR-FF816
の内部値が“0"から“1"へとセットされ、非同期判定
（非検出）情報としてフレームパターン検出信号出力線
820から“1"が出力される。一方、この非同期判定と同
時に、ANDゲート817の出力は“0"から“1"に遷移し、ク
ロック制御ゲート818は閉状態となり、フレームカウン
タ819へのクロック信号821の供給が禁止される。このた
めに、フレームカウンタ819はクロック信号821の計数を
停止しその出力は“1"を保持する。この状態がハンティ
ングモードであり、このハンティングモードはフレーム
パターン検出回路811でフレームパターンが検出される
まで継続する。フレームパターン検出回路811でフレー
ムパターンが検出されると、一致ゲート812から一致検
出パルス信号、不一致ゲート815からは“0"が出力さ
れ、これにより、前方保護回路814の内部値はリセット
され、後方保護回路815は供給パルスの計数を開始す
る。同時に、ANDゲート817の出力は“0"となるので、ク
ロック制御ゲート818は閉状態から開状態となり、フレ
ームカウンタ819は低次群クロック信号821の計数を再開
する。この状態が後方保護モードであり、後方保護回路
815に一致ゲート812からBN回連続してフレームパルスが
供給されれば、その出力は“1"となりSR-FF816をリセッ
トし、同期状態に復帰したと判断し前方保護モードに移
行する。後方保護回路815の出力が“1"となる前、つま
り後方保護モードで不一致検出されるとフレームパター
ン検出回路811で検出したパターンがフレーム同期用の
パターンではなくデータ信号系列から検出されたものと
判断し速やかにハンティングモードに移行する。以上の
ようにして、フレーム同期で挿入された特定パターンの
ハンティングをバイト単位に並列処理で行なうフレーム
同期回路が実現可能となる。フレーム同期回路103-1は
フレームパターン検出回路811でF6F6F6H（1-1）なる特
定パターン、フレーム同期回路103-2はフレームパター
ン検出回路811でEDEDH（1-2）なる特定パターン、…、
フレーム同期回路103-8はフレームパターン検出回路811
で7B7BH（1-8）なる特定パターンの検出を行い、特定パ
ターン検出／非検出信号はフレームパターン検出信号線
820から出力される。

まず同期状態においては、バイト同期、フレーム同期
が確保されているので、高次群データ信号をバイト単位
で８個の低次群フレームに分離し、更に各系列を８ビッ
ト系列に展開する分離回路102は、第２図で示した低次
群フレーム＃A1〜＃A8（Ｎ＝８）の各々を８ビット展開
して出力する。よってフレーム同期回路103-1は受信デ
ータ系列からフレーム同期用パターンF6F6F6Hを検出
し、特定パターン検出信号をバイト同期制御回路104に
供給する。他のフレーム同期回路103-2〜103-8に供給さ
れる各８ビット系列のデータ信号からは検出すべき特定
パターンが現れないので、フレーム同期回路103-2〜103
-8はハンティング状態となり非検出信号をバイト同期制
御回路104に供給する。バイト同期制御回路104は入力さ
れる８系列の検出／非検出信号に基づき同期状態の確認
／保持を行なう。同期状態においては、バイト同期制御
回路104にはフレーム同期回路103-1から検出信号、他の
フレーム同期回路103-2〜103-8から非検出信号が供給さ
れる。

非同期状態においては、分離回路102の出力位相とし
て８種類の可能性が生じる。つまり、バイト同期がとれ
ている状態、同期状態から１ビット、２ビット、…、７
ビット位相が遅延している状態である。同期状態から１
ビット位相が遅延した状態においては、低次群フレーム
毎に（1-2）で示した特定パターンEDEDEXHがフレーム同
期回路103-1〜103-8に供給され、…、同期状態から７ビ
ット位相が遅延した状態においては、低次群フレーム毎
に（1-7）で示した特定パターン7B7BXXHがフレーム同期
回路103-1〜103-8に供給されることになる。

例えば、同期状態からなんらかの原因で分離回路102
の出力系列がバイト同期状態から２ビット遅延している
状態に陥った場合を考える。この場合、フレーム同期回
路103-1〜103-8にはフレーム同期用パターンF6F6F6Hに
代わり（1-3）で示した特定パターンDBDBHが周期的に供
給されることになる。このために、特定検出パターンF6
F6F6Hを検出しているフレーム同期回路103-1は特定パタ
ーンの検出ができず、フレーム同期回路103-1の前方保
護カウンタは計数を開始する。一方、これと同時に特定
パターンDBDBHを検出しているフレーム同期回路103-3は
速やかに特定パターンを検出し、後方保護カウンタの内
部値が後方保護段数設定値（＝BN）に達すると特定パタ
ーン検出信号をバイト検出信号をバイト同期制御回路10
4に供給する。他のフレーム同期回路103-2、103-4〜103
-8はハンティング状態を継続し、非検出信号をバイト同
期制御回路104に供給する。この後フレーム同期回路103
-1の前方保護カウンタの内部値が設定（＝FN）に達した
とき、フレーム同期回路103-1からバイト同期制御回路1
04へ供給される信号は検出信号から非検出信号となる。
この状態変化を受けてバイト同期制御回路104は、同期
状態から非同期状態へ陥ったと判断し、既に同期捕捉を
完了しているフレーム同期回路103-3の検出信号に基づ
き分離回路102の出力位相を制御し、同期復帰を図る。
この場合、分離回路102の出力位相を６ビット遅延する
ことによりバイト同期及びフレーム同期状態に復帰す
る。一般に、フレーム同期回路103-i（ｉ＝１〜８）か
ら検出信号がバイト同期制御回路104に供給された場合
には8-iビットだけ分離回路102の出力位相を遅延させる
ことによりバイト同期を確保し、その後フレーム同期状
態に復帰する。

第３図は本発明のフレーム同期方式の一実施例を示す
ブロック図である。第２図で示された高次群フレーム＃
Ｂを入力とする分離回路102は、入力高次群フレームを
バイト単位にＮ個の系列の低次群フレームに展開し、更
にＮ個の系列に展開された各低次群フレームを８ビット
に並列展開する。そして、各Ｎ個の系列に信号を８組の
フレーム同期回路103-1〜103-8に供給する。例えば、Ｎ
＝８の場合には、低次群データ信号107-1がフレーム同
期回路103-1、低次群データ信号107-2がフレーム同期回
路103-2、…、低次群データ信号107-8がフレーム同期回
路103-8の入力となり、Ｎ＝４の場合には、低次群デー
タ信号107-1は２分岐されフレーム同期回路103-1及び10
3-2、低次群データ信号107-2は２分岐されフレーム同期
回路103-3及び103-4、…、低次群データ信号107-4は２
分岐されフレーム同期回路103-7及び103-8の入力とな
り、Ｎ＝16の場合には、低次群データ信号107-1がフレ
ーム同期回路103-1、低次群データ信号107-2がフレーム
同期回路103-2…、低次群データ信号107-8がフレーム同
期回路103-8の入力となる。第８図の構成で実現される
フレーム同期回路103-1〜103-8は、低次群フレームに挿
入されているフレーム同期用パターンF6F6F6Hが１ビッ
トずつ巡回シフトして得られる各特定パターンの検出を
行なう。

フレーム同期回路303-1はF6F6F6H （2-1） フレーム同期回路303-2はEDEDXXH （2-2） フレーム同期回路303-3はDBDBXXH （2-3） フレーム同期回路303-4はB7B7XXH （2-4） フレーム同期回路303-5は6F6FXXH （2-5） フレーム同期回路303-6はDEDEXXH （2-6） フレーム同期回路303-7はBDBDXXH （2-7） フレーム同期回路303-8は7B7BXXH （2-8） 低次群フレーム周期で特性パターンが検出されれば特定
パターン検出信号をバイト同期制御回路104に供給し、
特定パターンが検出できなければ非検出信号をバイト同
期制御回路104に供給すると共に同時に特定パターンの
ハンティングを開始する。このハンティングは各フレー
ム同期回路103-1〜103-8で独立に行なわれ、特定パター
ンが検出されるまで継続する。バイト同期制御回路104
はフレーム同期回路103-1〜103-8から供給される信号に
基づき分離回路102の出力位相を制御する。同期状態に
おいては、フレーム同期回路103-1は検出信号を、フレ
ーム同期回路103-2〜103-8は非検出信号をバイト同期制
御回路104に供給する。同期状態から非同期状態、例え
ばバイト同期状態から２ビット遅延した状態に陥る仮定
においては、フレーム同期回路103-1は前方保護状態へ
移行し、フレーム同期回路103-3は速やかに特定パター
ンを検出し検出信号をバイト同期制御回路104に供給す
る。バイト同期制御回路104は、フレーム同期回路103-1
から非検出信号の供給を受けると、フレーム同期回路10
3-3からの供給信号に基づいて分離回路102の出力位相を
制御し、速やかに同期状態に復帰する。

第４図は本発明のフレーム同期方式の一実施例を示す
ブロック図である。第２図で示された高次群フレーム＃
Ｂを入力とする文かり回路102は、入力高次群フレーム
をバイト単位でＮ個の系列の低次群フレームに展開し、
更にＮ個の系列に展開された各低次群フレームを８ビッ
トに並列展開しその８並列信号をフレーム同期回路103-
1〜103-Nに供給する。第８図の構成で実現されるフレー
ム同期回路103-1〜103-Nは、同期状態では各低次群フレ
ームに挿入されているF6F6F6Hの検出を行い、特定パタ
ーン検出信号をバイト同期回路104に供給する。バイト
同期制御回路104はこの供給信号に基づき同期状態の確
認保持を行なう。同期状態から非同期状態に陥る過程で
は、フレーム同期回路103-1〜103-Nは前方保護状態から
非同期状態に移行し、バイト同期制御回路104には各フ
レーム同期回路103-1〜103-Nから非検出信号が供給され
るようになる。この供給信号に基づきバイト同期制御回
路104は非同期状態に陥ったと判断し、フレーム同期回
路103-1〜103-Nの検出特定パターンをF6F6F6Hを基準パ
ターンとして１ビットずつ巡回シフトとして得られる特
定パターンに変更する。例えば、Ｎ＝８とし、 フレーム同期回路103-1はF6F6F6H （3-1） フレーム同期回路103-2はEDEDXXH （3-2） フレーム同期回路103-3はDBDBXXH （3-3） フレーム同期回路103-4はB7B7XXH （3-4） フレーム同期回路103-5は6F6FXXH （3-5） フレーム同期回路103-6はDEDEXXH （3-6） フレーム同期回路103-7はBDBDXXH （3-7） フレーム同期回路103-8は7B7BXXH （3-8） とする。その後、例えばフレーム同期回路103-3が特定
パターンを検出したとすれば、この検出信号に基づいて
分離回路102の出力位相を６ビット遅延することで同期
状態に復帰し、再びフレーム同期回路103-1〜103-Nの検
出特定パターンを低次群フレームのフレーム同期用パタ
ーンであるF6F6F6Hに戻す。これ以降は、バイト同期制
御回路104には特定パターン検出信号が各フレーム同期
回路103-1〜103-Nから供給され同期状態の確認を行な
う。

第５図は本発明のフレーム同期方式の一実施例を示す
ブロック図であり、101は高次群データ信号入力線、102
は分離回路、103-1〜103-8はフレーム同期回路、106は
チャネルID検出回路、104はバイト同期制御回路、105は
チャネル制御回路、107-1〜107-Nは低次群データ信号出
力線、108はフレームパルス出力線である。以下ではＮ
＝16として説明する。第２図で示された高次群フレーム
＃Ｂが高次群データ信号入力線101から入力される。分
離回路102は入力される高次群フレーム＃Ｂを16個の系
列の低次群フレームに展開し、更に16個の系列に展開さ
れた各低次群フレームを８ビットに並列展開しその８ビ
ット展開出力を８分岐（Ｌ＝８）してフレーム同期回路
103-1〜103-8に供給する。

まず、第５図で示すフレーム同期制御方式の動作原理
について述べる。第５図のフレーム同期制御方式におけ
る基本的な同期制御はバイト多重同期のの確保を行った
後に、チャネルID検出に基づきチャネル同期の確保を行
う。バイト同期制御に関しては同期はずれ量即ちビット
遅れ量に対して、各低次群フレームに挿入されたフレー
ム同期用パターンF6F6F6Hの分離回路102出力がユニーク
となり、且つ分離回路102出力の全系列に一律に現れる
ことを用いて、各ビット遅れ量に対応したパターンを監
視することにより直ちにバイト同期を確保する。また、
チャネル同期制御に関しては、バイト同期確保後、分離
回路102出力から検出されるチャネルIDにより特定し、
分離回路102受信端での高次群フレーム同期を確保す
る。８個のフレーム同期回路103-1〜103-8とバイト同期
制御回路104でバイト同期制御情報であるビット遅れ量
を特定し分離回路102の出力位相を制御することでバイ
ト同期を確保し、バイト同期確保後にチャネル検出回路
106で検出されるチャネルID情報に基づきチャネル制御
回路105は分離回路502の出力位相を制御し高次群フレー
ム同期を確保する。

第５図のフレーム同期制御方式において、同期状態と
は、低次群データ信号出力線107-1には低次群フレーム
＃A1、低次群データ信号出力線107-2には低次群フレー
ム＃A2、…、低次群データ信号出力線107-16には低次群
フレーム＃A16が、バイト同期／フレーム同期して出力
される状態である。第８図で示された構成で実現される
フレーム同期回路103-1〜103-8は、低次群フレームに挿
入されたフレーム同期用パターンF6F6F6Hを１ビットず
つ巡回シフトして得られる特定パターンの検出を行な
う。低次群フレーム周期で特定パターンが検出されれば
特定パターン検出信号をバイト同期制御回路104に供給
される。特定パターンが検出できなければ非検出信号を
バイト同期制御回路104に供給し、同時に特定パターン
のハンティングが開始される。このハンティングは各フ
レーム同期回路103-1〜103-8が独立に行ない、特定パタ
ーンが検出されるまで継続する。例えば、 フレーム同期回路103-1はF6F6F6H （4-1） フレーム同期回路103-2はEDEDXXH （4-2） フレーム同期回路103-3はDBDBXXH （4-3） フレーム同期回路103-4はB7B7XXH （4-4） フレーム同期回路103-5は6F6FXXH （4-5） フレーム同期回路103-6はDEDEXXH （4-6） フレーム同期回路103-7はBDBDXXH （4-7） フレーム同期回路103-8は7B7BXXH （4-8） なる特定パターンを検出する。フレーム同期回路103-1
が検出する特定パターンF6Hを基準パターンとした場
合、基準パターンF6Hを１ビットずつ巡回シフトさせて
得られるパターンが、他のフレーム同期回路103-2〜103
-8の検出するパターンとなる。

チャネルID検出回路106は、フレーム同期回路103-1が
検出している特定パターンに続く８ビットの監視を行な
う。

同期状態においては、高次群データ信号をバイト単位
で16個の低次群フレームに分離し、更に各系列を８系列
に展開する分離回路102は、第２図で示した低次群フレ
ーム＃A1〜＃A16の各々を８ビット展開して出力し、フ
レーム同期回路103-1〜103-8には低次群フレーム＃A16
が供給される。これにより、フレーム同期回路103-1は
受信データ系列からフレーム同期用パターンF6F6F6Hを
検出し、特定パターン検出信号をバイト同期制御回路10
4に供給する。他方特定パターンF6F6F6FHに続く８ビッ
トを監視しているチャネルID検出回路106は、＃A16に挿
入されたチャネルID（0FH）を検出し、特定チャネルID
検出信号をチャネル制御回路105に供給する。他のフレ
ーム同期回路103-2〜103-8に供給させる各８ビット系列
のデータ信号からは検出すべき特定パターンが現れない
ので、フレーム同期回路103-2〜103-8はハンティング状
態となり非検出信号をバイト同期制御回路104に供給す
る。バイト同期制御回路104は入力される８系列の検出
／非検出信号に基づきバイト同期状態の確認／保持を行
ない、チャネル制御回路105は、バイト同期制御回路104
から供給されるバイト同期保持信号並びにチャネルID検
出回路106から供給される特定チャネルID（0FH）検出信
号に基づき同期状態の確認を行なう。同期状態において
は、バイト同期制御回路104にはフレーム同期回路103-1
から検出信号、他のフレーム同期回路103-2〜103-8から
非検出信号が供給され、チャネル制御回路105にはバイ
ト同期保持信号並びに特定チャネルID（0FH）検出信号
が供給される。

非同期状態においては、分離回路102の出力位相とし
て８種類の可能性が生じる。つまり、バイト同期がとれ
ている状態、同期状態から１ビット、２ビット、…、７
ビットそれぞれ位相が遅延している状態である。同期状
態から１ビット位相が遅延した状態においては、低次群
フレーム毎に（4-2）で示した特定パターンEDEDHがフレ
ーム同期回路103-1〜103-8に供給され、…、同期状態か
ら７ビット位相が遅延した状態においては、低次群フレ
ーム毎に（4-7）で示した特定パターン7B7BHがフレーム
同期回路103-1〜103-8に供給されることになる。

同期状態からなんらかの原因で分離回路102の出力系
列がバイト同期状態から２ビット遅延した状態に陥り、
フレーム同期回路103-1〜103-8に＃A2と＃A3の低次群フ
レームが混在して供給されている場合を考える。この場
合、フレーム同期回路103-1〜103-8にはフレーム同期用
パターンF6F6F6Hに代わり（4-3）で示した特定パターン
DBDBHが周期的に供給されることになる。このために、
特定検出パターンF6F6F6Hをサーチしているフレーム同
期回路103-1は特定パターンを検出できず、フレーム同
期回路103-1の前方保護カウンタは計数を開始する。一
方、これと同時に特定パターンDBDBHを検出しているフ
レーム同期回路103-3は速やかに特定パターンを検出
し、特定パターン検出信号をバイト同期制御回路104に
供給する。他のフレーム同期回路103-2、103-4〜103-8
はハンティング状態を継続し、非検出信号をバイト同期
制御回路104に供給する。この後フレーム同期回路103-1
の前方保護カウンタの内部値が設定値（＝FN）に達した
とき、フレーム同期回路103-1からバイト同期制御回路1
04へ供給される信号は検出信号から非検出信号となる。
この状態変化を受けてバイト同期制御回路104は、同期
状態から非同期状態へ陥ったと判断し、既に同期捕捉を
完了しているフレーム同期回路103-3の検出信号に基づ
き同期復帰を図るために、分離回路102の出力位相を制
御する。この場合、バイト同期制御回路104が分離回路1
02の出力位相を６ビット遅延しバイト同期状態に復帰す
る。この位相制御により低次群データ信号出力線107-1
には＃A4、低次群データ信号出力線107-2には＃A5、
…、低次群データ信号出力線107-12には＃A15、低次群
データ信号出力線107-13には＃A16、低次群データ信号
出力線107-14いは＃A1、…、低次群データ信号出力線10
7-16には＃A3のフレーム信号が供給されることになる。
次にバイト同期復帰（保持）信号の供給を受けて、チャ
ネル制御回路105はチャネルID検出回路106が検出してい
る特定チャネルID検出信号検索する。この場合、チャネ
ルID検出回路106から供給される特定チャネルIDは低次
群フレーム＃A3に挿入された02Hとなる。そこで、チャ
ネル制御回路105は分離回路102の出力位相を更に13バイ
ト遅延させ同期状態に復帰する。

第６図は本発明のフレーム同期制御方式の一実施例を
示すブロック図である。以下ではＮ＝16として説明す
る。分離回路102は、入力信号である第２図の高次群フ
レーム＃Ｂを16個の系列の低次群フレームに展開し、更
に16個の系列に展開した各低次群フレームを８ビットに
並列展開し、その16個の系列のうちの連続２系列（たと
えば、107-15、107-16）をフレーム同期制御回路110に
供給する。

まず、第６図で示すフレーム同期制御方式の動作原理
について述べる。第６図のフレーム同期制御方式におけ
る基本的な同期制御はバイト多重同期の確保、チャネル
ID検出に基づくチャネル同期の確保の処理を同時に行
う。バイト同期制御に関しては同期はずれ量即ちビット
遅れ量に対して、各低次群フレームに挿入されたフレー
ム同期用パターンF6F6F6Hの分離回路102出力がユニーク
となり、且つ分離回路102の出力の全系列に一律に現れ
ることを用いて、各ビット遅れ量に対応したパターンを
監視することにより直ちにバイト同期を確保する。ま
た、チャネル同期制御に関しては、分離回路102出力か
ら検出されるチャネルIDにより特定するが、第６図の構
成ではバイト同期制御情報として特定されたビット遅れ
量に基づき、各低次群フレームに挿入されているチャネ
ルIDを分離回路102出力である連続２系列の信号線から
検出し、バイト同期制御とチャネル同期制御を一括して
行い、分離回路102受信端での高次群フレーム同期を確
保する。フレーム同期制御回路110は、分離回路102の展
開出力である連続２系列の低次群データ信号107-15、10
7-16を入力とする。８個のフレーム同期回路103-1〜103
-8とバイト同期回路104でバイト同期制御情報であるビ
ット遅れ量を特定し、チャネル制御回路105はこのビッ
ト遅れ量特定情報に基づきチャネルID情報の検出を行
い、分離回路102の出力位相を制御し高次群フレーム同
期を確保する。

第６図のフレーム同期制御方式において、同期状態と
は、低次群データ信号出力線107-1には低次群フレーム
＃A1、低次群データ信号出力線107-2には低次群フレー
ム＃A2、…、低次群データ信号出力線107-16には低次群
フレーム＃A16が、バイト同期／フレーム同期して出力
される状態であり、フレーム同期制御回路110が、高次
群フレーム同期制御を行う。

８分岐された低次群データ信号107-16が供給される各
フレーム同期回路103-1〜103-8は第８図の構成で実現さ
れ、バイト同期状態からみたビット遅れ量を特定する為
に、低次群フレームに挿入されたフレーム同期用パター
ンF6F6F6Hが１ビットずつ巡回シフトして得られる特定
パターンの検出を行なう。特定パターンが検出できなけ
れば特定パターンのハンティングを継続し、このハンテ
ィングは各フレーム同期回路103-1〜103-8が独立に行
う。例えば、 フレーム同期回路103-1はF6F6F6H （5-1） フレーム同期回路103-2はEDEDXXH （5-2） フレーム同期回路103-3はDBDBXXH （5-3） フレーム同期回路103-4はB7B7XXH （5-4） フレーム同期回路103-5は6F6FXXH （5-5） フレーム同期回路103-6はDEDEXXH （5-6） フレーム同期回路103-7はBDBDXXH （5-7） フレーム同期回路103-8は7B7BXXH （5-8） なる特定パターンを検出する。フレーム同期回路103-1
が検出する特定パターンF6Hを基準パターンとした場
合、基準パターンF6Hを１ビットずつ巡回シフトさせて
得られるパターンが、他のフレーム同期回路103-2〜103
-8の検出するパターンとなる。バイト同期状態からみて
ビット遅れ量は８通りが考えられるが、分離回路102の
各出力系列にあらわれる低次群フレーム同期パターンF6
F6FH展開出力が（5-1）〜（5-8）とユニークとなるの
で、８個のフレーム同期回路103-1〜103-8の何れか１つ
が特定パターンの検出を完了し、他のフレーム同期回路
は各検出特定パターンのハンティング状態となる。例え
ば、１ビット遅れの状態でEDEDH（5-2）なる特定パター
ンが分離回路102の各出線に現れ、フレーム同期回路103
-2が特定パターンの検出を完了し、２ビット遅れ状態で
は、DBDBH（5-3）なる特定パターンの検出を行うフレー
ム同期回路103-3が特定パターンの検出を完了する。バ
イト同期回路104には、８個のフレーム同期回路103-1〜
103-8から供給される特定パターン検出／非検出信号に
基づきビット遅れ量の特定を完了する。

チャネル制御回路105は、バイト同期回路104で特定さ
れたビット遅れ量に基づき16個のチャネル情報のうち１
チャネルのチャネルIDを検出し、ビット遅れ量と検出チ
ャネルID情報に基づき分離回路102の出力位相を制御す
る。これにより高次群フレーム同期の確保確認を行う。

チャネルID情報の検出動作について説明する。バイト
同期はずれ状態では、分離回路102から高次群データ信
号101多重時に隣接して多重された低次群データ信号、
例えば＃A2と＃A3が混在して出力されるが、バイド同期
状態からみたビット遅延量に対し低次群フレームに挿入
されたチャネルIDの分離回路102出力位相はユニークに
与えられる。低次群データ信号107-16からフレーム同期
回路103-j（ｊは1,2,…,8の任意の数）が検出した特定
パターンに続く８ビットを、 CID16＝（167 166 165 164 163 162 161 160）（6-01） 低次群データ信号607-15でCID16と同位相にある８ビッ
トを CID15＝（157 156 155 154 153 152 151 150）（6-02） としたとき、 ０ビット遅れ状態ではCID16またはCID15の８ビット（6-
1） １ビット遅れ状態では（150 167 166 165 164 163 162
161）の８ビット （6-2） ２ビット遅れ状態では（151 150 167 166 165 164 163
162）の８ビット （6-3） ３ビット遅れ状態では（152 151 150 167 166 165 164
163）の８ビット （6-4） ４ビット遅れ状態では（153 152 151 150 167 166 165
164）の８ビット （6-5） ５ビット遅れ状態では（154 153 152 151 150 167 166
165）の８ビット （6-6） ６ビット遅れ状態では（155 154 153 152 151 150 167
166）の８ビット （6-7） ７ビット遅れ状態では（156 155 154 153 152 151 150
167）の８ビット （6-8） がチャネルID情報となる。そこで、チャネル制御回路10
5は、バイト同期回路104から供給される特定ビット遅延
量に基づき低次群データ信号107-15、107-16からのチャ
ネルID検出位相を制御し、所望のチャネルIDを取り込
む。これに引き続き、チャネル制御回路105は分離回路1
02の出力位相を制御し、高次群フレーム同期復帰動作を
行う。チャネル制御回路105による分離回路102の出力位
相制御は、フレーム同期回路103-1が特定パターンを検
出している間、つまり同期状態では停止する。

次に、具体例を用いて説明する。

同期状態では、入力高次群データ信号102をバイト単
位で16個の低次群フレームに分離し、更に各系列を８系
列に展開する分離回路102は、第２図で示した低次群フ
レーム＃A1〜＃A16を各々を８ビット展開して出力し、
フレーム同期回路103-1〜103-8には低次群フレーム＃A1
6が供給される。これにより、フレーム同期回路103-1は
受信データ系列からフレーム同期用パターンF6F6F6Hを
検出し、特定パターン検出信号をバイト同期回路104に
供給する。他のフレーム同期回路103-2〜103-8では検出
すべき特定パターンが現れないので、フレーム同期回路
103-2〜103-8はハンティング状態となり非検出信号をバ
イト同期回路104に供給する。チャネル制御回路105は、
バイト同期回路104から供給される０ビット遅れ情報に
基づき低次群フレーム＃A16に挿入されたチャネルID（0
FH）を検出し、高次群フレーム同期状態の確認を行い、
同期状態を保持する。

この同期状態からなんらかの原因で分離回路102の出
力系列がバイト同期状態から２ビット遅延した状態に陥
り、＃A2の低次群信号が低次群データ信号線107-15と低
次群データ信号線107-16にまたがって分離回路102から
出力されている場合の動作を説明する。この場合、フレ
ーム同期回路103-1〜103-8にはフレーム同期用パターン
F6F6F6Hに代わり特定パターンDBDBHが周期的に供給され
ることになる。このために、特定検出パターンF6F6F6H
を検索しているフレーム同期回路103-1は特定パターン
を検出できず、フレーム同期回路103-1の前方保護回路
は計数を開始（前方保護モード）する。一方、これと同
時に特定パターンDBDBHを検出しているフレーム同期回
路103-3は速やかに特定パターンを検出し、特定パター
ン検出信号をバイト同期回路104に供給する。他のフレ
ーム同期回路103-2、103-4〜103-8はハンティング状態
を継続しているので、特定パターン非検出信号をバイト
同期回路104に供給する。一方、フレーム同期回路103-1
の前方保護回路の内部値が設定値（＝FN）に達したと
き、フレーム同期回路103-1はハンティングモードとな
り、フレーム同期回路103-1から特定パターン非検出信
号がバイト同期回路104へ供給されることになる。この
状態変化を受けてバイト同期回路104は、非同期状態に
陥ったと判定し、フレーム同期回路103-3の特定パター
ン検出信号に基づき、バイト同期からみたビット遅延量
を２ビットと特定し、このビット遅延量特定信号をチャ
ネル制御回路105に供給する。チャネル制御回路105は２
ビット遅延状態でのチャネルID検出位相（6-3）から特
定チャネルID（01H）を検出し、この特定ビット遅延量
と検出チャネルID情報に基づき、分離回路102の出力位
相を制御し同期復帰を図る。この場合、分離回路102の
出力位相を６ビット遅延することによるバイト同期制御
を、13バイト遅延させることによるチャネル同期制御を
一括して行う。これにより、バイト同期を確保した後に
１フレーム待ってチャネル同期制御を行う必要がなくな
り速やかな同期復帰が可能となる。

同期状態から何らかの原因でバイト同期は確保されて
いるが低次群フレーム同期またはチャネル同期が確保さ
れていない状態に陥った場合は、フレーム同期回路103-
1は前方保護状態となり前方保護回路は計数を開始し、
フレーム同期回路103-2〜103-8はハンティングを持続す
る。フレーム同期回路103-1は前方保護モードを経てハ
ンティング状態になり、特定パターン非検出信号をバイ
ト同期回路104に供給する。このとき、８個のフレーム
同期回路103-1〜103-8からバイト同期回路104に供給さ
れる信号は総て特定パターン非検出信号であり、バイト
同期回路104はビット遅延量を特定できない。バイト同
期回路104はフレーム同期回路103-1が特定パターン検出
を完了するのを待って、ビット遅延量（遅延量は０ビッ
ト）を特定し、その後、チャネル制御回路105がバイト
同期制御、チャネル同期制御を完了し同期状態に復帰す
る。

また、８個のフレーム同期回路103-1〜103-8は、８ビ
ット展開された低次群データ信号107-16から特定パター
ンの検出を行っているので、低次群データ信号107-16を
シリアル信号としたとき、８ビット毎に特定パターンの
検出（８ビット即時シフト方式）を行うことと等価にな
る。フレーム同期回路103-2の検出パターンはフレーム
同期回路103-1の検出パターンに対して１ビット遅延さ
せたパターンの検出、フレーム同期回路103-3の検出パ
ターンはフレーム同期回路103-1の検出パターンに対し
て２ビット遅延させたパターンの検出、…、フレーム同
期回路103-8の検出パターンはフレーム同期回路103-1の
検出パターンに対し７ビット遅延させたパターンの検出
を各々別々に行っている。これは、低次群データ信号10
7-16をシリアル信号としてみたとき、フレーム同期回路
103-1のフレーム同期回路の検出点を基準にして、フレ
ーム同期回路103-2は１ビットシフトした点、フレーム
同期回路103-3は２ビットシフトした点、…、フレーム
同期回路103-8は７ビットシフトした点を基準に８ビッ
ト毎特定パターンの検出を行っていることになるので、
結果として、８個のフレーム同期回路は低次群信号107-
16のシリアル信号に対して１ビット毎にフレーム同期パ
ターンの検出を行うことになり１ビット即時シフト方式
と同等の同期特性が得られる。第７図は本発明のフレー
ム同期制御方式の一実施例を示すブロック図である。高
次群データ信号入力線101から第２図の高次群フレーム
＃Ｂが入力される。第６図と第７図の相違は、第６図で
は８個のフレーム同期回路103-1〜103-8が用いられてい
たのに対して、第７図では１個のフレーム同期回路103
と８個の状態監視回路109-1〜109-8を設けている点にあ
る。分離回路102、バイト同期回路104、チャネル制御回
路105、は同一の動作を行う。

第７図のフレーム同期制御方式の基本原理は第６図の
フレーム同期制御方式と同じであり、バイト多重同期の
確保、チャネルID検出に基づくチャネル同期の確保の制
御が同時に行われるが、フレーム同期回路103とは別に
８個の状態監視回路109-1〜109-8を設け、同期保持確認
機能とバイト同期状態からみたビット遅れ量の特定機能
を別々に動作させることにより、フレーム同期回路103
の同期保護期間中つまり前方保護モード中に、ビット遅
れ量の特定を完了させ速やかな同期復帰を可能とする。
フレーム同期回路103並びに状態監視回路109-1〜109-8
は、第８図で示したフレーム同期回路構成で実現するこ
とが可能であり、例えばフレーム同期回路103の特定検
出パターンはF6F6F6H（5-1）、状態監視回路109-1の特
定検出パターンはF6F6F6H（5-1）、状態監視回路109-2
の特定検出パターンはEDEDH（5-2）、…、状態監視回路
109-8の特定検出パターンは7B7BH（5-8）に設定し、フ
レーム同期回路103の前方保護段数FN＝４、後方保護段
数BN＝１とし、状態監視回路109-1〜109-8の前方保護段
数FN＝１、後方保護段数BN＝２とする構成が考えられ
る。この構成例において、同期状態ではフレーム同期回
路103と状態監視回路109-1は特定パターンの検出を完了
し、他の状態監視回路109-2〜109-8はハンティング状態
となる。この同期状態から何らかの原因でバイト同期は
確保されているが低次群フレーム同期が確保されていな
い状態に陥った場合、フレーム同期回路103は前方保護
状態となり前方保護回路の計数を開始する。一方、状態
監視回路109-1の前方保護段数の設定値がFN＝１である
ので、速やかに特定パターンのハンティング状態となり
特定パターンの補足を完了する。バイト同期回路104は
フレーム同期回路104から特定パターン非検出信号が供
給されると、８個の状態監視回路109-1〜109-8出力信号
に基づきビット遅延量を特定する（この場合の特定ビッ
ト遅延量は０ビット）と共に、チャネル制御回路105で
チャネルIDを検出し、バイト同期制御、チャネル同期制
御を一括して行い、同期状態に復帰する。このように、
フレーム同期回路103の特定パターン非検出信号供給
（非同期状態判定）を待たずにビット遅延量の特定、さ
らにはチャネルID検出が可能となり速やかな同期復帰処
理が可能となる。

また、特願昭63-011943号明細書「フレーム同期方式
及び装置」、特願昭63-122555号明細書「フレーム同期
装置」に記載されているように、フレーム同期カウンタ
とハンティング専用カウンタを別々に設け、同期保護期
間中にハンティングカウンタを用いてフレーム同期パタ
ーンのハンティングを開始し、フレーム同期カウンタが
非同期状態と判定すると同時に、既にフレーム同期パタ
ーンの補足を完了しているハンティングカウンタの内部
値をフレーム同期カウンタに格納することで速やかな同
期復帰を実現する技術がある。この技術を用いて、各状
態監視回路109-1〜109-8内部のフレームカウンタをハン
ティングカウンタとして取扱い、フレーム同期回路103
が非同期状態と判定すると同時に、特定パターンの検出
を完了している状態監視回路109-j（ｊは1,2,…,8の任
意の数）のフレームカウンタの内部値をフレーム同期回
路103内部のフレームカウンタに格納することにより良
好なフレーム同期復帰特性を得ることが可能となる。

以上、本発明の構成について述べたが、本発明はこれ
らの構成に限られるものではなく、たとえば第４図と第
７図に示した実施例の複合形など多様な構成が考えられ
る。

（発明の効果） 以上説明したように、本発明は、バイト多重伝送系に
おけるフレーム同期回路の処理速度を低速化することに
より回路実現性を高めると共に、同期復帰特性を良好な
ものにする効果がある。尚、本発明のフレーム同期制御
方式は、ディジタル伝送系におけるタイミング方式に関
するものであり、将来より一層の高速・大容量化された
ディジタル伝送系にその応用が期待されるものであり、
さらに近年のCMOSに代表される集積化技術を用いること
によりIC,LSI化が容易に達成できるものである。

【図面の簡単な説明】

第１図、第３図〜第７図は本発明のフレーム同期制御方
式の一実施例を示す図、第２図はフレーム構成を示す
図、第８図は第１図〜第７図のフレーム同期回路の構成
例を示す図、第９図は従来のフレーム同期方式の一例を
示すブロック図である。 図において、 101……高次群データ信号入力線、102……分離回路、10
3-1〜103-N……フレーム同期回路、104……バイト同期
制御回路、105……チャネル制御回路、106……チャネル
ID検出回路、107-1〜107-N……低次群データ信号出力
線、108……フレームパルス出力線、109-1〜109-8……
状態監視回路。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】同一のフレーム同期用パターンが挿入され
   たＮ個の低次群フレームから構成されるディジタル伝送
   系において、フレーム位相が同期した該Ｎ個の低次群フ
   レームがバイト多重されて高次群フレームを構成し、該
   高次群フレームを入力とし該入力信号をバイト毎にＮ個
   の系列に展開する展開回路と、前記展開回路の出力から
   前記フレーム同期用パターンを１ビットづつ巡回シフト
   して得られる各パターンの検出またハンティングを行な
   う手段と、該検出またはハンティング手段の出力である
   パターン検出／非検出信号に基づき前記展開回路の出力
   位相を制御する手段から構成されることを特徴とするフ
   レーム同期制御方式。
2. 【請求項２】バイト単位からなる同一のフレーム同期用
   パターン及びフレームを識別する識別番号が挿入された
   Ｎ個の低次群フレームから構成されるディジタル伝送系
   において、フレーム位相が同期した該Ｎ個の低次群フレ
   ームがバイト多重された高次群フレームを構成し、該高
   次群フレームを入力とし該入力信号をバイト毎にＮ個の
   系列に展開する展開回路と、前記展開回路出力を入力と
   するＬ個（Ｌは８以上）のフレーム同期回路と、該Ｌ個
   のフレーム同期回路の出力であるパターン検出／非検出
   信号に基づきバイト同期状態を判定し前記展開回路の出
   力位相を制御する手段と、前記展開回路の一出力系列か
   ら前記低次群フレームに挿入された識別番号を検出し前
   記展開回路の出力位相を制御する手段から構成され、前
   記Ｌ個のフレーム同期回路は各入力系列から前記フレー
   ム同期用パターンを１ビットづつ巡回シフトして得られ
   る各々のパターンの検出またはハンティングを行うこと
   を特徴とするフレーム同期制御方式。
3. 【請求項３】バイト単位からなる同一のフレーム同期用
   パターン及びフレームを識別する識別番号が挿入された
   Ｎ個の低次群フレームから構成されるディジタル伝送系
   において、フレーム位相が同期した該Ｎ個の低次群フレ
   ームがバイト多重されて高次群フレームを構成し、該高
   次群フレームを入力とし該入力信号をバイト毎にＮ個の
   系列に展開する展開回路と、前記展開回路出力を入力と
   するＬ個（Ｌは８以上）のフレーム同期回路と、該Ｌ個
   のフレーム同期回路の出力であるパターン検出／非検出
   信号に基づきバイト同期状態を判定するバイト同期回路
   と、該バイト同期回路出力と前記展開回路の出力である
   連続する２系列を入力とし、前記低次群フレームに挿入
   された識別番号を識別すると共に、該検出識別番号と前
   記バイト同期回路出力に基づいて前記展開回路の出力位
   相を制御する手段から構成され、前記Ｌ個のフレーム同
   期回路は各入力系列から前記フレーム同期用パターンを
   １ビットづつ巡回シフトして得られる各々のパターンの
   検出またはハンティングを行うことを特徴とするフレー
   ム同期制御方式。
4. 【請求項４】バイト単位からなる同一のフレーム同期用
   パターン及びフレームを識別する識別番号が挿入された
   Ｎ個の低次群フレームから構成されるディジタル伝送系
   において、フレーム位相が同期した該Ｎ個の低次群フレ
   ームがバイト多重されて高次群フレームを構成し、該高
   次群フレームを入力とし該入力信号をバイト毎にＮ個の
   系列に展開する展開回路と、前記展開回路出力を入力と
   し前記フレーム同期パターンの検出またはハンティング
   を行い前記低次群フレーム同期を確保保持するフレーム
   同期回路と、前記展開回路出力を入力とし前記フレーム
   同期用パターンが１ビットづつ巡回シフトして得られる
   各パターンの検出またはハンティングを行いバイト同期
   からみた同期はずれ量を監視するＬ個（Ｌは８以上）の
   状態監視回路と、該Ｌ個の状態監視回路出力に基づきバ
   イト同期状態を判定するバイト同期回路と、該バイト同
   期回路出力と前記展開回路の出力である連続する２系列
   を入力とし前記低次群フレームに挿入された識別番号を
   識別すると共に、該検出識別番号と前記バイト同期回路
   出力に基づいて前記展開回路の出力位相を制御する手段
   から構成されることを特徴とするフレーム同期制御方
   式。
5. 【請求項５】バイト単位からなる同一のフレーム同期用
   パターン及びフレームを識別する識別番号が挿入された
   Ｎ個の低次群フレームから構成されるディジタル伝送系
   において、フレーム位相が同期した該Ｎ個の低次群フレ
   ームがバイト多重されて高次群フレームを構成し、該高
   次群フレームを入力とし該入力信号をバイト毎にＮ個の
   系列に展開する展開回路と、前記低次群フレーム長を計
   数するフレームカウンタを有し前記展開回路出力を入力
   とし前記フレーム同期パターンの検出またはハンティン
   グを行い前記低次群フレーム同期を確保保持するフレー
   ム同期回路と、前記低次群フレーム長を計数するフレー
   ムカウンタを有し前記展開回路出力を入力とし前記フレ
   ーム同期用パターンが１ビットづつ巡回シフトして得ら
   れる各パターンの検出またはハンティングを行いバイト
   同期からみた同期はずれ量を監視するＬ個（Ｌは８以
   上）の状態監視回路と、該Ｌ個の状態監視回路出力に基
   づきバイト同期状態を判定するバイト同期回路と、該バ
   イト同期回路出力と前記展開回路の出力である連続する
   ２系列を入力とし前記低次群フレームに挿入された識別
   番号を識別すると共に、該検出識別番号と前記バイト同
   期回路出力に基づいて前記展開回路の出力位相を制御す
   る手段から構成され、前記フレーム同期回路が非同期状
   態判定時には前記Ｌ個の状態監視回路のうち特定パター
   ンの検出を完了した状態監視回路のフレームカウンタ内
   部値を前記フレーム同期回路内部のフレームカウンタに
   格納することを特徴とするフレーム同期制御方式。