JP2504838B2 - 半導体集積回路の入出力保護装置 - Google Patents
半導体集積回路の入出力保護装置Info
- Publication number
- JP2504838B2 JP2504838B2 JP19552289A JP19552289A JP2504838B2 JP 2504838 B2 JP2504838 B2 JP 2504838B2 JP 19552289 A JP19552289 A JP 19552289A JP 19552289 A JP19552289 A JP 19552289A JP 2504838 B2 JP2504838 B2 JP 2504838B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- conductivity
- input
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の入出力保護装置に関するも
のである。
のである。
従来例を、第１導電型がＮ型の場合を例として説明す
る。
る。
従来、この種の入出力保護装置は第３図の半導体チッ
プの断面図、第４図の等価回路図に示す様に接地電位に
固定されたＰ型Si基板10上にＮ型の埋め込み量11を形成
し、Ｎ型埋込み層11とＮ型拡散層12a,…を介して電源電
圧に固定されたＮ型ウェル13を持つ。さらに隣接する素
子と分離された電気的に固定されていないＰ型ウェル６
内に入力端子が接続されるＮ型拡散抵抗層５が設けら
れ、Ｎ型埋め込み層11をコレクタ、Ｐ型ウェル６をベー
ス、Ｎ型拡散抵抗層５をエミッタとして寄生バイポーラ
トラインジスタ16を作っており、Ｎ型拡散抵抗層５を通
った後に保護回路としてnMOSトランジスタ９が構成され
ていた。
プの断面図、第４図の等価回路図に示す様に接地電位に
固定されたＰ型Si基板10上にＮ型の埋め込み量11を形成
し、Ｎ型埋込み層11とＮ型拡散層12a,…を介して電源電
圧に固定されたＮ型ウェル13を持つ。さらに隣接する素
子と分離された電気的に固定されていないＰ型ウェル６
内に入力端子が接続されるＮ型拡散抵抗層５が設けら
れ、Ｎ型埋め込み層11をコレクタ、Ｐ型ウェル６をベー
ス、Ｎ型拡散抵抗層５をエミッタとして寄生バイポーラ
トラインジスタ16を作っており、Ｎ型拡散抵抗層５を通
った後に保護回路としてnMOSトランジスタ９が構成され
ていた。
上述した従来の半導体集積回路入力保護装置では、入
力端子が接続されるＮ型拡散抵抗層を形成する為のＰ型
ウェルは、静電耐圧の強度を得る為に電気的に固定され
ていない。これにより入力端子がエミッタ、Ｎ型埋込層
がコレクタ、Ｐ型ウェルが開放されたベースという寄生
バイポーラトランジスタが形成されることとなる。
力端子が接続されるＮ型拡散抵抗層を形成する為のＰ型
ウェルは、静電耐圧の強度を得る為に電気的に固定され
ていない。これにより入力端子がエミッタ、Ｎ型埋込層
がコレクタ、Ｐ型ウェルが開放されたベースという寄生
バイポーラトランジスタが形成されることとなる。
入力端子のレベル（以後Vin）が“H"レベルと感知さ
れるレベル（以後VIH）を電源電圧にして放置すると、
寄生バイポーラトランジスタのコレクタ−ベース間の接
合バイアスが小さくなり、Ｐ型ウェルに蓄積される電荷
量が非常に大きくなる。その後Vinを“L"レベルにする
とＰ型ウェルに蓄積された電荷はＮ型拡散抵抗の抵抗値
と蓄積された電荷量と寄生バイポーラトランジスタのh
feにより決まる時定数によりＮ型拡散抵抗を介して入力
端子へ向けて放電し“L"レベルに推移する事になる。こ
れにより例えばスピードの低下といった半導体集積回路
の性能を著しく劣化してしまうという欠点があった。
れるレベル（以後VIH）を電源電圧にして放置すると、
寄生バイポーラトランジスタのコレクタ−ベース間の接
合バイアスが小さくなり、Ｐ型ウェルに蓄積される電荷
量が非常に大きくなる。その後Vinを“L"レベルにする
とＰ型ウェルに蓄積された電荷はＮ型拡散抵抗の抵抗値
と蓄積された電荷量と寄生バイポーラトランジスタのh
feにより決まる時定数によりＮ型拡散抵抗を介して入力
端子へ向けて放電し“L"レベルに推移する事になる。こ
れにより例えばスピードの低下といった半導体集積回路
の性能を著しく劣化してしまうという欠点があった。
本発明の半導体集積回路の入出力保護装置は、電源電
位端に接続されている第１導電型ウェルと第１導電型埋
込層で囲まれ、第２導電型基板から電気的に分離された
領域内の第２導電型ウェル内に形成された外部端子に接
続される第１導電型拡散抵抗を持つ半導体集積回路の入
出力保護装置に於いて、前記第１導電型拡散層抵抗にゲ
ート端子を、第２導電型ウェル内の第２の導電型拡散層
にドレイン端子を、接地電位にソース端子をそれぞれ接
続したMOSトランジスタを有している。
位端に接続されている第１導電型ウェルと第１導電型埋
込層で囲まれ、第２導電型基板から電気的に分離された
領域内の第２導電型ウェル内に形成された外部端子に接
続される第１導電型拡散抵抗を持つ半導体集積回路の入
出力保護装置に於いて、前記第１導電型拡散層抵抗にゲ
ート端子を、第２導電型ウェル内の第２の導電型拡散層
にドレイン端子を、接地電位にソース端子をそれぞれ接
続したMOSトランジスタを有している。
次に本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す半導体チップの断面
図、第２図は等価回路図である。
図、第２図は等価回路図である。
従来例と相違する点は、nMOSトランジスタ１をＰ型拡
散層2aを介して接地レベルに固定されたＰ型ウェル14a
内に形成し、このnMOSトランジスタの一方のＮ型拡散層
3aは接地レベルに、もう一方のＮ型拡散層４はＮ型拡散
抵抗層５が形成されているＰ型ウェル６内のＰ型拡散層
７に接続され、ゲート８は入力保護用トランジスタ９の
ドレイン及び内部回路へ接続されている点である。
散層2aを介して接地レベルに固定されたＰ型ウェル14a
内に形成し、このnMOSトランジスタの一方のＮ型拡散層
3aは接地レベルに、もう一方のＮ型拡散層４はＮ型拡散
抵抗層５が形成されているＰ型ウェル６内のＰ型拡散層
７に接続され、ゲート８は入力保護用トランジスタ９の
ドレイン及び内部回路へ接続されている点である。
次に、本実施例の動作について説明する。
例えば入力レベルVinをVccレベルに保持した状態を考
える。この場合、入力レベルはＮ型拡散抵抗層５を通し
てnMOSトランジスタ１のゲート８を電源電圧レベルに固
定するのでnMOSトランジスタ１はONしておりＮ型拡散抵
抗層５が設けられているＰ型ウェル６の電荷を接地へ逃
がす働きをする。この為Ｐ型ウェル６に電荷が蓄積され
ることはない。従ってVinを瞬時に“L"レベルへ変化さ
せた時でも時定数による遅れは全くない。
える。この場合、入力レベルはＮ型拡散抵抗層５を通し
てnMOSトランジスタ１のゲート８を電源電圧レベルに固
定するのでnMOSトランジスタ１はONしておりＮ型拡散抵
抗層５が設けられているＰ型ウェル６の電荷を接地へ逃
がす働きをする。この為Ｐ型ウェル６に電荷が蓄積され
ることはない。従ってVinを瞬時に“L"レベルへ変化さ
せた時でも時定数による遅れは全くない。
以上の説明において、導電型を逆にし、電源の極性を
変えたものにも本発明を適用しうることは明らかであ
る。
変えたものにも本発明を適用しうることは明らかであ
る。
以上説明したように本発明は、入力端子が接続されて
いる第１導電型拡散抵抗層が設けられている第２導電型
ウェルと接地端子との間に、ゲートを第１導電型拡散抵
抗層の内部回路側端に接続した第１導電型MOSトランジ
スタを挿入することにより、入力端子の電位が電源電圧
レベルで固定された場合においても第２導電型ウェルに
電荷が蓄積されることがなく、十分時間がたった後に入
力端子の電位を“L"レベルに切り換えても半導体集積回
路の本来の性能を失うことなく動作させる事が可能とな
るという効果がある。
いる第１導電型拡散抵抗層が設けられている第２導電型
ウェルと接地端子との間に、ゲートを第１導電型拡散抵
抗層の内部回路側端に接続した第１導電型MOSトランジ
スタを挿入することにより、入力端子の電位が電源電圧
レベルで固定された場合においても第２導電型ウェルに
電荷が蓄積されることがなく、十分時間がたった後に入
力端子の電位を“L"レベルに切り換えても半導体集積回
路の本来の性能を失うことなく動作させる事が可能とな
るという効果がある。
第１図は本発明の半導体入出力保護装置の一実施例を示
す半導体チップの断面図、第２図はこの実施例の等価回
路図、第３図は従来例の半導体集積回路の入出力保護装
置を示す半導体チップの断面図、第４図は従来例の等価
回路図である。 １……nMOSトランジスタ、2a〜2e……Ｎ型拡散層、3,4
……Ｎ型拡散層、５……Ｎ型拡散抵抗層、６……Ｐ型ウ
ェル、７……Ｐ型拡散層、８……nMOSトランジスタゲー
ト、９……入力保護用トランジスタ、10……Ｐ型Si基
板、11……Ｎ型埋込み層、12a〜12d……Ｎ型拡散層、13
……Ｎ型ウェル、14a,14b……Ｐ型ウェル、15……外部
端子、16……寄生バイポーラトランジスタ、17……Ｎ型
エピタキシャル層。
す半導体チップの断面図、第２図はこの実施例の等価回
路図、第３図は従来例の半導体集積回路の入出力保護装
置を示す半導体チップの断面図、第４図は従来例の等価
回路図である。 １……nMOSトランジスタ、2a〜2e……Ｎ型拡散層、3,4
……Ｎ型拡散層、５……Ｎ型拡散抵抗層、６……Ｐ型ウ
ェル、７……Ｐ型拡散層、８……nMOSトランジスタゲー
ト、９……入力保護用トランジスタ、10……Ｐ型Si基
板、11……Ｎ型埋込み層、12a〜12d……Ｎ型拡散層、13
……Ｎ型ウェル、14a,14b……Ｐ型ウェル、15……外部
端子、16……寄生バイポーラトランジスタ、17……Ｎ型
エピタキシャル層。
Claims (1)
- 【請求項１】電源電位端に接続されている第１導電型拡
散層が形成されている第１導電型ウェルと第１導電型埋
込層で囲まれ、第２導電型基板から電気的に分離された
領域内の第２の導電型ウェル内に形成された外部端子に
接続される第１導電型拡散抵抗を持つ半導体集積回路の
入出力保護装置において、前記外部端子に接続される第
１導電型拡散層抵抗にゲート端子を、前記第２導電型ウ
ェル内に形成された第２の導電型拡散層にドレイン端子
を、接地電位にソース端子をそれぞれ接続したMOSトラ
ンジスタを挿入したことを特徴とする半導体集積回路の
入出力保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19552289A JP2504838B2 (ja) | 1989-07-27 | 1989-07-27 | 半導体集積回路の入出力保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19552289A JP2504838B2 (ja) | 1989-07-27 | 1989-07-27 | 半導体集積回路の入出力保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0360066A JPH0360066A (ja) | 1991-03-15 |
| JP2504838B2 true JP2504838B2 (ja) | 1996-06-05 |
Family
ID=16342494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19552289A Expired - Lifetime JP2504838B2 (ja) | 1989-07-27 | 1989-07-27 | 半導体集積回路の入出力保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504838B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121670A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体入力保護装置 |
| US5545909A (en) * | 1994-10-19 | 1996-08-13 | Siliconix Incorporated | Electrostatic discharge protection device for integrated circuit |
| CN1244152C (zh) | 2001-11-16 | 2006-03-01 | 松下电器产业株式会社 | 半导体装置 |
-
1989
- 1989-07-27 JP JP19552289A patent/JP2504838B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0360066A (ja) | 1991-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3246807B2 (ja) | 半導体集積回路装置 | |
| JPH0669501A (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| JP4295740B2 (ja) | 電荷結合素子型イメージセンサ | |
| JP2504838B2 (ja) | 半導体集積回路の入出力保護装置 | |
| JP2661318B2 (ja) | 半導体装置 | |
| JP3018417B2 (ja) | 集積回路用保護装置 | |
| JPH07106553A (ja) | 固体撮像素子 | |
| JP2741797B2 (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JP2713461B2 (ja) | 集積電流ミラー回路 | |
| US6462383B1 (en) | Semiconductor device with embedded protection element | |
| US6229185B1 (en) | CMOS integrated circuit for lessening latch-up susceptibility | |
| EP0066041B1 (en) | Semiconductor device including resistive elements | |
| JP2671304B2 (ja) | 論理回路 | |
| JP2584500B2 (ja) | Ｂｉ−ｃｍｏｓ半導体装置 | |
| JP3036905B2 (ja) | 相補型ｍｉｓ半導体装置 | |
| JP3080184B2 (ja) | 電荷転送装置 | |
| JP2822395B2 (ja) | Ｃｃｄ | |
| JPH06168964A (ja) | 信号電荷検出回路 | |
| JPH088359B2 (ja) | 半導体装置 | |
| JPS60254651A (ja) | Ｃｍｏｓ回路の入力保護回路 | |
| JPH04105357A (ja) | 半導体集積回路 | |
| JP3077396B2 (ja) | 半導体装置 | |
| JPS6286861A (ja) | 電荷転送素子の出力装置 | |
| JP3071819B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH041509B2 (ja) |