JP2023031613A - レーダ装置およびコンピュータプログラム - Google Patents

Abstract

【課題】フェーズドアレイアンテナを複雑化することなく、広帯域化されたサブアレイＤＢＦ方式のフェーズドアレイアンテナを用いたレーダ装置およびコンピュータプログラムを提供することを目的とする。【解決手段】 実施形態のレーダ装置は、複数のサブアレイ受信器と、受信移相制御部と、検波部と、位相補正部を備える。捜索覆域に向けて送信したチャープ信号の反射エコーに基づいて、目標を探知するレーダ装置である。複数のサブアレイ受信器は、アンテナ素子と移相器をそれぞれ備える。受信移相制御部は、サブアレイ受信器の受信信号に対する移相器による移相量を制御する。検波部は、移相器によって位相が制御された受信信号を検波する。位相補正部は、検波部の検波結果に対して、アンテナ素子の配置に応じた位相補正を周波数領域で行う。【選択図】 図１

Description

この発明の実施形態は、広帯域のサブアレイＤＢＦ方式のフェーズドアレイアンテナを用いたレーダ装置およびコンピュータプログラムに関する。

一般に、フェーズドアレイアンテナは、ビーム到来方向の入射位相（中心周波数）を移相器の位相（中心周波数）で打ち消しあったのち、ビーム形成を行うようにしている。

移相器にはｐｉｎダイオード型の移相器を用いられることが多いが、この移相器はインピーダンスで位相を切り替えるため、高分解能を得るために送受信帯域の広帯域化が図られた場合、送受信帯域の中心周波数から離隔した周波数の位相が打ち消せなくなる。すなわち、中心周波数の指向方向からずれてしまう偏心が生じる。

これに対して、送受信帯域が広帯域の場合は、ビーム指向角に応じた複数の遅延線をフェーズドアレイアンテナに備え、使用する遅延線をスイッチ等で切り替えるスイッチ制御により、ビーム偏心しない設計が考えられる。しかしこのような設計は、アンテナ開口が大きくなるほど、遅延線、スイッチおよびスイッチ制御等の部品点数が増えることや、指向方向の分解能が劣化する等の制約が生じる。

特開２０１０－１３３７７８号公報

DBF（Digital Beam Forming）：吉田、‘改定レーダ技術’、電子情報通信学会、pp.289-291(1996) 移相器：吉田、‘改定レーダ技術’、電子情報通信学会、pp.289-291(1996) ＦＦＴを用いたパルス圧縮方式：Bassem R.Mahafza,"MATLAB Simulations for Radar Systems Design",CHAPMAN & HALL/CRC,pp240-243

本発明が解決しようとする課題は、フェーズドアレイアンテナを複雑化することなく、広帯域化されたサブアレイＤＢＦ方式のフェーズドアレイアンテナを用いたレーダ装置およびコンピュータプログラムを提供することを目的とする。

実施形態のレーダ装置は、複数のサブアレイ受信器と、受信移相制御部と、検波部と、位相補正部を備える。捜索覆域に向けて送信したチャープ信号の反射エコーに基づいて、目標を探知するレーダ装置である。複数のサブアレイ受信器は、アンテナ素子と移相器をそれぞれ備える。受信移相制御部は、サブアレイ受信器の受信信号に対する移相器による移相量を制御する。検波部は、移相器によって位相が制御された受信信号を検波する。位相補正部は、検波部の検波結果に対して、アンテナ素子の配置に応じた位相補正を周波数領域で行う。

この発明の第１の実施形態に係わるレーダ装置の構成例を示す図。 サブアレイアンテナの配置と、位相補正を説明するための図。 図１に示したレーダ装置の送信処理器の構成例を示す図。 図１に示したレーダ装置の信号処理器の構成例を示す図。 図４に示した信号処理器の変形例を示す図。 図５に示した信号処理器ののパルス圧縮処理を説明するための図。 この発明の第２の実施形態に係わるレーダ装置の構成例を示す図。 図７に示したレーダ装置の信号処理器の構成例を示す図。 図８に示した信号処理器ののパルス圧縮処理を説明するための図。

以下、図面を参照して、一実施形態について説明する。
（第１の実施形態）
図１は、第１の実施形態に係わるレーダ装置の構成を示すものである。
このレーダ装置は、例えば、地上に設置され、飛翔体や海上の航行体の探知などに用いられるものであって、捜索覆域に向けて送信したチャープ信号の反射エコーに基づいて、目標を探知する。

なお、以下に説明する実施形態は、開口の大きなアンテナを有するレーダ装置に好適するが、航空機や人工衛星に搭載される開口の相対的に小さいアンテナを有するレーダ装置に適用することも可能である。また、説明を簡明にするために、送信系と受信系の各構成を別個に示すが、送信タイミングと受信タイミングを制御することで、アンテナ素子などの構成を送信系と受信系で共用することができる。

上記レーダ装置は、送信系の構成として、それぞれＫ個のアンテナ素子１を備えたＭ個のサブアレイ送信器２、送信移相制御器３、送信処理器４を備え、一方、受信系の構成として、それぞれＪ個のアンテナ素子１を備えたＬ個のサブアレイ受信器５、受信移相制御器６、受信処理器７、信号処理器８を備える。またレーダ装置は、制御系の構成として、レーダ制御器９と表示器１０を備える。

なお、送信移相制御器３、送信処理器４、受信移相制御器６、受信処理器７（後述する７ａ）、信号処理器８（後述する８ａ）は、コンピュータ（あるいはプロセッサ）がメモリに記憶されたプログラムを実行することにより実現できる。すなわち、コンピュータによる情報処理によって、実現（機能）することも可能である。

ここで、図２を参照して、サブアレイアンテナの配置と、位相差と帯域（周波数）の関係について説明する。なお、ここでは説明を簡明にするために、１次元ＤＢＦ（Digital Beam Foaming）を例に挙げて説明するが、２次元ＤＢＦであってもよい。

図２（ａ）は、受信系のＬ個のサブアレイの配置と、ビームの指向方向の関係を示している。なお、送信系についても同様である。
この場合、電波の入力位相は下式（１）のように示され、各サブアレイが備える移相器の位相（以下、移相器位相と称する）は下式（２）のように示される。下式において、θはビーム指向方向、λは電波の波長、λoは中心周波数の波長、ｄ(n)は開口中心からの距離を示す。

このため、電波の入力位相と移相器位相は、互いに打ち消し合う筈であるが、広帯域の場合、移送器位相が中心周波数での値となるため、図２（ｂ）に示すように、中心周波数から離隔した周波数ほど大きな位相差が生じる。上記は受信系を例示しているが、送信系についても同様である。

以下、図１を再び参照する。
レーダ制御器９は、当該レーダ装置の各部を統括して制御する制御中枢であって、ビームスケジュールにしたがって、当該レーダによる捜索覆域を走査するための空中線制御信号を生成する。空中線制御信号には、ビーム指示角、パルス繰り返し周期（PRI）、信号処理繰り返し周期（CPI）、パルス幅等の情報が含まれる。

より具体的には、レーダ制御器９は、ビームスケジュールに基づき、動作初期においては予め設定された初期の設定情報に基づき、一方、発見した目標を追従している場合には後述する信号処理器８からの目標情報に基づいて、サブアレイ送信器２あるいはサブアレイ受信器５のビーム指向方向を制御するための空中線制御信号を生成する。

まず、送信系について説明すると、送信処理器４は、レーダ制御器９からの指示（空中線制御信号）に基づいて、チャープ信号（ＲＦ信号）を生成するものであって、例えば、図３に示すように構成される。すなわち、送信処理器４は、主な構成要素として、送信タイミング制御回路４０と送信制御回路４１を備える。

送信タイミング制御回路４０は、上記空中線制御信号に基づいて、レーダ覆域あるいは目標に向けて送信するチャープ信号の送信タイミングとパルス幅を決定し、これらの情報を送信制御回路４１に出力する。

送信制御回路４１は、主な構成要素として、波形メモリ４１ａ、Ｄ／Ａ変換回路４１ｂ、アップコンバータ４１ｃを備え、Ｍ個のサブアレイ送信器２がそれぞれ送信するチャープ信号を生成する。すなわち、送信制御回路４１は、送信制御部の一例である。

波形メモリ４１ａは、Ｍ個のサブアレイ送信器２がそれぞれ送信するチャープ信号の波形のデジタルデータを予め記憶するメモリである。ここで記憶される波形のデジタルデータは、Ｍ個の各サブアレイ送信器２について、それぞれが備えるアンテナ素子１のアンテナ開口面上での配置に応じた位相補正を行ったものである。

なぜなら、送信系においても同様に、図２を用いて説明したように、Ｍ個のサブアレイ送信器２のアンテナ素子１の配置に応じて、サブアレイ送信器２の移相器位相と電波の出力位相との間に、送信帯域内の中心周波数から離れるほど差が生じるため、上記位相補正を行う必要がある。

より具体的には、以下のような演算に基づいて、波形のデジタルデータが予め生成される。
すなわち、チャープ信号は、以下の式（３）で時間波形としてデジタルデータが予め作成される。

ここで、f₀は初期周波数、Bはチャープ帯域、τはパルス幅、tはサンプル時間である。この式にしたがって作成したデジタルデータをＦＦＴし、補正係数exp（ｊ×ｎ×Δφ）を乗算した後、ＩＦＦＴを行い時間波形に戻す。なお、ｎは、ＦＦＴ後のセルを示す。このようにして得た位相補正後の送信波形のデジタルデータは、波形メモリ４１ａに予め記憶させる。

波形メモリ４１ａから読み出されたＭ個の各サブアレイ送信器２で用いられる送信波形のデジタルデータ（♯１～♯Ｍ）は、それぞれＤ／Ａ変換回路４１ｂによってアナログ信号に変換された後、アップコンバータ４１ｃによって無線周波のチャープ信号にそれぞれアップコンバートされる。各チャープ信号（♯１～♯Ｍ）は、それぞれ対応するサブアレイ送信器２（♯１～♯Ｍ）に出力される。すなわち、Ｄ／Ａ変換回路４１ｂおよびアップコンバータ４１ｃは、信号生成部の一例である。

以下、図１を再び参照する。
送信移相制御器３は、上記空中線制御信号に基づいて、サブアレイ送信器２（♯１～♯Ｍ）が備える移相器の移相量を制御、すなわち各移相器に移相データを設定し、チャープ信号の送信方向を制御する。この制御により、サブアレイ送信器２（♯１～♯Ｍ）は、レーダ覆域あるいは目標に向けてチャープ信号を送信する。すなわち、送信移相制御器３は、送信移相制御部の一例である。

次に、受信系について説明すると、受信移相制御器６は、レーダ制御器９からの指示（空中線制御信号）に基づいて、サブアレイ受信器５（♯１～♯Ｌ）が備える移相器の移相量を制御、すなわち各移相器に移相データを設定し、受信方向を制御する。この制御により、サブアレイ受信器５は、指示された方向にビームを形成して受信を行う。すなわち、受信移相制御器６は、受信移相制御部の一例である。

受信処理器７は、サブアレイ受信器５（♯１～♯Ｌ）が得た受信信号をそれぞれ処理して、各サブアレイのＩ／Ｑ信号を得る。より具体的には、受信処理器７は、サブアレイ受信器５（♯１）が得た受信信号を周波数変換（ダウンコンバート）し、Ａ／Ｄ変換を行った後、Ｉ／Ｑ検波を行う。サブアレイ受信器５（♯２～♯Ｌ）が得た受信信号についても同様である。すなわち、受信処理器７は、検波部、受信処理部の一例である。

信号処理器８は、各サブアレイのＩ／Ｑ信号に対して、それぞれ周波数領域における位相補正を行った後、ビーム形成処理を行う。すなわち、信号処理器８は、位相補正部の一例である。

図４に、１次元ＤＢＦの信号処理器８の構成例を示す。ここでは説明を簡明にするために、１次元ＤＢＦを例に挙げて説明するが、２次元ＤＢＦであってもよい。

図４に示すように、信号処理器８は、各サブアレイのＩ／Ｑ信号毎に、ＦＦＴ（Fast Fourier Transform）部８１、位相補正部８２、ＩＦＦＴ（Inverse Fast Fourier Transform）部８３を備え、さらにビーム形成処理部８４を備える。

ＦＦＴ部８１は、入力されたサブアレイＩ／Ｑ信号を高速フーリエ変換（ＦＦＴ）により周波数領域の信号に変換する。

位相補正部８２は、対応するＦＦＴ部８１から出力された周波数領域の信号に対して、補正係数exp（ｊ×ｎ×Δφ）を乗算して、図２（ｂ）に示したようなサブアレイアンテナの配置に応じた、入射位相と移相器位相の間の位相差の補正に相当する周波数補正を行う。ここで、ｎはＦＦＴ後のセルを示す。

ＩＦＦＴ部８３は、対応する位相補正部８２で補正された周波数領域の信号を逆高速フーリエ変換（ＩＦＦＴ）により時間領域の信号に変換する。

ビーム形成処理部８４は、各サブアレイに対応するＩＦＦＴ部から出力される信号に基づいて、デジタルビームフォーミング（ＤＢＦ）処理を実施して各信号を合成する。このようなビーム形成により合成された信号は、パルス圧縮、ＭＴＩ（Moving Target Indicator）処理、パルス間積分などの処理がビーム形成処理部８４によって施され、さらに、ビーム形成処理部８４でＣＦＡＲ（Constant False Alarm Rate）処理などの検出処理が施され、測角処理などを行い、目標情報（距離情報および測角情報）が得られる。

目標情報は、レーダ制御器９と表示器１０に出力される。これに対してレーダ制御器９は、目標情報に基づいて、目標を追随するための空中線制御信号を生成し、一方、表示器１０は、目標の位置を視覚的に示す。

以上にように、送信系においては、図３を参照して詳述したように、サブアレイ毎に位相補正された波形のデジタルデータを用いることで、送信の全帯域にてビーム指向方向に対する偏心が抑圧されたチャープ信号を送信することができる。

また受信系においては、図４を参照して詳述したように、演算によって、検波によって得たサブアレイ毎のＩ／Ｑ信号をそれぞれ高速フーリエ変換して補正係数を乗算して位相差の補正を行い、逆高速フーリエ変換を行うようにしているので、受信の全帯域にてビーム指向方向に対する偏心を抑圧した受信を行うことができる。

したがって、演算により偏心を抑制できるので、フェーズドアレイアンテナを複雑化することなく、広帯域化されたサブアレイＤＢＦ方式のフェーズドアレイアンテナを用いたレーダ装置を提供することができる。
（第１の実施形態の変形例）
上記の第１の実施形態では、図１に示した信号処理器８の構成例として、図４に示すような例を挙げて説明したが、これに限定されるものではない。例えば、信号処理器８を、図５に示すような構成としてもよい。図５に示す信号処理器８は、図４に示した信号処理器８の位相補正部８２の代わりに、位相補正パルス圧縮部８５を設けている。

図５に示す信号処理器８は、各サブアレイのＩ／Ｑ信号毎に、ＦＦＴ部８１、位相補正パルス圧縮部８５、ＩＦＦＴ部８３を備え、さらにビーム形成処理部８４を備える。ここでは説明を簡明にするために、１次元ＤＢＦを例に挙げて説明するが、２次元ＤＢＦであってもよい。

ＦＦＴ部８１は、入力されたサブアレイＩ／Ｑ信号を高速フーリエ変換（ＦＦＴ）により周波数領域の信号に変換する。

位相補正パルス圧縮部８５は、対応するＦＦＴ部８１から出力された周波数領域の信号に対して、補正係数exp（ｊ×ｎ×Δφ）を乗算する際に、同時にパルス圧縮処理を行う。具体的な処理について、図６を参照して説明する。ここで、ｎはＦＦＴ後のセルである。

図６の上段に示すように、一般的なパルス圧縮では、レプリカ（参照信号）８０ａを乗算するが、本変形例では、図６の下段に示すように、通常のレプリカ（参照信号）に位相補正係数を掛けたものを位相補正レプリカ８５ａとして予め準備し、これを乗算器８５ｂで周波数領域の信号に対して乗算してパルス圧縮を行う。

これにより、図２（ｂ）に示したようなサブアレイアンテナの位置に応じた、入射位相と移相器位相の間の位相差の補正に相当する周波数補正が行われる。

ＩＦＦＴ部８３は、対応する位相補正パルス圧縮部８５で補正された周波数領域の信号を逆高速フーリエ変換（ＩＦＦＴ）により時間領域の信号に変換する。

その後、ビーム形成処理部８４では、各サブアレイに対応するＩＦＦＴ部８３から出力される信号に基づいて、デジタルビームフォーミング（ＤＢＦ）処理を実施して各信号を合成する。このようなビーム形成により合成された信号は、ＭＴＩ処理、パルス間積分などの処理を経て、ＣＦＡＲ処理などの検出処理が施され、測角処理などを行い、目標情報（距離情報および測角情報）を得る。

以上のように、パルス圧縮でそもそも必要とされるＦＦＴおよびＩＦＦＴを位相補正の際に行うようにしているので、前述の第１の実施形態に比べて、演算量を軽減することができる。
（第２の実施形態）
次に、図７を参照して、第２の実施形態に係わるレーダ装置の構成について説明する。 第２の実施形態に係わるレーダ装置は、図１に示した第１の実施形態に係わるレーダ装置と対比してわかるように、受信処理器７および信号処理器８を、受信処理器７ａおよび信号処理器８ａとしている点で相違する。

以下、相違点について中心に説明し、同様の点については説明を省略する。

受信処理器７ａは、サブアレイ受信器５（♯１～♯Ｌ）が得た受信信号をそれぞれＡ／Ｄ変換して、各サブアレイの受信データを得る。より具体的には、受信処理器７ａは、サブアレイ受信器５（♯１）が得た受信信号を周波数変換（ダウンコンバート）し、Ａ／Ｄ変換を行うが、第１の実施形態のようなＩ／Ｑ検波は行わない。サブアレイ受信器５（♯２～♯Ｌ）が得た受信信号についても同様である。

すなわち、受信処理器７ａは、受信処理部の一例である。なお、上記Ａ／Ｄ変換のデータレートは、第１の実施形態の場合に比べて４倍（４倍オーバーサンプル）とする。

信号処理器８ａは、各サブアレイの受信データに対して、ＦＦＴを行った後、ブロックＩ／Ｑ検波を行い、周波数領域における位相補正とパルス圧縮処理を行った後、ビーム形成処理を行う。すなわち、信号処理器８は、検波部、位相補正部の一例である。

図８に、１次元ＤＢＦの信号処理器８ａの構成例を示す。ここでは説明を簡明にするために、１次元ＤＢＦを例に挙げて説明するが、２次元ＤＢＦであってもよい。

図８に示すように、信号処理器８ａは、各サブアレイの受信データ毎に、ＦＦＴ部８１、ブロックＩ／Ｑ検波部８６、位相補正パルス圧縮部８７、ＩＦＦＴ部８３を備え、さらにビーム形成処理部８４を備える。

ＦＦＴ部８１は、対応するサブアレイの受信データを２のN乗のブロック（データ列）に分割し、高速フーリエ変換（ＦＦＴ）により周波数領域の情報に変換する。

ブロックＩ／Ｑ検波部８６は、上記周波数領域の情報をブロック毎にＩ／Ｑ検波を行う。

位相補正パルス圧縮部８７は、対応するブロックＩ／Ｑ検波部８６から出力されたブロック毎のＩ／Ｑ検波結果に対して、補正係数exp（ｊ×ｎ×Δφ）を乗算する際に、同時にパルス圧縮処理を行う。すなわち、位相補正パルス圧縮部８７は、補正処理部の一例である。

具体的な処理について、図９を参照して説明する。ここで、ｎはＦＦＴ後のセルを示す。
図９に示すように、サブアレイの受信データは、ＦＦＴ部８１で、２のN乗のブロックサイズに区切ったデータ列を高速フーリエ変換し、ブロックＩ／Ｑ検波部８６で帯域制限するため、不要なセルをゼロ埋めする処理を、零埋め処理部９１で行い、その後、周波数シフト（セルシフト）を周波数シフト処理部９２で行う。

そして、位相補正パルス圧縮部８７では、通常の４倍レプリカ（参照信号）に位相補正係数を掛けたものを位相補正レプリカ８７ａとして予め準備し、これを乗算器８７ｂで検波結果に対して乗算し、パルス圧縮を行う。

これにより、図２（ｂ）に示したようなサブアレイアンテナの位置に応じた、入射位相と移相器位相の間の位相差の補正に相当する周波数補正が行われる。

ＩＦＦＴ部８３は、逆高速フーリエ変換を行うＩＦＦＴ処理部９３と間引き処理部９４から構成され、対応する位相補正パルス圧縮部８７で補正されたパルス圧縮の結果をＩＦＦＴ処理部９３にて逆高速フーリエ変換（ＩＦＦＴ）により時間領域の情報に変換する。

間引き処理部９４は、４倍オーバーサンプリングに対応する間引き処理をパルス圧縮の結果に施す。

ビーム形成処理部８４は、各サブアレイに対応する間引き処理部９４から出力される情報に基づいて、デジタルビームフォーミング（ＤＢＦ）処理を実施して各情報を合成する。このようなビーム形成により合成された情報は、ＭＴＩ処理、パルス間積分などの処理がビーム形成処理部８４によって施され、さらに、ＣＦＡＲ処理などの検出処理が施され、測角処理などを行い、目標情報（距離情報および測角情報）が得られる。

以上にように、受信系においては、図８を参照して詳述したように、受信処理器７ａで得た各サブアレイの受信データに対して、ＦＦＴを行った後、ブロックＩ／Ｑ検波を行い、周波数領域における位相補正とパルス圧縮処理を行った後、逆高速フーリエ変換し、ビーム形成処理を行うようにしている。

したがって、演算により偏心を抑制できるので、フェーズドアレイアンテナを複雑化することなく、広帯域化されたサブアレイＤＢＦ方式のフェーズドアレイアンテナを用いたレーダ装置を提供することができる。また、受信処理器７のようなデジタルＩ／Ｑ検波を行うための回路（ハードウェア）が不要となる。

なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また上記実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。

例えば、上記実施の形態では、アンテナ開口の大きいレーダ装置を想定して説明したが、アンテナ開口が小さいレーダ装置においても同様の効果が期待できる。

またＤＢＦの演算にＧＰＵを用いることがある。ＤＢＦの演算に比べて、上記実施形態の位相補正に掛かる演算量は相対的に小さい。このため、ＧＰＵを用いてＤＢＦ演算を行うレーダ装置にあっては、大幅な改良などの負担無く、実現することが可能である。
その他、この発明の要旨を逸脱しない範囲で種々の変形を施しても同様に実施可能であることはいうまでもない。

１…アンテナ素子、２…サブアレイ送信器、３…送信移相制御器、４…送信処理器、５…サブアレイ受信器、６…受信移相制御器、７…受信処理器、７ａ…受信処理器、８…信号処理器、８ａ…信号処理器、９…レーダ制御器、１０…表示器、４０…送信タイミング制御回路、４１…送信制御回路、４１ａ…波形メモリ、４１ｂ…Ｄ／Ａ変換回路、４１ｃ…アップコンバータ、８０ａ…レプリカ、８１…ＦＦＴ部、８２…位相補正部、８３…ＩＦＦＴ部、８４…ビーム形成処理部、８５…位相補正パルス圧縮部、８５ａ…位相補正レプリカ、８５ｂ…乗算器、８６…ブロックＩ／Ｑ検波部、８７…位相補正パルス圧縮部、８７ａ…位相補正レプリカ、８７ｂ…乗算器、９１…零埋め処理部、９２…周波数シフト処理部、９３…ＩＦＦＴ処理部、９４…間引き処理部。

Claims (10)

1. 捜索覆域に向けて送信したチャープ信号の反射エコーに基づいて、目標を探知するレーダ装置において、
   アンテナ素子と移相器をそれぞれ備えた複数のサブアレイ受信器と、
   前記サブアレイ受信器の受信信号に対する前記移相器による移相量を制御する受信移相制御部と、
   前記移相器によって位相が制御された受信信号を検波する検波部と、
   前記検波部の検波結果に対して、前記アンテナ素子の配置に応じた位相補正を周波数領域で行う位相補正部と、
   を具備するレーダ装置。
2. 捜索覆域に向けて送信したチャープ信号の反射エコーに基づいて、目標を探知するレーダ装置において、
   アンテナ素子と移相器をそれぞれ備えた複数のサブアレイ受信器と、
   前記サブアレイ受信器の受信信号に対する前記移相器による移相量を制御する受信移相制御部と、
   前記移相器によって位相が制御された受信信号を受信データに変換する受信処理部と、
   前記受信データを周波数領域で検波する検波部と、
   前記検波部の検波結果に対して、前記アンテナ素子の配置に応じた位相補正を周波数領域で行う位相補正部と、
   を具備するレーダ装置。
3. 前記位相補正部は、前記検波部の検波結果に対して、前記アンテナ素子の配置に応じた位相補正係数を乗算することにより、前記位相補正を周波数領域で行う、
   請求項１または請求項２に記載のレーダ装置。
4. 前記位相補正部は、前記検波部の検波結果に対して、前記アンテナ素子の配置に応じた位相補正係数とレプリカ信号を乗算することにより、前記位相補正とパルス圧縮処理を周波数領域で行う、
   請求項１または請求項２に記載のレーダ装置。
5. 前記受信処理部は、前記移相器によって位相が制御された受信信号をオーバーサンプリングによって受信データに変換し、
   前記位相補正部は、
   前記検波部の検波結果に対して、不要なセルのデータをゼロ埋めして帯域制限する零埋め処理部と、
   前記零埋め処理部の処理結果に周波数シフトを施す周波数シフト処理部と、
   前記周波数シフト処理部の処理結果に位相補正成分を含むレプリカ信号を乗算することにより、前記アンテナ素子の配置に応じた位相補正とパルス圧縮処理を行う補正処理部と、
   前記補正処理部の処理結果を時間領域の情報に変換するＩＦＦＴ（Inverse Fast Fourier Transform）部と、
   前記オーバーサンプリングに対応する間引き処理を行う間引き処理部とを備えた、
   請求項２に記載のレーダ装置。
6. 捜索覆域に向けて送信したチャープ信号の反射エコーに基づいて、目標を探知するレーダ装置において、
   アンテナ素子と移相器をそれぞれ備えた複数のサブアレイ送信器と、
   前記アンテナ素子の配置に応じて予め位相制御したチャープ信号を前記サブアレイ送信器毎に生成する送信制御部と、
   前記移相器による前記チャープ信号の移相量を制御する送信移相制御部と、
   を具備するレーダ装置。
7. 前記送信制御部は、
   前記アンテナ素子の配置に応じて予め位相制御したチャープ信号の波形のデータを記憶する波形メモリと、
   前記波形のデータに基づいて、前記サブアレイ送信器毎に前記チャープ信号を生成する信号生成部と、
   を備える請求項６に記載のレーダ装置。
8. コンピュータを、
   複数のサブアレイ受信器の受信信号に対する移相器による移相量を制御する移相制御部と、
   前記移相器によって位相が制御された受信信号を検波する検波部と、
   前記検波部の検波結果に対して、前記複数のサブアレイ受信器のアンテナ素子の配置に応じた位相補正を周波数領域で行う位相補正部と、
   して機能させるためのプログラム。
9. コンピュータを、
   複数のサブアレイ受信器の受信信号に対する移相器による移相量を制御する移相制御部と、
   前記移相器によって位相が制御された受信信号を受信データに変換する受信処理部と、
   前記受信データを周波数領域で検波する検波部と、
   前記検波部の検波結果に対して、前記複数のサブアレイ受信器のアンテナ素子の配置に応じた位相補正を周波数領域で行う位相補正部と、
   して機能させるためのプログラム。
10. コンピュータを、
    複数のサブアレイ送信器がそれぞれ備えるアンテナ素子の配置に応じて予め位相制御したチャープ信号を生成する送信制御部と、
    前記複数のサブアレイ送信器がそれぞれ備える移相器による前記チャープ信号の移相量を制御する移相制御部と、
    して機能させるためのプログラム。

Images