JP2022099472A - 表示装置 - Google Patents

Abstract

【課題】表示装置の消費電力を低減する。【解決手段】表示装置は、第１表示領域と、第１表示領域より画素密度が小さい第２表示領域と、を含む。第１表示領域内の第１画素回路は、発光素子への駆動電流量を制御する、第１駆動トランジスタと、第１駆動トランジスタの制御電圧を保持する第１保持容量と、保持容量にデータ信号を書き込むする第１スイッチトランジスタと、を含む。第２表示領域内の第２画素回路は、発光素子への駆動電流量を制御する第２駆動トランジスタと、第２駆動トランジスタの制御電圧を保持する第２保持容量と、第２保持容量にデータ信号を書き込む、第２スイッチトランジスタと、を含む。第２駆動トランジスタのチャネル幅は、第１駆動トランジスタのチャネル幅より大きい。第２スイッチトランジスタのチャネル幅は、第１スイッチトランジスタのチャネル幅より大きい。【選択図】図１０

Description

本開示は、表示装置に関する。

ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子は電流駆動型の自発光素子であるため、バックライトが不要となる上に、低消費電力、高視野角、高コントラスト比が得られるなどのメリットがあり、フラットパネルディスプレイの開発において期待されている。

ＯＬＥＤ表示装置の表示領域が、画素密度が異なる領域を含むことがある。例えば、いくつかのスマートフォンやタブレット型コンピュータなどの携帯端末において、表示領域の下に画像撮像用のカメラが配置される。カメラが外部からの光を受光するために、カメラは、周囲よりも画素密度が小さい領域の下に配置される。

米国特許出願公開第２０１７／０３４５３６７号 米国特許出願公開第２００７／０１１５２２６号 米国特許出願公開第２００３／００３０６０１号

表示領域における画像の表示品質の低下を抑制するため、相対的に画素密度が小さい領域における画素単位の輝度は、相対的に画素密度が大きい通常領域の画素単位の輝度より大きくする必要がある。ＯＬＥＤ素子は電流駆動型の素子であるため、画素密度が小さい領域の画素には、画素密度が大きい通常領域の画素よりも多くの電流が供給される。

画素密度が小さい領域の画素に、画素密度が大きい通常領域の画素よりも多くの電流が供給するためにデータ信号を調整して輝度を変化させることもできるが、この場合にはデータ信号振幅幅が大幅に増大するため、表示装置の消費電力も増加してしまう。

そこで、画素密度がｎ分の１の領域の駆動トランジスタのチャネル幅を、画素密度が大きい領域の駆動トランジスタのチャネル幅よりｎ倍に大きくすることで、同一のデータ信号を用いても画素密度が小さい領域における画素の輝度をｎ倍に高めることができる。この場合、データ信号振幅が増大することはないので、画素密度が異なる領域があっても表示装置の消費電力が増大することはない。

駆動トランジスタは、保持容量の電圧により制御される。保持容量の電圧は、保持容量にデータ信号を伝送するスイッチトランジスタのＯＮからＯＦＦへの変化に応じて変化する。この変化量は、駆動トランジスタのゲート容量に依存する。駆動トランジスタのゲート容量はチャネル幅に依存するため、駆動トランジスタのチャネル幅が異なると、同一のデータ信号に対して保持容量が保持する電圧が異なる。

このため、画素密度が小さい領域の駆動トランジスタのチャネル幅を、画素密度が大きい領域の駆動トランジスタのチャネル幅よりn倍大きくした場合に、同じ駆動トランジスタのゲート電位が変化してしまうため、ｎ倍の電流とはならず画素密度が異なる領域の境界線が目立つことになる。

本開示の一態様に係る表示装置は、第１表示領域と、前記第１表示領域より画素密度が小さい第２表示領域と、を含む。前記第１表示領域内の第１画素回路は、発光素子への駆動電流量を制御する、第１駆動トランジスタと、前記第１駆動トランジスタの制御電圧を保持する、第１保持容量と、前記保持容量にデータ信号を書き込む、第１スイッチトランジスタと、を含む。前記第２表示領域内の第２画素回路は、発光素子への駆動電流量を制御する、第２駆動トランジスタと、前記第２駆動トランジスタの制御電圧を保持する、第２保持容量と、前記第２保持容量にデータ信号を書き込む、第２スイッチトランジスタと、を含む。前記第２駆動トランジスタのチャネル幅は、前記第１駆動トランジスタのチャネル幅より大きい。前記第２スイッチトランジスタのチャネル幅は、前記第１スイッチトランジスタのチャネル幅より大きい。

本開示の一態様によれば、表示装置の消費電力の増大を抑制しつつ、画素密度が異なる表示領域で駆動トランジスタのゲート電位の差異を小さくすることができるため、表示輝度の均一性を向上させることができる。この結果、画素密度が異なる領域の境界線が見えにくくなる。

ＯＬＥＤ表示装置の構成例を模式的に示す。 画素回路の構成例を示す。 表示領域を模式的に示す。 図３において一点鎖線で囲まれた領域の詳細を示す。 ＴＦＴ基板上の制御配線のレイアウトを模式的に示し、 低密度領域の副画素の発光輝度特性のグラフを示す。 画素回路の他の構成例を示す。 画素回路の他の構成例を示す。 通常領域における駆動トランジスタの構造を模式的に示す平面図である。 低密度領域における駆動トランジスタの構造を模式的に示す平面図である。 図１０におけるＸＩ－ＸＩ切断線での断面構造を模式的に示す。 通常領域における駆動トランジスタの一部の構成要素を示す。 低密度領域における駆動トランジスタの一部の構成要素を示す。

以下、添付図面を参照して本開示の実施形態を説明する。本実施形態は本開示を実現するための一例に過ぎず、本開示の技術的範囲を限定するものではないことに注意すべきである。

以下の説明において、画素は、表示領域における最小単位であり、単一色の光を発光する要素を示し、副画素とも呼ばれることがある。複数の異なる色の画素、例えば、赤、青及び緑の画素のセットが、一つのカラードットを表示する要素を構成し、主画素と呼ばれることがある。以下において、説明の明確化のために単一色表示を行う要素とカラー表示を行う要素を区別する場合に、それぞれ、副画素及び主画素と呼ぶ。なお、本明細書の特徴は、モノクロ表示を行う表示装置に適用することができ、その表示領域はモノクロ画素で構成されている。

以下において、表示装置の構成例を説明する。表示装置の表示領域は、相対的に画素密度が小さい第２表示領域（低密度又は低解像度領域とも呼ぶ）と、相対的に画素密度が大きい第１表示領域（通常領域又は通常解像度領域とも呼ぶ）とを含む。表示領域における画像の表示品質の低下を抑制するため、同一の画像データの階調レベルに対して、低密度領域における画素の輝度は、通常領域の画素の輝度より大きくなるように構成される。なお、通常領域よりも画素密度が低い複数の低密度領域が配置されてもよく、これらの画素密度が異なっていてもよい。

以下に説明する例において、画素の発光素子は電流駆動型の素子であり、例えば、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子である。従って、同一階調レベルの画像データに対して、低密度領域の画素には、通常領域の画素よりも多くの電流が供給される。

画素密度が小さい領域の画素に、画素密度が大きい通常領域の画素よりも多くの電流が供給するためにデータ信号を調整して輝度を変化させることもできるが、この場合にはデータ信号振幅幅が大幅に増大するため、表示装置の消費電力も増加してしまう。

以下において、通常領域と低密度領域とのために、チャネル幅が異なるトランジスタを含むＯＬＥＤ表示装置を説明する。低密度領域における駆動トランジスタのチャネル幅は、通常領域における駆動トランジスタのチャネル幅より大きい。低密度領域の駆動トランジスタは、映像フレームにおける同一の階調レベル（輝度）を示す映像画素データに対して、通常領域の駆動トランジスタよりも大きい駆動電流をＯＬＥＤ素子に与える。

これにより、低密度領域におけるデータ信号電圧範囲（単にデータ信号範囲とも呼ぶ）を抑えながら低密度領域において輝度を上昇させることができ、ＯＬＥＤ表示装置全体での消費電力を低減することができる。

例えば、画素密度がｎ分の１の領域の駆動トランジスタのチャネル幅を、画素密度が大きい領域の駆動トランジスタのチャネル幅よりｎ倍に大きくすることで、同一のデータ信号を用いても画素密度が小さい領域における画素の輝度をｎ倍に高めることができる。この場合、データ信号振幅が増大することはないので、画素密度が異なる領域があっても表示装置の消費電力が増大することはない。

本明細書の一実施形態において、さらに、低密度領域内の保持容量に対してデータ信号を書き込むスイッチトランジスタのチャネル幅は、通常領域内の保持容量に対してデータ信号を書き込むスイッチトランジスタのチャネル幅より大きい。

駆動トランジスタは、保持容量が保持する駆動電圧によって制御される。駆動トランジスタの駆動電圧は、保持容量にデータ信号を書き込むスイッチトランジスタのＯＮからＯＦＦへの変化に応じて変動する。この変動量は、駆動トランジスタ及びスイッチトランジスタのゲート容量に依存する。これらのゲート容量は、これらのチャネル幅に依存する。

このため、画素密度が小さい領域の駆動トランジスタのチャネル幅を、画素密度が大きい領域の駆動トランジスタのチャネル幅よりｎ倍大きくした場合に、同じ駆動トランジスタのゲート電位が変化してしまうため、ｎ倍の電流とはならず画素密度が異なる領域の境界線が目立つことになる。

駆動トランジスタと共に、データ書き込みスイッチトランジスタのチャネル幅を大きくすることで、駆動トランジスタのチャネル幅を増加させたことによる、保持容量の駆動電圧変動の変化量を小さくできる。本明細書の一実施形態において、ＯＬＥＤ表示装置は、外部から入力される映像データの同一階調レベル（輝度）に対して、通常領域と低密度領域に同一のデータ信号を書き込む。上述のように、駆動トランジスタと共にデータ書き込みスイッチトランジスタのチャネル幅を大きくすることで、通常領域と低密度領域の間において、保持容量が保持する最終的な駆動トランジスタのゲート電圧の差異を小さくすることができる。

その結果、表示装置の消費電力の増大を抑制しつつ、画素密度が異なる表示領域で駆動トランジスタのゲート電位の差異を小さくすることができるため、表示輝度の均一性を向上させることができる。この結果、画素密度が異なる領域の境界線が見えにくくなる。

異なるチャネル幅を含む画素回路の製造に対して、プロセスのマージンを確保して製造ばらつきを小さくする、デバイスレイアウトが重要である。本明細書の一実施形態は、通常領域及び低密度領域において共通の画素電極形状を採用し、半導体層におけるチャネル幅を変化させることで、トランジスタのチャネル幅を変化させる。これにより、画素回路の構造の設計及び製造がより容易となる。また、所定の画素電極の構造（形状及び位置を含む）を採用することで、トランジスタのサイズ調整比率精度を向上させることができる。

［表示装置の構成］
図１を参照して、本明細書の一実施形態に係る、表示装置の全体構成を説明する。なお、説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。以下において、表示装置の例として、ＯＬＥＤ表示装置を説明する。

図１は、ＯＬＥＤ表示装置１０の構成例を模式的に示す。ＯＬＥＤ表示装置１０は、ＯＬＥＤ素子（発光素子）が形成されるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板１００と、ＯＬＥＤ素子を封止する封止構造部２００を含んで構成されている。ＴＦＴ基板１００の表示領域１２５の外側のカソード電極形成領域１１４の周囲に、制御回路が配置されている。具体的には、走査ドライバ１３１、エミッションドライバ１３２、静電気放電保護回路１３３、ドライバＩＣ１３４、デマルチプレクサ１３６が配置されている。

ドライバＩＣ１３４は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１３５を介して外部の機器と接続される。走査ドライバ１３１はＴＦＴ基板１００の走査線を駆動する。エミッションドライバ１３２は、エミッション制御線を駆動して、各画素の発光を制御する。静電気放電保護回路１３３は、ＴＦＴ基板における素子の静電破壊を防ぐ。ドライバＩＣ１３４は、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いて実装される。

ドライバＩＣ１３４は、走査ドライバ１３１及びエミッションドライバ１３２に電源、及び、タイミング信号を含む制御信号を与える。さらに、ドライバＩＣ１３４は、デマルチプレクサ１３６に、電源及びデータ信号を与える。デマルチプレクサ１３６は、ドライバＩＣ１３４の一つのピンの出力を、ｄ本（ｄは２以上の整数）のデータ線に順次出力する。デマルチプレクサ１３６は、ドライバＩＣ１３４からのデータ信号の出力先データ線を、走査期間内にｄ回切り替えることで、ドライバＩＣ１３４の出力ピン数のｄ倍のデータ線を駆動する。

［画素回路構成］
ＴＦＴ基板１００上には、複数の副画素のアノード電極にそれぞれ供給する電流を制御する複数の画素回路が形成されている。図２は、画素回路の構成例を示す。各画素回路は、駆動トランジスタＴ１と、選択トランジスタＴ２と、エミッショントランジスタＴ３と、保持容量Ｃ１とを含む。画素回路は、ＯＬＥＤ素子Ｅ１の発光を制御する。トランジスタは、ＴＦＴである。

図２の画素回路において、駆動トランジスタの閾値電圧を補償するための回路構成は省略されている。図２の画素回路は例であって、画素回路は他の回路構成を有してよい。図２の画素回路はＰ型ＴＦＴを使用しているが、画素回路はＮチャネル型ＴＦＴを使用してもよい。

選択トランジスタＴ２は、副画素を選択するスイッチである。選択トランジスタＴ２はＰチャネル型（Ｐ型）ＴＦＴであり、ゲート端子は、走査線１０６に接続されている。ソース端子は、データ線１０５に接続されている。ドレイン端子は、駆動トランジスタＴ１のゲート端子に接続されている。

駆動トランジスタＴ１はＯＬＥＤ素子Ｅ１の駆動用のトランジスタ（駆動ＴＦＴ）である。駆動トランジスタＴ１はＰ型ＴＦＴであり、そのゲート端子は選択トランジスタＴ２のドレイン端子に接続されている。駆動トランジスタＴ１のソース端子はアノード電源電位ＶＤＤを伝送する電源線１０８に接続されている。ドレイン端子は、エミッショントランジスタＴ３のソース端子に接続されている。駆動トランジスタＴ１のゲート端子とソース端子との間に保持容量Ｃ１が形成されている。

エミッショントランジスタＴ３は、ＯＬＥＤ素子Ｅ１への駆動電流の供給と停止を制御するスイッチである。エミッショントランジスタＴ３はＰ型ＴＦＴであり、ゲート端子はエミッション制御線１０７に接続されている。エミッショントランジスタＴ３のソース端子は駆動トランジスタＴ１のドレイン端子に接続されている。エミッショントランジスタＴ３のドレイン端子は、ＯＬＥＤ素子Ｅ１に接続されている。ＯＬＥＤ素子Ｅ１のカソードにはカソード電源電位ＶＳＳが与えられている。

次に、画素回路の動作を説明する。走査ドライバ１３１が走査線１０６に選択パルスを出力し、選択トランジスタＴ２をオン状態にする。データ線１０５を介してドライバＩＣ１３４から供給されたデータ電圧は、保持容量Ｃ１に格納される。保持容量Ｃ１は、格納された電圧を、１フレーム期間を通じて保持する。保持電圧によって、駆動トランジスタＴ１のコンダクタンスがアナログ的に変化し、駆動トランジスタＴ１は、発光階調に対応した順バイアス電流をＯＬＥＤ素子Ｅ１に供給する。

エミッショントランジスタＴ３は、駆動電流の供給経路上に位置する。エミッションドライバ１３２は、エミッション制御線１０７に制御信号を出力して、エミッショントランジスタＴ３のオンオフを制御する。エミッショントランジスタＴ３がオン状態のとき、駆動電流がＯＬＥＤ素子Ｅ１に供給される。エミッショントランジスタＴ３がオフ状態のとき、この供給が停止される。エミッショントランジスタＴ３のオンオフを制御することにより、１フレーム周期内の点灯期間（デューティ比）を制御することができる。

［画素レイアウト］
図３は、表示領域１２５を模式的に示す。ＯＬＥＤ表示装置１０は、例えば、スマートフォンやタブレット端末のようなモバイル端末に実装される。表示領域１２５は、通常の画素密度を有する通常領域４５１と、通常領域４５１の画素密度（解像度）よりも低い画素密度（解像度）を有する低密度領域４５３を含む。１又は複数のカメラ４６５が、低密度領域４５３の下に配置されている。図３において、複数のカメラのうちの一つが例として符号４６５で指示されている。以下において、表示領域１２５における副画素又は主画素を、表示副画素又は表示主画素と呼ぶことがある。

低密度領域４５３はカメラ４６５の視認側に配置されており、カメラ４６５は、低密度領域４５３と通過した光によって視認側の物体を撮影する。カメラ４６５による撮影を妨げないように、低密度領域４５３の画素密度は、周囲の通常領域４５１の画素密度より低い。不図示の制御装置は、例えば、カメラ４６５により撮像した画像のデータをＯＬＥＤ表示装置１０に送信する。なお、図３は、低密度領域の例として、カメラがその下に配置されている領域を示すが、本明細書における特徴は、他の目的のために画素密度が相対的に低い領域を含む表示装置に適用できる。

低密度領域４５３は、Ｎ列Ｍ行の主画素で構成されている。主画素列は、図３における上下方向であるＹ軸に沿って配列された主画素で構成されている。主画素行は、図３における左右方向であるＸ軸に沿って配列された主画素で構成されている。

図４は、図３において一点鎖線で囲まれた領域４５５の詳細を示す。図４は、デルタナブラ配置（単にデルタ配置とも呼ぶ）の画素レイアウトを示す。なお、本実施形態における特徴は、他の画素レイアウトを有する表示装置に適用することができる。

領域４５５は、通常領域４５１と低密度領域４５３の一部の境界の近傍の領域である。図４に示す例において、低密度領域４５３の画素密度は、通常領域４５１の１／４である。低密度領域４５３の副画素は、同一の画像データに対して、通常領域４５１の副画素の４倍の輝度で発光するように制御される。

表示領域１２５は、面内に配置されている、複数の赤副画素５１Ｒ、複数の緑副画素５１Ｇ、及び複数の青副画素５１Ｂで構成されている。図４において、一つの赤副画素、一つの緑副画素、及び一つの青副画素が、例として、符号で指示されている。図４において、同一のハッチングの（丸い角の）四角は、同一色の副画素を示す。図４において、副画素の形状は四角であるが、副画素の形状は任意であって、例えば、六角形又は八角形であってもよい。

副画素列は、同一のＸ軸位置の副画素からなる、Ｙ軸に沿って延びる配列である。副画素列において、赤副画素５１Ｒ、青副画素５１Ｂ及び緑副画素５１Ｇが、サイクリックに配列されている。例えば、副画素列の副画素は、同一のデータ線に接続される。副画素行は、同一のＹ軸位置の同一色の副画素からなる、Ｘ軸に沿って延びる配列である。例えば、副画素行の副画素は、同一の走査線に接続される。

図４の構成例において、通常領域４５１は、マトリックス状に配置されている、第１種主画素５３Ａ及び第２種主画素５３Ｂの、２種類の主画素を含む。図４において、一つの第１種主画素のみが、例として、符号５３Ａで指示されている。また、一つの第２種主画素のみが、例として、符号５３Ｂで指示されている。なお、サブピクセルレンダリング技術が使用される場合、外部からの画像データの主画素とパネルの主画素とは一致しない。

図４において、第１種主画素５３Ａは、一つの頂点が左側にあり、二つの頂点が右側にある三角形で示されている。また、第２種主画素５３Ｂは、一つの頂点が右側にあり、二つの頂点が左側にある三角形で示されている。

第１種主画素５３Ａにおいて、赤副画素５１Ｒ及び青副画素５１Ｂは、同一の副画素列において連続して配置されている。緑副画素５１Ｇが含まれる副画素列は、赤副画素５１Ｒ及び青副画素５１Ｂが含まれる副画素列の左側に隣接している。緑副画素５１Ｇは、Ｙ軸位置において、赤副画素５１Ｒと青副画素５１Ｂの中央に位置している。

第２種主画素５３Ｂにおいて、赤副画素５１Ｒ及び青副画素５１は、同一の副画素列において連続して配置されている。緑副画素５１Ｇが含まれる副画素列は、赤副画素５１Ｒ及び青副画素５１Ｂが含まれる副画素列の右側に隣接している。緑副画素５１Ｇは、Ｙ方向において、赤副画素５１Ｒと青副画素５１Ｂの中央に位置している。

低密度領域４５３は、第１種主画素５３Ａと同一構成の主画素５３Ｃで構成されている。図４は、５列４行の主画素５３Ａを示す。主画素５３Ｃは規則的に配置されており、Ｘ軸及びＹ軸に沿った主画素間距離は一定である。また、隣接する主画素行は、互いに半ピッチだけずれている。

隣接する主画素５３Ｃの間ならびに低密度領域４５３と通常領域４５１の間には、カメラ４６５によって撮像するため、視認側からカメラ４６５に光を取り込めるように透過領域（不図示）が、好適な配置で設けられている。

低密度領域４５３の副画素レイアウトは、通常領域４５１のレイアウトから一部の副画素を除いた構成を有している。低密度領域４５３の副画素は、通常領域の副画素と共に副画素行及び副画素列を構成する。低密度領域４５３の各副画素列は、通常領域４５１の対応する副画素列と共に一つの副画素列を構成し、同一のデータ線に接続される。低密度領域４５３の各副画素行は、通常領域４５１の対応する副画素行と共に一つの副画素行を構成し、同一の走査線に接続される。

［配線レイアウト］
以下において、ＯＬＥＤ表示装置１０の配線レイアウト例を説明する。図５は、ＴＦＴ基板１００上の制御配線のレイアウトを模式的に示し、図５の構成例において、通常領域４５１の画素回路のレイアウトは、ストライプ配置である。具体的には、Ｙ軸に沿って延びる副画素列は、同一色の副画素で構成されている。Ｘ軸に沿って延びる副画素行は、サイクリックに配置された、赤副画素、緑副画素及び青副画素で構成されている。低密度領域４５３は、通常領域４５１の画素レイアウトから、一部の画素を間引いた構成を有している。低密度領域４５３における空白領域には、ＯＬＥＤ素子を含む画素回路は形成されておらず、透過領域と配線のみが配置されている。

なお、透過領域に隣接する主画素５３Ａ、５３Ｃの画素回路を構成する各トランジスタは適切に遮光（不図示）されている。その理由は、カメラでの撮影に伴って、透明領域には視認側から外光が入射するので、ＴＦＴ基板１００やＯＬＥＤ素子を形成する薄膜層を介して画素回路にも外光が入り、トランジスタに光アシスト効果が生じない様にするためである。光アシスト効果が生じると、トランジスタのしきい値電圧のシフトを引き起こすため、駆動電流が変化してしまう。

複数の走査線１０６が、走査ドライバ１３１からＸ軸に沿って延びている。また、複数のエミッション制御線１０７が、エミッションドライバ１３２からＸ軸に沿って延びている。図５は、例として、一つの走査線及び一つのエミッション制御線を、それぞれ符号１０６及び１０７で指示していている。

図５に示す構成例において、走査線１０６は、通常領域４５１及び低密度領域４５３の選択信号を伝送する。また、エミッション制御線１０７は、通常領域４５１及び低密度領域４５３のエミッション制御信号を伝送する。

ドライバＩＣ１３４は、配線７１１によって走査ドライバ１３１に制御信号を送信し、配線７１３によってエミッションドライバ１３２に制御信号を送信する。ドライバＩＣ１３４は、外部からの画像データ（画像信号）に基づき、走査ドライバ１３１から走査信号（選択パルス）及びエミッションドライバ１３２のエミッション制御信号のタイミングを制御する。

ドライバＩＣ１３４は、配線７０５によって、通常領域４５１及び低密度領域４５３の副画素のデータ信号をデマルチプレクサ１３６に与える。図５は、１本の配線を例として、符号７０５で指示している。ドライバＩＣ１３４は、外部からの映像データのフレーム内の１又は複数の副画素の階調レベルから、通常領域４５１及び低密度領域４５３の各服画素に対応する各画素回路のデータ信号を決定する。

デマルチプレクサ１３６は、ドライバＩＣ１３４の一つの出力を、走査期間内にＮ本（Ｎは２以上の整数）のデータ線１０５に順次出力する。図５において、Ｙ軸に沿って延びる複数のデータ線のうち、１本のデータ線が、例として符号１０５で指示されている。

［発光制御方法］
以下において、ＯＬＥＤ表示装置１０の副画素の発光制御方法を説明する。ドライバＩＣ１３４は、通常領域４５１及び低密度領域４５３の副画素（画素回路）それぞれの発光輝度を制御する。一般に、同一のゲート電圧に対して、駆動トランジスタＴ１の駆動電流は、チャネル幅に比例する。本明細書の一実施形態において、低密度領域４５３の駆動トランジスタＴ１のチャネル幅は、通常領域４５１の駆動トランジスタのチャネル幅より大きい。これにより、低密度領域４５３において、より小さいデータ信号電圧で高い輝度を実現でき、消費電力を低減できる。画素回路の構成は、つまり、トランジスタや容量の数及びそれらの接続関係は、通常領域４５１及び低密度領域４５３で共通である。

本明細書の一実施形態において、ドライバＩＣ１３４は、通常領域４５１及び低密度領域４５３の同一輝度（階調レベル）の画素回路に対して、同一のデータ信号を決定する。そのため、低密度領域４５３の副画素の輝度が、通常領域４５１の副画素の輝度の４倍であることを求められている場合、低密度領域４５３の駆動トランジスタＴ１のチャネル幅は、例えば、通常領域４５１の駆動トランジスタＴ１のチャネル幅の４倍に設定される。チャネル長は同一である。なお、通常領域４５１及び低密度領域４５３の同一輝度の画素回路に異なるデータ信号が伝送されてもよい。低密度領域４５３の駆動トランジスタＴ１のチャネル幅の設計は、与えられるデータ信号電圧に基づく。

図６は、低密度領域４５３の副画素の発光輝度特性のグラフを示す。低密度領域４５３の密度は、通常領域４５１の密度の１／４であり、同一映像信号に対する低密度領域４５３の副画素の輝度は、通常領域４５１の副画素の輝度の４倍であるとする。

Ｘ軸は、データ信号電圧を表し、Ｙ軸は発光輝度を表す。線８９１は、低密度領域４５３の駆動トランジスタＴ１のチャネル幅が、通常領域４５１の駆動トランジスタＴ１のチャネル幅と等しい場合における、低密度領域４５３の副画素（ＯＬＥＤ素子）の輝度特性曲線である。この特性は、通常領域４５１の副画素の特性と一致する。

白の階調レベルを実現するためには、通常領域４５１の副画素に与えられるデータ信号電圧Ｖｄ０より大きいデータ信号電圧Ｖｄ１を、低密度領域４５３の副画素に与えることが必要である。

線８９２は、低密度領域４５３の駆動トランジスタＴ１のチャネル幅が、通常領域４５１の駆動トランジスタＴ１のチャネル幅の４倍である場合における、低密度領域４５３の副画素の輝度特性曲線である。チャネル幅を４倍とすることで、同一のデータ信号電圧Ｖｄ０において、低密度領域４５３の副画素の輝度が４００％となる。つまり、通常領域４５１のデータ信号電圧範囲（最小輝度から最大輝度まで）と同一の電圧範囲で、低密度領域４５３の副画素の輝度を４倍にすることができる。低密度領域４５３のデータ信号電圧範囲を狭くすることで、ＯＬＥＤ表示装置全体の消費電力を低減できる。

なお、低密度領域４５３のデータ信号電圧範囲は、通常領域４５１のデータ信号電圧範囲と一致していなくてもよい。低密度領域４５３の駆動トランジスタＴ１のチャネル幅が、通常領域４５１の駆動トランジスタＴ１のチャネル幅より大きいことで、高い輝度が要求される低密度領域４５３のデータ信号電圧範囲を狭くすることができる。

［データ信号書き込みトランジスタ］
次に、保持容量に対してデータ信号を書き込むトランジスタの構成について説明する。本明細書の一実施形態において、低密度領域４５３における保持容量に対してデータ信号を書き込むトランジスタのチャネル幅は、通常領域４５１における保持容量に対してデータ信号を書き込むトランジスタのチャネル幅より大きい。図２を参照して説明した画素回路構成例において、トランジスタＴ２は、保持容量にデータ信号を書き込む第１又は第２スイッチトランジスタの例である。

トランジスタＴ２がＯＮからＯＦＦに変化して、データ線１０５からのデータ信号の保持容量Ｃ１への伝送を終了するとき、トランジスタＴ２がゲート電位の変化に応じて、保持容量のＣ１が保持する電圧（駆動トランジスタＴ１のゲート電位）が変化する。駆動トランジスタＴ１は、保持容量Ｃ１が最終的に保持する電圧によって制御される。

トランジスタＴ２がＯＦＦされる時の駆動電圧変動ΔＶ（駆動トランジスタＴ１のゲート電位変動）は、次の数式で表すことができる。
ΔＶ＝（ＶＧＨ－ＶＧＬ）Ｃｇｄ／（Ｃｇｄ＋Ｃｓｔｇ＋Ｃｄｔｆｔ）
ＶＧＨ及びＶＧＬは、走査線１０６のハイレベルとローレベルの電位を表す。Ｃｇｄは、データ書き込みスイッチトランジスタＴ２のゲート・ドレイン間容量を表す。Ｃｓｔｇは、保持容量Ｃ１の容量を表す。Ｃｄｔｆｔは、駆動トランジスタＴ１のチャネル容量を表す。

駆動トランジスタＴ１のチャネル幅が増加すると、駆動トランジスタＴ１のゲート容量Ｃｄｔｆｔが増加する。上記数式が示すように、駆動トランジスタＴ１のゲート容量Ｃｄｔｆｔが増加すると、駆動電圧変動ΔＶは小さくなる。つまり、低密度領域４５３の駆動トランジスタＴ１のチャネル幅のみ大きくすると、低密度領域４５３の保持容量Ｃ１の電圧が、通常領域４５１の保持容量の電圧と異なる値となる。

データ書き込みスイッチトランジスタＴ２のチャネル幅を大きくすると、データ書き込みスイッチトランジスタＴ２のゲート・ドレイン間容量Ｃｇｄが増加する。上記数式が示すように、データ書き込みスイッチトランジスタＴ２のゲート・ドレイン間容量Ｃｇｄが増加すると、駆動電圧変動ΔＶは増加する。つまり、スイッチトランジスタＴ２のチャネル幅を大きくすることで、駆動トランジスタＴ１のチャネル幅の増加に起因する保持容量の電圧変動の変化量を小さくすることができる。

本明細書の一実施形態において、通常領域４５１と低密度領域４５３とにおいて、スイッチトランジスタＴ２のＯＮからＯＦＦへの変化による駆動トランジスタＴ１のゲート電位変動は等しい。通常領域４５１における駆動電圧変動と低密度領域４５３の駆動電圧変動ΔＶが同一となるように、スイッチトランジスタＴ２のチャネル幅が決定される。

例えば、画素回路の設計は、低密度領域４５３に要求される輝度に応じて駆動トランジスタＴ１のチャネル幅を決定する。その後、演算式やシミュレーションにより、駆動トランジスタＴ１のチャネル幅の増加による駆動電圧変動の変化量を相殺するように、スイッチトランジスタＴ２のチャネル幅を決定してもよい。

画素回路の構成は、図２の構成例に限定されない。図２に示す画素回路は、スイッチトランジスタＴ２を駆動トランジスタのゲート側に接続しているが、他の画素回路構成例は、データ書き込みスイッチトランジスタを、駆動トランジスタのソース側に接続してもよい。

図７は、画素回路の他の構成例を示す。画素回路は、駆動トランジスタＴ１、データ信号書き込みトランジスタＴ２及び発光制御トランジスタＴ３に加えて、トランジスタＴ４、Ｔ５及びＴ６を含む。トランジスタＴ１からＴ６は、全てＰ型ＴＦＴである。トランジスタＴ２は、駆動トランジスタＴ１のソースとデータ線１０５との間に接続されている。トランジスタＴ２は、保持容量にデータ信号を書き込む第１又は第２のトランジスタの例である。トランジスタＴ４は、ＯＮ状態において駆動トランジスタＴ１のゲートとドレインを導通させる第３又は第４スイッチトランジスタの例である。

トランジスタＴ４は、駆動トランジスタＴ１のゲートとドレインに接続されている。トランジスタＴ４は、ＯＮ状態において駆動トランジスタＴ１のゲートとドレインを導通させる。トランジスタＴ５は、駆動トランジスタＴ１のゲートと電源電位ＶＩＮＩＴを与える電源線とに接続されている。トランジスタＴ６は、駆動トランジスタＴ１のソースと電源電位ＶＤＤを与える電源線１０８とに接続されている。

走査線１０６Ｎ－１は、走査ドライバ１３１のＮ－１段目の出力端子から走査信号を伝送する。走査線１０６Ｎは、走査ドライバ１３１のＮ段目の出力端子から走査信号を伝送する。トランジスタＴ２及びＴ４は、走査線１０６Ｎの走査信号により制御される。トランジスタＴ５は、走査線１０６Ｎ－１の走査信号により制御される。トランジスタＴ６は、エミッション制御線１０７が伝送する発光制御信号により制御される。

走査線１０６Ｎ－１が、ローレベルのパルスを画素回路に与えた後、走査線１０６Ｎ－１が、ローレベルのパルスを画素回路に与える。これらパルスが与えられる期間において、エミッション制御線１０７が伝送する発光制御信号はハイレベルである。走査線１０６Ｎ－１のレベルがローである間、トランジスタＴ５はＯＮであり、他のトランジスタはＯＦＦである。このため、駆動トランジスタＴ１のゲートに初期電位ＶＩＮＩＴが与えられ、ゲート電位が初期化される。

次に、走査線１０６Ｎのレベルがローである間、トランジスタＴ２及びＴ４がＯＮである。他のトランジスタはＯＦＦである。トランジスタＴ４がＯＮであるので、駆動トランジスタＴ１はダイオード接続状態である。データ線１０５からデータ信号は、トランジスタＴ２、Ｔ１及びＴ４を介して保持容量Ｃ１に書き込まれる。このとき、駆動トランジスタＴ１の閾値電圧が補償された電圧が、保持容量Ｃ１に書き込まれる。

その後、トランジスタＴ２及びＴ４がＯＦＦされ、発光制御トランジスタＴ３及びＴ６がＯＮされる。駆動トランジスタＴ１からの駆動電流がＯＬＥＤ素子Ｅ１に与えられ、ＯＬＥＤ素子Ｅ１が発光する。

図７に示す画素構成例において、データ書き込みスイッチトランジスタＴ２は、駆動トランジスタＴ１のチャネル容量と保持容量Ｃ１との直列容量に対して、電圧変動を生じさせる。スイッチトランジスタＴ２がＯＮからＯＦＦに変化するときの、駆動電圧変動ΔＶは下記の数式で表される。
ΔＶ＝（ＶＧＨ－ＶＧＬ）Ｃｇｄ／（Ｃｇｄ＋Ｃｄｔｆｔ２）
１／Ｃｄｔｆｔ２＝１／Ｃｓｔｇ＋１／Ｃｄｔｆｔ

ＶＧＨとＶＧＬは走査線のハイレベルとローレベルを表す。ＣｇｄはスイッチトランジスタＴ２のゲート・ドレイン間容量を表す。Ｃｓｔｇは保持容量Ｃ１の容量を表す。Ｃｄｔｆｔは、駆動トランジスタＴ１のチャネル容量を表す。

図２の画素回路例について説明したように、低密度領域４５３のスイッチトランジスタＴ２のチャネル幅は、通常領域４５１のスイッチトランジスタＴ２のチャネル幅より大きい。これにより、駆動トランジスタＴ１のチャネル幅の増加に起因する保持容量の電圧変動の変化量を小さくする。また、本明細書の一実施形態において、通常領域４５１と低密度領域４５３とにおいて、スイッチトランジスタＴ２のＯＮからＯＦＦへの変化による駆動トランジスタＴ１のゲート電位変動は等しい。通常領域４５１と低密度領域４５３とにおいて、スイッチトランジスタＴ２による駆動電圧変動ΔＶが同一となるように、低密度領域４５３のスイッチトランジスタＴ２のチャネル幅が設定されている。

図７に示す構成例において、駆動トランジスタＴ１をダイオード接続状態にして閾値補償を可能とするスイッチトランジスタＴ４も、データ書き込みスイッチトランジスタＴ２と同じ時にＯＮ／ＯＦＦされる。トランジスタＴ４がＯＦＦされるときに、駆動電圧変動が発生する。トランジスタＴ４がＯＦＦされることの影響は、駆動トランジスタＴ１のゲート側に入り、駆動トランジスタＴ１のチャネル容量と保持容量Ｃ１との並列容量に対して、電圧変動を生じさせる。駆動電圧変動ΔＶは下記の数式で表される。
ΔＶ＝（ＶＧＨ－ＶＧＬ）Ｃｇｄ２／（Ｃｇｄ２＋Ｃｄｔｆｔ＋Ｃｓｔｇ）

ＶＧＨとＶＧＬは走査線のハイレベルとローレベルを表す。Ｃｇｄ２はスイッチトランジスタＴ４のゲート・ドレイン間容量を表す。Ｃｓｔｇは保持容量Ｃ１の容量を表す。Ｃｄｔｆｔは、駆動トランジスタＴ１のチャネル容量を表す。

データ書き込みトランジスタＴ２についての上記説明を、ダイオード接続のためのスイッチトランジスタＴ４にも適用することができる。つまり、低密度領域４５３のスイッチトランジスタＴ４のチャネル幅は、通常領域４５１のスイッチトランジスタＴ４のチャネル幅より大きくてもよい。

また、本明細書の一実施形態において、本明細書の一実施形態において、通常領域４５１と低密度領域４５３とにおいて、スイッチトランジスタＴ４のＯＮからＯＦＦへの変化による駆動トランジスタＴ１のゲート電位変動は等しい。通常領域４５１と低密度領域４５３とにおいて、スイッチトランジスタＴ４による駆動電圧変動ΔＶが同一となるように、低密度領域４５３のスイッチトランジスタＴ４のチャネル幅が設定されている。

図８は、画素回路の他の構成例を示す。画素回路は、駆動トランジスタＴ１、データ信号書き込みトランジスタＴ２及び発光制御トランジスタＴ９に加えて、トランジスタＴ７及びＴ８を含む。トランジスタＴ９はＮ型ＴＦＴであり、他のトランジスタは、Ｐ型ＴＦＴである。保持容量Ｃ１０は、直列に接続された二つの容量Ｃ１１及びＣ１２で構成されている。

トランジスタＴ２は、容量Ｃ１１及びＣ１２の間のノードＰ１とデータ線１０５との間に接続されている。トランジスタＴ２は、保持容量にデータ信号を書き込む第１又は第２スイッチトランジスタの例である。トランジスタＴ７は、駆動トランジスタＴ１のゲートとドレインに接続されている。トランジスタＴ７は、ＯＮ状態において駆動トランジスタＴ１のゲートとドレインを導通させる。トランジスタＴ８は、容量Ｃ１１及びＣ１２の間のノードＰ１とで電源電位ＶＤＤを与える電源線１０８とに接続されている。トランジスタＴ９は、駆動トランジスタＴ１のドレインとＯＬＥＤ素子Ｅ１との間に接続されている。

走査線１０６Ｎ－１は、走査ドライバ１３１のＮ－１段目の出力端子から走査信号を伝送する。走査線１０６Ｎは、走査ドライバ１３１のＮ段目の出力端子から走査信号を伝送する。トランジスタＴ２は、走査線１０６Ｎの走査信号により制御される。トランジスタＴ３、Ｔ７及びＴ８は、走査線１０６Ｎ－１の走査信号により制御される。

走査線１０６Ｎ－１が、ローレベルのパルスを画素回路に与えた後、走査線１０６Ｎ－１が、ローレベルのパルスを画素回路に与える。走査線１０６Ｎ－１のレベルがローである間、トランジスタＴ７及びＴ８がＯＮであり、トランジスタＴ２及びＴ９はＯＦＦである。この期間において、保持容量Ｃ１０に閾値補償電圧が書き込まれる。

次に、走査線１０６Ｎ－１ハイレベルに変化し、さらに、走査線１０６Ｎがローレベルに変化する。走査線１０６Ｎのレベルがローである間、トランジスタＴ２はＯＮである。この期間において、データ信号がトランジスタＴ２を介して保持容量Ｃ１０に書き込まれる。その後、走査線１０６Ｎのレベルがハイになり、ＯＬＥＤ素子Ｅ１の発光期間が開始する。

図８に示す画素回路例において、保持容量Ｃ１０は、二つの容量Ｃ１１及びＣ１２で構成されている。データ信号の書き込み終了時、ノードＰ１の電位変動ΔＶｐ１は、以下の式であらわされる。
ΔＶｐ１＝（ＶＧＨ－ＶＧＬ）Ｃｇｄ／（Ｃｇｄ＋Ｃｓｔｇ１＋Ｃｖｔｈ２）

ＶＧＨとＶＧＬは走査線のハイレベルとローレベルを表す。ＣｇｄはスイッチトランジスタＴ２のゲート・ドレイン間容量を表す。Ｃｓｔｇ１は容量Ｃ１１の容量を表す。Ｃｖｔｈ２は、ノードＰ１から見た、容量Ｃ１２と駆動トランジスタＴ１の直列容量を表す。

Ｐ１ノード電位の変化量が、容量結合でノードＰ２の電位を変化させる。したがって、最終的な駆動トランジスタＴ１のゲート電位変動量Ｖｐ２は次の数式で表される。
ΔＶｐ２＝ΔＶｐ１・Ｃｓｔｇ２／（Ｃｓｔｇ２＋Ｃｄｔｆｔ）

Ｃｓｔｇ２が、容量Ｃ１２の容量を表す。Ｃｄｔｆｔは、駆動トランジスタＴ１のチャネル容量を表す。ΔＶｐ１及びΔＶｐ２は、駆動トランジスタＴ１のチャネル幅を増加させると、減少する。データ書き込みスイッチトランジスタＴ２のチャネル幅を増加させることで、駆動トランジスタＴ１のチャネル幅を増加させたことによるゲート電位変動量の変化を小さくすることができる。

[デバイス構造]
以下において、画素回路における駆動トランジスタの構造を説明する。本明細書の一実施形態において、通常領域４５１と低密度領域４５３において、駆動トランジスタは、半導体層のチャネル幅以外の構成パラメータは共通である。これにより、画素回路の設計及び製造をより容易なものとすることができる。

図９は、通常領域４５１における駆動トランジスタ６０１の構造を模式的に示す平面図である。説明の容易のため、一部の構成要素は省略されている。駆動トランジスタ６０１は、半導体層６１０内のチャネル部６１１及び平面視においてチャネル部６１１を覆うゲート電極６２１を含む。

チャネル部６１１は、矩形であって、図９における左右方向において延びている。チャネル部６１１の幅Ｗ１は、図９における上下方向の寸法であり、一定である。チャネル部６１１の長さは、図９における左右方向の寸法である。ゲート電極６２１は、矩形である。図９の構成例において、チャネル部６１１は、半導体層においてゲート電極６２１に覆われている部分であり、チャネル部６１１の長さＬ１は、ゲート電極６２１の左右方向における寸法と一致している。

ゲート電極６２１及びチャネル部６１１は、図９において上下対称である。チャネル部６１１の左右方向（長さ方向）に延びる中心軸と、ゲート電極６２１の長さ方向延びる中心軸とは一致している。また、チャネル部６１１の上下方向（幅方向）における端からゲート電極６２１の端までの距離Ｄ１（最小値）は両側で一致する。距離Ｄ１は、チャネル余裕又はゲート余裕とも呼ばれることがある。図９の構成例において、距離Ｄ１は一定である。

駆動トランジスタ６０１は、平面視においてゲート電極６２１を覆う容量電極６３１を含む。ゲート電極６２１と容量電極６３１との間に、保持容量が構成される。容量電極６３１には開口６３２が形成されており、その開口６３２を通過するコンタクト部６４２によって、ソース／ドレイン金属層の電極６４１が、ゲート電極６２１と接続されている。電極６４１は、駆動トランジスタのゲート電極６２１を画素回路内の他の回路要素と接続する。

ソース／ドレイン金属層のドレイン電極６４４は、コンタクト部６４３において半導体層に接続されており、コンタクト部６５２においてアノード電極６５１に接続されている。チャネル部６１１は、ドレイン電極６４４を介して、アノード電極６５１に接続されている。

図１０は、低密度領域４５３における駆動トランジスタ６０２の構造を模式的に示す平面図である。説明の容易のため、一部の構成要素は省略されている。図９に示す構成例と同一の符号で指示されている部分は、同一の構成要素である。以下において、図９に示す構成例との差異を主に説明する。

駆動トランジスタ６０２は、半導体層６１０内のチャネル部８１１を含む。チャネル部８１１は、矩形であって、図１０における左右方向において延びている。チャネル部８１１の幅Ｗ２は、図１０における上下方向の寸法であり、一定である。チャネル部８１１の幅Ｗ２は、通常領域４５１の駆動トランジスタ６０１のチャネル部の幅Ｗ１より大きい。

通常領域４５１と低密度領域４５３の駆動トランジスタ６０１、６０２の間において、チャネル幅以外の構造は共通である。チャネル幅が異なるため、チャネル部端とゲート電極端との間のチャネル余裕又はゲート余裕は異なる。図１０の構成例において、チャネル部８１１の上下方向（幅方向）における端からゲート電極６２１の端までの距離Ｄ２（最小値）は両側で一致する。距離Ｄ２は、通常領域の駆動トランジスタ６０１の距離Ｄ１より小さい。

図１１は、図１０におけるＸＩ－ＸＩ切断線での断面構造を模式的に示す。以下の説明において、基板はフレキシブル基板である。他の構成例において、リジッド基板を使用してもよい。以下の説明において、上下は、図面における上下を示す。

フレキシブル基板は、複数層で構成されている。具体的には、下層側から、ポリイミド膜８５１、アモルファスシリコン膜８５２、ポリイミド膜８５３、シリコン窒化膜８５４、シリコン酸化膜８５５を含む。アモルファスシリコン膜８５２は、ポリイミド膜８５１、８５３の密着性を改善する。シリコン窒化膜８５４は、画素回路への水分の移動を防ぐ。

シリコン酸化膜８５５上に、ＯＬＥＤ素子を制御する画素回路が形成されている。ＯＬＥＤ素子は、下部電極（例えば、アノード電極６５１）と、上部電極（例えば、カソード電極）と、有機発光多層膜とを含んで構成される。図１１は、これらの要素のうち、アノード電極６５１のみを示す。

図１１は、トップエミッション型の画素構造の例である。トップエミッション型の画素構造は、光が出射する側（図面上側及び視認側）に、複数の画素に共通のカソード電極（不図示）が配置される。カソード電極は、表示領域１２５の全面を覆う形状を有する。トップエミッション型の画素構造において、アノード電極６５１は光を反射し、カソード電極は光透過性をもっている。

なお、ボトムエミッション型の画素構造は、透明アノード電極と反射カソード電極を有し、基板を介して外部（視認側）に光を出射する。また、アノード電極とカソード電極の双方を光透過性材料で形成することで透明表示装置を実現することもできる。本開示の画素回路は、これらのうちの任意の型のＯＬＥＤ表示装置にも適用でき、さらには、ＯＬＥＤと異なる発光素子を含む表示装置に適用できる。

図１１に示す駆動トランジスタは、トップゲート構造を有する。他のトランジスタも同様に、トップゲート構造を有する。ポリシリコン層が、シリコン酸化膜８５５上に存在している。ポリシリコン層は、トランジスタ特性をもたらす真性ポリシリコンからなるチャネル部８１１が、のちにゲート電極６２１が形成される位置に存在する。その両端には上部の配線層と電気的に接続をとるために高濃度不純物がドープされたソース／ドレイン領域８１２、８１３が存在する。

チャネル部８１１とソース／ドレイン領域８１２、８１３の間には、低濃度の不純物をドープされたＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）を形成する場合もある。なお、ＬＤＤについては、煩雑になるため図示を省略している。ポリシリコン層の上には、ゲート絶縁膜８５６を介して、ゲート電極６２１が形成されている。ゲート電極は、例えば、モリブデンで構成できる。ゲート電極６２１の層上に層間絶縁膜８５７が形成されている。

層間絶縁膜８５７上に、容量電極６３１が形成されている。容量電極６３１は、例えば、ゲート電極６２１と同様の材料で形成することができる。容量電極６３１には、開口６３２が形成されている。

絶縁性の有機平坦化膜８５８が、容量電極６３１以下の層を覆う。平坦化膜８５８上にソース／ドレイン電極を含む、ソース／ドレイン金属層が形成されている。ソース／ドレイン金属層は、例えば、Ｔｉ／Ａｌ／Ｔｉの積層構造を有することができる。図１１は、ソース／ドレイン金属層に含まれる、電極６４１及びドレイン電極６４４を示す。

電極６４１は、平坦化膜８５８、容量電極６３１の開口６３２及び層間絶縁膜８５７を貫通するコンタクト部６４２を介して、ゲート電極６２１に接続されている。ソース／ドレイン電極層の上に、絶縁性の有機平坦化膜８５９が形成される。平坦化膜８５９の上に、アノード電極６５１が形成されている。

アノード電極６５１は、平坦化膜８５９のコンタクト部６５２を介してドレイン電極６４４に接続されている。アノード電極６５１は、例えば、中央の反射金属層と反射金属層を挟む透明導電層で構成される。アノード電極６５１の上に、ＯＬＥＤ素子を分離する絶縁性の画素定義層（Ｐｉｘｅｌ Ｄｅｆｉｎｉｎｇ Ｌａｙｅｒ：ＰＤＬ）８６０が形成されている。ＯＬＥＤ素子は、画素定義層８６０の開口に形成される。

アノード電極６５１上に、不図示の有機発光多層膜が形成される。ＲＧＢの色毎に、有機発光材料を成膜して、アノード電極６５１上に、有機発光多層膜が形成される。有機発光多層膜は、下層側から、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層によって構成される。有機発光多層膜の積層構造は設計により決められる。

有機発光多層膜の上に図１１において不図示のカソード電極が形成される。カソード電極は、光透過性を有する電極である。カソード電極は、有機発光多層膜からの可視光の一部を透過させる。カソード電極の層は、例えば、Ａｌ、Ｍｇ等の金属又はこれらの金属を含む合金で形成される。カソード電極上には、封止構造部が形成される。

以下において、駆動トランジスタの構造パラメータを説明する。図１２は、通常領域４５１における駆動トランジスタ６０１の一部の構成要素を示す。具体的には、図１２は、チャネル部６１１を含む半導体層、ゲート電極６２１及び容量電極の開口６３２を示す。

チャネル部６１１とゲート電極６２１は、平面視において、上下左右対称の形状及び配置を有している。図１２において、ゲート電極６２１及びチャネル部６１１は左右方向に直線状に延びる矩形であって、左右方向に延びる中心軸が一致している。チャネル部６１１の幅の方向において、チャネル部６１１からゲート電極の端までの距離Ｄ１は、両側で共通である。

図１２の構成例において、ゲート電極６２１の右端６２３Ａから半導体層の屈曲部６１５Ａまでの距離Ｌ１１と、ゲート電極６２１の左端６２３Ｂから半導体層の屈曲部６１５Ｂまでの距離Ｌ１１は同一である。図１２の構成例において、半導体層の屈曲部６１５Ａ、６１５ＢはＴ字状であるが、屈曲部はＬ字状であってもよい。屈曲部の角度は直角でなくてもよい。

図９を参照して説明したように、容量電極６３１は、チャネル部６１１及びゲート電極６２１を覆うように配置されている。さらに、容量電極６３１に形成れた開口６３２を介して、ゲート電極６２１がソース／ドレイン金属層とコンタクト部６４２によって接続さ れている。

図１２に示すように、ゲート電極６２１の中心軸は、コンタクト部６４２がゲート電極と接触する領域を通過する。また、容量電極６３１に形成れた開口６３２の内端（開口端）とコンタクト部６４２との間には、距離（最小値）Ｄ３のギャップが存在する。

図１３は、低密度領域４５３における駆動トランジスタ６０２の一部の構成要素を示す。具体的には、図１３は、チャネル部８１１を含む半導体層、ゲート電極６２１及び容量電極の開口６３２を示す。図１２に示す通常領域４５１における駆動トランジスタ６０１と比較して、チャネル部８１１の幅Ｗ２が、大きい。つまり、低密度領域４５３におけるゲート電極６２１（第２ゲート電極）と重なる半導体の幅は、通常領域４５１におけるゲート電極６２１（第１ゲート電極）と重なる半導体の幅より大きい。ゲート電極６２１の形状を含む他の構造は、駆動トランジスタ６０１と同様である。

チャネル部８１１とゲート電極６２１は、平面視において、上下左右対称の形状及び配置を有している。図１３において、ゲート電極６２１及びチャネル部８１１は左右方向に直線状に延びる矩形であって、左右方向に延びる中心軸が一致している。チャネル部８１１の幅の方向において、チャネル部６１１からゲート電極の端までの距離Ｄ２は、両側で共通である。距離Ｄ２は、通常領域の駆動トランジスタ６０１の距離Ｄ１より小さい。

ゲート電極６２１の右端６２３Ａから半導体層の屈曲部６１７Ａまでの距離Ｌ１１と、ゲート電極６２１の左端６２３Ｂから半導体層の屈曲部６１７Ｂまでの距離Ｌ１１は同一である。距離Ｌ１１は、通常領域の駆動トランジスタ６０１の距離Ｌ１１と同一である。図１３の構成例において、半導体層の屈曲部６１７Ａ、６１７ＢはＴ字状であるが、屈曲部はＬ字状であってもよい。屈曲部の角度は直角でなくてもよい。

図１０を参照して説明したように、容量電極６３１は、チャネル部８１１及びゲート電極６２１を覆うように配置されている。さらに、容量電極６３１に形成れた開口６３２を介して、ゲート電極６２１がソース／ドレイン金属層とコンタクト部６４２によって接続されている。

図１３に示すように、ゲート電極６２１の中心軸は、コンタクト部６４２がゲート電極と接触する領域を通過する。また、容量電極６３１に形成れた開口６３２の内端とコンタクト部６４２との間には、距離（最小値）Ｄ３のギャップが存在する。ギャップの距離Ｄ３は、通常領域の駆動トランジスタ６０１のギャップの距離Ｄ３と同一である。

上述のように、駆動トランジスタのゲート電極とチャネル部の中心実が一致し、それらの間の幅方向における距離（ゲート余裕）Ｄ１又はＤ２は、両側で同一である。これにより、異なるチャネル幅を有する駆動トランジスタの製造プロセスの変動要因の影響を小さくできる。さらに、ゲート電極端と半導体層の屈曲部との間の距離が両端で共通である。これにより、異なるチャネル幅を有する駆動トランジスタの製造プロセスの変動要因の影響を小さくできる。なお、これらの一方の距離は、両側で異なっていてもよい。

上述のように、容量電極６３１は、チャネル部６１１又は８１１を覆うように配置され、下部側のゲート電極６２１と共に保持容量を構成する。さらに、容量電極６３１に形成された開口６３２を介して、ソース／ドレイン金属層とゲート電極６２１のコンタクト部６４２が形成されている。

チャネル幅の違いによる回路動作への影響を避けるため、ゲート電極に直接接続される配線（電極）のフリンジ容量の差を小さくすることが重要である。チャネル側から見て、ゲート電極の反対側の中心付近にコンタクト部を配置することで、フリンジ容量の差を確実に小さくすることができる。

上述のように、駆動トランジスタのゲート電極を、容量電極の層でシールドし、小さい開口からゲート電極を引き出すことで、出力電流に直接影響を与えるＶｇｓの他の配線との容量結合による変動を効果的に抑制することができる。

本明細書の一実施形態において、低密度領域の駆動トランジスタ６０２において、容量電極の開口６３２の内端とゲート電極のコンタクト部６４２との間の距離Ｄ３（最小値）は、ゲート電極６２１の端とチャネル部８１１の端との間の距離Ｄ２（最小値）より大きい。これにより、製造プロセスの誤差の影響を小さくすることができる。

具体的には、ゲート電極６２１の層の形成は、半導体層に対してアライメントを行い、容量電極６３１の層の形成はゲート電極６２１の層にアライメントを行う。ソース／ドレイン金属層の形成は、ゲート電極６２１の層又は半導体層に対してアライメントを行う。したがって、容量電極の開口６３２に対するソース／ドレイン金属層のコンタクト部６４２のアライメントは、二つのアライメントの組み合わせ（間接アライメント）である。そのため、距離Ｄ３が距離Ｄ２より大きいことで、製造プロセスばらつきによるコンタクト部６４２と容量電極６３１の接触の可能性を低減できる。

なお、図１２及び１３を参照した説明は、距離Ｄ３に関する部分を除き、通常領域４５１と低密度領域４５３において異なるチャネル幅が適用される他のスイッチトランジスタにも適用することができる。

以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。

１０ ＯＬＥＤ表示装置
５１ 副画素
５３ 主画素
１００ ＴＦＴ基板
１０６ 走査線
１０７ エミッション制御線
１２５ 表示領域
１３１ 走査ドライバ
１３２ エミッションドライバ
１３４ ドライバＩＣ
４５１ 通常領域
４５３ 低密度領域
４６５ カメラ
６０１、６０２ 駆動トランジスタ
６１１ チャネル部
６１５Ａ、６１５Ｂ、６１７Ａ、６１７Ｂ 屈曲部
６２１ ゲート電極
６２３Ａ、６２３Ｂ ゲート電極端
６３１ 容量電極
６３２ 開口
６４１、６４２、６４３ コンタクト部
８１１ チャネル部
Ｃ１、Ｃ１０ 保持容量
Ｃ１１、Ｃ１２ 容量
Ｅ１ ＯＬＥＤ素子
Ｐ１、Ｐ２ ノード
Ｔ１－Ｔ９ トランジスタ

Claims (9)

1. 第１表示領域と、
   前記第１表示領域より画素密度が小さい第２表示領域と、
   を含み、
   前記第１表示領域内の第１画素回路は、
   発光素子への駆動電流量を制御する、第１駆動トランジスタと、
   前記第１駆動トランジスタの制御電圧を保持する、第１保持容量と、
   前記第１保持容量にデータ信号を書き込む、第１スイッチトランジスタと、
   を含み、
   前記第２表示領域内の第２画素回路は、
   発光素子への駆動電流量を制御する、第２駆動トランジスタと、
   前記第２駆動トランジスタの制御電圧を保持する、第２保持容量と、
   前記第２保持容量にデータ信号を書き込む、第２スイッチトランジスタと、
   を含み、
   前記第２駆動トランジスタのチャネル幅は、前記第１駆動トランジスタのチャネル幅より大きく、
   前記第２スイッチトランジスタのチャネル幅は、前記第１スイッチトランジスタのチャネル幅より大きい、
   表示装置。
2. 請求項１に記載の表示装置であって、
   前記第１スイッチトランジスタのＯＮからＯＦＦへの変化による前記第１駆動トランジスタのゲート電位変動は、前記第２スイッチトランジスタのＯＮからＯＦＦへの変化による前記第２駆動トランジスタのゲート電位変動と等しい、
   表示装置。
3. 請求項１に記載の表示装置であって、
   前記第１画素回路は、ＯＮ状態において前記第１駆動トランジスタのゲートとドレインを導通させる、第３スイッチトランジスタをさらに含み、
   前記第２画素回路は、ＯＮ状態において前記第２駆動トランジスタのゲートとドレインを導通させる、第４スイッチトランジスタをさらに含み、
   前記第４スイッチトランジスタのチャネル幅は、前記第３スイッチトランジスタのチャネル幅より大きい、
   表示装置。
4. 請求項３に記載の表示装置であって、
   前記第３スイッチトランジスタのＯＮからＯＦＦへの変化による前記第１駆動トランジスタのゲート電圧の変化量は、前記第４スイッチトランジスタのＯＮからＯＦＦへの変化による前記第２駆動トランジスタのゲート電位変動と等しい、
   表示装置。
5. 請求項１に記載の表示装置であって、
   前記第１駆動トランジスタは第１ゲート電極を含み、
   前記第２駆動トランジスタは第２ゲート電極を含み、
   前記第１ゲート電極の形状は、前記第２ゲート電極の形状と共通であり、
   前記第２ゲート電極と重なる半導体の幅は、前記第１ゲート電極と重なる半導体の幅より大きい、
   表示装置。
6. 請求項５に記載の表示装置であって、
   前記第１ゲート電極の両端から半導体層における屈曲部までの距離は同一であり、
   前記第２ゲート電極の両端から半導体層における屈曲部までの距離は同一である、
   表示装置。
7. 請求項５に記載の表示装置であって、
   前記第１ゲート電極の中心軸と前記第１駆動トランジスタのチャネルの中心軸とが平面視において一致し、
   前記第２ゲート電極の中心軸と前記第２駆動トランジスタのチャネルの中心軸とが平面視において一致する、
   表示装置。
8. 請求項７に記載の表示装置であって、
   前記第１駆動トランジスタのチャネル及び前記第１ゲート電極を覆い、開口を有する、前記第１保持容量の第１容量電極と、
   前記第２駆動トランジスタのチャネル及び前記第２ゲート電極を覆い、開口を有する、前記第２保持容量の第２容量電極と、
   前記第１容量電極の開口を通過して前記第１ゲート電極と接触する第１コンタクト部と、
   前記第２容量電極の開口を通過して前記第２ゲート電極と接触する第２コンタクト部と、
   をさらに含み、
   前記第１ゲート電極の中心軸は、前記第１コンタクト部が前記第１ゲート電極と接触する領域を通過し、
   前記第２ゲート電極の中心軸は、前記第２コンタクト部が前記第２ゲート電極と接触する領域を通過する、
   表示装置。
9. 請求項８に記載の表示装置であって、
   前記第１コンタクト部と前記第１容量電極の前記開口と間の距離の最小値は、前記チャネル幅の方向における前記第１ゲート電極の端とチャネルの端との間の距離の最小値より大きく、
   前記第２コンタクト部と前記第２容量電極の開口端と間の距離の最小値は、前記チャネル幅の方向における前記第２ゲート電極の端とチャネルの端との間の距離の最小値より大きい、
   表示装置。

Images