JP2022087805A - 有機発光表示装置 - Google Patents

Abstract

【課題】駆動トランジスタの閾値電圧をセンシングできる時間を十分に確保して画素回路の信頼性を向上させる。【解決手段】本明細書の実施例に係る有機発光表示装置は、有機発光素子と、有機発光素子に駆動電流を供給する駆動トランジスタと、駆動トランジスタのゲート電極に基準電圧及びデータ電圧を伝達するための複数のスイッチングトランジスタを含む画素回路と、画素回路は、一つのフレームを、データ電圧を書き込むリフレッシュ期間及びリフレッシュ期間で書き込まれたデータ電圧を維持するホールド期間に区分して駆動し、リフレッシュ期間は、初期化期間、サンプリング期間、プログラミング期間及び発光期間を含み、サンプリング期間とプログラミング期間は、互いに区分されて駆動し得る。これによって、サンプリング期間とプログラミング期間を別に駆動するので、少なくとも２水平走査時間以上の駆動時間を有するようにサンプリング期間を動作する。【選択図】図１

Description

本明細書は、有機発光表示装置に関し、より詳細には、十分な閾値電圧センシング時間を確保して画像品位を改善した、有機発光表示装置に関する。

多様な情報を画面に表示する映像有機発光表示装置は、情報通信時代の核心技術であり、薄く、軽く、携帯が可能で、かつ高性能の方向に発展している。そこで、軽量薄型に製造可能な有機発光表示装置が脚光を浴びている。この有機発光表示装置は、自発光素子であって、低電圧駆動によって消費電力の側面で有利であるだけではなく、高い応答速度、高い発光効率、視野角及び明暗対比比（ｃｏｎｔｒａｓｔ ｒａｔｉｏ）にも優れており、次世代のディスプレイとして研究されている。この有機発光表示装置は、マトリックス形態に配列された複数の副画素を通して映像を表示する。複数の副画素それぞれは、発光素子と、その発光素子を独立的に駆動する複数のトランジスタを含む。

このような平板表示装置の具体的な例としては、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ ａｐｐｒａｔｕｓ：ＬＣＤ）、量子ドット表示装置（Ｑｕａｎｔｕｍ Ｄｏｔ Ｄｉｓｐｌａｙ Ａｐｐｒａｔｕｓ：ＱＤ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ ａｐｐａｒａｔｕｓ：ＦＥＤ）、有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ ａｐｐａｒａｔｕｓ：ＯＬＥＤ）等が挙げられる。このうち、別途の光源を要求せず、装置のコンパクト化及び鮮明なカラー表示のための手段として脚光を浴びている有機発光表示装置は、自ら発光する有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を利用することで、応答速度が高く、明暗比（Ｃｏｎｔｒａｓｔ Ｒａｔｉｏｎ）、発光効率、輝度及び視野角等が大きいという長所がある。

このような表示装置のうち、有機発光素子を含む有機発光表示装置の場合、画素内の発光素子から生成された光を基盤に映像を表示するので多様な長所を有しているが、駆動時、斑若しくは残像または色座標変化等の画像異常現象が時折発生している。これは、有機発光素子を含む表示装置の基本的な高い画像品質満足度を低下させる要因となり得る。

そこで、画像異常現象を解決するための多様な駆動技法が開発されており、映像の質を向上させるためには、画素の発光を制御する画素回路の正確度の向上が必要である。例えば、画素回路に含まれた駆動トランジスタの閾値電圧を補償することで画素回路の正確度を向上させることができる。

本明細書は、前記言及された問題を解決するために、駆動トランジスタの閾値電圧を補償するための十分な補償時間を確保して画面の斑、残像、及びクロストーク、フリッカー等の画像品位を改善した画素回路を含む有機発光表示装置に関する。

本明細書の実施例に係る有機発光表示装置は、有機発光素子と、有機発光素子に駆動電流を供給する駆動トランジスタと、駆動トランジスタのゲート電極に基準電圧及びデータ電圧を伝達するための複数のスイッチングトランジスタを含む画素回路と、画素回路は、一つのフレームを、データ電圧を書き込むリフレッシュ期間及びリフレッシュ期間で書き込まれたデータ電圧を維持するホールド期間に区分して駆動し、リフレッシュ期間は、初期化期間、サンプリング期間、プログラミング期間及び発光期間を含み、サンプリング期間とプログラミング期間は、互いに区分されて駆動し得る。

また、本明細書の他の実施例に係る有機発光表示装置は、表示パネルに設けられた複数の画素は、有機発光素子及び画素回路を含み、画素回路は、駆動トランジスタ、第１から第５トランジスタ及び第１から第２キャパシタを含み、画素回路は、駆動トランジスタのゲート電極と対応する第１ノードと、駆動トランジスタのソース電極と対応する第２ノードと、駆動トランジスタのドレイン電極と対応する第３ノードと、有機発光素子のアノード電極と対応する第４ノードを含み、第１トランジスタは、第１スキャン信号によって第１ノードに基準電圧を供給し、第２トランジスタは、第２スキャン信号によって第１ノードとデータ配線間の電気的な連結を制御し、第３トランジスタは、第１発光信号によって第２ノードと高電位電圧配線間の電気的な連結を制御し、第４トランジスタは、第２発光信号によって第３ノードと第４ノード間の電気的な連結を制御し、第５トランジスタは、第３スキャン信号によって第４ノードに第１バイアス電圧を供給し、第１キャパシタは、第１ノードと第２ノードとの間に位置し、第２キャパシタは、高電位電圧配線と第２ノードとの間に位置し得る。

また、本明細書のまた他の実施例に係る有機発光表示装置は、表示パネルに設けられた複数の画素は、有機発光素子及び画素回路を含み、画素回路は、駆動トランジスタ、第１から第７トランジスタ及び第１から第２キャパシタを含み、画素回路は、駆動トランジスタのゲート電極と対応する第１ノードと、駆動トランジスタのソース電極と対応する第５ノードと、駆動トランジスタのドレイン電極と対応する第３ノードと、有機発光素子のアノード電極と対応する第４ノードと、第１キャパシタの一端と第２キャパシタの一端が接続された第２ノードを含み、第１トランジスタは、第１スキャン信号によって第１ノードに基準電圧を供給し、第２トランジスタは、第２スキャン信号によって第１ノードとデータ配線間の電気的な連結を制御し、第３トランジスタは、第１発光信号によって第２ノードと高電位電圧配線間の電気的な連結を制御し、第４トランジスタは、第２発光信号によって第３ノードと第４ノード間の電気的な連結を制御し、第５トランジスタは、第３スキャン信号によって第４ノードに第１バイアス電圧を供給し、第６トランジスタは、第４スキャン信号によって第５ノードに第２バイアス電圧を供給し、第７トランジスタは、第３発光信号によって第２ノードと第４ノード間の電気的な連結を制御し、第１キャパシタは、第１ノードと第２ノードとの間に位置し、第２キャパシタは、高電位電圧配線と第２ノードとの間に位置し得る。

上で言及された本明細書の技術的な課題の他にも、本明細書の他の特徴及び利点が以下において記述されるか、そのような記述及び説明から本明細書の属する技術の分野における通常の知識を有する者に明確に理解され得るだろう。

本明細書の実施例によれば、高速駆動時に発生し得る駆動トランジスタのゲート電極の漏れ電流を減らし、低速駆動時に発生し得る輝度低下を防止できるので、画像の品位を向上させながら消費電力を減らすことができる。

また、サンプリング期間とプログラミング期間を別に駆動するので、少なくとも２水平走査時間以上の駆動時間を有するようにサンプリング期間を動作することで、駆動トランジスタの閾値電圧をセンシングできる時間を十分に確保して画素回路の信頼性を向上させることができる。

また、閾値電圧をサンプリングする前にオン－バイアスストレス電圧を印加することで、駆動トランジスタの履歴現象により発生する輝度低下現象を防止して画像品位を向上させることができる。

本発明に係る効果は、以上において例示された内容により制限されず、さらに多様な効果が本発明内に含まれている。

本明細書の実施例に係る有機発光表示装置を概略的に示すブロック図である。 本明細書の一実施例に係る有機発光表示装置の画素回路の回路図である。 本明細書の一実施例に係る有機発光表示装置においてリフレッシュ期間で画素回路の駆動ステップを示した波形図である。 本明細書の一実施例に係る有機発光表示装置においてリフレッシュ期間で画素回路の駆動ステップを示した波形図である。 本明細書の一実施例に係る有機発光表示装置においてリフレッシュ期間で画素回路の駆動ステップを示した波形図である。 本明細書の一実施例に係る有機発光表示装置においてリフレッシュ期間で画素回路の駆動ステップを示した波形図である。 本明細書の一実施例に係る有機発光表示装置においてホールド期間で画素回路の駆動ステップを示した波形図である。 本明細書の一実施例に係る有機発光表示装置においてホールド期間で画素回路の駆動ステップを示した波形図である。 本明細書の一実施例に係る有機発光表示装置においてホールド期間で画素回路の駆動ステップを示した波形図である。 本明細書の他の実施例に係る有機発光表示装置の画素回路の回路図である。 本明細書の一実施例に係る有機発光表示装置においてリフレッシュ期間で画素回路の駆動ステップを示した波形図である。 本明細書の一実施例に係る有機発光表示装置においてリフレッシュ期間で画素回路の駆動ステップを示した波形図である。 本明細書の一実施例に係る有機発光表示装置においてリフレッシュ期間で画素回路の駆動ステップを示した波形図である。 本明細書の一実施例に係る有機発光表示装置においてリフレッシュ期間で画素回路の駆動ステップを示した波形図である。 本明細書の一実施例に係る有機発光表示装置においてリフレッシュ期間で画素回路の駆動ステップを示した波形図である。 本明細書の一実施例に係る有機発光表示装置においてホールド期間で画素回路の駆動ステップを示した波形図である。 本明細書の一実施例に係る有機発光表示装置においてホールド期間で画素回路の駆動ステップを示した波形図である。 本明細書の一実施例に係る有機発光表示装置においてホールド期間で画素回路の駆動ステップを示した波形図である。

本明細書の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている一例を参照すると、明確になるだろう。しかし、本明細書は、以下において開示される一例に限定されるものではなく、互いに異なる多様な形態で実現され、単に、本明細書の一例は、本明細書の開示が完全なものとなるようにし、本明細書の発明の属する技術の分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本明細書の発明は、請求項の範疇により定義されるだけである。

本明細書の一例を説明するための図面に開示された形状、大きさ、比率、角度、個数等は、例示的なものであるので、本明細書に図示された事項に限定されるものではない。明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。また、本明細書の例を説明するにあたって、関連した公知技術についての具体的な説明が本明細書の要旨を不要に濁す恐れがあると判断される場合、その詳細な説明は省略する。

本明細書において言及された「含む」、「有する」、「なされる」等が使用される場合、「だけ」が使用されない以上、他の部分が加えられ得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。

構成要素を解釈するにあたって、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。

位置関係についての説明である場合、例えば、「上に」、「上部に」、「下部に」、「隣に」等と二部分の位置関係が説明される場合、「すぐ」または「直接」が使用されない以上、二部分の間に一つ以上の他の部分が位置してもよい。

時間関係についての説明である場合、例えば、「後に」、「に続いて」、「次に」、「前に」等と時間的先後関係が説明される場合、「すぐ」または「直接」が使用されない以上、連続的ではない場合も含むことができる。

第１、第２等が多様な構成要素を述べるために使用されるが、これらの構成要素は、これらの用語により制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。従って、以下において言及される第１構成要素は、本明細書の技術的思想内で第２構成要素であってもよい。

「少なくとも一つ」の用語は、一つ以上の関連項目から提示可能な全ての組み合わせを含むものと理解されるべきである。例えば、「第１項目、第２項目及び第３項目の中で少なくとも一つ」の意味は、第１項目、第２項目または第３項目それぞれだけではなく、第１項目、第２項目及び第３項目の中で２つ以上から提示され得る全ての項目の組み合わせを意味し得る。

本明細書の様々な実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に多様な連動及び駆動が可能であり、各実施例が互いに対して独立して実施可能であってもよく、関連関係で共に実施してもよい。

本明細書において、有機発光表示装置の基板上に形成される画素回路とゲート駆動回路は、ＮタイプまたはＰタイプのトランジスタによって実現され得る。例えば、トランジスタは、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）構造のトランジスタに実現され得る。トランジスタは、ゲート（ｇａｔｅ）、ソース（ｓｏｕｒｃｅ）、及びドレイン（ｄｒａｉｎ）を含む３電極素子である。ソースは、キャリア（ｃａｒｒｉｅｒ）をトランジスタに供給する電極である。トランジスタ内でキャリアはソースからドレインに移動する。Ｎタイプのトランジスタの場合、キャリアが電子（ｅｌｅｃｔｒｏｎ）であるので、電子がソースからドレインに移動してソース電圧がドレイン電圧より低い電圧を有する。Ｎタイプのトランジスタで電子がソースからドレインに移動するため、電流はドレインからソースの方に向かう。Ｐタイプのトランジスタの場合、キャリアが正孔（ｈｏｌｅ）であるので、正孔がソースからドレインに移動できるようにソース電圧がドレイン電圧より高い。Ｐタイプのトランジスタの正孔がソースからドレインの方に移動するため、電流はソースからドレインの方に向かう。トランジスタのソースとドレインは固定されたものではなく、トランジスタのソースとドレインは印加電圧によって変更され得る。

以下において、ゲートオン電圧（ｇａｔｅ ｏｎ ｖｏｌｔａｇｅ）は、トランジスタがターン－オン（ｔｕｒｎ－ｏｎ）され得るゲート信号の電圧であってよい。ゲートオフ電圧（ｇａｔｅ ｏｆｆ ｖｏｌｔａｇｅ）は、トランジスタがターン－オフ（ｔｕｒｎ－ｏｆｆ）され得る電圧であってよい。Ｐタイプのトランジスタにおいて、ゲートオフ電圧はゲートハイ電圧であってよく、ゲートオン電圧はゲートロー電圧であってよい。Ｎタイプのトランジスタにおいて、ゲートオフ電圧はゲートロー電圧であってよく、ゲートオン電圧はゲートハイ電圧であってよい。

以下においては、本明細書の実施例に係る有機発光表示装置の例を添付の図面を参照して詳細に説明する。各図面の構成要素に参照符号を付加するにあたって、同じ構成要素に対しては、他の図面上に表示されても、できるかぎり同じ符号を有し得る。そして、添付の図面に示された構成要素のスケールは、説明の便宜のために実際とは異なるスケールを有するので、図面に示されたスケールに限定されない。

図１は、本明細書の実施例に係る有機発光表示装置を概略的に示すブロック図である。
図１を参照すると、有機発光表示装置１０は、複数の画素を含む表示パネル１００、複数の画素それぞれにゲート信号を供給するゲート駆動部３００、複数の画素それぞれにデータ信号を供給するデータ駆動部４００、複数の画素それぞれに発光信号を供給する発光信号生成部５００及びコントローラ２００を含む。

表示パネル１００において、複数のゲート配線ＧＬと複数の発光配線ＥＬ及び複数のデータ配線ＤＬが互いに交差し、複数の画素それぞれは、ゲート配線ＧＬ、発光配線ＥＬ及びデータ配線ＤＬに連結される。具体的に、一つの画素は、ゲート配線ＧＬを通してゲート駆動部３００からゲート信号の供給を受け、データ配線ＤＬを通してデータ駆動部４００からデータ信号の供給を受け、発光配線ＥＬを通して発光信号ＥＭの供給を受け、電源供給配線を通して多様な電源の供給を受ける。ここで、ゲート配線ＧＬはスキャン信号ＳＣを供給し、発光配線ＥＬは発光信号ＥＭを供給し、データ配線ＤＬはデータ電圧Ｖｄａｔａを供給する。しかし、多様な実施例によって、ゲート配線ＧＬは、複数のスキャン信号配線を含むことができ、データ配線ＤＬは、複数の電源供給配線ＶＬをさらに含むことができる。また、発光配線ＥＬも複数の発光信号配線を含むこともできる。また、一つの画素は、高電位電圧ＶＤＤと低電位電圧ＶＳＳを受信する。また、一つの複数の電源供給配線ＶＬを通して第１、第２バイアス電圧Ｖ１、Ｖ２の供給を受けることができる。

また、画素それぞれは、有機発光素子ＥＬＤ及び有機発光素子ＥＬＤの駆動を制御する画素回路を含む。ここで、有機発光素子ＥＬＤは、アノード、カソード、及びアノードとカソードとの間の発光層からなる。画素回路は、複数のスイッチング素子、駆動スイッチング素子及びキャパシタを含む。ここで、スイッチング素子は、薄膜トランジスタで構成され得、画素回路において、駆動トランジスタは、キャパシタに充電されたデータ電圧及び基準電圧の差によって有機発光素子ＥＬＤに供給される電流量を制御して有機発光素子ＥＬＤの発光量を調節する。また、複数のスイッチングトランジスタは、ゲート配線ＧＬを通して供給されるスキャン信号ＳＣ及び発光配線ＥＬを通して供給される発光信号ＥＭを受信してデータ電圧Ｖｄａｔａをキャパシタに充電する。

コントローラ２００は、外部から入力される映像データＲＧＢを表示パネル１００の大きさ及び解像度に適するように処理してデータ駆動部４００に供給する。コントローラ２００は、外部から入力される同期信号ＳＹＮＣ、例えば、ドットクロック信号ＣＬＫ、データイネーブル信号ＤＥ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃを利用して複数のゲート、データ、発光制御信号ＧＣＳ、ＤＣＳ、ＥＣＳを生成する。生成された複数のゲート、データ、発光制御信号ＧＣＳ、ＤＣＳ、ＥＣＳをゲート駆動部３００、データ駆動部４００、発光信号生成部５００にそれぞれ供給することで、ゲート駆動部３００、データ駆動部４００及び発光信号生成部５００を制御する。

コントローラ２００は、実装されるデバイスによって多様なプロセッサ、例えば、マイクロプロセッサ、モバイルプロセッサ、アプリケーションプロセッサ等と結合されて構成されてもよい。

コントローラ２００は、画素が多様なリフレッシュレートで駆動され得るように信号を生成する。即ち、コントローラ２００は、可変的なリフレッシュレート（ＶＲＲ）モードに転換可能に画素が駆動されるように駆動と関連した信号を生成する。例えば、コントローラ２００は、単にクロック信号の速度を変更するか、水平ブランク（Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋ）または垂直ブランク（Ｖｅｒｔｉｃａｌ Ｂｌａｎｋ）が生じるように同期信号を生成するか、またはゲート駆動部３００をマスク方式で駆動させることで多様なリフレッシュレートで画素を駆動させることができる。

ゲート駆動部３００は、コントローラ２００から供給されたゲート制御信号ＧＣＳによってゲート配線ＧＬにスキャン信号ＳＣを供給する。図１においては、ゲート駆動部３００が表示パネル１００の一側に離隔されて配置されたものと示されたが、ゲート駆動部３００の数と配置位置は、これに制限されない。即ち、ゲート駆動部３００は、ＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）形態に形成され得、表示パネル１００に内蔵されたＧＩＰ（ｇａｔｅ ｉｎ ｐａｎｅｌ）の形態に形成されてもよい。ゲート駆動部３００は、表示パネル１００の左、右側にそれぞれ配置されるか、いずれか一側に配置されてもよい。また、表示パネル１００の形態によって、ゲート駆動部３００は、表示パネル１００の上側または下側に配置されてもよい。

データ駆動部４００は、コントローラ２００から供給されたデータ制御信号ＤＣＳによって映像データＲＧＢをデータ電圧Ｖｄａｔａに変換し、変換されたデータ電圧Ｖｄａｔａを、データ配線ＤＬを通して画素に供給する。データ駆動部４００は、ＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）形態に表示パネル１００上に形成されるか、表示パネル１００にＣＯＦ（ｃｈｉｐ ｏｎ ｆｉｌｍ）形態に形成されてもよい。また、データ駆動部４００は、チップオンポリイミド（ＣＯＰ：ｃｈｉｐ ｏｎ ｐｉ）方式で表示パネル１００のボンディングパッド（Ｂｏｎｄｉｎｇ Ｐａｄ）に連結されるか、表示パネル１００に直接配置され得、場合によって、表示パネル１００に集積化されて配置されてもよい。

発光信号生成部５００は、コントローラ２００の制御下に発光信号ＥＭを発生する。発光信号生成部５００は、発光信号ＥＭを発光配線ＥＬに順次に供給する。ゲート駆動部３００及び発光信号生成部５００は、それぞれゲート配線ＧＬと発光配線ＥＬに信号を提供するための複数のステージを含む。

コントローラ２００は、ホストシステムから入力映像のデジタルビデオデータと、デジタルビデオデータと同期されるタイミング信号を受信する。タイミング信号は、データイネーブル信号、垂直同期信号、水平同期信号、及びクロック信号が含まれ得る。ホストシステムは、テレビジョン（ＴＶ）システム、セットトップボックス、ナビゲーションシステム、ＤＶＤプレーヤー、ブルーレイプレーヤー、パーソナルコンピュータ、ホームシアターシステム、モバイル情報機器であってよい。

コントローラ２００は、ホストシステムから受信されたタイミング信号を基にデータ駆動部４００の動作タイミングを制御するためのデータ制御信号ＤＣＳ、ゲート駆動部３００の動作タイミングを制御するためのゲート制御信号ＧＣＳ、発光信号生成部５００の動作タイミングを制御するための発光制御信号ＥＣＳ等を発生する。ゲート制御信号ＧＣＳと発光制御信号は、スタートパルス、シフトクロック等を含む。ゲート駆動部３００と発光信号生成部５００のシフトレジスタそれぞれで一番目の出力が発生するスタートタイミングを定義し得る。シフトレジスタは、スタートパルスが入力される時に駆動され始めて一番目のクロックタイミングに一番目の出力信号を発生する。シフトクロックは、シフトレジスタの出力シフトタイミングを制御する。

表示パネル１００に列方向に並べられた全ての画素にゲート信号とデータ信号が一度ずつ印加される期間を１フレーム期間といえる。１フレーム期間は、画素に連結されたゲート配線ＧＬそれぞれで画素にデータが走査されて画素それぞれに入力映像のデータが書き込まれるスキャン期間と、スキャン期間以後、発光信号ＥＭによって画素が点灯及び消灯を繰り返す発光期間とに分けられ得る。スキャン期間は、初期化期間、サンプリング期間等を含むことができる。そして、サンプリング期間は、プログラミング期間を含むことができる。スキャン期間の間、画素回路に含まれたノードの初期化、駆動トランジスタの閾値電圧補償及びデータ電圧充填が行われ、発光期間の間、発光動作が行われる。スキャン期間は、略数水平走査時間に過ぎず、１フレーム期間のほとんどは、発光期間が占める。

表示パネル１００の解像度が高くなるほど列方向に並べられた画素の数が多くなるので、１水平走査時間（１Ｈ Ｔｉｍｅ）が減り、同じ解像度の表示パネルで周波数が高くなるほど１水平走査時間（１Ｈ Ｔｉｍｅ）が減る。１水平走査時間（１Ｈ Ｔｉｍｅ）の減少は、スキャン期間を減少させるので、駆動トランジスタの閾値電圧を正確に補償するための時間が確保されにくい。従って、表示パネルの解像度および／または周波数が増加しても駆動トランジスタの閾値電圧を正確に補償できる画素回路を以下において説明する。

図２は、本明細書の一実施例に係る有機発光表示装置の画素回路の回路図である。

図２を参照すると、有機発光素子ＥＬＤに駆動電流を供給するための画素回路は、有機発光素子ＥＬＤ、駆動トランジスタＤＴ、第１～第５トランジスタＴ１～Ｔ５、及び第１～第２キャパシタＣ１、Ｃ２等を含むことができる。各画素回路は、駆動トランジスタＤＴのゲート電極と連結される第１ノードＮ１と、駆動トランジスタＤＴのソース電極に連結された第２ノードＮ２と、駆動トランジスタＤＴのドレインノードに連結された第３ノードＮ３と、有機発光素子ＥＬＤのアノード電極と対応する第４ノードＮ４等の主なノードを含む。本明細書の一実施例に係る画素回路は、駆動トランジスタＤＴの閾値電圧を、画素回路を通して補償できる内部補償回路である。

画素回路には、高電位電圧ＶＤＤ、高電位電圧ＶＤＤよりも低い低電位電圧ＶＳＳ、基準電圧Ｖｒｅｆ、及び第１バイアス電圧Ｖ１を含む電源電圧、そして、第１スキャン信号ＳＣ１、第２スキャン信号ＳＣ２、第３スキャン信号ＳＣ３、及び第１発光信号ＥＭ１、第２発光信号ＥＭ２を含むゲート信号、そして、データ電圧Ｖｄａｔａの駆動信号が印加される。

スキャン信号ＳＣ１、ＳＣ２、ＳＣ３及び発光信号ＥＭ１、ＥＭ２は、それぞれ一定時間間隔によってオン－レベルパルスまたはオフ－レベルパルスを有する。本明細書の一実施例のトランジスタは、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタによって実現される。ＰＭＯＳトランジスタのターン－オン電圧は、ゲートロー電圧（またはオン－レベルパルス）であり、トランジスタのターン－オフ電圧は、ゲートハイ電圧（またはオフ－レベルパルス）である。ＮＭＯＳトランジスタのターン－オン電圧は、ゲートハイ電圧（またはオン－レベルパルス）であり、トランジスタのターン－オフ電圧は、ゲートロー電圧（またはオフ－レベルパルス）である。

有機発光素子ＥＬＤは、データ電圧Ｖｄａｔａによって駆動トランジスタＤＴで調節される電流の提供を受けることで発光し、入力映像のデータ階調に該当する輝度を表現する。有機発光素子ＥＬＤは、アノード電極、カソード電極、及びアノード電極とカソード電極との間に配置された発光層を含むことができる。発光層は、有機発光層、正孔注入層、正孔輸送層、電子輸送層、及び電子注入層を含むことができるが、これに限定されることはない。有機発光素子ＥＬＤのアノード電極は、駆動トランジスタまたは有機発光素子ＥＬＤが発光するか否かを制御する発光トランジスタに連結され得る。そして、有機発光素子ＥＬＤのカソード電極は、低電位電圧ＶＳＳが印加される低電位電圧電極に連結される。アノード電極及び発光層は、各画素に配置され得、カソード電極は、複数の画素に共通して配置され得る。

駆動トランジスタＤＴは、ゲート－ソース電圧Ｖｇｓによって有機発光素子ＥＬＤに流れる電流を調節する駆動素子であり、ＰＭＯＳトランジスタによって実現される。駆動トランジスタＤＴは、第１ノードＮ１に連結されたゲート電極、第２ノードＮ２に連結されたソース電極、第３ノードＮ３に連結されたドレイン電極を含む。

第１トランジスタＴ１は、第１スキャン信号ＳＣ１によりターン－オンされ、基準電圧Ｖｒｅｆを第１ノードＮ１に提供する。第１トランジスタＴ１は、基準電圧Ｖｒｅｆが提供される基準電圧配線及び第１ノードＮ１に連結される。

第２トランジスタＴ２は、第２スキャン信号ＳＣ２によりターン－オンされ、データ電圧Ｖｄａｔａを第１ノードＮ１に提供する。第２トランジスタＴ２は、データ電圧Ｖｄａｔａが提供されるデータ電圧配線及び第１ノードＮ１に連結される。

第１トランジスタＴ１と第２トランジスタＴ２は、スイッチングトランジスタともいえる。

第３トランジスタＴ３は、第１発光信号ＥＭ１によりターン－オンされ、高電位電圧ＶＤＤを第２ノードＮ２に提供する。第３トランジスタＴ３は、高電位電圧ＶＤＤが提供される高電位電圧配線及び第２ノードＮ２に連結される。

第４トランジスタＴ４は、第２発光信号ＥＭ２によりターン－オンされ、駆動トランジスタＤＴで提供される駆動電流を有機発光素子ＥＬＤのアノード電極に提供する。第４トランジスタＴ４は、第３ノードＮ３と第４ノードＮ４に連結される。

第３トランジスタＴ３と第４トランジスタＴ４は、発光トランジスタともいえる。

第５トランジスタＴ５は、第３スキャン信号ＳＣ３によりターン－オンされ、第１バイアス電圧Ｖ１を第４ノードＮ４に提供する。第５トランジスタＴ５は、第４ノードＮ４と第１バイアス電圧Ｖ１が提供される第１バイアス電圧配線に連結される。第５トランジスタＴ５は、アノードリセットトランジスタともいえる。

第１キャパシタＣ１は、第１キャパシタンスを形成するための二つの電極を含み、二つの電極は、それぞれ第１ノードＮ１と第２ノードＮ２に連結される。

第２キャパシタＣ２は、第２キャパシタンスを形成するための二つの電極を含み、二つの電極は、それぞれ第２ノードＮ２と高電位電圧ＶＤＤが供給される高電位電圧配線に連結される。

前述したように、ストレージキャパシタの役割を果たす第１キャパシタＣ１を駆動トランジスタＤＴのゲート電極である第１ノードＮ１と第２ノードＮ２に形成させることができ、第２キャパシタＣ２を第２ノードＮ２と高電位電圧配線との間に形成させることができる。第２キャパシタＣ２の両端のうち一つが高電位電圧ＶＤＤを供給する高電位電圧配線に連結されることで、第２ノードＮ２の電圧変化を防止することができる。

図２を参照すると、第１～第５トランジスタＴ１～Ｔ５のうち第１トランジスタＴ１及び第２トランジスタＴ２は、ＮＭＯＳトランジスタであってよい。また、残りの駆動トランジスタＤＴと第３～第５トランジスタＴ３～Ｔ５は、ＰＭＯＳトランジスタであってよい。

本明細書の実施例によれば、駆動トランジスタＤＴと発光トランジスタＴ３、Ｔ４及びアノードリセットトランジスタＴ５は、動作信頼度と電流供給性能が最も重要であるため、動作信頼度と電流供給性能に有利なＰＭＯＳトランジスタに設計する。

また、優れた電子移動度を要求する駆動トランジスタＤＴと発光トランジスタＴ３、Ｔ４及びアノードリセットトランジスタＴ５は、低温多結晶シリコン薄膜トランジスタ（ＬＴＰＳ ＴＦＴ）であってよい。これによって、駆動トランジスタＤＴと発光トランジスタＴ３、Ｔ４及びアノードリセットトランジスタＴ５の電流駆動性能を向上させることができる。

また、スイッチングトランジスタＴ１、Ｔ２は、電流供給性能よりスイッチング速度がより一層重要なトランジスタであり得る。従って、第１トランジスタＴ１及び第２トランジスタＴ２は、高いキャリア移動度によって速いスイッチング速度を有するＮＭＯＳトランジスタに設計し得る。例えば、ＮＭＯＳトランジスタのアクティブは、インジウム（Ｉｎｄｉｕｍ）、ガリウム（Ｇａｌｌｉｕｍ）、亜鉛（Ｚｉｎｃ）のいずれか一つ以上を主成分とする酸化物半導体であってよい。これによって、画素回路の駆動性能を非常に向上させることができる。

そして、第１キャパシタＣ１及び駆動トランジスタＤＴのゲート電極と連結されたスイッチングトランジスタＴ１、Ｔ２をＮＭＯＳトランジスタによって実現することで、駆動トランジスタＤＴのゲート電極で発生し得る漏れ電流を低減して、有機発光素子ＥＬＤは、１フレームの間、同じ輝度を維持できる。また、ゲート駆動部３００の構成を簡略にし、表示パネル１００のベゼル領域を減らすことができる。

図３ａ～図３ｄは、本明細書の一実施例に係る有機発光表示装置においてリフレッシュ期間で画素回路の駆動ステップを示した波形図である。

図４ａ～図４ｃは、本明細書の一実施例に係る有機発光表示装置においてホールド期間で画素回路の駆動ステップを示した波形図である。

複数の画素ＳＰそれぞれは、一つのフレーム（Ｆｒａｍｅ）内でリフレッシュ（Ｒｅｆｒｅｓｈ）期間及びホールド（Ｈｏｌｄ）期間の組み合わせを通して駆動され得る。リフレッシュ期間は、新たなデータ信号Ｖｄａｔａを充電して駆動トランジスタＤＴのゲート電極に新たなデータ信号Ｖｄａｔａが印加されるのに対し、ホールド期間は、以前のフレームのデータ信号Ｖｄａｔａをそのまま維持して使用する。一方、ホールド期間は、駆動トランジスタＤＴのゲート電極に新たなデータ信号Ｖｄａｔａが印加される過程が省略されるという意味でスキップ（Ｓｋｉｐ）期間とも呼ぶ。

複数の画素ＳＰそれぞれは、リフレッシュ期間の間、画素回路内に充電されるか残存する電圧を初期化できる。具体的に、リフレッシュ期間で以前のフレーム（Ｆｒａｍｅ）で格納されたデータ電圧Ｖｄａｔａ及び駆動電圧ＶＤＤの影響を除去して、新たなデータ電圧Ｖｄａｔａに対応する映像を表示することができる。

複数の画素ＳＰそれぞれは、ホールド期間の間、データ電圧Ｖｄａｔａに対応する駆動電流Ｉｄを有機発光素子ＥＬＤに提供して映像を表示し、有機発光素子ＥＬＤのターン－オン状態を維持できる。

まず、図３ａ～図３ｄを参照して、リフレッシュ期間の画素回路及び有機発光素子ＥＬＤの駆動を説明する。リフレッシュ期間の画素回路の駆動は、初期化期間Ｔｉ、サンプリング期間Ｔｓ、プログラミング期間Ｔｐ、及び発光期間Ｔｅに区分され得る。

図３ａは、一実施形態による、リフレッシュ期間の画素回路駆動ステップのうち初期化期間Ｔｉを示した波形図である。初期化期間Ｔｉは、第１スキャン信号ＳＣ１と第１発光信号ＥＭ１により制御される。第１スキャン信号ＳＣ１は、初期化期間Ｔｉの間、オン－レベルパルスである。初期化期間Ｔｉで第１スキャン信号ＳＣ１がオン－レベルパルスである間、第２スキャン信号ＳＣ２及び第３スキャン信号ＳＣ３は、オフ－レベルパルスである。また、第１発光信号ＥＭ１は、オン－レベルパルスであり、第２発光信号ＥＭ２は、オフ－レベルパルスである。

このとき、第２発光信号ＥＭ２と第１スキャン信号ＳＣ１が画素回路に混入されて有機発光素子ＥＬＤが発光することを防止するために、第２発光信号ＥＭ２は、初期化期間Ｔｉ以前にオフ－レベルパルスの状態に転換される。

初期化期間Ｔｉの間、第１トランジスタＴ１、第３トランジスタＴ３及び駆動トランジスタＤＴがターン－オンされ、第２トランジスタＴ２、第４トランジスタＴ４及び第５トランジスタＴ５がターン－オフされる。

初期化期間Ｔｉの間、第１トランジスタＴ１はターン－オンされ、駆動トランジスタＤＴのゲート電極に基準電圧Ｖｒｅｆを供給して駆動トランジスタＤＴをターン－オンさせる。駆動トランジスタＤＴのソース電極は、高電位電圧ＶＤＤが印加される配線に連結され、高電位電圧ＶＤＤが供給される。

従って、駆動トランジスタＤＴのゲート電極に印加される基準電圧Ｖｒｅｆによって駆動トランジスタＤＴに加えられるストレス電圧が決定される。初期化期間Ｔｉの間、第１ノードＮ１は、基準電圧Ｖｒｅｆ状態を維持して駆動トランジスタＤＴをターン－オンさせ、駆動トランジスタＤＴに一定のストレスを与える。第１トランジスタＴ１を通して第１ノードＮ１に提供される基準電圧Ｖｒｅｆは、駆動トランジスタＤＴに一定時間の間ストレスを加えることで駆動トランジスタＤＴの履歴現象（Ｈｙｓｔｅｒｅｓｉｓ）により発生する輝度低下現象を防止できる。

このとき、基準電圧Ｖｒｅｆは、駆動トランジスタＤＴをターン－オンさせながら駆動トランジスタＤＴのゲート電極を初期化する固定電圧である。基準電圧Ｖｒｅｆは低いほどセンシングできる駆動トランジスタＤＴの閾値電圧Ｖｔｈの範囲が大きくなる。初期化期間Ｔｉの間、駆動トランジスタＤＴのゲート－ソース電圧Ｖｇｓは、基準電圧Ｖｒｅｆと高電位電圧ＶＤＤの差である。

本明細書の一実施例に係る画素回路は、少なくとも１水平走査時間（１Ｈ Ｔｉｍｅ）以上の駆動時間を有するように初期化期間Ｔｉを動作するので、駆動トランジスタＤＴに基準電圧Ｖｒｅｆを印加して初期化する時間を十分に確保して画素回路の信頼性を向上させることができる。

図３ｂは、一実施形態による、リフレッシュ期間の画素回路駆動ステップのうちサンプリング期間Ｔｓを示した波形図である。サンプリング期間Ｔｓは、少なくとも２水平走査時間（２Ｈ Ｔｉｍｅ）以上であり、第１スキャン信号ＳＣ１、第３スキャン信号ＳＣ３及び第２発光信号ＥＭ２により制御され、同時に第３スキャン信号ＳＣ３により有機発光素子ＥＬＤが発光しないように制御される。

サンプリング期間Ｔｓで第１スキャン信号ＳＣ１と第３スキャン信号ＳＣ３がオン－レベルパルスである間、第２スキャン信号ＳＣ２は、オフ－レベルパルスである。また、第１発光信号ＥＭ１は、オフ－レベルパルスであり、第２発光信号ＥＭ２は、オン－レベルパルスである。

サンプリング期間Ｔｓの間、第１トランジスタＴ１、第４トランジスタＴ４、第５トランジスタＴ５及び駆動トランジスタＤＴがターン－オンされ、第２トランジスタＴ２と第３トランジスタＴ３がターン－オフされる。

サンプリング期間Ｔｓで駆動トランジスタＤＴとともに、第１スキャン信号ＳＣ１により発光トランジスタである第４トランジスタＴ４がターン－オンされ、第３スキャン信号ＳＣ３により第５トランジスタＴ５が共にターン－オンされ得る。このとき、第５トランジスタＴ５の一端に印加される第１バイアス電圧Ｖ１は、低電位電圧ＶＳＳまたは第４ノードＮ４の電圧レベルより低い電圧レベルを有するので、有機発光素子ＥＬＤは、ターン－オンされない。

サンプリング期間Ｔｓでターン－オンされた駆動トランジスタＤＴのゲート電極である第１ノードＮ１の電圧は、初期化期間Ｔｉで印加された基準電圧Ｖｒｅｆを維持する。このとき、第１キャパシタＣ１は、一端が駆動トランジスタＤＴのゲート電極である第１ノードＮ１に連結され、第２ノードＮ２は、駆動トランジスタＤＴのソース電極に連結される。従って、第１キャパシタＣ１に格納された電圧は、駆動トランジスタＤＴのソース電極に印加される電圧であってよい。

第１キャパシタＣ１は、初期化期間Ｔｉで高電位電圧ＶＤＤを格納して、サンプリング期間Ｔｓで閾値電圧Ｖｔｈをセンシングするために閾値電圧Ｖｔｈと基準電圧Ｖｒｅｆの合わせた値（Ｖｒｅｆ＋｜Ｖｔｈ｜）になるまで減少し、駆動トランジスタＤＴのゲート電極とソース電極の電圧差であるゲート－ソース電圧Ｖｇｓで閾値電圧Ｖｔｈをセンシングできる。言い換えれば、駆動トランジスタＤＴの閾値電圧Ｖｔｈをセンシングするために、高電位電圧ＶＤＤは、閾値電圧Ｖｔｈと基準電圧Ｖｒｅｆの和より常に大きな電圧レベルを有するように設定されることが好ましい。

第１キャパシタＣ１と第２キャパシタＣ２は、第２ノードＮ２は互いに共有し、第２キャパシタＣ２の一端は、高電位電圧ＶＤＤの高電位電圧配線に連結されるので、サンプリング期間Ｔｓで第１発光信号ＥＭ１がオフ－レベルに印加されても第２ノードＮ２がフローティングされないように保持することができる。

本明細書の一実施例に係る画素回路は、少なくとも２水平走査時間（２Ｈ Ｔｉｍｅ）以上の駆動時間を有するようにサンプリング期間Ｔｓを動作するので、駆動トランジスタＤＴの閾値電圧Ｖｔｈをセンシングできる時間を十分に確保して画素回路の信頼性を向上させることができる。

図３ｃは、一実施形態による、リフレッシュ期間の画素回路駆動ステップのうちプログラミング期間Ｔｐを示した波形図である。プログラミング期間Ｔｐは、第２スキャン信号ＳＣ２と第３スキャン信号ＳＣ３により制御される。

プログラミング期間Ｔｐで第２スキャン信号ＳＣ２と第３スキャン信号ＳＣ３がオン－レベルパルスである間、第１スキャン信号ＳＣ１は、オフ－レベルパルスである。また、第１発光信号ＥＭ１と第２発光信号ＥＭ２は、オフ－レベルパルスである。

プログラミング期間Ｔｐの間、第２トランジスタＴ２、第５トランジスタＴ５及び駆動トランジスタＤＴがターン－オンされ、第１トランジスタＴ１、第３トランジスタＴ３及び第４トランジスタＴ４がターン－オフされる。

第２トランジスタＴ２はターン－オンされ、第１ノードＮ１にデータ電圧Ｖｄａｔａを提供する。第１ノードＮ１は、第１キャパシタＣ１の一電極であるので、第１キャパシタＣ１に格納された電圧は、サンプリング期間Ｔｓに格納された基準電圧Ｖｒｅｆと閾値電圧Ｖｔｈの和でデータ電圧Ｖｄａｔａの変動量がさらに加えられた値（Ｖｒｅｆ＋｜Ｖｔｈ｜＋Ｖｄａｔａ－Ｖｒｅｆ）（Ｃ１／Ｃ１＋Ｃ２）に増加し得る。

また、第５トランジスタＴ５の一端に印加される第１バイアス電圧Ｖ１は、低電位電圧ＶＳＳまたは第４ノードＮ４の電圧レベルより低い電圧レベルを有するので、有機発光素子ＥＬＤはターン－オンされず、アノード電極をリセットさせることができる。

本明細書の一実施例に係る画素回路は、プログラミング期間Ｔｐは、１水平走査時間（１Ｈ Ｔｉｍｅ）で動作し得る。

図３ｄは、一実施形態による、リフレッシュ期間の画素回路駆動ステップのうち発光期間Ｔｅを示した波形図である。発光期間Ｔｅは、一つのフレーム期間のうちほとんどの（例えば大多数の）期間を占め、第１発光信号ＥＭ１及び第２発光信号ＥＭ２により制御される。第１発光信号ＥＭ１及び第２発光信号ＥＭ２は、発光期間Ｔｅの間オン－レベルパルスである。発光期間Ｔｅの間、第１～第３スキャン信号ＳＣ１、ＳＣ２、ＳＣ３は、いずれもオフ－レベルパルスである。

プログラミング期間Ｔｐの間、第３トランジスタＴ３、第４トランジスタＴ４及び駆動トランジスタＤＴがターン－オンされ、第１トランジスタＴ１、第２トランジスタＴ２及び第３トランジスタＴ３がターン－オフされる。

発光期間Ｔｅの間、駆動トランジスタＤＴのソース電極に連結された第２ノードＮ２に高電位電圧ＶＤＤが供給される。これによって、第１ノードＮ１と第２ノードＮ２に連結された第１キャパシタＣ１のカップリング現象により、第１ノードＮ１は、プログラミング期間Ｔｐでの第２ノードＮ２にかかった電圧と高電位電圧ＶＤＤの差でデータ電圧Ｖｄａｔａが加えられた値（Ｖｄａｔａ＋｛ＶＤＤ－Ｖｒｅｆ－｜Ｖｔｈ｜－（Ｖｄａｔａ－Ｖｒｅｆ）（Ｃ１／Ｃ１＋Ｃ２）｝）になる。

そして、発光期間Ｔｅの間、駆動トランジスタＤＴは、第１ノードＮ１の電圧によりターン－オンされ、駆動電流を有機発光素子ＥＬＤのアノードに提供する。この場合、駆動電流Ｉ_ｏｌｅｄは、下記の式（１）のとおりである。

この場合、Ｋは、駆動トランジスタＤＴの特徴であるチャネルの長さ、チャネルの幅、ゲートとアクティブとの間の寄生容量、移動度が反映された定数である。式（１）を参照すると、駆動電流Ｉ_ｏｌｅｄで駆動トランジスタＤＴの閾値電圧Ｖｔｈと高電位電圧ＶＤＤが除去されるので、駆動電流Ｉ_ｏｌｅｄは、駆動トランジスタＤＴの閾値電圧Ｖｔｈに依存せず、閾値電圧Ｖｔｈの変化にも影響を受けない。また、駆動電流Ｉ_ｏｌｅｄは、高電位電圧ＶＤＤによる影響も受けないので、高電位電圧配線の電圧降下による駆動電流の変動性も低くなる。従って、表示パネル１００内の輝度均一度に優れ、特に大面積有機発光表示装置の駆動に有利であり得る。

本明細書の一実施例に係る画素回路は、高速駆動時に発生し得る駆動トランジスタＤＴのゲート電極の漏れ電流を減らし、低速駆動時に発生し得る輝度低下を防止できるので、画像の品位を向上させながら消費電力を減らすことができる。

次に、図４ａ～図４ｃを参照して、ホールド期間の画素回路及び有機発光素子ＥＬＤの駆動を説明する。ホールド期間は、少なくとも一つのアノードリセット期間と発光期間を含むことができる。

前述したように、リフレッシュ期間は、新たなデータ信号Ｖｄａｔａを充電して駆動トランジスタＤＴのゲート電極に新たなデータ信号Ｖｄａｔａが印加されるのに対し、ホールド期間は、リフレッシュ期間のデータ信号Ｖｄａｔａをそのまま維持して使用するという点で差がある。従って、ホールド期間は、リフレッシュ期間の場合とは異なり、初期化及びサンプリング期間が不要である。

図４ａは、ホールド期間の画素回路駆動ステップのうち（例えば大多数の）第１アノードリセット期間Ｔａｒ１を示した波形図である。第１アノードリセット期間Ｔａｒ１は、第１発光信号ＥＭ１により制御される。第１～第３スキャン信号ＳＣ１、ＳＣ２、ＳＣ３は、第１アノードリセット期間Ｔａｒ１の間オフ－レベルパルスである。第１アノードリセット期間Ｔａｒ１で第１発光信号ＥＭ１がオン－レベルパルスである間、第２発光信号ＥＭ２は、オフ－レベルパルスである。

第１アノードリセット期間Ｔａｒ１の間、第３トランジスタＴ３及び駆動トランジスタＤＴがターン－オンされ、第１トランジスタＴ１、第２トランジスタＴ２、第４トランジスタＴ４及び第５トランジスタＴ５がターン－オフされる。

第１アノードリセット期間Ｔａｒ１で第２発光信号ＥＭ２がオフ－レベルパルスであるので、以前の発光期間Ｔｅでターン－オン状態である第４トランジスタＴ４がターン－オフされる。従って、有機発光素子ＥＬＤは、発光されないことがあり得る。

図４ｂは、一実施形態による、ホールド期間の画素回路駆動ステップのうち第２アノードリセット期間Ｔａｒ２を示した波形図である。第２アノードリセット期間Ｔａｒ２は、第３スキャン信号ＳＣ３により制御される。第１スキャン信号ＳＣ１と第２スキャン信号ＳＣ２は、第２アノードリセット期間Ｔａｒ２の間オフ－レベルパルスである。また、第１発光信号ＥＭ１と第２発光信号ＥＭ２もオフ－レベルパルスである。

第２アノードリセット期間Ｔａｒ２の間、第５トランジスタＴ５及び駆動トランジスタＤＴがターン－オンされ、第１～第４トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４がターン－オフされる。

第２アノードリセット期間Ｔａｒ２で第１発光信号ＥＭ１と第２発光信号ＥＭ２がオフ－レベルパルスであるので、有機発光素子ＥＬＤは、発光されないことがあり得る。このとき、第５トランジスタＴ５の一端に印加される第１バイアス電圧Ｖ１は、低電位電圧ＶＳＳまたは第４ノードＮ４の電圧レベルより低い電圧レベルを有するので、有機発光素子ＥＬＤはターン－オンされず、アノード電極をリセットさせることができる。

図４ｃは、一実施形態による、ホールド期間の画素回路駆動ステップのうち発光期間Ｔｅ’を示した波形図である。発光期間Ｔｅ’は、第１発光信号ＥＭ１及び第２発光信号ＥＭ２により制御される。発光期間Ｔｅ’の間、第１～第３スキャン信号ＳＣ１、ＳＣ２、ＳＣ３は、いずれもオフ－レベルパルスであり、第１発光信号ＥＭ１及び第２発光信号ＥＭ２は、オン－レベルパルスである。

ホールド期間での発光期間Ｔｅ’はリフレッシュ期間での発光期間Ｔｅと同じ動作であり得るので、重複した説明は省略する。

本明細書の一実施例に係る画素回路は、サンプリング期間Ｔｓとプログラミング期間Ｔｐを別に駆動するので、少なくとも２水平走査時間（２Ｈ Ｔｉｍｅ）以上の駆動時間を有するようにサンプリング期間Ｔｓを動作できる。従って、駆動トランジスタＤＴの閾値電圧Ｖｔｈをセンシングできる時間を十分に確保して画素回路の信頼性を向上させることができる。

図５は、本明細書の他の実施例に係る有機発光表示装置の画素回路の回路図である。

図５を参照すると、図２の画素回路駆動ステップでオン－バイアスストレス期間Ｔｏｂｓをさらに動作するための実施例である。駆動トランジスタＤＴは、駆動中に履歴現象（Ｈｙｓｔｅｒｅｓｉｓ）が発生し得る。表示パネル１００で表示する画像が一つの階調から他の階調に転換するとき、閾値電圧Ｖｔｈをシフトさせることで輝度を低下させる。例えば、低階調に対する駆動トランジスタＤＴの駆動電流Ｉｄは、高階調に対する駆動トランジスタＤＴのターゲット駆動電流Ｉｄからオフセットを有し得る。

オン－バイアスストレス期間Ｔｏｂｓを遂行することなくサンプリングされた閾値電圧Ｖｔｈは、低階調に対応してターゲット駆動電流Ｉｄから外れるだろう。また、オン－バイアスストレス期間Ｔｏｂｓを遂行してサンプリングされた閾値電圧Ｖｔｈは、データ電圧Ｖｄａｔａに対応してターゲット駆動電流Ｉｄに遥かによく合う。従って、閾値電圧Ｖｔｈをサンプリングする前に駆動トランジスタＤＴをオン－バイアスストレス期間Ｔｏｂｓを遂行することは、履歴現象（Ｈｙｓｔｅｒｅｓｉｓ）を除去することができる。従って、オン－バイアスストレス期間Ｔｏｂｓは、発光期間Ｔｅを除く動作期間でバイアス電圧を直接駆動トランジスタＤＴに印加する動作として定義され得る。

図５を参照すると、オン－バイアスストレス期間Ｔｏｂｓの動作のために、画素回路は、第６トランジスタＴ６と第７トランジスタＴ７をさらに備えることができる。画素回路には、第２バイアス電圧Ｖ２を含む電源電圧、そして、第４スキャン信号ＳＣ４及び第３発光信号ＥＭ３を含む駆動信号がさらに印加される。

駆動トランジスタＤＴは、第１ノードＮ１に連結されたゲート電極、第３ノードＮ３に連結されたドレイン電極及び第５ノードＮ５に連結されたソース電極を含む。

第６トランジスタＴ６は、第４スキャン信号ＳＣ４によりターン－オンされ、第２バイアス電圧Ｖ２を第５ノードＮ５に提供する。第６トランジスタＴ６は、第２バイアス電圧Ｖ２が提供される第２バイアス電圧配線に連結される。第６トランジスタＴ６は、オン－バイアスストレストランジスタともいえる。

第７トランジスタＴ７は、第３発光信号Ｅ３によりターン－オンされ、第１キャパシタＣ１と第２キャパシタＣ２との間の第２ノードＮ２と第５ノードＮ５を電気的に連結できる。ストレージキャパシタで動作する第１キャパシタＣ１と第２ノードＮ２がフローティングされることを防止するための第２キャパシタＣ２は、直列に連結時にキャパシタンスが小さくなり得る。従って、第７トランジスタＴ７は、オン－バイアスストレス期間Ｔｏｂｓを除く残りの動作期間でターン－オンされ、第１キャパシタＣ１と第２キャパシタＣ２が直列に連結されないようにして画素回路の信頼性を向上させることができる。

第６トランジスタＴ６と第７トランジスタＴ７は、動作信頼度と電流供給性能に有利なＰＭＯＳトランジスタであってよい。

図６ａ～図６ｅは、本明細書の他の実施例に係る有機発光表示装置においてリフレッシュ期間で画素回路の駆動ステップを示した波形図である。

図７ａ～図７ｃは、本明細書の他の実施例に係る有機発光表示装置においてホールド期間で画素回路の駆動ステップを示した波形図である。

まず、図６ａ～図６ｅを参照して、リフレッシュ期間の画素回路及び有機発光素子ＥＬＤの駆動を説明する。リフレッシュ期間の画素回路の駆動は、オン－バイアスストレス期間Ｔｏｂｓ、初期化期間Ｔｉ、サンプリング期間Ｔｓ、プログラミング期間Ｔｐ、及び発光期間Ｔｅに区分され得る。

図６ａは、一実施形態による、リフレッシュ期間の画素回路駆動ステップのうちオン－バイアスストレス期間Ｔｏｂｓを示した波形図である。オン－バイアスストレス期間Ｔｏｂｓは、第４スキャン信号ＳＣ４により制御される。第４スキャン信号ＳＣ４は、オン－バイアスストレス期間Ｔｏｂｓの間オン－レベルパルスである。オン－バイアスストレス期間Ｔｏｂｓで第４スキャン信号ＳＣ４がオン－レベルパルスである間、第１～第３スキャン信号ＳＣ１、ＳＣ２、ＳＣ３は、オフ－レベルパルスである。また、第１発光信号ＥＭ１と第２発光信号ＥＭ２もオフ－レベルパルスである。

オン－バイアスストレス期間Ｔｏｂｓの間、第６トランジスタＴ６と駆動トランジスタＤＴがターン－オンされ、第１～第５トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５及び第７トランジスタＴ７がターン－オフされる。

オン－バイアスストレス期間Ｔｏｂｓの間、第６トランジスタＴ６はターン－オンされ、駆動トランジスタＤＴのソース電極に第２バイアス電圧Ｖ２を供給する。駆動トランジスタＤＴのゲート電極は、第１キャパシタＣ１に格納された以前のフレームの電圧が印加されて駆動トランジスタＤＴをターン－オンさせる。

従って、オン－バイアスストレス期間Ｔｏｂｓの間、第６トランジスタＴ６を通して第１ノードＮ１に提供される基準電圧Ｖｒｅｆは、駆動トランジスタＤＴに一定時間の間ストレスを加えることで駆動トランジスタＤＴの履歴現象（Ｈｙｓｔｅｒｅｓｉｓ）により発生する輝度低下現象を防止できる。

オン－バイアスストレス動作の効能を保障するために、第３スキャン信号ＳＣ３は、さらなるオン－バイアスストレス動作を遂行するように多数回オン－レベルにパルシングされ得る。従って、オン－バイアスストレス期間Ｔｏｂｓは、発光期間Ｔｅを除く動作期間で第１オン－バイアスストレス期間Ｔｏｂｓ１及び第２オン－バイアスストレス期間Ｔｏｂｓ２を含むことができる。

オン－バイアスストレス期間Ｔｏｂｓの間、第６トランジスタＴ６を制御する第４スキャン信号ＳＣ４と第７トランジスタＴ７を制御する第３発光信号ＥＭ３は、互いに逆相であるので一つの信号に統合し、インバータ等の追加回路を構成して供給し得る。この場合、ゲート駆動部３００の構成を簡略にし、表示パネル１００のベゼル領域を減らすことができる。

また、オン－バイアスストレス期間Ｔｏｂｓの間、オフ－レベルパルスで動作する第３発光信号ＥＭ３は、第１発光信号ＥＭ１がオフ－レベルパルスである期間内に含まれるので、第６トランジスタＴ６を制御する第３発光信号ＥＭ３は、第１発光信号ＥＭ１に代替できる。この場合、ゲート駆動部３００の構成を簡略にし、表示パネル１００のベゼル領域を減らすことができる。

図６ｂ～図６ｅは、一実施形態による、リフレッシュ期間の画素回路駆動ステップのうち初期化期間Ｔｉ、サンプリング期間Ｔｓ、プログラミング期間Ｔｐ及び発光期間Ｔｅを示した波形図である。

初期化期間Ｔｉ、サンプリング期間Ｔｓ、プログラミング期間Ｔｐ及び発光期間Ｔｅで第４スキャン信号ＳＣ４により制御される第６トランジスタＴ６はターン－オフされ、第３発光信号ＥＭ３により制御される第７トランジスタＴ７はターン－オンされる。従って、画素回路の動作は、本明細書の一実施例に係る有機発光表示装置の画素回路駆動ステップの動作と同一であり得るので、重複した説明は省略する。

次に、図７ａ～図７ｃを参照して、ホールド期間の画素回路及び有機発光素子ＥＬＤの駆動を説明する。

図７ａは、一実施形態による、ホールド期間の画素回路駆動ステップのうちオン－バイアスストレス期間Ｔｏｂｓを示した波形図である。画素回路は、ホールド期間でもリフレッシュ期間と同様にオン－バイアスストレス期間Ｔｏｂｓを有し得る。

効果的なオン－バイアスストレス動作を遂行するように、第３スキャン信号ＳＣ３は、多数回オン－レベルにパルシングされ、オン－バイアスストレス期間Ｔｏｂｓは、発光期間Ｔｅを除く動作期間で第３オン－バイアスストレス期間Ｔｏｂｓ３及び第４オン－バイアスストレス期間Ｔｏｂｓ４を有し得る。

図７ｂは、一実施形態による、ホールド期間の画素回路駆動ステップのうちアノードリセット期間Ｔａｒを示した波形図である。アノードリセット期間Ｔａｒは、第３スキャン信号ＳＣ３により制御される。第１スキャン信号ＳＣ１、第２スキャン信号ＳＣ２及び第４スキャン信号Ｔ４は、アノードリセット期間Ｔａｒの間オフ－レベルパルスである。また、第１発光信号ＥＭ１と第２発光信号ＥＭ２もオフ－レベルパルスである。

アノードリセット期間Ｔａｒの間、第５トランジスタＴ５及び駆動トランジスタＤＴがターン－オンされ、第１～第４トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４及び第６トランジスタＴ６がターン－オフされる。

アノードリセット期間Ｔａｒで第１発光信号ＥＭ１と第２発光信号ＥＭ２がオフ－レベルパルスであるので、有機発光素子ＥＬＤは発光されないことがあり得る。このとき、第５トランジスタＴ５の一端に印加される第１バイアス電圧Ｖ１は、低電位電圧ＶＳＳまたは第４ノードＮ４の電圧レベルより低い電圧レベルを有するので、有機発光素子ＥＬＤはターン－オンされず、アノード電極をリセットさせることができる。

図７ｃは、一実施形態による、ホールド期間の画素回路駆動ステップのうち発光期間Ｔｅ’を示した波形図である。発光期間Ｔｅ’は、第１発光信号ＥＭ１及び第２発光信号ＥＭ２により制御される。発光期間Ｔｅ’の間、第１～第４スキャン信号ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４は、いずれもオフ－レベルパルスであり、第１～第３発光信号ＥＭ１、ＥＭ２、ＥＭ３は、オン－レベルパルスである。

ホールド期間での発光期間Ｔｅ’はリフレッシュ期間での発光期間Ｔｅと同じ動作であり得るので、重複した説明は省略する。

本明細書の他の実施例に係る画素回路は、サンプリング期間Ｔｓとプログラミング期間Ｔｐを別に駆動するので、少なくとも２水平走査時間（２Ｈ Ｔｉｍｅ）以上の駆動時間を有するようにサンプリング期間Ｔｓを動作できる。従って、駆動トランジスタＤＴの閾値電圧Ｖｔｈをセンシングできる時間を十分に確保して画素回路の信頼性を向上させることができる。

また、閾値電圧Ｖｔｈをサンプリングする前にオン－バイアスストレス期間Ｔｏｂｓをさらに遂行することで、駆動トランジスタＤＴの履歴現象（Ｈｙｓｔｅｒｅｓｉｓ）により発生する輝度低下現象を防止して画像品位を向上させることができる。

本明細書の実施例に係る有機発光表示装置は、下記のように説明され得る。

本明細書の一実施例に係る有機発光表示装置は、表示パネルに設けられた複数の画素は、有機発光素子及び画素回路を含み、画素回路は、駆動トランジスタ、第１～第５トランジスタ及び第１～第２キャパシタを含み、画素回路は、駆動トランジスタのゲート電極と対応する第１ノードと、駆動トランジスタのソース電極と対応する第２ノードと、駆動トランジスタのドレイン電極と対応する第３ノードと、有機発光素子のアノード電極と対応する第４ノードを含み、第１トランジスタは、第１スキャン信号によって第１ノードに基準電圧を供給し、第２トランジスタは、第２スキャン信号によって第１ノードとデータ配線間の電気的な連結を制御し、第３トランジスタは、第１発光信号によって第２ノードと高電位電圧配線間の電気的な連結を制御し、第４トランジスタは、第２発光信号によって第３ノードと第４ノード間の電気的な連結を制御し、第５トランジスタは、第３スキャン信号によって第４ノードに第１バイアス電圧を供給し、第１キャパシタは、第１ノードと第２ノードとの間に位置し、第２キャパシタは、高電位電圧配線と第２ノードとの間に位置し得る。

本明細書の一実施例に係る有機発光表示装置において、第１～第５トランジスタは、一つ以上の酸化物薄膜トランジスタと一つ以上の低温多結晶シリコン薄膜トランジスタを含み、酸化物薄膜トランジスタは、ＮＭＯＳトランジスタであってよい。

本明細書の一実施例に係る有機発光表示装置において、第１及び第２トランジスタは、酸化物薄膜トランジスタであってよい。

本明細書の一実施例に係る有機発光表示装置において、第３～第５トランジスタは、低温多結晶シリコン薄膜トランジスタであってよい。

本明細書の一実施例に係る有機発光表示装置において、画素回路は、一つのフレームがデータ電圧を書き込むリフレッシュ期間及びリフレッシュ期間で書き込まれたデータ電圧を維持するホールド期間に区分され、リフレッシュ期間だけで駆動されるか、またはリフレッシュ期間及びホールド期間で駆動され得る。

本明細書の一実施例に係る有機発光表示装置において、リフレッシュ期間は、第１～第４駆動期間を含み、第１駆動期間の間、第１スキャン信号と第１発光信号は、オン－レベルパルスで駆動され、第２スキャン信号、第３スキャン信号及び第２発光信号は、オフ－レベルパルスで駆動され、第２駆動期間の間、第１スキャン信号、第３スキャン信号及び第２発光信号は、オン－レベルパルスで駆動され、第２スキャン信号と第１発光信号は、オフ－レベルパルスで駆動され、第３駆動期間の間、第２スキャン信号と第３スキャン信号は、オン－レベルパルスで駆動され、第１スキャン信号、第１発光信号及び第２発光信号は、オフ－レベルパルスで駆動され、第４駆動期間の間、第１～第３スキャン信号は、オフ－レベルパルスで駆動され、第１発光信号と第２発光信号は、オン－レベルパルスで駆動され、発光素子が発光できる。

本明細書の一実施例に係る有機発光表示装置において、サンプリング期間は、少なくとも２水平走査時間以上の駆動時間を有し得る。

本明細書の一実施例に係る有機発光表示装置において、ホールド期間は、第１～第３駆動期間を含み、第１駆動期間の間、第１発光信号は、オン－レベルパルスで駆動され、第１～第３スキャン信号及び第２発光信号は、オフ－レベルパルスで駆動され、第２駆動期間の間、第３スキャン信号は、オン－レベルパルスで駆動され、第１スキャン信号、第２スキャン信号、第１発光信号及び第２発光信号は、オフ－レベルパルスで駆動され、第３駆動期間の間、第１～第３スキャン信号は、オフ－レベルパルスで駆動され、第１発光信号と第２発光信号は、オン－レベルパルスで駆動され、発光素子が発光できる。

本明細書の他の実施例に係る有機発光表示装置は、表示パネルに設けられた複数の画素は、有機発光素子及び画素回路を含み、画素回路は、駆動トランジスタ、第１～第７トランジスタ及び第１～第２キャパシタを含み、画素回路は、駆動トランジスタのゲート電極と対応する第１ノードと、駆動トランジスタのソース電極と対応する第５ノードと、駆動トランジスタのドレイン電極と対応する第３ノードと、有機発光素子のアノード電極と対応する第４ノードと、第１キャパシタの一端と第２キャパシタの一端が接続された第２ノードを含み、第１トランジスタは、第１スキャン信号によって第１ノードに基準電圧を供給し、第２トランジスタは、第２スキャン信号によって第１ノードとデータ配線間の電気的な連結を制御し、第３トランジスタは、第１発光信号によって第２ノードと高電位電圧配線間の電気的な連結を制御し、第４トランジスタは、第２発光信号によって第３ノードと第４ノード間の電気的な連結を制御し、第５トランジスタは、第３スキャン信号によって第４ノードに第１バイアス電圧を供給し、第６トランジスタは、第４スキャン信号によって第５ノードに第２バイアス電圧を供給し、第７トランジスタは、第３発光信号によって第２ノードと第４ノード間の電気的な連結を制御し、第１キャパシタは、第１ノードと第２ノードとの間に位置し、第２キャパシタは、高電位電圧配線と第２ノードとの間に位置し得る。

本明細書の他の実施例に係る有機発光表示装置において、第４スキャン信号と第３発光信号は、互いに逆相であってよい。

本明細書の他の実施例に係る有機発光表示装置において、第３スキャン信号は、一つのフレーム内で多数回オン－レベルにパルシングされ得る。

本明細書のまた他の実施例に係る有機発光表示装置は、有機発光素子と、有機発光素子に駆動電流を供給する駆動トランジスタと、駆動トランジスタのゲート電極に基準電圧及びデータ電圧を伝達するための複数のスイッチングトランジスタを含む画素回路と、画素回路は、一つのフレームを、データ電圧を書き込むリフレッシュ期間及びリフレッシュ期間で書き込まれたデータ電圧を維持するホールド期間に区分して駆動し、リフレッシュ期間は、初期化期間、サンプリング期間、プログラミング期間及び発光期間を含み、サンプリング期間とプログラミング期間は、互いに区分されて駆動し得る。

本明細書のまた他の実施例に係る有機発光表示装置において、リフレッシュ期間またはホールド期間は、オン－バイアスストレス期間を含むことができる。

上述した本明細書の例に説明された特徴、構造、効果等は、本明細書の少なくとも一つの例に含まれ、必ずしも一つの例にのみ限定されるものではない。さらに、本明細書の少なくとも一つの例において例示された特徴、構造、効果等は、本明細書の属する分野における通常の知識を有する者によって他の例に対しても組み合わせまたは変形されて実施可能である。従って、このような組み合わせと変形に関連した内容は、本明細書の範囲に含まれるものと解釈されるべきである。

以上において説明した本明細書は、前述した実施例及び添付の図面に限定されるものではなく、本明細書の技術的事項を外れない範囲内で様々な置換、変形及び変更が可能であるということが本明細書の属する技術の分野における通常の知識を有する者にとって明らかであるだろう。それゆえ、本明細書の範囲は、後述する特許請求の範囲により示され、特許請求の範囲の意味及び範囲、そしてその等価概念から導出される全ての変更または変形された形態が本明細書の範囲に含まれるものと解釈されるべきである。

Claims (20)

1. 有機発光素子及び画素回路を含む複数の画素が設けられた表示パネルを備え、
   前記画素回路は、駆動トランジスタ、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第５トランジスタ、第１キャパシタ及び第２キャパシタを含み、
   前記画素回路は、前記駆動トランジスタのゲート電極である第１ノードと、前記駆動トランジスタのソース電極である第２ノードと、前記駆動トランジスタのドレイン電極である第３ノードと、前記有機発光素子のアノード電極である第４ノードと、を含み、
   前記第１トランジスタは、第１スキャン信号に従って前記第１ノードに基準電圧を供給し、
   前記第２トランジスタは、第２スキャン信号に従って前記第１ノードとデータ配線との間の電気的な連結を制御し、
   前記第３トランジスタは、第１発光信号に従って前記第２ノードと高電位電圧配線との間の電気的な連結を制御し、
   前記第４トランジスタは、第２発光信号に従って前記第３ノードと前記第４ノードとの間の電気的な連結を制御し、
   前記第５トランジスタは、第３スキャン信号に従って前記第４ノードに第１バイアス電圧を供給し、
   前記第１キャパシタは、前記第１ノードと前記第２ノードとの間に配置され、
   前記第２キャパシタは、前記高電位電圧配線と前記第２ノードとの間に配置される、
   有機発光表示装置。
2. 前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ及び前記第５トランジスタは、一つ以上の酸化物薄膜トランジスタと一つ以上の低温多結晶シリコン薄膜トランジスタを含み、
   前記酸化物薄膜トランジスタは、ＮＭＯＳトランジスタである、請求項１に記載の有機発光表示装置。
3. 前記第１及び第２トランジスタの各々は、酸化物薄膜トランジスタである、請求項２に記載の有機発光表示装置。
4. 前記第３トランジスタ、前記第４トランジスタ及び前記第５トランジスタは、低温多結晶シリコン薄膜トランジスタである、請求項３に記載の有機発光表示装置。
5. 一つのフレームは、データ電圧を書き込むリフレッシュ期間及び前記リフレッシュ期間に書き込まれたデータ電圧を維持するホールド期間に区分され、
   前記画素回路は、前記リフレッシュ期間にのみ駆動され、または前記リフレッシュ期間及び前記ホールド期間に駆動される、請求項１に記載の有機発光表示装置。
6. 前記リフレッシュ期間は、第１から第４駆動期間を含み、
   前記第１駆動期間の間、前記第１スキャン信号と前記第１発光信号は、オン－レベルであり、前記第２スキャン信号、前記第３スキャン信号及び前記第２発光信号は、オフ－レベルであり、
   前記第２駆動期間の間、前記第１スキャン信号、前記第３スキャン信号及び前記第２発光信号は、オン－レベルであり、前記第２スキャン信号と前記第１発光信号は、オフ－レベルであり、
   前記第３駆動期間の間、前記第２スキャン信号と第３スキャン信号は、オン－レベルであり、前記第１スキャン信号、前記第１発光信号及び前記第２発光信号は、オフ－レベルであり、
   前記第４駆動期間の間、前記第１から第３スキャン信号は、オフ－レベルであり、前記第１発光信号と前記第２発光信号は、オン－レベルであり、前記発光素子が発光する、請求項５に記載の有機発光表示装置。
7. サンプリング期間は、少なくとも２水平走査時間である、請求項６に記載の有機発光表示装置。
8. 前記ホールド期間は、第１から第３駆動期間を含み、
   前記第１駆動期間の間、前記第１発光信号は、オン－レベルパルスであり、前記第１から第３スキャン信号及び前記第２発光信号は、オフ－レベルであり、
   前記第２駆動期間の間、前記第３スキャン信号は、オン－レベルパルスであり、前記第１スキャン信号、第２スキャン信号、前記第１発光信号及び前記第２発光信号は、オフ－レベルであり、
   前記第３駆動期間の間、前記第１から第３スキャン信号は、オフ－レベルであり、前記第１発光信号と前記第２発光信号は、オン－レベルであり、前記発光素子が発光する、請求項５に記載の有機発光表示装置。
9. 有機発光素子及び画素回路を含む複数の画素が設けられた表示パネルを備え、
   前記画素回路は、駆動トランジスタ、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタ、第７トランジスタ、第１キャパシタ及び第２キャパシタを含み、
   前記画素回路は、前記駆動トランジスタのゲート電極である第１ノードと、前記駆動トランジスタのソース電極である第５ノードと、前記駆動トランジスタのドレイン電極である第３ノードと、前記有機発光素子のアノード電極である第４ノードと、前記第１キャパシタの一端と前記第２キャパシタの一端が接続された第２ノードと、を含み、
   前記第１トランジスタは、第１スキャン信号に従って前記第１ノードに基準電圧を供給し、
   前記第２トランジスタは、第２スキャン信号に従って前記第１ノードとデータ配線との間の電気的な連結を制御し、
   前記第３トランジスタは、第１発光信号に従って前記第２ノードと高電位電圧配線との間の電気的な連結を制御し、
   前記第４トランジスタは、第２発光信号に従って前記第３ノードと前記第４ノードとの間の電気的な連結を制御し、
   前記第５トランジスタは、第３スキャン信号に従って前記第４ノードに第１バイアス電圧を供給し、
   前記第６トランジスタは、第４スキャン信号に従って前記第５ノードに第２バイアス電圧を供給し、
   前記第７トランジスタは、第３発光信号に従って前記第２ノードと前記第４ノードとの間の電気的な連結を制御し、
   前記第１キャパシタは、前記第１ノードと前記第２ノードとの間に配置され、
   前記第２キャパシタは、前記高電位電圧配線と前記第２ノードとの間に配置される、有機発光表示装置。
10. 前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ、前記第５トランジスタ、前記第６トランジスタ及び前記第７トランジスタは、一つ以上の酸化物薄膜トランジスタと一つ以上の低温多結晶シリコン薄膜トランジスタを含み、
    前記酸化物薄膜トランジスタは、ＮＭＯＳトランジスタである、請求項９に記載の有機発光表示装置。
11. 前記第１及び第２トランジスタの各々は、酸化物薄膜トランジスタである、請求項１０に記載の有機発光表示装置。
12. 前記第４スキャン信号と前記第３発光信号は、互いに逆相である、請求項９に記載の有機発光表示装置。
13. 一つのフレームは、データ電圧を書き込むリフレッシュ期間及び前記リフレッシュ期間で書き込まれたデータ電圧を維持するホールド期間に区分され、
    前記画素回路は、前記リフレッシュ期間にのみ駆動され、または前記リフレッシュ期間及び前記ホールド期間に駆動される、請求項８に記載の有機発光表示装置。
14. 前記リフレッシュ期間は、第１から第５駆動期間を含み、
    前記第１駆動期間の間、前記第４スキャン信号は、オン－レベルパルスであり、前記第１から第３スキャン信号及び前記第１から第３発光信号は、オフ－レベルであり、
    前記第２駆動期間の間、前記第１スキャン信号、前記第１発光信号及び前記第３発光信号は、オン－レベルであり、前記第２スキャン信号、前記第３スキャン信号及び前記第２発光信号は、オフ－レベルであり、
    前記第３駆動期間の間、前記第１スキャン信号、前記第３スキャン信号、前記第２発光信号及び前記第３発光信号は、オン－レベルであり、前記第２スキャン信号と前記第１発光信号は、オフ－レベルであり、
    前記第４駆動期間の間、前記第２スキャン信号、前記第３スキャン信号及び前記第３発光信号は、オン－レベルであり、前記第１スキャン信号、前記第１発光信号及び前記第２発光信号は、オフ－レベルであり、
    前記第５駆動期間の間、前記第１から第３スキャン信号は、オフ－レベルであり、前記第１から第３発光信号は、オン－レベルであり、前記発光素子が発光する、請求項１３に記載の有機発光表示装置。
15. 前記サンプリング期間は、少なくとも２水平走査時間である、請求項１４に記載の有機発光表示装置。
16. 前記ホールド期間は、第１から第３駆動期間を含み、
    前記第１駆動期間の間、前記第４スキャン信号は、オン－レベルパルスであり、前記第１から第３スキャン信号及び前記第１から第３発光信号は、オフ－レベルであり、
    前記第２駆動期間の間、前記第３スキャン信号は、オン－レベルパルスであり、前記第１スキャン信号、前記第２スキャン信号、前記第４スキャン信号、前記第１発光信号及び前記第２発光信号は、オフ－レベルであり、
    前記第３駆動期間の間、前記第１から第３スキャン信号は、オフ－レベルであり、前記第１発光信号と前記第３発光信号は、オン－レベルであり、前記発光素子が発光する、請求項１３に記載の有機発光表示装置。
17. 前記第３スキャン信号は、一つのフレーム内で複数回オン－レベルにパルシングされる、請求項９に記載の有機発光表示装置。
18. 有機発光素子と、
    前記有機発光素子に駆動電流を供給する駆動トランジスタと、
    前記駆動トランジスタのゲート電極に基準電圧及びデータ電圧を伝達するための複数のスイッチングトランジスタを含む画素回路と、を含み、
    前記画素回路は、一つのフレームを、データ電圧を書き込むリフレッシュ期間及び前記リフレッシュ期間で書き込まれたデータ電圧を維持するホールド期間に区分して駆動し、
    前記リフレッシュ期間は、初期化期間、サンプリング期間、プログラミング期間及び発光期間を含み、
    前記サンプリング期間と前記プログラミング期間は、互いに区分される、
    有機発光表示装置。
19. 前記サンプリング期間は、少なくとも２水平走査時間である、請求項１８に記載の有機発光表示装置。
20. 前記リフレッシュ期間または前記ホールド期間は、オン－バイアスストレス期間を含む、請求項１８に記載の有機発光表示装置。

Images