CN116129808A - 显示基板及其工作方法、显示装置 - Google Patents

Abstract

本公开实施例提供一种显示基板及其工作方法、显示装置。显示基板包括多个像素驱动电路以及分别与多个像素驱动电路连接的多个发光元件，多个像素驱动电路设置为驱动多个发光元件发光，至少一个像素驱动电路包括第一复位子电路、补偿子电路、写入子电路、第二复位子电路、驱动子电路和发光子电路。本公开实施例提供的技术方案改善了现有技术中显示基板灰阶显示不均(mura)的缺陷。

Description

显示基板及其工作方法、显示装置

技术领域

本公开实施例涉及但不限于显示技术领域，具体涉及一种显示基板及其工作方法、显示装置。

背景技术

有机发光二极管(OLED，Organic Light Emitting Diode)和量子点发光二极管(QLED，Quantum-dot Light Emitting Diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开至少一实施例提供一种显示基板及其工作方法、显示装置。

第一方面，本公开提供了一种显示基板，包括多个像素驱动电路以及分别与所述多个像素驱动电路连接的多个发光元件，所述多个像素驱动电路设置为驱动所述多个发光元件发光，至少一个像素驱动电路包括第一复位子电路、补偿子电路、写入子电路、第二复位子电路、驱动子电路和发光子电路；

所述第一复位子电路，分别与初始信号线、第二节点、第一扫描信号线连接，设置为在所述第一扫描信号线的控制下将所述初始信号线的初始信号写入所述第二节点；

所述补偿子电路，分别与第一电源线、第一扫描信号线、第一节点、第二节点、第三节点连接，设置为在第一扫描信号线的控制下，向第一节点提供第三节点的信号，在阈值补偿阶段向第一节点提供第三节点的信号的时间可调控，直至第一节点的信号能够满足阈值条件；

所述写入子电路，分别与第四扫描信号线、数据信号线和第一节点连接，设置为在所述第四扫描信号线的控制下将所述数据信号线的数据信号写入所述第一节点；以及在数据写入阶段将第一节点的信号耦合至第二节点，使第二节点的信号满足阈值条件；

所述第二复位子电路，分别与所述初始信号线、第二扫描信号线和发光元件的第一极连接，设置为在所述第二扫描信号线的控制下将所述初始信号线的初始信号写入所述发光元件的第一极，以及在阈值补偿阶段将所述初始信号线的初始信号写入所述第三节点；

所述驱动子电路，分别与第二节点、第三节点、第四节点连接，设置为根据第二节点和第三节点的信号，向第四节点提供驱动电流；

所述发光子电路，分别与第一电源线、第三节点、第四节点、第一发光信号线、第二发光信号线和发光元件的第一极连接，设置为在第一发光信号线的控制下，将第一电源线的信号写入第三节点，在第二发光信号线的控制下将第四节点的信号写入发光元件的第一极。

在示例性实施方式中，所述在阈值补偿阶段向第一节点提供第三节点的信号的时间为2H至100H，H为一行子像素的扫描时间。

在示例性实施方式中，所述补偿子电路包括第二晶体管、第一电容和第二电容；

所述第二晶体管的控制极与所述第一扫描信号线连接，所述第二晶体管的第一极与所述第一节点连接，所述第二晶体管的第二极与所述第三节点连接；

所述第一电容的第一极板与所述第一电源线连接，所述第一电容的第二极板与所述第一节点连接；

所述第二电容的第一极板与所述第一节点连接，所述第二电容的第二极板与所述第二节点连接。

在示例性实施方式中，所述写入子电路包括第八晶体管；

所述第八晶体管的控制极与所述第四扫描信号线连接，所述第八晶体管的第一极与所述数据信号线连接，所述第八晶体管的第二极与所述第一节点连接。

在示例性实施方式中，所述第二复位子电路包括第七晶体管；

所述第七晶体管的控制极与所述第二扫描信号线连接，所述第七晶体管的第一极与所述初始信号线连接，所述第七晶体管的第二极与所述发光元件的第一极连接。

在示例性实施方式中，所述发光子电路包括第五晶体管和第六晶体管；

所述第五晶体管的控制极与所述第一发光信号线连接，所述第五晶体管的第一极与所述第一电源线连接，所述第五晶体管的第二极与所述第三节点连接；

所述第六晶体管的控制极与所述第二发光信号线连接，所述第六晶体管的第一极与所述第四节点连接，所述第六晶体管的第二极与所述发光元件的第一极连接。

在示例性实施方式中，所述第一复位子电路包括第一晶体管；

所述第一晶体管的控制极与所述第一扫描信号线连接，所述第一晶体管的第一极与所述初始信号线连接，所述第一晶体管的第二极与所述第二节点连接。

在示例性实施方式中，所述驱动子电路包括第三晶体管；

所述第三晶体管的控制极与所述第二节点连接，所述第三晶体管的第一极与所述第三节点连接，所述第三晶体管的第二极与所述第四节点连接。

在示例性实施方式中，还包括基准电压提供子电路；

所述基准电压提供子电路，分别与基准电压信号线、第三扫描信号线、第三节点连接，设置为在第三扫描信号线的控制下，将基准电压信号线的基准电压信号写入所述第三节点。

在示例性实施方式中，所述基准电压提供子电路包括第四晶体管；

所述第四晶体管的控制极与所述第三扫描信号线连接，所述第四晶体管的第一极与基准电压信号线连接，所述第四晶体管的第二极与所述第三节点连接。

在示例性实施方式中，所述第一复位子电路包括第一晶体管；所述补偿子电路包括第二晶体管、第一电容和第二电容；所述驱动子电路包括第三晶体管；所述基准电压提供子电路包括第四晶体管；所述发光子电路包括第五晶体管和第六晶体管；所述第二复位子电路包括第七晶体管；所述写入子电路包括第八晶体管；

所述第一晶体管的控制极与所述第一扫描信号线连接，所述第一晶体管的第一极与所述初始信号线连接，所述第一晶体管的第二极与所述第二节点连接；

所述第二晶体管的控制极与所述第一扫描信号线连接，所述第二晶体管的第一极与所述第一节点连接，所述第二晶体管的第二极与所述第三节点连接；

所述第三晶体管的控制极与所述第二节点连接，所述第三晶体管的第一极与所述第三节点连接，所述第三晶体管的第二极与所述第四节点连接；

所述第四晶体管的控制极与所述第三扫描信号线连接，所述第四晶体管的第一极与基准电压信号线连接，所述第四晶体管的第二极与所述第三节点连接；

所述第五晶体管的控制极与所述第一发光信号线连接，所述第五晶体管的第一极与所述第一电源线连接，所述第五晶体管的第二极与所述第三节点连接；

所述第六晶体管的控制极与所述第二发光信号线连接，所述第六晶体管的第一极与所述第四节点连接，所述第六晶体管的第二极与所述发光元件的第一极连接；

所述第七晶体管的控制极与所述第二扫描信号线连接，所述第七晶体管的第一极与所述初始信号线连接，所述第七晶体管的第二极与所述发光元件的第一极连接；

所述第八晶体管的控制极与所述第四扫描信号线连接，所述第八晶体管的第一极与所述数据信号线连接，所述第八晶体管的第二极与所述第一节点连接；

所述第一电容的第一极板与所述第一电源线连接，所述第一电容的第二极板与所述第一节点连接；

所述第二电容的第一极板与所述第一节点连接，所述第二电容的第二极板与所述第二节点连接。

在示例性实施方式中，所述第一晶体管至第二晶体管、第八晶体管为氧化物晶体管，所述第三晶体管至第七晶体管为低温多晶硅晶体管。

在示例性实施方式中，所述第二复位子电路，设置为在所述第二扫描信号线的控制下，在阈值补偿阶段将所述初始信号线的初始信号写入第五节点；

所述发光子电路，还设置为在第二发光信号线的控制下，将所述第五节点的初始信号提供至所述第四节点；

所述驱动子电路，还设置为在所述第二节点的控制下，将所述第四节点的初始信号写入所述第三节点。

第二方面，本公开实施例还提供了一种显示基板的工作方法，所述显示基板包括多个像素驱动电路以及分别与所述多个像素驱动电路连接的多个发光元件，所述多个像素驱动电路设置为驱动所述多个发光元件发光，至少一个像素驱动电路包括第一复位子电路、补偿子电路、写入子电路、第二复位子电路、驱动子电路和发光子电路，所述显示基板的工作方法包括：

在第一扫描信号线的控制下，第一复位子电路将初始信号线的初始信号写入第二节点；

在第一扫描信号线的控制下，补偿子电路向第一节点提供第三节点的信号，在阈值补偿阶段向第一节点提供第三节点的信号的时间可调控，直至第一节点的信号能够满足阈值条件；

在第四扫描信号线的控制下，写入子电路将数据信号线的数据信号写入第一节点；在数据写入阶段将第一节点的信号耦合至第二节点，使第二节点的信号满足阈值条件；

在第二扫描信号线的控制下，第二复位子电路将初始信号线的初始信号写入发光元件的第一极，以及在阈值补偿阶段将初始信号线的初始信号写入所述第三节点；

根据第二节点和第三节点的信号，驱动子电路向第四节点提供驱动电流；

在第一发光信号线的控制下，发光子电路将第一电源线的信号写入第三节点，在第二发光控制线的控制下，发光子电路将第四节点的信号写入发光元件的第一极。

在示例性实施方式中，所述方法还包括：

在第三扫描信号线的控制下，基准电压提供子电路将基准电压信号线的基准电压信号写入第三节点。

在示例性实施方式中，所述在阈值补偿阶段向第一节点提供第三节点的信号的时间为2H至100H，H为一行子像素的扫描时间。

在示例性实施方式中，所述方法还包括：

在所述第二扫描信号线的控制下，所述第二复位子电路在阈值补偿阶段将所述初始信号线的初始信号写入第五节点；

在第二发光信号线的控制下，所述发光子电路将所述第五节点的初始信号提供至所述第四节点；

在所述第二节点的控制下，所述驱动子电路将所述第四节点的初始信号写入所述第三节点。

第三方面，本公开实施例还提供了一种显示装置，包括上述任一实施例所述的显示基板。

本实施例提供的显示基板及其工作方法、显示装置，显示基板中包括多个像素驱动电路，至少一个像素驱动电路通过第二复位子电路在阈值补偿阶段将所述初始信号线的初始信号写入所述第三节点、在阈值补偿阶段向第一节点提供第三节点的信号的时间可调控直至第一节点的信号能够满足阈值条件、在数据写入阶段将第一节点的信号耦合至第二节点使第二节点的信号满足阈值条件，实现使用初始信号线的初始信号对阈值电压进行补偿，并且在阈值补偿阶段向第一节点提供第三节点的信号的时间可调控，可以改善显示基板中灰阶显示不均的缺陷。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1所示为一种显示装置的结构示意图；

图2所示为一种显示基板的平面结构示意图；

图3所示为一种显示基板的剖面结构示意图；

图4所示为一种像素驱动电路的等效电路示意图；

图5所示为一种像素驱动电路的工作时序图；

图6a所示为本公开实施例提供的显示基板中像素驱动电路的结构示意图；

图6b所示为本公开示例性实施例提供的像素驱动电路的等效电路图；

图7所示为本公开示例性实施例提供的一种显示基板的工作时序图；

图8所示为本公开示例性实施例提供的一种显示基板的工作时序图。

具体实施方式

下文中将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计

本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：每个膜层的厚度和间距、每个信号线的宽度和间距，可以根据实际情况进行调整。本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述每个构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。在本公开实施例中，栅电极可以称为控制极。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本公开实施例中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

图1所示为一种显示装置的结构示意图，显示基板可以包括时序控制器、数据信号驱动器、扫描信号驱动器、发光信号驱动器和像素阵列，时序控制器分别与数据信号驱动器、扫描信号驱动器和发光信号驱动器连接，数据信号驱动器分别与多个数据信号线(D1到Dn)连接，扫描信号驱动器分别与多个扫描信号线(S1到Sm)连接，发光信号驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括至少一个扫描信号线、至少一个数据信号线、至少一个发光信号线和像素驱动电路。在示例性实施方式中，时序控制器可以将适合于数据信号驱动器的规格的灰度值和控制信号提供到数据信号驱动器，可以将适合于扫描信号驱动器的规格的时钟信号、扫描起始信号等提供到扫描信号驱动器，可以将适合于发光信号驱动器的规格的时钟信号、发射停止信号等提供到发光信号驱动器。数据信号驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据信号驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描信号驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描信号驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描信号驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光信号驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光信号驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。

图2为一种显示基板的平面结构示意图。如图2所示，显示基板可以包括以矩阵方式排布的多个像素单元P，多个像素单元P至少一个包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3，第一子像素P1、第二子像素P2和第三子像素P3均包括像素驱动电路和发光器件。第一子像素P1、第二子像素P2和第三子像素P3中的像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向所述发光器件输出相应的电流。第一子像素P1、第二子像素P2和第三子像素P3中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施方式中，像素单元P中可以包括红色(R)子像素、绿色(G)子像素和蓝色(B)子像素。在示例性实施方式中，像素单元中子像素的形状可以是矩形状、菱形、五边形或六边形，三个子像素可以采用水平并列、竖直并列或品字方式排列，本公开在此不做限定。

图3为一种显示基板的剖面结构示意图，示意了OLED显示基板三个子像素的结构。如图3所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底101一侧的发光结构层103以及设置在发光结构层103远离基底101一侧的封装层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如隔垫柱等，本公开在此不做限定。

在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以包括构成像素驱动电路的多个晶体管和存储电容。发光结构层103可以包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301通过过孔与驱动晶体管210的漏电极连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光结构层103。

在示例性实施方式中，有机发光层303可以包括叠设的空穴注入层(HoleInjection Layer，简称HIL)、空穴传输层(Hole Transport Layer，简称HTL)、电子阻挡层(Electron Block Layer，简称EBL)、发光层(Emitting Layer，简称EML)、空穴阻挡层(HoleBlock Layer，简称HBL)、电子传输层(Electron Transport Layer，简称ETL)和电子注入层(Electron Injection Layer，简称EIL)。在示例性实施方式中，所有子像素的空穴注入层可以是连接在一起的共通层，所有子像素的电子注入层可以是连接在一起的共通层，所有子像素的空穴传输层可以是连接在一起的共通层，所有子像素的电子传输层可以是连接在一起的共通层，所有子像素的空穴阻挡层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，相邻子像素的电子阻挡层可以有少量的交叠，或者可以是隔离的。

在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构。图4为一种像素驱动电路的等效电路示意图。如图4所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，像素驱动电路可以与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。

在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管T1的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。

在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。

第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始化电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。

第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。

第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。

第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。

第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。

第七晶体管T7的控制极与第一扫描信号线S1连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第一扫描信号线S1时，第七晶体管T7将初始化电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。

在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线S2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1为同一信号线，可以减少显示面板的信号线，实现显示面板的窄边框。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。

在示例性实施方式中，第一扫描信号线S1、第二扫描信号线S2、发光信号线E和初始信号线INIT沿水平方向延伸，第二电源线VSS、第一电源线VDD和数据信号线D沿竖直方向延伸。

在示例性实施方式中，发光器件可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。

图5为一种像素驱动电路的工作时序图。下面通过图4示例的像素驱动电路的工作过程说明一种示例性实施例，图4中的像素驱动电路包括7个晶体管(第一晶体管T1到第七晶体管T7)、1个存储电容C和7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)，7个晶体管均为P型晶体管。

在示例性实施方式中，像素驱动电路的工作过程可以包括：

第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号，使第一晶体管T1导通，初始信号线INIT的信号提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。

第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。

第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。

在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K*(Vgs-Vth)²＝K*[(Vdd-Vd+|Vth|)-Vth]²＝K*[(Vdd-Vd)]²

其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。

IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)TFT(薄膜晶体管，英文全称为Thin Film Transistor)的漏电流远小于LTPS(Low Temperature Poly-Silicon，低温多晶硅)TFT的漏电流，显示器的功耗分为驱动功率和发光功率，LTPO(低温多晶氧化物，LowTemperature Polycrystalline Oxide)技术将部分LTPS晶体管转换成氧化物晶体管，使得漏电流较小，可使电容器电压(电荷)保持一秒钟，以驱动1Hz；由于LTPS漏电流较大，即使驱动静止像素也需要60Hz，否则，亮度会大幅降低，而LTPO技术可以在一定程度上解决这个问题。在相关技术中，利用LTPO技术制备的显示基板经常出现因阈值电压补偿不足而存在各个灰阶显示不均(mura)的缺陷。

本公开实施例提供一种显示基板，可以包括多个像素驱动电路以及分别与多个像素驱动电路连接的多个发光元件OLED，多个像素驱动电路设置为驱动多个发光元件OLED发光，如图6a所示，至少一个像素驱动电路可以包括第一复位子电路101、补偿子电路102、写入子电路103、第二复位子电路104、驱动子电路105和发光子电路106；

第一复位子电路101，分别与初始信号线Vinit、第二节点N2、第一扫描信号线S1连接，设置为在第一扫描信号线S1的控制下将初始信号线Vinit的初始信号写入第二节点N2；

补偿子电路102，分别与第一电源线VDD、第一扫描信号线S1、第一节点N1、第二节点N2、第三节点N3连接，设置为在第一扫描信号线S1的控制下，向第一节点N1提供第三节点N3的信号，在阈值补偿阶段向第一节点N1提供第三节点N3的信号的时间可调控，直至第一节点N1的信号能够满足阈值条件；

写入子电路103，分别与第四扫描信号线S4、数据信号线data和第一节点N1连接，设置为在第四扫描信号线S4的控制下将数据信号线data的数据信号写入第一节点N1；以及在数据写入阶段将第一节点N1的信号耦合至第二节点N2，使第二节点N2的信号满足阈值条件；

第二复位子电路104，分别与初始信号线Vinit、第二扫描信号线S2和发光元件OLED的第一极连接，设置为在第二扫描信号线S2的控制下将初始信号线Vinit的初始信号写入发光元件OLED的第一极，以及在阈值补偿阶段将初始信号线Vinit的初始信号写入第三节点N3；

驱动子电路105，分别与第二节点N2、第三节点N3、第四节点N4连接，设置为根据第二节点N2和第三节点N3的信号，向第四节点N4提供驱动电流；

发光子电路106，分别与第一电源线VDD、第三节点N3、第四节点N4、第一发光信号线EM1、第二发光信号线EM2和发光元件OLED的第一极连接，设置为在第一发光信号线的控制下，将第一电源线VDD的信号写入第三节点N3，在第二发光信号线EM2的控制下将第四节点N4的信号写入发光元件OLED的第一极。

本公开实施例提供的显示基板，显示基板中包括多个像素驱动电路，至少一个像素驱动电路通过第二复位子电路104在阈值补偿阶段将初始信号线Vinit的初始信号写入第三节点N3、在阈值补偿阶段向第一节点N1提供第三节点N3的信号的时间可调控直至第一节点N1的信号能够满足阈值条件、在数据写入阶段将第一节点N1的信号耦合至第二节点N2使第二节点N2的信号满足阈值条件，实现使用初始信号线Vinit的初始信号对阈值电压进行补偿，并且在阈值补偿阶段向第一节点N1提供第三节点N3的信号的时间可调控，可以改善显示基板中灰阶显示不均(mura)的缺陷。

在示例性实施方式中，在阈值补偿阶段向第一节点N1提供第三节点N3的信号的时间为2H至100H，H为一行子像素的扫描时间。由于在阈值补偿阶段向第一节点N1提供第三节点N3的信号的时间可以根据实际需要调控，有充足的时间使用初始信号线Vinit的信号对驱动晶体管(T3)的阈值电压进行补偿，在很大程度上改善了显示基板中多个灰阶的显示不均(mura)的缺陷,避免因阈值电压补偿时间不足导致各个灰阶存在的mura的问题。

在示例性实施方式中，如图6b所示，补偿子电路102可以包括第二晶体管T2、第一电容C1和第二电容C2；

第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第一节点N1连接，第二晶体管T2的第二极与第三节点N3连接；

第一电容C1的第一极板与第一电源线VDD连接，第一电容C1的第二极板与第一节点N1连接；

第二电容C2的第一极板与第一节点N1连接，第二电容C2的第二极板与第二节点N2连接。

在示例性实施方式中，如图6b所示，写入子电路103可以包括第八晶体管T8；

第八晶体管T8的控制极与第四扫描信号线S4连接，第八晶体管T8的第一极与数据信号线data连接，第八晶体管T8的第二极与第一节点N1连接。

在示例性实施方式中，如图6b所示，第二复位子电路104可以包括第七晶体管T7；

第七晶体管T7的控制极与第二扫描信号线S2连接，第七晶体管T7的第一极与初始信号线Vinit连接，第七晶体管T7的第二极与发光元件OLED的第一极连接。

在示例性实施方式中，如图6b所示，发光子电路106可以包括第五晶体管T5和第六晶体管T6；

第五晶体管T5的控制极与第一发光信号线EM1连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第三节点N3连接；

第六晶体管T6的控制极与第二发光信号线EM2连接，第六晶体管T6的第一极与第四节点N4连接，第六晶体管T6的第二极与发光元件OLED的第一极连接。

在示例性实施方式中，如图6b所示，第一复位子电路101可以包括第一晶体管T1；

第一晶体管T1的控制极与第一扫描信号线S1连接，第一晶体管T1的第一极与初始信号线Vinit连接，第一晶体管T1的第二极与第二节点N2连接。

在示例性实施方式中，如图6b所示，驱动子电路105可以包括第三晶体管T3；

第三晶体管T3的控制极与第二节点N2连接，第三晶体管T3的第一极与第三节点N3连接，第三晶体管T3的第二极与第四节点N4连接。

在示例性实施方式中，如图6b所示，像素驱动电路还可以包括基准电压提供子电路107；

如图6a和图6b所示，基准电压提供子电路107，分别与基准电压信号线、第三扫描信号线S3、第三节点N3连接，设置为在第三扫描信号线S3的控制下，将基准电压信号线的基准电压信号写入第三节点N3。

在示例性实施方式中，如图6b所示，基准电压提供子电路107可以包括第四晶体管T4；

第四晶体管T4的控制极与第三扫描信号线S3连接，第四晶体管T4的第一极与基准电压信号线连接，第四晶体管T4的第二极与第三节点N3连接。

在示例性实施方式中，如图6b所示，第一复位子电路101包括第一晶体管T1；补偿子电路102包括第二晶体管T2、第一电容C1和第二电容C2；驱动子电路105包括第三晶体管T3；基准电压提供子电路107包括第四晶体管T4；发光子电路106包括第五晶体管T5和第六晶体管T6；第二复位子电路104包括第七晶体管T7；写入子电路103包括第八晶体管T8；

第一晶体管T1的控制极与第一扫描信号线S1连接，第一晶体管T1的第一极与初始信号线Vinit连接，第一晶体管T1的第二极与第二节点N2连接；

第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第一节点N1连接，第二晶体管T2的第二极与第三节点N3连接；

第三晶体管T3的控制极与第二节点N2连接，第三晶体管T3的第一极与第三节点N3连接，第三晶体管T3的第二极与第四节点N4连接；

第四晶体管T4的控制极与第三扫描信号线S3连接，第四晶体管T4的第一极与基准电压信号线连接，第四晶体管T4的第二极与第三节点N3连接；

第五晶体管T5的控制极与第一发光信号线EM1连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第三节点N3连接；

第六晶体管T6的控制极与第二发光信号线EM2连接，第六晶体管T6的第一极与第四节点N4连接，第六晶体管T6的第二极与发光元件OLED的第一极连接；

第七晶体管T7的控制极与第二扫描信号线S2连接，第七晶体管T7的第一极与初始信号线Vinit连接，第七晶体管T7的第二极与发光元件OLED的第一极连接；

第八晶体管T8的控制极与第四扫描信号线S4连接，第八晶体管T8的第一极与数据信号线data连接，第八晶体管T8的第二极与第一节点N1连接；

第一电容C1的第一极板与第一电源线VDD连接，第一电容C1的第二极板与第一节点N1连接；

第二电容C2的第一极板与第一节点N1连接，第二电容C2的第二极板与第二节点N2连接。

在示例性实施方式中，第一晶体管T1至第二晶体管T2、第八晶体管T8可以为氧化物晶体管，第三晶体管T3至第七晶体管T7可以为低温多晶硅晶体管。

在示例性实施方式中，如图6a至图6b所示，第二复位子电路104，设置为在第二扫描信号线S2的控制下，在阈值补偿阶段将初始信号线Vinit的初始信号写入第五节点N5；

发光子电路106，还设置为在第二发光信号线EM2的控制下，将第五节点N5的初始信号提供至第四节点N4；

驱动子电路105，还设置为在第二节点N2的控制下，将第四节点N4的初始信号写入第三节点N3。

下面通过像素驱动电路的工作过程说明一种示例性实施例提供的像素驱动电路。

图6b为一种示例性实施例提供的像素驱动电路的等效电路图，图7和图8为一种示例性实施例提供的显示基板的工作时序图。如图6b所示，一种示例性实施例涉及的移像素驱动电路可以包括：8个开关晶体管(T1至T8)，2个电容单元(C1和C2)，像素驱动电路可以与11个信号线(第一扫描信号线S1、第二扫描信号线S2、第三扫描信号线S3、第四扫描信号线S4、数据信号线data、基准电压信号线vref、第一发光信号线EM1、第二发光信号线EM2、初始信号线Vinit、第一电源线VDD和第二电源线VSS)连接，第一晶体管T1、第二晶体管T2和第八晶体管T8可以为N型的氧化物晶体管，第三晶体管T3至第七晶体管T7可以为P型的低温多晶硅晶体管。如图7和8所示，一种示例性实施例提供的显示基板的工作过程可以包括刷新阶段(图7所示)和保持阶段(图8所示)，如图7所示，刷新阶段可以包括第一阶段M11至第四阶段M14：

第一阶段M11：可以称为复位阶段，第一发光信号线EM1、第二发光信号线EM2、第一扫描信号线S1、第二扫描信号线S2的信号为高电平，第三扫描信号线S3和第四扫描信号线S4的信号为低电平。由于第一扫描信号线S1的为高电平，第一晶体管T1和第二晶体管T2导通，初始信号线Vinit输出的初始电压vinit通过第一晶体管T1提供至第二节点N2，第二节点N2为低电平(初始信号线Vinit输出的初始电压vinit)，对第二电容C2进行初始化(复位)，清除第二电容C2中原有电荷；由于第二扫描信号线S2的信号为高电平，第七晶体管T7断开，初始信号线Vinit的信号无法通过第七晶体管T7提供至第五节点N5，第五节点N5维持上一帧的电平；由于第三扫描信号线S3的信号为低电平，第四晶体管T4导通，基准电压信号线vref输出的基准电压Vref经由第四晶体管T4写入第三节点N3，第三节点N3的电位为基准电压Vref，由于第二晶体管T2导通，第三节点N3的电位经由第二晶体管T2写入第一节点N1，第一节点N1的电位为Vref；由于第四扫描信号线S4的信号为低电平，第八晶体管T8断开，数据信号线data的输出的数据电压无法经由第八晶体管T8写入第一节点N1；由于第二节点N2为低电平，第三晶体管T3导通，第三节点N3的电位Vref经由第三晶体管T3写入第四节点N4，第四节点N4的电位为基准电压Vref；由于第一发光信号线EM1、第二发光信号线EM2的信号为高电平，第五晶体管T5和第六晶体管T6均断开，第一电源线VDD的信号无法经由第五晶体管T5、第三晶体管T3、第六晶体管T6向OLED的第一极提供驱动电压，此阶段OLED不发光。

第二阶段M12：可以称为阈值补偿阶段，第一发光信号线EM1、第一扫描信号线S1、第三扫描信号线S3的信号为高电平，第二发光信号线EM2、第二扫描信号线S2和第四扫描信号线S4的信号为低电平。由于第一扫描信号线S1的信号为高电平，第一晶体管T1和第二晶体管T2导通，初始信号线Vinit输出的初始电压通过第一晶体管T1提供至第二节点N2，第二节点N2为低电平(初始信号线Vinit输出的初始电压vinit)，第三晶体管N3导通；由于第二扫描信号线S2的信号为低电平，第七晶体管T7导通，初始信号线Vinit的信号通过第七晶体管T7提供至第五节点N5，第五节点N5的电位为初始信号线Vinit输出的初始电压vinit；由于第三扫描信号线S3的信号为高电平，第四晶体管T4断开，基准电压信号线vref的信号无法经由第四晶体管T4写入第三节点N3；由于第四扫描信号线S4的信号为低电平，第八晶体管T8断开，数据信号线data的信号无法经由第八晶体管T8写入第一节点N1；由于第一发光信号线EM1的信号为高电平，第五晶体管T5断开，第一电源线VDD的信号无法经由第五晶体管T5写入第三节点N3；由于第二发光信号线EM2的信号为低电平，第六晶体管T6导通，第五节点N5的电位vinit经由第六晶体管T6写入第四节点N4，第四节点N4的电位为初始信号线Vinit输出的初始电压vinit，由于第二晶体管T2和第三晶体管T3导通，第四节点N4的电位经由第三晶体管T3、第二晶体管T2传输至第一节点N1，并将初始信号线Vinit输出的初始电压vinit与第三晶体管T3的阈值电压vth之差充入第一电容C1和第二电容C2，第一电容C1的第一极板、第二电容C2的第二极板、第一节点N1、第三节点N3的电位为vinit-vth；由于第五晶体管T5断开，第一电源线VDD的信号无法经由第五晶体管T5、第三晶体管T3、第六晶体管T6向OLED的第一极提供驱动电压，此阶段OLED不发光。

第三阶段M13：可以称为数据写入阶段，第一发光信号线EM1、第二扫描信号线S2、第三扫描信号线S3、第四扫描信号线S4的信号为高电平，第二发光信号线EM2、第一扫描信号线S1的信号为低电平。由于第一扫描信号线S1的信号为低电平，第一晶体管T1和第二晶体管T2断开，初始信号线Vinit的信号无法经由第一晶体管T1写入第二节点N2；由于第二扫描信号线S2的信号为高电平，第七晶体管T7断开，初始信号线Vinit的信号无法通过第七晶体管T7提供至第五节点N5，第五节点N5维持上一帧的电位vinit；由于第三扫描信号线S3的信号为高电平，第四晶体管T4断开，基准电压信号线vref的信号无法经由第四晶体管T4写入第三节点N3；由于第四扫描信号线S4的信号为高电平，第八晶体管T8导通，数据信号线data输出的数据电压Vdata经由第八晶体管T8写入第一节点N1，第一节点N1的电位由vinit-vth变为为数据电压Vdata，第一节点N1的电位变化量为Vdata-(vinit-vth)，根据电荷守恒定理，第二节点N2的电位变为vinit+Vdata-(vinit-vth)，即为Vdata+vth；由于第一发光信号线EM1的信号为高电平，第五晶体管T5断开，第一电源线VDD的信号无法经由第五晶体管T5写入第三节点N3，第三节点N3可以维持上一帧的电位vinit-vth；由于第二发光信号线EM2的信号为低电平，第六晶体管T6导通，第五节点N5的电位经由第六晶体管T6传输至第四节点N4，第四节点N4的电位为vinit。由于第五晶体管T5断开，第一电源线VDD的信号无法经由第五晶体管T5、第三晶体管T3、第六晶体管T6向OLED的第一极提供驱动电压，此阶段OLED不发光。

第四阶段M14：可以称为发光阶段，第二扫描信号线S2、第三扫描信号线S3的信号为高电平，第一发光信号线EM1、第二发光信号线EM2、第一扫描信号线S1、第四扫描信号线S4的信号为低电平。由于第一扫描信号线S1的信号为低电平，第一晶体管T1、第二晶体管T2断开，初始信号线Vinit的信号无法经由第一晶体管T1写入第二节点N2，由于第二电容C两端的电压不会产生突变，第二节点N2维持上一帧的电位Vdata+vth；由于第二扫描信号线S2的信号为高电平，第七晶体管T7断开，初始信号线Vinit的信号无法通过第七晶体管T7提供至第五节点N5；由于第三扫描信号线S3的信号为高电平，第四晶体管T4断开，基准电压信号线vref的信号无法经由第四晶体管T4写入第三节点N3；由于第四扫描信号线S4的信号为低电平，第八晶体管T8断开，数据信号线data输出的数据电压Vdata无法经由第八晶体管T8写入第一节点N1，由于第一电容C1和第二电容C2两端的电压不会产生突变，第一节点N1维持上一帧的电位Vdata；由于第一发光信号线EM1、第二发光信号线EM2的信号为低电平，第五晶体管T5、第六晶体管T6导通，第一电源线VDD输出的第一电源电压Vdd通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光，第三节点N3的电位为Vdd，第四节点N4、第五节点N5的电位均为驱动OLED第一极的电压Anode。

如图8所示，保持阶段可以包括第一阶段M21至第三阶段M23：

在第一阶段M21至第三阶段M23的三个阶段中，第一扫描信号线S1和第四扫描信号线S4的信号均为低电平，第一晶体管T1、第二晶体管T2、第八晶体管T8断开；由于第一晶体管T1断开，初始信号线Vinit的信号无法经由第一晶体管T1写入第二节点N2，第二节点N2维持上一帧的电位Vdata+vth，由于第二晶体管T2断开，第三节点N3的电位无法经由第二晶体管T2写入第一节点N1，由于第八晶体管T8断开，数据信号线data输出的数据电压Vdata无法经由第八晶体管T8写入第一节点N1，由于第一电容C1和第二电容C2两端的电压不会产生突变，第一节点N1的电位维持上一帧的电位(数据电压Vdata)。下面详细说明第一晶体管T1至第八晶体管T8、第一电容C1和第二电容C2在第二扫描信号线S2、第三扫描信号线S3、第一发光信号线EM1、第二发光信号线EM2所输出信号的驱动下的工作过程：

第一阶段M21：可以称为复位阶段，第一发光信号线EM1、第二发光信号线EM2、第二扫描信号线S2的信号为高电平，第三扫描信号线S3的信号为低电平。由于第二扫描信号线S2为高电平，第七晶体管T7断开，初始信号线Vinit输出的初始电压vinit无法通过第七晶体管T7提供至第五节点N5，第五节点N5维持上一帧的电位；由于第三扫描信号线S3的信号为低电平，第四晶体管T4导通，基准电压信号线vref输出的基准电压Vref经由第四晶体管T4写入第三节点N3，第三节点N3的电位为基准电压Vref；由于第一发光信号线EM1、第二发光信号线EM2的信号为高电平，第五晶体管T5和第六晶体管T6均断开，第一电源线VDD的信号无法经由第五晶体管T5、第三晶体管T3、第六晶体管T6向OLED的第一极提供驱动电压，此阶段OLED不发光，由于第三晶体管T3导通，第三节点N3的电位Vref经由第三晶体管T3写入第四节点N4，第四节点N4的电位为基准电压Vref。

第二阶段M22：可以称为阳极复位阶段，第一发光信号线EM1、第二发光信号线EM2、第三扫描信号线S3的信号为高电平，第二扫描信号线S2的信号为低电平。由于第二扫描信号线S2为低电平，第七晶体管T7导通，初始信号线Vinit输出的初始电压vinit通过第七晶体管T7提供至第五节点N5，第五节点N5的电位为低电平(初始信号线Vinit输出的初始电压vinit)，可以确保OLED不发光；由于第三扫描信号线S3的信号为高电平，第四晶体管T4断开，基准电压信号线vref输出的基准电压Vref无法经由第四晶体管T4写入第三节点N3，第三节点N3的电位可以维持上一帧电平(基准电压Vref)；由于第一发光信号线EM1、第二发光信号线EM2的信号为高电平，第五晶体管T5和第六晶体管T6均断开，第一电源线VDD的信号无法经由第五晶体管T5、第三晶体管T3、第六晶体管T6向OLED的第一极提供驱动电压，此阶段OLED不发光。

第三阶段M23：可以称为发光阶段，第一发光信号线EM1、第二发光信号线EM2的信号为低电平，第二扫描信号线S2、第三扫描信号线S3的信号为高电平。由于第二扫描信号线S2为高电平，第七晶体管T7断开，初始信号线Vinit输出的初始电压vinit无法通过第七晶体管T7提供至第五节点N5；由于第三扫描信号线S3的信号为高电平，第四晶体管T4断开，基准电压信号线vref输出的基准电压Vref无法经由第四晶体管T4写入第三节点N3；由于第一发光信号线EM1、第二发光信号线EM2的信号为低电平，第五晶体管T5和第六晶体管T6均导通，第一电源线VDD的信号经由第五晶体管T5、第三晶体管T3、第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光，第三节点N3的电位为Vdd，第四节点N4、第五节点N5的电位均为驱动OLED第一极的电压Anode。

在本公开实施例中，如图7和图8所示，第二扫描信号线S2周期性的刷新，一方面，可以使用初始信号线Vinit的信号对OLED的第一极(即第五节点N5)进行周期性的初始化，可以避免第五节点N5上一帧遗留的电压影响到当前驱动电流，可以提高显示效果。

在本公开实施例中，如图7和图8所示，刷新帧和保持帧可以为1:1的关系，即一个刷新帧对应一个保持帧；或者，可以一个刷新帧可以对应多个保持帧，即一个图7中所示的刷新帧对应多个图8所示的保持帧，一个刷新帧对应多个保持帧可以降低刷新频率，降低像素驱动电路的功耗。在本公开实施例中，如图8所示，在保持帧阶段，第一扫描信号线S1和第四扫描信号线S4不进行刷新操作，第二扫描信号线S2和第三扫描信号线S3刷新，可以实现低功耗显示。

在本公开实施方式中，如图7所示，第一阶段M11(复位阶段)的时长可以为1H至2H，第二阶段M12(阈值补偿阶段)中，时长可以为2H至100H。在本公开实施方式中，可以适当调整阈值补偿阶段的时长，以改善多个灰阶的显示不均(mura)的缺陷，从而提高显示基板的显示效果。在本公开实施方式中，图7和图8中所示的1H可以代表一行子像素的扫描时间，或者1H可以理解为显示面板在显示一帧画面时扫描一行像素的时间。

本公开实施例还提供了一种显示基板的工作方法，显示基板包括多个像素驱动电路以及分别与多个像素驱动电路连接的多个发光元件，多个像素驱动电路设置为驱动多个发光元件发光，至少一个像素驱动电路包括第一复位子电路、补偿子电路、写入子电路、第二复位子电路、驱动子电路和发光子电路，显示基板的工作方法包括：

在第一扫描信号线的控制下，第一复位子电路将初始信号线的初始信号写入第二节点；

在第一扫描信号线的控制下，补偿子电路向第一节点提供第三节点的信号，在阈值补偿阶段向第一节点提供第三节点的信号的时间可调控，直至第一节点的信号能够满足阈值条件；

在第四扫描信号线的控制下，写入子电路将数据信号线的数据信号写入第一节点；在数据写入阶段将第一节点的信号耦合至第二节点，使第二节点的信号满足阈值条件；

在第二扫描信号线的控制下，第二复位子电路将初始信号线的初始信号写入发光元件的第一极，以及在阈值补偿阶段将初始信号线的初始信号写入第三节点；

根据第二节点和第三节点的信号，驱动子电路向第四节点提供驱动电流；

在第一发光信号线线的控制下，发光子电路将第一电源线的信号写入第三节点，在第一发光信号线线的控制下，发光子电路将第四节点的信号写入发光元件的第一极。

在示例性实施方式中，方法还包括：

在第三扫描信号线的控制下，基准电压提供子电路将基准电压信号线的基准电压信号写入第三节点。

在示例性实施方式中，在阈值补偿阶段向第一节点提供第三节点的信号的时间为2H至100H，H为一行子像素的扫描时间。

在示例性实施方式中，方法还可以包括：

在第二扫描信号线的控制下，第二复位子电路在阈值补偿阶段将初始信号线的初始信号写入第五节点；

在第二发光信号线的控制下，发光子电路将第五节点的初始信号提供至第四节点；

在第二节点的控制下，驱动子电路将第四节点的初始信号写入第三节点。

本实施例提供的显示基板及其工作方法、显示装置，显示基板中包括多个像素驱动电路，至少一个像素驱动电路通过第二复位子电路在阈值补偿阶段将所述初始信号线的初始信号写入所述第三节点、在阈值补偿阶段向第一节点提供第三节点的信号的时间可调控直至第一节点的信号能够满足阈值条件、在数据写入阶段将第一节点的信号耦合至第二节点使第二节点的信号满足阈值条件，实现使用初始信号线的初始信号对阈值电压进行补偿，并且在阈值补偿阶段向第一节点提供第三节点的信号的时间可调控，可以改善显示基板中灰阶显示不均的缺陷。

虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (18)

1.一种显示基板，其特征在于，包括多个像素驱动电路以及分别与所述多个像素驱动电路连接的多个发光元件，所述多个像素驱动电路设置为驱动所述多个发光元件发光，至少一个像素驱动电路包括第一复位子电路、补偿子电路、写入子电路、第二复位子电路、驱动子电路和发光子电路；

所述第一复位子电路，分别与初始信号线、第二节点、第一扫描信号线连接，设置为在所述第一扫描信号线的控制下将所述初始信号线的初始信号写入所述第二节点；

所述补偿子电路，分别与第一电源线、第一扫描信号线、第一节点、第二节点、第三节点连接，设置为在第一扫描信号线的控制下，向第一节点提供第三节点的信号，在阈值补偿阶段向第一节点提供第三节点的信号的时间可调控，直至第一节点的信号能够满足阈值条件；

所述写入子电路，分别与第四扫描信号线、数据信号线和第一节点连接，设置为在所述第四扫描信号线的控制下将所述数据信号线的数据信号写入所述第一节点；以及在数据写入阶段将第一节点的信号耦合至第二节点，使第二节点的信号满足阈值条件；

所述第二复位子电路，分别与所述初始信号线、第二扫描信号线和发光元件的第一极连接，设置为在所述第二扫描信号线的控制下将所述初始信号线的初始信号写入所述发光元件的第一极，以及在阈值补偿阶段将所述初始信号线的初始信号写入所述第三节点；

所述驱动子电路，分别与第二节点、第三节点、第四节点连接，设置为根据第二节点和第三节点的信号，向第四节点提供驱动电流；

所述发光子电路，分别与第一电源线、第三节点、第四节点、第一发光信号线、第二发光信号线和发光元件的第一极连接，设置为在第一发光信号线的控制下，将第一电源线的信号写入第三节点，在第二发光信号线的控制下将第四节点的信号写入发光元件的第一极。

2.根据权利要求1所述的显示基板，其特征在于，所述在阈值补偿阶段向第一节点提供第三节点的信号的时间为2H至100H，H为一行子像素的扫描时间。

3.根据权利要求1所述的显示基板，其特征在于，所述补偿子电路包括第二晶体管、第一电容和第二电容；

所述第二晶体管的控制极与所述第一扫描信号线连接，所述第二晶体管的第一极与所述第一节点连接，所述第二晶体管的第二极与所述第三节点连接；

所述第一电容的第一极板与所述第一电源线连接，所述第一电容的第二极板与所述第一节点连接；

所述第二电容的第一极板与所述第一节点连接，所述第二电容的第二极板与所述第二节点连接。

4.根据权利要求1所述的显示基板，其特征在于，所述写入子电路包括第八晶体管；

所述第八晶体管的控制极与所述第四扫描信号线连接，所述第八晶体管的第一极与所述数据信号线连接，所述第八晶体管的第二极与所述第一节点连接。

5.根据权利要求1所述的显示基板，其特征在于，所述第二复位子电路包括第七晶体管；

所述第七晶体管的控制极与所述第二扫描信号线连接，所述第七晶体管的第一极与所述初始信号线连接，所述第七晶体管的第二极与所述发光元件的第一极连接。

6.根据权利要求1所述的显示基板，其特征在于，所述发光子电路包括第五晶体管和第六晶体管；

所述第五晶体管的控制极与所述第一发光信号线连接，所述第五晶体管的第一极与所述第一电源线连接，所述第五晶体管的第二极与所述第三节点连接；

所述第六晶体管的控制极与所述第二发光信号线连接，所述第六晶体管的第一极与所述第四节点连接，所述第六晶体管的第二极与所述发光元件的第一极连接。

7.根据权利要求1所述的显示基板，其特征在于，所述第一复位子电路包括第一晶体管；

所述第一晶体管的控制极与所述第一扫描信号线连接，所述第一晶体管的第一极与所述初始信号线连接，所述第一晶体管的第二极与所述第二节点连接。

8.根据权利要求1所述的显示基板，其特征在于，所述驱动子电路包括第三晶体管；

所述第三晶体管的控制极与所述第二节点连接，所述第三晶体管的第一极与所述第三节点连接，所述第三晶体管的第二极与所述第四节点连接。

9.根据权利要求1所述的显示基板，其特征在于，还包括基准电压提供子电路；

所述基准电压提供子电路，分别与基准电压信号线、第三扫描信号线、第三节点连接，设置为在第三扫描信号线的控制下，将基准电压信号线的基准电压信号写入所述第三节点。

10.根据权利要求9所述的显示基板，其特征在于，所述基准电压提供子电路包括第四晶体管；

所述第四晶体管的控制极与所述第三扫描信号线连接，所述第四晶体管的第一极与基准电压信号线连接，所述第四晶体管的第二极与所述第三节点连接。

11.根据权利要求9所述的显示基板，其特征在于，所述第一复位子电路包括第一晶体管；所述补偿子电路包括第二晶体管、第一电容和第二电容；所述驱动子电路包括第三晶体管；所述基准电压提供子电路包括第四晶体管；所述发光子电路包括第五晶体管和第六晶体管；所述第二复位子电路包括第七晶体管；所述写入子电路包括第八晶体管；

所述第一晶体管的控制极与所述第一扫描信号线连接，所述第一晶体管的第一极与所述初始信号线连接，所述第一晶体管的第二极与所述第二节点连接；

所述第二晶体管的控制极与所述第一扫描信号线连接，所述第二晶体管的第一极与所述第一节点连接，所述第二晶体管的第二极与所述第三节点连接；

所述第三晶体管的控制极与所述第二节点连接，所述第三晶体管的第一极与所述第三节点连接，所述第三晶体管的第二极与所述第四节点连接；

所述第四晶体管的控制极与所述第三扫描信号线连接，所述第四晶体管的第一极与基准电压信号线连接，所述第四晶体管的第二极与所述第三节点连接；

所述第五晶体管的控制极与所述第一发光信号线连接，所述第五晶体管的第一极与所述第一电源线连接，所述第五晶体管的第二极与所述第三节点连接；

所述第六晶体管的控制极与所述第二发光信号线连接，所述第六晶体管的第一极与所述第四节点连接，所述第六晶体管的第二极与所述发光元件的第一极连接；

所述第七晶体管的控制极与所述第二扫描信号线连接，所述第七晶体管的第一极与所述初始信号线连接，所述第七晶体管的第二极与所述发光元件的第一极连接；

所述第八晶体管的控制极与所述第四扫描信号线连接，所述第八晶体管的第一极与所述数据信号线连接，所述第八晶体管的第二极与所述第一节点连接；

所述第一电容的第一极板与所述第一电源线连接，所述第一电容的第二极板与所述第一节点连接；

所述第二电容的第一极板与所述第一节点连接，所述第二电容的第二极板与所述第二节点连接。

12.根据权利要求11所述的显示基板，其特征在于，所述第一晶体管至第二晶体管、第八晶体管为氧化物晶体管，所述第三晶体管至第七晶体管为低温多晶硅晶体管。

13.根据权利要求1所述的显示基板，其特征在于，

所述第二复位子电路，设置为在所述第二扫描信号线的控制下，在阈值补偿阶段将所述初始信号线的初始信号写入第五节点；

所述发光子电路，还设置为在第二发光信号线的控制下，将所述第五节点的初始信号提供至所述第四节点；

所述驱动子电路，还设置为在所述第二节点的控制下，将所述第四节点的初始信号写入所述第三节点。

14.一种显示基板的工作方法，其特征在于，所述显示基板包括多个像素驱动电路以及分别与所述多个像素驱动电路连接的多个发光元件，所述多个像素驱动电路设置为驱动所述多个发光元件发光，至少一个像素驱动电路包括第一复位子电路、补偿子电路、写入子电路、第二复位子电路、驱动子电路和发光子电路，所述显示基板的工作方法包括：

在第一扫描信号线的控制下，第一复位子电路将初始信号线的初始信号写入第二节点；

在第一扫描信号线的控制下，补偿子电路向第一节点提供第三节点的信号，在阈值补偿阶段向第一节点提供第三节点的信号的时间可调控，直至第一节点的信号能够满足阈值条件；

在第四扫描信号线的控制下，写入子电路将数据信号线的数据信号写入第一节点；在数据写入阶段将第一节点的信号耦合至第二节点，使第二节点的信号满足阈值条件；

在第二扫描信号线的控制下，第二复位子电路将初始信号线的初始信号写入发光元件的第一极，以及在阈值补偿阶段将初始信号线的初始信号写入所述第三节点；

根据第二节点和第三节点的信号，驱动子电路向第四节点提供驱动电流；

在第一发光信号线的控制下，发光子电路将第一电源线的信号写入第三节点，在第二发光控制线的控制下，发光子电路将第四节点的信号写入发光元件的第一极。

15.根据权利要求14所述的工作方法，其特征在于，还包括：

在第三扫描信号线的控制下，基准电压提供子电路将基准电压信号线的基准电压信号写入第三节点。

16.根据权利要求14或15所述的工作方法，其特征在于，所述在阈值补偿阶段向第一节点提供第三节点的信号的时间为2H至100H，H为一行子像素的扫描时间。

17.根据权利要求14或15所述的工作方法，其特征在于，还包括：

在所述第二扫描信号线的控制下，所述第二复位子电路在阈值补偿阶段将所述初始信号线的初始信号写入第五节点；

在第二发光信号线的控制下，所述发光子电路将所述第五节点的初始信号提供至所述第四节点；

在所述第二节点的控制下，所述驱动子电路将所述第四节点的初始信号写入所述第三节点。

18.一种显示装置，其特征在于，包括多个发光元件以及多个如权利要求1至13任一项所述的显示基板。

Images