JP2021089524A - 情報処理装置、その制御方法、及びプログラム - Google Patents

Abstract

【課題】リビルド処理の遅滞を防止することができる情報処理装置を提供する。【解決手段】画像形成装置１００は、リビルド処理を実行している最中にＣＰＵ書き込みコマンドを受信した場合、リビルド処理を中断してＣＰＵ書き込み処理を実行し、ＣＰＵ書き込み処理を完了した場合、リビルド処理を中断したＬＢＡよりＣＰＵ書き込みコマンドが示すＬＢＡ付近のＬＢＡからリビルド処理を再開する。【選択図】図６

Description

本発明は、情報処理装置、その制御方法、及びプログラムに関する。

複数のストレージを備える情報処理装置としての画像形成装置が知られている。画像形成装置は、耐障害性を高めるために、例えば、画像形成装置のストレージ制御装置に接続された２つのストレージの同じアドレスに同じデータを格納するミラーリング（ＲＡＩＤ１）を行う。ミラーリングにおいて２つのストレージの間でデータの同一性が崩れると、ストレージ制御装置は、リビルド処理を行う（例えば、特許文献１参照）。リビルド処理では、２つのストレージの一方の或るアドレスに格納されたデータを他方のストレージの同じアドレスに複製する処理が、連続するアドレスの順に従って行われる。このようにして、正常なストレージに格納された全てのデータがもう一方のストレージに複製される。

ストレージ制御装置は、画像形成装置全体を制御するＣＰＵから独立してリビルド処理の実行を制御している。このため、ストレージ制御装置は、リビルド処理を実行している最中にＣＰＵからリビルド処理に関連しない書き込み要求（以下、「ＣＰＵ書き込み要求」という。）を受けることがある。このとき、ストレージ制御装置は、実行していたリビルド処理を中断し、受け付けたＣＰＵ書き込み要求に従った書き込み処理（以下、「ＣＰＵ書き込み処理」という。）を優先的に実行する。このＣＰＵ書き込み処理を完了すると、ストレージ制御装置は、リビルド処理が中断されたアドレスからリビルド処理を再開する。

特開２０１６‐１３９２５１号公報

上述したように、ＣＰＵ書き込み要求は、リビルド処理の実行を制御するストレージ制御装置と異なる画像形成装置のＣＰＵから発行される。このため、ＣＰＵ書き込み要求が示すアドレスは、リビルド処理が中断されたアドレスとは連続しないアドレスである可能性が極めて高い。つまり、ストレージにおいてＣＰＵ書き込み処理によってデータが書き込まれた記憶領域は、リビルド処理の再開によってデータが格納される記憶領域と物理的に或る程度離れている。例えば、ストレージがデータの書き込みにアームの移動や記録メディアの回転を伴うＨＤＤである場合、このように離れた位置関係の記憶領域に連続して書き込む際に、ストレージにおけるアームの待ち時間や記録メディアの回転待ち時間が生じる。この場合、リビルド処理を即座に再開することができず、リビルド処理が遅滞してしまうという問題が生じる。

本発明の目的は、リビルド処理の遅滞を防止することができる情報処理装置、その制御方法、及びプログラムを提供することにある。

上記目的を達成するために、本発明の情報処理装置は、複数のストレージにデータを格納する制御を行う情報処理装置であって、前記複数のストレージにおける第１のストレージの一のアドレスに格納されたデータを前記複数のストレージにおける第２のストレージの前記一のアドレスに複製する処理を、連続するアドレスの順に従って行うリビルド処理の実行を制御するリビルド制御手段を備え、前記リビルド制御手段は、前記リビルド処理を実行している最中に書き込みコマンドを受信した場合、前記リビルド処理を中断して前記書き込みコマンドに従って書き込み処理を実行し、当該書き込み処理を完了した場合、前記リビルド処理が中断されたアドレスより前記書き込みコマンドが示すアドレス付近のアドレスから前記リビルド処理を再開することを特徴とする。

本発明によれば、リビルド処理の遅滞を防止することができる。

本発明の実施の形態に係る情報処理装置としての画像形成装置の構成を概略的に示すブロック図である。 図１のブリッジＩＣの状態遷移図である。 図１の画像形成装置によって実行されるリビルド処理におけるマスターストレージからの読み出し及びスレーブストレージへの書き込みを説明するための図である。 従来のリビルド制御処理の手順を示すフローチャートである。 本実施の形態におけるリビルド制御処理の手順を示すフローチャートである。 本実施の形態における中断されたリビルド処理の再開を説明するための図である。 本実施の形態における中断されたリビルド処理の再開を説明するための図である。

以下、本発明の実施の形態について図面を参照しながら詳述する。なお、本実施の形態では、情報処理装置としての画像形成装置に本発明を適用した場合について説明するが、本発明は画像形成装置に限られず、リビルド処理を実行するＰＣ等の通信装置に適用しても良い。

図１は、本発明の実施の形態に係る情報処理装置としての画像形成装置１００の構成を概略的に示すブロック図である。図１において、画像形成装置１００は、コントローラ１０１、リーダ部１１９、及びプリンタ部１２０を備え、画像形成処理を行う。コントローラ１０１は、リーダ部１１９及びプリンタ部１２０と接続されている。また、コントローラ１０１は、ホストＣＰＵ１０２、ホストＲＯＭ１０３、ホストＲＡＭ１０４、ブリッジＩＣ１０５、ストレージ１１１、及びストレージ１１５を備える。

ホストＣＰＵ１０２は、コントローラ１０１全体を制御する中央演算装置である。ホストＣＰＵ１０２は、メモリバス（不図示）を介してホストＲＯＭ１０３及びホストＲＡＭ１０４と接続されている。また、ホストＣＰＵ１０２は、ＳＡＴＡ通信ライン（不図示）を介してブリッジＩＣ１０５と接続されている。ホストＲＯＭ１０３は、不揮発性の記憶デバイスであり、設定データやプログラム等を格納する。ホストＲＯＭ１０３は、例えば、ホストＣＰＵ１０２を稼働させるためのファームウェアモジュールを格納する。ホストＲＯＭ１０３に格納されたデータは、一時記憶領域としてのホストＲＡＭ１０４に展開される。

ブリッジＩＣ１０５は、ブリッジＣＰＵ１０６、ブリッジＲＯＭ１０７、ブリッジＲＡＭ１０８、及びブリッジバッファ１１０を備える。ブリッジＩＣ１０５のコネクタＤにはホストＣＰＵ１０２が接続され、ブリッジＩＣ１０５のコネクタＨ１にはストレージ１１１が接続され、ブリッジＩＣ１０５のコネクタＨ２にはストレージ１１５が接続されている。なお、本実施の形態では、一例として、ストレージを接続するためのコネクタを２つ備える構成について説明するが、この構成に限られず、当該コネクタを３つ以上備える構成であっても良い。

ブリッジＩＣ１０５は、ホストＣＰＵ１０２から受信した読み出しコマンドに従って、接続されたストレージ１１１又はストレージ１１５からデータを読み出す制御を行う。また、ブリッジＩＣ１０５は、ホストＣＰＵ１０２から受信した書き込みコマンドに従って、ストレージ１１１又はストレージ１１５へデータを書き込む制御を行う。ブリッジＩＣ１０５は、接続された複数のストレージの同じアドレスに同一のデータを格納する制御を行うミラーリング制御機能を備える。ブリッジＣＰＵ１０６は、ブリッジＩＣ１０５全体を制御する中央演算装置である。ブリッジＣＰＵ１０６は、コントローラ１０１における他のデバイスと独立して稼働可能である。ブリッジＣＰＵ１０６は、内部バス（不図示）を介してブリッジＲＯＭ１０７及びブリッジＲＡＭ１０８と接続されている。ブリッジＲＯＭ１０７は、不揮発性の記憶デバイスである。ブリッジＲＯＭ１０７に格納されたデータは、一時記憶領域としてのブリッジＲＡＭ１０８に展開される。ブリッジＲＯＭ１０７は、例えば、ブリッジＣＰＵ１０６を稼働させるためのファームウェアモジュールや、リビルドテーブル１０９を格納する。

リビルドテーブル１０９は、ブリッジＩＣ１０５に接続されたストレージ１１１及びストレージ１１５の一方に格納された１つ以上のデータを他方に複製するリビルド処理の実施状況を管理するためのデータである。リビルドテーブル１０９には、リビルド処理において複製元のストレージの各セクタに対する実施状況設定値が設定される。ここで、複製元のストレージをマスターストレージと呼び、複製先のストレージをスレーブストレージと呼ぶ。例えば、リビルドテーブル１０９では、データの複製を完了しているセクタ（記憶領域）を示すアドレスとして用いられるＬＢＡに対し、データの複製を完了していることを示す「１」が実施状況設定値として設定される。また、データの複製を完了していないセクタを示すＬＢＡに対し、データの複製を完了していないことを示す「０」が実施状況設定値として設定される。ＬＢＡは、マスターストレージにおける最初のセクタを基準に何番目のセクタであるかを示す値である。例えば、リビルドテーブル１０９において最大ＬＢＡ（最終アドレス）に対応する実施状況設定値が「１」である場合、マスターストレージに格納された全てのデータがスレーブストレージに複製された、つまり、リビルド処理が完了したこととなる。以下では、ＬＢＡの値を「ａ」として、実施状況設定値をＴＡＢＬＥ（ａ）と表す。ブリッジバッファ１１０は、ブリッジＣＰＵ１０６がホストＣＰＵ１０２、ストレージ１１１、及びストレージ１１５とデータを送受信する際に、そのデータを一時的に保持するために用いられる。

ストレージ１１１は、不揮発性の記憶デバイスであり、ＣＰＵＡ１１２、キャッシュメモリＡ１１３、記録媒体Ａ１１４を備える。ＣＰＵＡ１１２は、ストレージ１１１全体を制御する演算装置であり、不揮発性の記憶装置（不図示）に格納された独自のファームウェアによって稼働する。キャッシュメモリＡ１１３は、揮発性のメモリである。キャッシュメモリＡ１１３は、ＣＰＵＡ１１２が記録媒体Ａ１１４にデータを書き込む際、又はＣＰＵＡ１１２が記録媒体Ａ１１４からデータを読み出す際に、これらの処理を効率的に行うために用いられる一時記憶領域である。記録媒体Ａ１１４は、不揮発性の記録媒体である。ストレージ１１１では、例えば、ブリッジＩＣ１０５から受信したデータが、キャッシュメモリＡ１１３に保持され、保持されたデータが所定のタイミングで記録媒体Ａ１１４に書き込まれる。これにより、ストレージ１１１への電力の供給が停止されても、ストレージ１１１は、ブリッジＩＣ１０５から受信したデータを保持することができる。

ストレージ１１５は、ストレージ１１１と同様の機能であり、ＣＰＵＢ１１６、キャッシュメモリＢ１１７、及び記録媒体Ｂ１１８を備える。ＣＰＵＢ１１６は、ＣＰＵＡ１１２と同様の機能及び構成である。キャッシュメモリＢ１１７は、キャッシュメモリＡ１１３と同様の機能及び構成である。記録媒体Ｂ１１８は、記録媒体Ａ１１４と同様の機能及び構成である。ストレージ１１５でも、ストレージ１１１と同様に、例えば、ブリッジＩＣ１０５から受信したデータが、キャッシュメモリＢ１１７に保持され、保持されたデータが所定のタイミングで記録媒体Ｂ１１８に書き込まれる。

リーダ部１１９は、コントローラ１０１からの指示に従って、配置された原稿を読み取り、読み取った原稿の画像データを生成し、当該画像データをコントローラ１０１へ送信する。プリンタ部１２０は、コントローラ１０１からの指示に従って、画像データを用紙に印刷する。

図２は、図１のブリッジＩＣ１０５の状態遷移図である。ブリッジＩＣ１０５は、２つの動作モード、具体的に、シングルモード及びミラーリングモードを有する。

シングルモードは、ストレージ１１１及びストレージ１１５の何れか一方のみが動作する動作モードである。ミラーリングモードは、例えば、ストレージ１１１及びストレージ１１５のようにブリッジＩＣ１０５が２つのストレージと接続された状態で動作する動作モードである。ミラーリングモードには、ミラーステート、デグレードステート、リビルドステート、ホールトステートの４つの状態が存在する。

ミラーステートは、ブリッジＩＣ１０５に接続された２つのストレージが正常に動作している状態である。ミラーステートでは、ブリッジＩＣ１０５は、データを読み出す際に、接続された２つのストレージのうちマスターストレージにアクセスする。一方、ブリッジＩＣ１０５は、データを書き込む際に、接続された２つのストレージの両方に対してアクセスし、２つのストレージの同じアドレスに同じデータを書き込ませる。ミラーステートにおいて２つのストレージの一方が故障すると、ブリッジＩＣ１０５はデグレードステートへ遷移する。また、ブリッジＩＣ１０５は、ブリッジＣＰＵ１０６による命令に従って、ミラーステートからリビルドステートへ遷移する。

デグレードステートは、ブリッジＩＣ１０５に接続された２つのストレージのうち故障していないストレージが動作している状態である。デグレードステートでは、ブリッジＩＣ１０５は、故障しているストレージに対してアクセスしない。なお、本実施の形態の画像形成装置１００は、所定の条件を満たした際にリビルド処理を実行する自動リビルド機能を備える。自動リビルド機能がＯＮに設定されている場合、デグレードステートに遷移したブリッジＩＣ１０５に、故障しているストレージの代わりとなる新たなストレージが接続されると、ブリッジＩＣ１０５は、リビルドステートへ遷移する。一方、自動リビルド機能がＯＦＦに設定されている場合、デグレードステートに遷移したブリッジＩＣ１０５に故障しているストレージの代わりとなる新たなストレージが接続されても、ブリッジＩＣ１０５は、リビルドステートへ遷移しない。この場合、ブリッジＩＣ１０５は、ブリッジＣＰＵ１０６による命令に従って、デグレードステートからリビルドステートへ遷移する。デグレードステートにおいて、故障していないストレージも故障すると、ブリッジＩＣ１０５は、ホールトステートへ遷移する。

リビルドステートは、リビルド処理が実行されている状態である。リビルドステートでは、ブリッジＩＣ１０５は、マスターストレージの或るアドレスに格納されたデータをスレーブストレージの同じアドレスに複製する処理を、連続するアドレスの順に従って行う。このようにして、故障していないストレージに格納された全てのデータが、故障しているストレージの代わりとして接続された新たなストレージへ複製される。リビルドステートにおいて、スレーブストレージが故障すると、ブリッジＩＣ１０５は、デグレードステートへ遷移する。また、リビルドステートにおいて、マスターストレージが故障すると、ブリッジＩＣ１０５は、ホールトステートへ遷移する。リビルド処理を完了すると、ブリッジＩＣ１０５は、リビルドステートからミラーステートへ遷移する。ホールトステートは、ブリッジＩＣ１０５に接続された２つのストレージの両方が故障したため、ミラーリングを継続できない状態である。

なお、本実施の形態における画像形成装置１００は、ミラーリングモードに移行した際にリビルド処理を実行する初期リビルド機能を備える。初期リビルド機能がＯＮに設定された状態でシングルモードからミラーリングモードへの移行をユーザから指示された場合、ブリッジＩＣ１０５は、リビルドステートへ遷移して、リビルド処理を実行する。一方、初期リビルド機能がＯＦＦに設定された状態でシングルモードからミラーリングモードへの移行をユーザから指示された場合、ブリッジＩＣ１０５は、ミラーステートへ遷移する。本実施の形態では、ミラーリングモードにおいて上述した何れの状態であっても、ユーザからシングルモードへの移行指示を受け付けると、ブリッジＩＣ１０５は、シングルモードへ移行する。

図３は、図１の画像形成装置１００によって実行されるリビルド処理におけるマスターストレージからの読み出し及びスレーブストレージへの書き込みを説明するための図である。

リビルド処理において、ブリッジＩＣ１０５は、最小ＬＢＡから最大ＬＢＡまで順番に処理する。具体的に、ブリッジＩＣ１０５は、マスターストレージにおける最小ＬＢＡ、例えば、ＬＢＡ（０）のセクタからデータを読み出し、読み出したデータをスレーブストレージにおける同じＬＢＡ、つまり、ＬＢＡ（０）のセクタに書き込む。スレーブストレージへの書き込みを完了すると、このＬＢＡに１を加算したＬＢＡに対し、同様の処理を行う。ブリッジＩＣ１０５は、ＬＢＡを漸増させて上述した処理を行うことで、マスターストレージに格納された全てのデータをスレーブストレージに複製する。

ブリッジＩＣ１０５は、画像形成装置１００全体を制御するホストＣＰＵ１０２から独立してリビルド処理の実行を制御している。このため、ブリッジＩＣ１０５は、リビルド処理を実行している最中に、リビルド処理に関連しない書き込みコマンドであるＣＰＵ書き込みコマンドをホストＣＰＵ１０２から受けることがある。リビルド処理を実行している最中にＣＰＵ書き込みコマンドを受信した場合、ブリッジＩＣ１０５は、リビルド処理を一時的に停止し、受信したＣＰＵ書き込みコマンドに従った書き込み処理であるＣＰＵ書き込み処理を割り込みで実行する。ＣＰＵ書き込み処理では、マスターストレージ及びスレーブストレージの同じＬＢＡのセクタ、例えば、当該ＣＰＵ書き込みコマンドが示すＬＢＡ（Ｂ）のセクタに同じデータが書き込まれる。上記ＣＰＵ書き込み処理を完了し且つホストＣＰＵ１０２から継続してＣＰＵ書き込みコマンドが発行されないと、ブリッジＩＣ１０５は、停止していたリビルド処理を再開する。

図４は、従来のリビルド制御処理の手順を示すフローチャートである。図４の処理は、ブリッジＣＰＵ１０６がブリッジＲＯＭ１０７に格納されたプログラムを実行することによって実現される。図４の処理は、ブリッジＩＣ１０５がリビルドステートに遷移した際に実行される。図４の処理では、一例として、ストレージ１１１及びストレージ１１５の一方がマスターストレージとして機能し、他方がスレーブストレージとして機能することとする。

図４において、ブリッジＣＰＵ１０６は、マスターストレージの記憶領域におけるリビルド対象領域を特定するために、ｉｄｅｎｔｉｆｙ−ｄｅｖｉｃｅコマンド等を用いて、ストレージ１１１及びストレージ１１５の各々における最小ＬＢＡ及び最大ＬＢＡを取得する。次いで、ブリッジＣＰＵ１０６は、取得した最小ＬＢＡを変数ａに代入し（ステップＳ４０１）、最大ＬＢＡを変数ｅに代入する（ステップＳ４０２）。次いで、ブリッジＣＰＵ１０６は、ホストＣＰＵ１０２からＣＰＵ書き込みコマンドを受信したか否かを判別する（ステップＳ４０３）。

ステップＳ４０３の判別の結果、ＣＰＵ書き込みコマンドを受信しないとき、ブリッジＣＰＵ１０６は、後述するステップＳ４０５の処理を行う。ステップＳ４０３の判別の結果、ＣＰＵ書き込みコマンドを受信したとき、ブリッジＣＰＵ１０６は、リビルド処理を一時的に停止し、ＣＰＵ書き込み処理を行う（ステップＳ４０４）。ステップＳ４０４では、例えば、ＬＢＡ（Ａ）のリビルド処理を実行している最中にＬＢＡ（Ａ）に連続しないＬＢＡ（Ｂ）へデータを書き込むＣＰＵ書き込みコマンドを受信した場合、ブリッジＣＰＵ１０６は、ＬＢＡ（Ａ）のリビルド処理を中断する。さらに、ブリッジＣＰＵ１０６は、ＣＰＵ書き込み処理を実行し、マスターストレージ及びスレーブストレージの同じＬＢＡのセクタ、具体的に、上記ＣＰＵ書き込みコマンドが示すＬＢＡ（Ｂ）のセクタに同じデータを書き込む。次いで、ブリッジＣＰＵ１０６は、リビルドテーブル１０９から最小ＬＢＡの実施状況設定値であるＴＡＢＬＥ（ａ）を読み出し（ステップＳ４０５）、ＴＡＢＬＥ（ａ）が「０」及び「１」の何れであるかを判別する（ステップＳ４０６）。

ステップＳ４０６の判別の結果、ＴＡＢＬＥ（ａ）が「１」であるとき、マスターストレージにおける最小ＬＢＡが示すセクタに格納されたデータをスレーブストレージへ複製する処理が完了している。このとき、ブリッジＣＰＵ１０６は、後述するステップＳ４１０の処理を行う。

ステップＳ４０６の判別の結果、ＴＡＢＬＥ（ａ）が「０」であるとき、最小ＬＢＡのデータの複製が完了していない。このとき、ブリッジＣＰＵ１０６は、マスターストレージに対し、ＬＢＡ（ａ）が示すセクタに格納されたデータの読み出しを指示し、読み出したデータをブリッジバッファ１１０に保存する（ステップＳ４０７）。次いで、ブリッジＣＰＵ１０６は、ブリッジバッファ１１０に保存したデータを読み出し、スレーブストレージに対し、読み出したデータをスレーブストレージのＬＢＡ（ａ）が示すセクタに書き込む指示を行う（ステップＳ４０８）。スレーブストレージのＬＢＡ（ａ）が示すセクタへの書き込みを完了すると、ブリッジＣＰＵ１０６は、その旨を示す「１」をリビルドテーブル１０９のＴＡＢＬＥ（ａ）に代入する（ステップＳ４０９）。次いで、ブリッジＣＰＵ１０６は、次のＬＢＡを処理するために変数ａに「１」を加算する（ステップＳ４１０）。次いで、ブリッジＣＰＵ１０６は、「１」が加算された変数ａ（以下、「加算済みの変数ａ」という。）が変数ｅであるか、つまり、最大ＬＢＡに達しているか否かを判別する（ステップＳ４１１）。

ステップＳ４１１の判別の結果、加算済みの変数ａが変数ｅに達していないとき、ブリッジＣＰＵ１０６は、ステップ４０３の処理に戻る。ステップＳ４１１の判別の結果、加算済みの変数ａが変数ｅに達しているとき、ブリッジＣＰＵ１０６は、本処理を終了する。

上述したように、ＣＰＵ書き込み要求は、リビルド処理の実行を制御するブリッジＣＰＵ１０６と異なるホストＣＰＵ１０２から発行される。このため、ＣＰＵ書き込み要求が示すＬＢＡ（例えば、図３のＬＢＡ（Ｂ）を参照。）は、リビルド処理が中断されたＬＢＡ（例えば、図３のＬＢＡ（Ａ）を参照。）とは連続しないＬＢＡである可能性が極めて高い。つまり、各ストレージにおいてＣＰＵ書き込み処理によってデータが書き込まれたセクタは、リビルド処理が再開されるセクタと物理的に或る程度離れている。例えば、各ストレージがデータへのアクセスにアームの移動や記録メディアの回転を伴うＨＤＤである場合、このように離れた位置関係のセクタに連続して書き込む際に、ストレージにおけるアームの待ち時間や記録メディアの回転待ち時間が生じる。このため、従来では、リビルド処理を即座に再開することができず、リビルド処理が遅滞してしまうという問題が生じる。

これに対し、本実施の形態では、リビルド処理を実行している最中にＣＰＵ書き込みコマンドを受信した場合、リビルド処理を中断してＣＰＵ書き込み処理が実行される。ＣＰＵ書き込み処理を完了した場合、ＣＰＵ書き込みコマンドが示すＬＢＡからリビルド処理が再開される。

図５は、本実施の形態におけるリビルド制御処理の手順を示すフローチャートである。図５の処理は、ブリッジＣＰＵ１０６がブリッジＲＯＭ１０７に格納されたプログラムを実行することによって実現される。図５の処理は、ブリッジＩＣ１０５がリビルドステートに遷移した際に実行される。図５の処理では、一例として、ストレージ１１１及びストレージ１１５の一方がマスターストレージとして機能し、他方がスレーブストレージとして機能することとする。なお、本実施の形態では、例えば、画像形成装置１００のシステムを更新すると、画像形成装置１００において、図４の処理ではなく、図５の処理が行われる。

図５において、ブリッジＣＰＵ１０６は、ステップＳ４０１〜Ｓ４０３の処理を行う。ステップＳ４０３の判別の結果、ＣＰＵ書き込みコマンドを受信しないとき、ブリッジＣＰＵ１０６は、ステップＳ４０５〜Ｓ４１１の処理を行う。すなわち、本実施の形態では、ＣＰＵ書き込みコマンドを受信しない場合、ＬＢＡの順にリビルド処理が行われる。

ステップＳ４０３の判別の結果、ＣＰＵ書き込みコマンドを受信したとき、ブリッジＣＰＵ１０６は、実行していたＬＢＡ、例えば、ＬＢＡ（Ａ）のリビルド処理を中断し、ステップＳ４０４の処理、つまり、ＣＰＵ書き込み処理を行う。次いで、ブリッジＣＰＵ１０６は、変数Ｘにリビルド処理を中断したＬＢＡの値である「Ａ」を代入する。また、ブリッジＣＰＵ１０６は、上記ＣＰＵ書き込みコマンドが示すＬＢＡの値、例えば、「Ｂ」を変数ａに代入する（ステップＳ５０１）。次いで、ブリッジＣＰＵ１０６は、ステップＳ４０５〜Ｓ４１１の処理、つまり、ＬＢＡ（Ｂ）に対するリビルド処理を行う。すなわち、本実施の形態では、リビルド処理を実行している最中にＣＰＵ書き込みコマンドを受信した場合、ブリッジＣＰＵ１０６は、リビルド処理を中断してＣＰＵ書き込み処理を実行する。また、ＣＰＵ書き込み処理を完了した場合、ブリッジＣＰＵ１０６は、リビルド処理を中断したＬＢＡ（Ａ）ではなく、ＣＰＵ書き込みコマンドが示すＬＢＡ（Ｂ）からリビルド処理を再開する。このように、本実施の形態では、例えば、ＬＢＡ（Ａ）のリビルド処理を実行している最中にＬＢＡ（Ａ）に連続しないＬＢＡ（Ｂ）にデータを書き込むＣＰＵ書き込みコマンドを受信した場合、リビルド処理を中断したＬＢＡ（Ａ）から、上記ＣＰＵ書き込みコマンドが示すＬＢＡの手前のＬＢＡ（Ｂ−１）までの図６のリビルド未処理領域６０１に対するリビルド処理がスキップされる。

ステップＳ４１１の判別の結果、加算済みの変数ａが変数ｅに達していないとき、ブリッジＣＰＵ１０６は、ステップ４０３の処理に戻って、連続する次のＬＢＡのリビルド処理を行う。このようにして、本実施の形態では、例えば、再開されたＬＢＡ（Ｂ）のリビルド処理を完了すると、ＬＢＡ（Ｂ）に連続するＬＢＡ（Ｂ＋１）以降のリビルド処理が行われる。

ステップＳ４１１の判別の結果、加算済みの変数ａが変数ｅに達しているとき、ブリッジＣＰＵ１０６は、変数Ｘが設定されているか否かを判別する（ステップＳ５０２）。

ステップＳ５０２の判別の結果、変数Ｘが設定されていないとき、ブリッジＣＰＵ１０６は、本処理を終了する。ステップＳ５０２の判別の結果、変数Ｘが設定されているとき、ブリッジＣＰＵ１０６は、変数ａに変数Ｘの値を代入し（ステップＳ５０３）、変数Ｘをクリアし、ステップＳ４０３の処理に戻る。これにより、実行がスキップされたリビルド未処理領域６０１のリビルド処理が実行される。

なお、ＬＢＡ（Ｂ）からリビルド処理を再開した後、図７に示すように、ＬＢＡ（Ｃ）のリビルド処理を実行している最中にＬＢＡ（Ｃ）に連続しないＬＢＡ（Ｄ）にデータを書き込むＣＰＵ書き込みコマンドを受信した場合、ブリッジＣＰＵ１０６は、ＬＢＡ（Ｃ）のリビルド処理を中断してＣＰＵ書き込み処理を行ってＬＢＡ（Ｄ）にデータを書き込む。また、当該ＣＰＵ書き込み処理を完了した場合、ブリッジＣＰＵ１０６は、リビルド処理を中断したＬＢＡ（Ｃ）ではなく、上記ＣＰＵ書き込みコマンドが示すＬＢＡ（Ｄ）からリビルド処理を再開する。

上述した実施の形態によれば、リビルド処理を実行している最中にＣＰＵ書き込みコマンドを受信した場合、リビルド処理を中断してＣＰＵ書き込み処理が実行される。ＣＰＵ書き込み処理を完了した場合、ＣＰＵ書き込みコマンドが示すＬＢＡからリビルド処理が再開される。これにより、リビルド処理の再開に伴ってストレージのアームの移動待ちや記録メディアの回転待ちが発生することなくリビルド処理を即座に再開することができ、もって、リビルド処理の遅滞を防止することができる。

また、上述した実施の形態では、ＣＰＵ書き込みコマンドが示すＬＢＡは、リビルド処理が中断されたＬＢＡに連続しないＬＢＡである。これにより、リビルド処理を実行しているＬＢＡに連続しないＬＢＡへデータを書き込むＣＰＵ書き込みコマンドを受信しても、リビルド処理を即座に再開することができる。

さらに、上述した実施の形態では、ＣＰＵ書き込みコマンドが示すＬＢＡ（Ｂ）から最大ＬＢＡまでのリビルド処理を完了すると、リビルド未処理領域６０１のリビルド処理が行われる。これにより、リビルド処理の一部をＬＢＡの順に行わなくても、マスターストレージに格納された全てのデータを漏れなくスレーブストレージに複製することができる。

上述した実施の形態では、画像形成装置１００は、画像形成処理を行うので、画像形成処理に関するデータをマスターストレージからスレーブストレージに遅滞なく複製することができる。

以上、本発明について、上述した実施の形態を用いて説明したが、本発明は上述した実施の形態に限定されるものではない。例えば、ブリッジＩＣ１０５に３つ以上のストレージを接続可能であっても良く、接続された３つ以上のストレージにてミラーリングを行う構成に本発明を適用しても良い。

上述した実施の形態では、ＣＰＵ書き込み処理を完了した場合、ＣＰＵ書き込みコマンドが示すＬＢＡからリビルド処理を再開する例について説明したが、本発明はこれに限らず、少なくとも、リビルド処理が中断されたアドレスよりＣＰＵ書き込みコマンドが示すアドレス付近のアドレスからリビルド処理が再開されれば良い。

本発明は、上述の実施の形態の１以上の機能を実現するプログラムをネットワーク又は記憶媒体を介してシステム又は装置に供給し、該システム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出して実行する処理でも実現可能である。また、本発明は、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１００ 画像形成装置
１０５ ブリッジＩＣ
１０６ ブリッジＣＰＵ
１１１、１１５ ストレージ

Claims (8)

1. 複数のストレージにデータを格納する制御を行う情報処理装置であって、
   前記複数のストレージにおける第１のストレージの一のアドレスに格納されたデータを前記複数のストレージにおける第２のストレージの前記一のアドレスに複製する処理を、連続するアドレスの順に従って行うリビルド処理の実行を制御するリビルド制御手段を備え、
   前記リビルド制御手段は、前記リビルド処理を実行している最中に書き込みコマンドを受信した場合、前記リビルド処理を中断して前記書き込みコマンドに従って書き込み処理を実行し、当該書き込み処理を完了した場合、前記リビルド処理が中断されたアドレスより前記書き込みコマンドが示すアドレス付近のアドレスから前記リビルド処理を再開することを特徴とする情報処理装置。
2. 前記書き込みコマンドが示すアドレスは、前記リビルド処理が中断されたアドレスに連続しないアドレスであることを特徴とする請求項１記載の情報処理装置。
3. 前記リビルド制御手段は、前記書き込みコマンドが示すアドレス付近のアドレスから前記第１のストレージの最終アドレスまでの前記リビルド処理を完了すると、前記リビルド処理が実行されていないアドレスのリビルド処理を実行することを特徴とする請求項１又は２記載の情報処理装置。
4. 前記リビルド制御手段は、前記書き込み処理を完了した場合、前記書き込みコマンドが示すアドレスから前記リビルド処理を再開することを特徴とする請求項１乃至３のいずれか１項に記載の情報処理装置。
5. 前記第１のストレージ及び前記第２のストレージは、ＨＤＤであることを特徴とする請求項１乃至４のいずれか１項に記載の情報処理装置。
6. 画像形成処理を行う画像形成装置であることを特徴とする請求項１乃至５のいずれか１項に記載の情報処理装置。
7. 複数のストレージにデータを格納する制御を行う情報処理装置の制御方法であって、
   前記複数のストレージにおける第１のストレージの一のアドレスに格納されたデータを前記複数のストレージにおける第２のストレージの前記一のアドレスに複製する処理を、連続するアドレスの順に従って行うリビルド処理の実行を制御するリビルド制御ステップを有し、
   前記リビルド制御ステップは、前記リビルド処理を実行している最中に書き込みコマンドを受信した場合、前記リビルド処理を中断して前記書き込みコマンドに従って書き込み処理を実行し、当該書き込み処理を完了した場合、前記リビルド処理が中断されたアドレスより前記書き込みコマンドが示すアドレス付近のアドレスから前記リビルド処理を再開することを特徴とする情報処理装置の制御方法。
8. 複数のストレージにデータを格納する制御を行う情報処理装置の制御方法をコンピュータに実行させるプログラムであって、
   前記情報処理装置の制御方法は、
   前記複数のストレージにおける第１のストレージの一のアドレスに格納されたデータを前記複数のストレージにおける第２のストレージの前記一のアドレスに複製する処理を、連続するアドレスの順に従って行うリビルド処理の実行を制御するリビルド制御ステップを有し、
   前記リビルド制御ステップは、前記リビルド処理を実行している最中に書き込みコマンドを受信した場合、前記リビルド処理を中断して前記書き込みコマンドに従って書き込み処理を実行し、当該書き込み処理を完了した場合、前記リビルド処理が中断されたアドレスより前記書き込みコマンドが示すアドレス付近のアドレスから前記リビルド処理を再開することを特徴とするプログラム。

Images