[go: up one dir, main page]

JP2020109794A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020109794A
JP2020109794A JP2019000127A JP2019000127A JP2020109794A JP 2020109794 A JP2020109794 A JP 2020109794A JP 2019000127 A JP2019000127 A JP 2019000127A JP 2019000127 A JP2019000127 A JP 2019000127A JP 2020109794 A JP2020109794 A JP 2020109794A
Authority
JP
Japan
Prior art keywords
electrode
region
semiconductor device
semiconductor
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019000127A
Other languages
English (en)
Other versions
JP7193349B2 (ja
Inventor
彩 新留
Aya Shindome
彩 新留
雅彦 蔵口
Masahiko Kuraguchi
雅彦 蔵口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019000127A priority Critical patent/JP7193349B2/ja
Priority to US16/565,715 priority patent/US10896975B2/en
Publication of JP2020109794A publication Critical patent/JP2020109794A/ja
Application granted granted Critical
Publication of JP7193349B2 publication Critical patent/JP7193349B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】損失を低減できる半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第１方向に沿って延びる第１〜第３電極と、第１部材と、半導体領域と、導電部と、を含む。第２方向における第２電極の位置は、第３電極と第１電極との間にある。第１部材は、第１、第２領域を含む。第２領域の導電率は第１領域の導電率よりも低い。第１部材から、第１〜第３電極への方向、第３方向に沿う。半導体領域は、第３方向において、第１部材と第１〜第３電極との間に設けられる。導電部は、第１電極と電気的に接続される。第２領域から導電部への方向は、第３方向に沿う。導電部の第２方向に沿う長さは、第１電極の第２方向に沿う長さよりも長い。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体装置において、損失の低減が望まれる。
特開２００７−５９５９５号公報
本発明の実施形態は、損失を低減できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１方向に沿って延びる第１電極と、
前記第１方向に沿って延びる部分を含む第２電極と、前記第１方向に沿って延びる第３電極と、第１部材と、第１半導体領域と、第２半導体領域と、導電部と、を含む。前記第１方向と交差する第２方向における前記第２電極の位置は、前記第２方向における前記第３電極の位置と、前記第２方向における前記第１電極の位置と、の間にある。前記第３電極と前記第２電極との間の前記第２方向に沿う距離は、前記第２電極と前記第１電極との間の前記第２方向に沿う距離よりも短い。前記第１部材は、第１領域及び第２領域を含む。前記第２領域の導電率は前記第１領域の導電率よりも低い。前記第１部材から前記第１電極への方向、前記第１領域から前記第２電極への方向、及び、前記第１領域から前記第３電極への方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿う。前記第１半導体領域は、前記第３方向において、前記第１部材と前記第１電極との間、前記第１部材と前記第２電極との間、及び、前記第１部材と前記第３電極と、の間に設けられ、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第２半導体領域は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。前記第３方向において、前記第１半導体領域は、前記第１部材と前記第２半導体領域との間にある。前記導電部は、前記第１電極と電気的に接続される。前記第２領域から前記導電部への方向は、前記第３方向に沿う。前記導電部の前記第２方向に沿う長さは、前記第１電極の前記第２方向に沿う長さよりも長い。
図１（ａ）〜図１（ｃ）は、第１実施形態に係る半導体装置を例示する模式図である。 図２（ａ）及び図２（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図３（ａ）及び図３（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図７は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図８は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図９（ａ）〜図９（ｃ）は、第２実施形態に係る半導体装置を例示する模式図である。 図１０（ａ）及び図１０（ｂ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図１１（ａ）及び図１１（ｂ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図１２（ａ）及び図１２（ｂ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図１３（ａ）及び図１３（ｂ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図１４（ａ）及び図１４（ｂ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図１５（ａ）及び図１５（ｂ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図１６（ａ）〜図１６（ｃ）は、第３実施形態に係る半導体装置を例示する模式図である。 図１７（ａ）及び図１７（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１８（ａ）及び図１８（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１９（ａ）及び図１９（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図２０（ａ）及び図２０（ｂ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図２１（ａ）及び図２１（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図２２（ａ）及び図２２（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図２３（ａ）〜図２３（ｃ）は、第３実施形態に係る半導体装置を例示する模式図である。 図２４（ａ）及び図２４（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図２５（ａ）及び図２５（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図２６（ａ）及び図２６（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図２７（ａ）及び図２７（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図２８（ａ）及び図２８（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図２９（ａ）及び図２９（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図３０（ａ）及び図３０（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図３１（ａ）及び図３１（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図３２（ａ）及び図３２（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図３３（ａ）及び図３３（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図３４（ａ）及び図３４（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図３５（ａ）及び図３５（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）〜図１（ｃ）は、第１実施形態に係る半導体装置を例示する模式図である。 図２（ａ）及び図２（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１（ａ）は、図２（ａ）の矢印ＡＲからみた平面図である。図１（ｂ）及び図１（ｃ）は、半導体装置に含まれる一部の要素の平面図である。図２（ａ）は、図１（ａ）のＡ１−Ａ２線断面図である。図２（ｂ）は、図１（ａ）のＢ１−Ｂ２線断面図である。
図１（ａ）及び図２（ａ）に示すように、実施形態に係る半導体装置１１０は、第１電極２１、第２電極２２、第３電極２３、第１部材６０、第１半導体領域１１、第２半導体領域１２、及び、導電部２１Ｐを含む。
第１電極２１は、第１方向に沿って延びる。第１方向をＹ軸方向とする。
Ｙ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｙ軸方向及びＸ軸方向に対して垂直な方向をＺ軸方向とする。
第２電極２２は、第１方向（Ｙ軸方向）に沿って延びる部分を含む。図１（ａ）に示す例では、第２電極２２の全体が第１方向に沿って延びる。後述するように、第２電極２２の端が曲がっても良い。
第３電極２３は、第１方向（Ｙ軸方向）に沿って延びる。第１方向（Ｙ軸方向）と交差する第２方向における第２電極２２の位置は、第２方向における第３電極２３の位置と、第２方向における第１電極２１の位置と、の間にある。第２方向は、例えば、Ｘ軸方向である。
図２（ｂ）に示すように、第３電極２３と第２電極２２との間の第２方向（例えば、Ｘ軸方向）に沿う距離は、第２電極２２と第１電極２１との間の第２方向に沿う距離よりも短い。
図１（ｃ）は、第１部材６０の形状を例示している。図２（ａ）及び図２（ｂ）に示すように、第１部材６０は、Ｘ−Ｙ平面に実質的に平行に広がる。
図２（ａ）に示すように、第１部材６０は、第１領域６０ａ及び第２領域６０ｂを含む。１つの例において、第１領域６０ａから第２領域６０ｂへの方向は、第１方向（Ｙ軸方向）に沿う。第２領域６０ｂの導電率は、第１領域６０ａの導電率よりも低い。第１領域６０ａは、導電性である。第１領域６０ａは、例えば、シリコン（シリコン基板）を含む。
この例では、第２領域６０ｂは、孔６９を含む。孔６９は、例えば、空洞を含む。後述するように、第２領域６０ｂは、絶縁材料を含んでも良い。
図２（ｂ）に示すように、第１部材６０から、第１〜第３電極２１〜２３への方向は、第３方向に沿う。第３方向は、第１方向及び第２方向を含む平面（Ｘ−Ｙ平面）と交差する。第３方向は、例えば、Ｚ軸方向である。
例えば、図２（ａ）に示すように、第１部材６０（この例では、第１領域６０ａ）から第１電極２１への方向は、第３方向（この例ではＺ軸方向）に沿う。図２（ｂ）に示すよういに、第１領域６０ａから第２電極２２への方向は、第３方向に沿う。第１領域６０ａから第３電極２３への方向は、第３方向に沿う。
図２（ｂ）に示すように、第１半導体領域１１は、第３方向（例えばＺ軸方向）において、第１部材６０と第１電極２１との間、第１部材６０と第２電極２２との間、及び、第１部材６０と第３電極２３と、の間に設けられる。第１半導体領域１１は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。第１半導体領域１１におけるＡｌの組成比ｘ１は、例えば、０以上０．２未満である。第１半導体領域１１の厚さ（Ｚ軸方向に沿う長さ）は、例えば、０．１μｍ以上２０μｍ以下である。
第２半導体領域１２は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第３方向（例えばＺ軸方向）において、第１半導体領域１１は、第１部材６０と第２半導体領域１２との間ある。この例では、第２半導体領域１２は、第３方向（例えばＺ軸方向）において、第２電極２２と第１半導体領域１１との間に設けられる。第２半導体領域１２おけるＡｌの組成比ｘ２は、例えば、０．１以上０．４以下である。第２半導体領域１２の厚さ（Ｚ軸方向に沿う長さ）は、例えば、１ｎｍ以上１００ｎｍ以下である。
第１半導体領域１１及び第２半導体領域１２は、半導体部材１０に含まれる。図１（ｂ）は、半導体部材１０を例示している。半導体部材１０は、Ｘ−Ｙ平面に実質的に平行に広がる。
図２（ａ）に示すように、導電部２１Ｐは、第１電極２１と電気的に接続される。第２領域６０ｂから導電部２１Ｐへの方向は、第３方向（例えばＺ軸方向）に沿う。
図１（ａ）及び図１（ｃ）に示すように、第２領域６０ｂの形状は、導電部２１Ｐの形状に沿う。この例では、導電部２１Ｐは、Ｘ軸方向に沿って延びる。この場合、第２領域６０ｂも、Ｘ軸方向に沿って延びる。
図１（ａ）に示すように、導電部２１Ｐの第２方向（例えばＸ軸方向）に沿う長さＬ２は、第１電極２１の第２方向に沿う長さＬ１よりも長い。
例えば、第１半導体領域１１は、第２半導体領域１２の側の領域を含む。この領域において、二次元電子ガス１０ｅが形成される（図２（ｂ）参照）。二次元電子ガス１０ｅは、例えば、Ｘ−Ｙ平面に実質的に平行に広がる。第１半導体領域１１は、例えば、電子走行層として機能する。第２半導体領域１２は、例えば、電子供給層として機能する。
第１電極２１は、例えば、ドレイン電極に対応する。第２電極２２は、例えば、ゲート電極に対応する。第３電極２３は、例えば、ソース電極に対応する。半導体装置１１０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。導電部２１Ｐは、第１電極２１（例えばドレイン電極）のパッド部として機能する。
図２（ｂ）に示すように、半導体装置１１０の使用時において、第３電極２３は、第１部材６０（第１領域６０ａ）と、電気的に接続されても良い。この接続は、例えば、配線２３Ｗなどにより行われても良い。配線２３Ｗは、半導体装置１１０に含まれても良い。
半導体装置１１０のターンオフ時において、損失が生じる。損失は、半導体装置１１０における寄生容量への充電エネルギーに起因すると考えられる。上記のように、動作時において、第１部材６０（例えば基板）は、第３電極２３の電位（ソース電位）に設定される。損失は、例えば、ドレイン−ソース間の容量（ドレイン−基板間の容量）などの影響を受けると考えられる。
本願発明者は、上記の他に、ドレインパッド−ソース間の容量が、損失に大きく影響を与えることを見いだした。例えば、ドレインパッド（導電部２１Ｐ）の面積が大きくなると、ドレインパッド−ソース間の容量が大きくなり、損失が増える。
実施形態においては、既に説明したように、ドレインパッドとして機能する導電部２１Ｐに対応する位置に、導電性の低い第２領域６０ｂを設ける（図２（ａ）参照）。これにより、導電部２１Ｐに対応する位置に、導電性の高い第１領域６０ａが設けられる場合に比べて、容量（ドレインパッド−ソース間容量）を著しく低減できる。例えば、導電部２１Ｐと第１部材６０との間の電気容量を小さくできる。これにより、損失を抑制できる。実施形態によれば、損失を低減できる半導体装置を提供できる。
例えば、ドレイン電極の下に位置する基板を除去して空洞を設ける参考例がある。この参考例においては、ドレイン電極−ソース間（ドレイン電極−基板間）の容量を小さくできる。実際のデバイスにおいては、ドレイン電極のためのパッド電極が設けられる。このパッド電極の面積が大きいため、パッド電極は、寄生容量に大きな影響を与える。
実施形態においては、導電部２１Ｐに対応する位置に第２領域６０ｂ（例えば空洞）を設けることで、ドレイン電極に対応する位置に空洞を設ける場合に比べて、寄生容量をより効果的に低減できる。
図１（ａ）に示すように、半導体装置１１０において、別の導電部２３Ｐが設けられても良い。別の導電部２３Ｐは、第３電極２３（例えばソース電極）と電気的に接続される。別の導電部２３Ｐは、例えば、第３電極２３（例えばソース電極）のパッド部として機能する。
図１（ａ）に示すように、この例では、導電部２１Ｐは、Ｘ軸方向に沿って延びる。この例では、複数の第１電極２１が設けられている。複数の第１電極２１は、Ｙ軸方向に延びる。複数の第１電極２１のそれぞれの端部は、導電部２１Ｐと電気的に接続される。
図１（ａ）に示すように、この例では、別の導電部２３Ｐは、Ｘ軸方向に沿って延びる。この例では、複数の第３電極２３が設けられている。複数の第３電極２３は、Ｙ軸方向に延びる。複数の第３電極２３のそれぞれの端部は、導電部２３Ｐと電気的に接続される。
複数の第１電極２１は櫛歯状である。複数の第３電極２３は櫛歯状である。複数の第１電極２１の１つと、複数の第３電極２３の１つと、の間に、複数の第２電極２２の１つが設けられる。図１（ａ）及び図２（ｂ）に示すように、複数の第２電極２２の１つと、複数の第２電極２２の別の１つ（第２電極２２Ａ）と、の間に、複数の第３電極２３の１つが設けられる。
図２（ｂ）に示すように、半導体装置１１０は、絶縁膜４１をさらに含んでも良い。絶縁膜４１は、第２電極２２と第１半導体領域１１との間に設けられる。この例では、絶縁膜４１は、第２電極２２と第２半導体領域１２との間に設けられる。絶縁膜４１の厚さ（Ｚ軸方向に沿う長さ）は、例えば、１ｎｍ以上２００ｎｍ以下である。絶縁膜４１は、ゲート絶縁膜として機能する。後述するように、第２電極２２は、トレンチ型の構造を有しても良い。
図２（ｂ）に示すように、第１電極２１は、第１半導体領域１１と接しても良い。第１電極２１は、第２半導体領域１２と接しても良い。第３電極２３は、第１半導体領域１１と接しても良い。第３電極２３は、第２半導体領域１２と接しても良い。
図２（ａ）に示すように、第１半導体領域１１の一部は、第３方向（例えばＺ軸方向）において、第２領域６０ａと導電部２１Ｐとの間に設けられる。
図２（ａ）に示すように、第２半導体領域１２と導電部２１Ｐとの間に絶縁層（例えば、絶縁層４２及び絶縁層４３など）が設けられても良い。絶縁層４２の厚さ（Ｚ軸方向に沿う長さ）は、例えば、０．０１μｍ以上２μｍ以下である。絶縁層４３の厚さ（Ｚ軸方向に沿う長さ）は、例えば、０．０１μｍ以上２μｍ以下である。第２半導体領域１２と導電部２１Ｐとの間に、絶縁膜４１が設けられても良い。
図２（ｂ）に示すように、絶縁層４２と第２半導体領域１２との間に、電極（例えば第１〜第３電極２１〜２３の少なくともいずれか）が設けられても良い。
半導体装置１１０は、例えば、第１部材６０（例えば基板）の上に、半導体部材１０及び電極などを形成した後に、第１部材６０の一部を除去することで形成できる。除去された部分が、孔６９などになる。除去された部分に、絶縁材料が埋められても良い。
以下、実施形態に係る半導体装置のいくつかの例について説明する。以下では、半導体装置に関して、半導体装置１１０と異なる部分について説明する。
図３（ａ）及び図３（ｂ）は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図３（ａ）は、図１（ｃ）に対応する平面図である。図３（ｂ）は、図２（ａ）に対応する断面図である。図３（ａ）及び図３（ｂ）に示すように、半導体装置１１０ａにおいては、第２領域６０ｂは、複数の孔６９を含む。複数の孔６９の１つから複数の孔６９の別の１つへの方向は、第３方向（例えばＺ軸方向）と交差する。複数の孔６９は、例えば、Ｘ−Ｙ平面内で並ぶ。導電部２１Ｐは、Ｚ軸方向において、複数の孔６９と重なる。Ｚ軸方向において、複数の孔６９の少なくとも一部と、導電部２１Ｐと、の間に第１半導体領域１１が設けられる。
導電部２１Ｐのサイズは大きい。例えば、導電部２１ＰのＹ軸方向の長さ（幅）は例えば、５０μｍ以上である。このようにサイズが大きい導電部２１Ｐの下に、大きな孔６９を設けると、半導体装置の強度が低下する場合がある。
複数の孔６９を設ける場合、複数の孔６９の間には、例えば、第１領域６０ａと同様の材料の部分が存在する。これにより、半導体装置の強度の低下を抑制しつつ、電気容量を小さくできる。損失を抑制できる。
孔６９の開口部から導電材料が入る場合があり、所望の容量の低下が得にくい場合がある。複数の小さい孔６９を設けることで、複数の孔６９のそれぞれの開口部は、小さくなる。これにより、孔６９の開口部から導電材料が入ることが抑制される。容量を安定して低下できる。複数の孔６９の数と、複数の孔６９のそれぞれのサイズは、例えば、機械的強度及び容量の低下の程度により定められても良い。
図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図４は、図２（ａ）に対応する断面図である。図４に示すように、半導体装置１１１においては、第２領域６０ｂは、絶縁部材６８を含む。絶縁部材６８は、例えば、シリコン及びアルミニウムよりなる群から選択された少なくとも１つと、酸素及び窒素よりなる群から選択された少なくとも１つと、を含む。絶縁部材６８は、例えば、酸化シリコン、窒化シリコン及び酸窒化シリコンよりなる群から選択された少なくとも１つを含んでもよい。絶縁部材６８は、例えば、有機物を含んでも良い。有機物は、例えば、ポリイミドなどを含む。これらの材料の導電率は低い。一方、例えば、第１領域６０ａは、シリコンを含む。この場合も、第２領域６０ｂの導電率は、第１領域６０ａの導電率よりも低い。半導体装置１１１においても、導電部２１Ｐと第１部材６０との間の電気容量を小さくできる。損失を抑制できる。
例えば、第２領域６０ｂが孔６９を含む場合（図２（ａ）参照）、例えば実装工程などにおいて、孔６９に導電材料が入ると、所望の容量の低下が得にくい場合がある。これに対して、第２領域６０ｂが絶縁部材６８を含むことで、容量を安定して低下できる。
図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図５は、図２（ａ）に対応する断面図である。図５に示すように、半導体装置１１２は、第１層６０Ｌをさらに含む。第１層６０Ｌは、第１部分領域６０Ｌａ及び第２部分領域６０Ｌｂを含む。第３方向（例えばＺ軸方向）において、第１部分領域６０Ｌａと、第１半導体領域１１と、の間に第１領域６０ａが設けられる。第３方向において、第２部分領域６０Ｌｂと、第１半導体領域１１と、の間に、第２領域６０ｂが設けられる。第１層６０Ｌは、例えば導電性である。第１層６０Ｌは、例えば、金属を含んでも良い。半導体装置１１２においては、第２領域６０ｂは、絶縁部材６８を含む。例えば、第１層６０Ｌと実測基板（図示しない）などとが、接合部材（例えば導電ペースト）などによりが接合される。例えば、実装が容易になる。
図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図６は、図２（ａ）に対応する断面図である。図６に示すように、半導体装置１１３も、第１層６０Ｌをさらに含む。半導体装置１１３においては、第２領域６０ｂは、孔６９を含む。例えば、第１層６０Ｌにより、孔６９が塞がれても良い。例えば、第１層６０Ｌにより、孔６９の開口部が小さくできる。孔６９に導電材料（例えば導電ペーストなど）が入ることが抑制できる。複数の孔６９が設けられても良い（図３（ａ）及び図３（ｂ）参照）。
例えば、半導体装置１１０は、上記の第１〜第３電極２１〜２３と、上記の第１層６０Ｌと、上記の第１半導体領域１１と、上記の第２半導体領域１２と、第１部材６０と、を含む。第１部材６０は、第３方向（Ｚ軸方向）において、第１部分領域６０Ｌａと第２電極２２との間、及び、第１部分領域６０Ｌａと第３電極２３との間に設けられる。第１部材６０は、導電性の第１領域６０ａを含む。第１半導体領域１１は、第３方向（例えばＺ軸方向）において導電部２１Ｐと重なる第１部分１１ｐを含む。第１部材６０は、第１孔（孔６９）を含む。第１孔（孔６９）は、第３方向（例えばＺ軸方向）において、第２部分領域６０Ｌｂと第１部分１１ｐとの間に設けられる。複数の孔６９が設けられても良い（図３（ａ）及び図３（ｂ）参照）。
図７は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図７は、図２（ａ）に対応する断面図である。図７に示すように、半導体装置１１４においては、第１部材６０は、第１領域６０ａ及び第２領域６０ｂに加えて、重畳領域６０ｘをさらに含む。第３方向（例えばＺ軸方向）において、重畳領域６０ｘと第１半導体領域１１との間に、第２領域６０ｂが設けられる。
重畳領域６０ｘの導電率は、第２領域６０ｂの導電率よりも高い。重畳領域６０ｘの導電率は、第１領域６０ａの導電率と実質的に同じでも良い。重畳領域６０ｘは、第１領域６０ａと連続しても良い。第１部材６０は、例えば、シリコンを含む。第１部材６０は、金属を含んでも良い。
半導体装置１１４において、第２領域６０ｂは、絶縁部材６８を含む。半導体装置１１４において、第２領域６０ｂは、孔６９を含んでも良い。複数の孔６９が設けられても良い。半導体装置１１４において、第１層６０Ｌがさらに設けられても良い。第１層６０Ｌは、例えば導電性でも良い。
図８は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図８は、図２（ｂ）に対応する断面図である。図８に示すように、半導体装置１１５においては、第２電極２２の一部から第２半導体領域１２への方向は、Ｘ軸方向に沿う。例えば、絶縁膜４１の一部から第１半導体領域１１への方向は、Ｘ軸方向に沿う。第２電極２２の一部から第１半導体領域１１への方向が、Ｘ軸方向に沿っても良い。半導体装置１１５において、第２電極２２は、トレンチゲート型である。半導体装置１１５において、ノーマリオフの特性が得られる。半導体装置１１５において、第２領域６０ｂは、絶縁部材６８を含んでも良い。
半導体装置１１２〜１１５においても、導電部２１Ｐと第１部材６０との間の電気容量を小さくできる。損失を抑制できる。
（第２実施形態）
図９（ａ）〜図９（ｃ）は、第２実施形態に係る半導体装置を例示する模式図である。 図１０（ａ）及び図１０（ｂ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図９（ａ）は、図１０（ａ）の矢印ＡＲからみた平面図である。図９（ｂ）及び図９（ｃ）は、半導体装置に含まれる一部の要素の平面図である。図１０（ａ）は、図９（ａ）のＡ１−Ａ２線断面図である。図１０（ｂ）は、図９（ａ）のＢ１−Ｂ２線断面図である。
図９（ａ）及び図１０（ａ）に示すように、実施形態に係る半導体装置１２０も、第１電極２１、第２電極２２、第３電極２３、第１部材６０、第１半導体領域１１、第２半導体領域１２、及び、導電部２１Ｐを含む。図９（ｂ）及び図１０（ｂ）に示すように、半導体装置１２０においては、第１部材６０は、既に説明した第１領域６０ａ及び第２領域６０ｂに加えて、第３領域６０ｃをさらに含む。半導体装置１２０におけるこれ以外の構成は、半導体装置１１０と同様として良い。以下、半導体装置１２０における第１部材６０の例について説明する。
半導体装置１２０において、第１部材６０は、第３領域６０ｃをさらに含む。第３領域６０ｃの導電率は、第２領域６０ｂの導電率よりも高い。第３領域６０ｃの導電率は、第１領域６０ａの導電率と同じでも良い。図１０（ｂ）に示すように、第３領域６０ｃから第１電極２１への方向は、第３方向（例えばＺ軸方向）に沿う。
第２領域６０ｂ及び第３領域６０ｃは、互いに繋がっても良く、互いに離れても良い。この例では、第２領域６０ｂは、孔６９（第１孔）を含む。第３領域６０ｃは、孔６９ｂ（第２孔）を含む。孔６９及び孔６９ｂは、互いに繋がっても良く、互いに離れても良い。複数の孔６９が設けられても良い（図３（ａ）及び図３（ｂ）参照）。複数の孔６９ｂが設けられても良い。複数の孔６９ｂは、例えば、Ｙ軸方向に沿って並んでも良い。
図９（ａ）及び図９（ｃ）に示すように、第３領域６０ｃの形状は、第１電極２１の形状に沿う。例えば、第１電極２１はＸ軸方向に沿って延びる。この場合、第３領域６０ｃも、Ｘ軸方向に沿って延びる。
半導体装置１２０においては、導電部２１Ｐと第１部材６０との間の容量が低減されることに加えて、第１電極２１と第１部材６０との間の容量が低減される。これにより、より損失を低減できる。
図１１（ａ）及び図１１（ｂ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１１（ａ）及び図１１（ｂ）は、図１０（ａ）及び図１０（ｂ）にそれぞれ対応する断面図である。図１１（ａ）及び図１１（ｂ）に示すように、半導体装置１２１においては、第２領域６０ｂ及び第３領域６０ｃは、絶縁部材６８を含む。第２領域６０ｂの絶縁部材６８と、第３領域６０ｃの絶縁部材６８とは、互いに繋がっても良く、互いに離れても良い。
図１２（ａ）及び図１２（ｂ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１２（ａ）及び図１２（ｂ）は、図１０（ａ）及び図１０（ｂ）にそれぞれ対応する断面図である。図１２（ａ）及び図１２（ｂ）に示すように、半導体装置１２２は、第１層６０Ｌを含む。図１２（ｂ）に示すように、第１層６０Ｌは、第１部分領域６０Ｌａ及び第２部分領域６０Ｌｂに加えて、第３部分領域６０Ｌｃをさらに含む。第３方向（Ｚ軸方向）において、第３部分領域６０Ｌｃと第１電極２１との間に、第３領域６０ｃが設けられても良い。この例では、第３領域６０ｃは、絶縁部材６８を含む。例えば、第１層６０Ｌと実装基板（図示しない）とが、接合部材（例えば導電ペースト）などにより接合される。例えば、実装が容易になる。
図１３（ａ）及び図１３（ｂ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１３（ａ）及び図１３（ｂ）は、図１０（ａ）及び図１０（ｂ）にそれぞれ対応する断面図である。図１３（ａ）及び図１３（ｂ）に示すように、半導体装置１２３も、第１層６０Ｌを含む。第１層６０Ｌは。第３部分領域６０Ｌｃを含む。第１半導体領域１１は、第１部分１１ｐ（図１３（ａ）参照）に加えて、第２部分１１ｑ（図１３（ｂ）参照）をさらに含む。第２部分１１ｑは、第３方向（Ｚ軸方向）において、第１電極２１と重なる。第１部材６０は、孔６９ｂ（第２孔）を含む。孔６９ｂは、第３方向（例えばＺ軸方向）において、第３部分領域６０Ｌｃと第２部分１１ｑとの間に設けられる。
例えば、第１層６０Ｌにより、孔６９及び孔６９ｂが塞がれる。例えば、第１層６０Ｌにより、孔６９及び孔６９ｂの開口部が小さくできる。孔６９及び孔６９ｂに導電材料（例えば導電ペーストなど）が入ることが抑制できる。複数の孔６９が設けられても良い。複数の孔６９ｂが設けられても良い。
図１４（ａ）及び図１４（ｂ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１４（ａ）及び図１４（ｂ）は、図１０（ａ）及び図１０（ｂ）にそれぞれ対応する断面図である。図１４（ａ）及び図１４（ｂ）に示すように、半導体装置１２４においては、第１部材６０は、第１領域６０ａ及び第２領域６０ｂに加えて、重畳領域６０ｘ及び重畳領域６０ｙをさらに含む。
図１４（ａ）に示すように、第３方向（例えばＺ軸方向）において、重畳領域６０ｘと第１半導体領域１１との間に、第２領域６０ｂが設けられる。
図１４（ｂ）に示すように、第３方向（例えばＺ軸方向）において、重畳領域６０ｙと第１半導体領域１１との間に、第３領域６０ｃが設けられる。
重畳領域６０ｙの導電率は、第３領域６０ｃの導電率よりも高い。重畳領域６０ｙの導電率は、第１領域６０ａの導電率と実質的に同じでも良い。重畳領域６０ｙは、第１領域６０ａと連続しても良い。第１部材６０は、例えば、シリコンを含む。第１部材６０は、金属を含んでも良い。
半導体装置１２４において、第２領域６０ｂ及び第３領域６０ｃは、絶縁部材６８を含む。半導体装置１２４において、第２領域６０ｂは、孔６９を含んでも良い。第３領域６０ｃは、孔６９ｂを含んでも良い。複数の孔６９が設けられても良い。複数の孔６９ｂが設けられても良い。半導体装置１２４において、第１層６０Ｌがさらに設けられても良い。
図１５（ａ）及び図１５（ｂ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１５（ａ）及び図１５（ｂ）は、図１０（ａ）及び図１０（ｂ）にそれぞれ対応する断面図である。図１５（ａ）及び図１５（ｂ）に示すように、半導体装置１２５においては、第２電極２２の一部から第２半導体領域１２への方向は、Ｘ軸方向に沿う。例えば、絶縁膜４１の一部から第１半導体領域１１への方向は、Ｘ軸方向に沿う。第２電極２２の一部から第１半導体領域１１への方向が、Ｘ軸方向に沿っても良い。半導体装置１２５において、第２電極２２は、トレンチゲート型である。半導体装置１２５において、ノーマリオフの特性が得られる。半導体装置１２５において、第２領域６０ｂ及び第３領域６０ｃは、絶縁部材６８を含んでも良い。
半導体装置１２２〜１２５においても、導電部２１Ｐと第１部材６０との間の電気容量を小さくできる。さらに、第１電極２１と第１部材６０との間の電気容量を小さくできる。損失を抑制できる。
（第３実施形態）
図１６（ａ）〜図１６（ｃ）は、第３実施形態に係る半導体装置を例示する模式図である。
図１７（ａ）及び図１７（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１６（ａ）は、図１７（ａ）の矢印ＡＲからみた平面図である。図１６（ｂ）及び図１６（ｃ）は、半導体装置に含まれる一部の要素の平面図である。図１７（ａ）は、図１６（ａ）のＡ１−Ａ２線断面図である。図１７（ｂ）は、図１６（ａ）のＢ１−Ｂ２線断面図である。
図１６（ａ）及び図１７（ａ）に示すように、実施形態に係る半導体装置１３０は、第１電極２１、第２電極２２、第３電極２３、第１部材６０、第１半導体領域１１、第２半導体領域１２、及び、導電部２１Ｐに加えて、導電部材（第１導電部材２３Ｆ）を含む。そして、第１部材６０に第３領域６０ｃが設けられており、第３領域６０ｃの端部の位置が半導体装置１２０におけるそれと異なる。半導体装置１３０におけるこれ以外の構成は、半導体装置１２０と同様として良い。以下、半導体装置１３０における、第１導電部材２３Ｆ及び第１部材６０の例について説明する。
図１７（ｂ）に示すように、第１導電部材２３Ｆは、第３電極２３と電気的に接続される。第３方向（例えばＺ軸方向）において、第１導電部材２３Ｆとの少なくとも一部と、第１半導体領域１１との間に、第２電極２２がある。
第１導電部材２３Ｆは、接続部分ｃｐ及び第１端部ｅｐ１を含む。第３電極２３から接続部分ｃｐへの方向は、第３方向（例えばＺ軸方向）沿う。接続部分ｃｐは、第３電極２３と電気的に接続される。接続部分ｃｐから第１端部ｅｐ１への方向は、第２方向（例えばＸ軸方向）に沿う。例えば、接続部分ｃｐは、第３電極２３と、Ｙ軸方向の任意の位置で、電気的に接続される。
第２方向（例えばＸ軸方向）における第１端部ｅｐ１の位置は、第２方向における接続部分ｃｐの位置と、第２方向における第１電極２１の位置との間にある。
第１導電部材２３Ｆは、例えば、ソース側のフィールドプレートである。
図１７（ｂ）に示すように、第１領域６０ａは、第３領域６０ｃと対向する第２端部ｅｐ２を含む。第２方向（例えばＸ軸方向）における第２端部ｅｐ２の位置は、第２方向における第１端部ｅｐ１の位置と、第２方向における第１電極２１の位置との間にある。例えば、第２端部ｅｐ２は、Ｚ軸方向において、第１導電部材２３Ｆと重ならない。
例えば、第２方向（例えばＸ軸方向）における第１端部ｅｐ１の位置は、第２方向における第２電極２２の位置と、第２方向における第１電極２１の位置との間にある。
第１導電部材２３Ｆを設けることにより、第２電極２２の端に近い領域における電界の集中が緩和される。既に説明したように、使用時には第１部材６０がソース（第３電極２３）の電位に設定される。一方、第１導電部材２３Ｆは、第３電極２３と電気的に接続される。第１端部ｅｐ１及び第１部材６０は、実質的に同じ電位に設定される。例えば、第２端部ｅｐ２と第２電極２２との間の領域において、電界の集中が抑制される。
第２端部ｅｐ２の位置が、第２方向における第１端部ｅｐ１の位置と、第２方向における第１電極２１の位置との間にあることにより、電界の集中を抑制しつつ、第１電極２１と第１部材６０との間の容量を小さくできる。電界の集中を抑制しつつ、損失を抑制できる。
さらに、動作状態において、ドレイン電圧（例えば４００Ｖなど）により、半導体部材１０中に空乏化した領域が形成される。空乏化した領域は、Ｘ軸方向において、第１端部ｅｐ１と第１電極２１との間にある。この空乏化した領域と、第１電極２１と、の間に、空乏化していない領域がある。この空乏化していない領域は、スイッチング動作時に、電界緩和に実質的に寄与しない。空乏化していない領域は、損失の原因となる。
このため、低導電率の第２領域６０ｂは、Ｚ軸方向において、空乏化していない領域と重なることがさらに好ましい。空乏化していない領域と、空乏化した領域と、の境界の位置は、動作条件（例えばドレイン電圧など）によっても変化する。例えば、この境界の位置は、実用的には、第１端部ｅｐ１と第１電極２１との間のＸ軸方向の実質的な中間としても良い。
例えば、第１端部ｅｐ１の第２方向（例えばＸ軸方向）の位置と、第２端部ｅｐ２の第２方向の位置と、の間の第２方向における距離（第１距離）は、第１端部ｅｐ１の第２方向の位置と、第１電極２１の第２方向の位置と、の間の第２方向における距離（第２距離）の４／５以下でも良い。第１距離は、第２距離の１／１０以上でも良い。電界の集中を抑制しつつ、容量をより効果的に低減できる。
半導体装置１３０において、第３領域６０ｃが、孔６９を含む場合、第２端部ｅｐ２は、Ｘ軸方向における位置が最も第２電極２２に近い、孔６９の側部に対応する。後述するように第３領域６０ｃが絶縁部材６８を含む場合、第２端部ｅｐ２は、Ｘ軸方向における位置が最も第２電極２２に近い、絶縁部材６８の側部に対応する。
図１８（ａ）及び図１８（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１８（ａ）及び図１８（ｂ）は、図１７（ａ）及び図１７（ｂ）にそれぞれ対応する断面図である。図１８（ａ）及び図１８（ｂ）に示すように、半導体装置１３１においては、第２領域６０ｂ及び第３領域６０ｃは、絶縁部材６８を含む。第２領域６０ｂの絶縁部材６８と、第３領域６０ｃの絶縁部材６８とは、互いに繋がっても良く、互いに離れても良い。
図１９（ａ）及び図１９（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１９（ａ）及び図１９（ｂ）は、図１７（ａ）及び図１７（ｂ）にそれぞれ対応する断面図である。図１９（ａ）及び図１９（ｂ）に示すように、半導体装置１３２は、第１層６０Ｌを含む。図１９（ｂ）に示すように、第１層６０Ｌは、第１部分領域６０Ｌａ及び第２部分領域６０Ｌｂに加えて、第３部分領域６０Ｌｃをさらに含む。第３方向（Ｚ軸方向）において、第３部分領域６０Ｌｃと第１電極２１との間に、第３領域６０ｃが設けられても良い。この例では、第３領域６０ｃは、絶縁部材６８を含む。第１層６０Ｌにより、例えば、実装が容易になる。
図２０（ａ）及び図２０（ｂ）は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図２０（ａ）及び図２０（ｂ）は、図１７（ａ）及び図１７（ｂ）にそれぞれ対応する断面図である。図２０（ａ）及び図２０（ｂ）に示すように、半導体装置１３３も、第１層６０Ｌを含む。第１層６０Ｌは。第３部分領域６０Ｌｃを含む。第１半導体領域１１は、第１部分１１ｐ及び第２部分１１ｑを含む。第２部分１１ｑは、第３方向（Ｚ軸方向）において、第１電極２１と重なる。第１部材６０は、孔６９ｂ（第２孔）を含む。孔６９ｂは、第３方向（例えばＺ軸方向）において、第３部分領域６０Ｌｃと第２部分１１ｑとの間に設けられる。
例えば、孔６９及び孔６９ｂに導電材料（例えば導電ペーストなど）が入ることが抑制できる。複数の孔６９が設けられても良い。複数の孔６９ｂが設けられても良い。
半導体装置１３３においては、第２端部ｅｐ２は、孔６９ｂ（第２孔）と対向する。
図２１（ａ）及び図２１（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図２１（ａ）及び図２１（ｂ）は、図１７（ａ）及び図１７（ｂ）にそれぞれ対応する断面図である。図２１（ａ）及び図２１（ｂ）に示すように、半導体装置１３４においては、第１部材６０は、第１領域６０ａ、第２領域６０ｂ、重畳領域６０ｘ及び重畳領域６０ｙをさらに含む。Ｚ軸方向において、重畳領域６０ｘと第１半導体領域１１との間に、第２領域６０ｂが設けられる。Ｚ軸方向において、重畳領域６０ｙと第１半導体領域１１との間に、第３領域６０ｃが設けられる。重畳領域６０ｙの導電率は、第３領域６０ｃの導電率よりも高い。半導体装置１３４において、第２領域６０ｂは、孔６９を含んでも良い。第３領域６０ｃは、孔６９ｂを含んでも良い。複数の孔６９が設けられても良い。複数の孔６９ｂが設けられても良い。半導体装置１３４において、第１層６０Ｌがさらに設けられても良い。
図２２（ａ）及び図２２（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図２２（ａ）及び図２２（ｂ）は、図１７（ａ）及び図１７（ｂ）にそれぞれ対応する断面図である。図２２（ａ）及び図２２（ｂ）に示すように、半導体装置１３５においては、第２電極２２の一部から第２半導体領域１２への方向は、Ｘ軸方向に沿う半導体装置１３５において、第２領域６０ｂ及び第３領域６０ｃは、絶縁部材６８を含んでも良い。
半導体装置１３１〜１３５においても、例えば、第２方向（例えばＸ軸方向）における第１端部ｅｐ１の位置は、第２方向における第２電極２２の位置と、第２方向における第１電極２１の位置との間にある。電界の集中を抑制しつつ、損失を抑制できる。
図２３（ａ）〜図２３（ｃ）は、第３実施形態に係る半導体装置を例示する模式図である。
図２３（ａ）〜図２３（ｃ）は、図１６（ａ）〜図１６（ｃ）にそれぞれ対応する模式図である。
図２３（ａ）に示すように、半導体装置１３６は、接続導電部２２Ｃをさらに含む。半導体装置１３６のこれ以外の構成は、半導体装置１３０の構成と同じで良い。
図２３（ａ）に示すように、第２電極２２は、複数設けられている。複数の第２電極２２の１つと、複数の第２電極２２の別の１つ（第２電極２２Ａ）と、の間に、第３電極２３が設けられている。接続導電部２２Ｃは、複数の第２電極２２の上記の１つの端と、複数の第２電極２２の上記の別の１つ（第２電極２２Ａ）の端と、を電気的に接続する。この例において、第２電極２２の端が曲がっても良い。
図２３（ａ）及び図２３（ｃ）に示す例では、第２領域６０ｂは、第３方向（Ｚ軸方向）において、接続導電部２２Ｃと重なる。
接続導電部２２Ｃにおいては、ゲートとして実質的に機能しなくて良い。このため、第２領域６０ｂは、第３方向（Ｚ軸方向）において接続導電部２２Ｃと重なっても良い。例えば、第２領域６０ｂは、Ｚ軸方向において、接続導電部２２Ｃと第１電極２１との間の領域と、重なっても良い。第２領域６０ｂの位置の設計及び製造における精度が緩和される。製造し易さを維持しつつ、損失を低減できる。
半導体装置１３６において、複数の孔６９が設けられても良い。孔６９ｂは、省略されても良い。第１層６０Ｌが設けられても良い。重畳領域６０ｘ及び重畳領域６０ｙの少なくともいずれかが設けられても良い。
図２４（ａ）及び図２４（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図２４（ａ）は、図１６（ａ）のＡ１−Ａ２線断面に対応する断面図である。図２４（ｂ）は、図１６（ａ）のＢ１−Ｂ２線断面に対応する断面図である。
図２４（ａ）及び図２４（ｂ）に示すように、実施形態に係る半導体装置１４０は、第１電極２１、第２電極２２、第３電極２３、第１部材６０、第１半導体領域１１、第２半導体領域１２、導電部２１Ｐ及び導電部材（第２導電部材２２Ｆ）を含む。半導体装置１４０におけるこれ以外の構成は、半導体装置１３０と同様として良い。
図２４（ｂ）に示すように、第２導電部材２２Ｆは、第２電極２２と電気的に接続される。第３方向（例えばＺ軸方向）において、第２導電部材２２Ｆとの少なくとも一部と、第１半導体領域１１との間に、第２電極２２がある。
第２導電部材２２Ｆは、接続部分ｃｐ及び第１端部ｅｐ１を含む。第２電極２２から接続部分ｃｐへの方向は、第３方向（例えばＺ軸方向）沿う。接続部分ｃｐは、第２電極２２と電気的に接続される。接続部分ｃｐから第１端部ｅｐ１への方向は、第２方向（例えばＸ軸方向）に沿う。例えば、接続部分ｃｐは、第２電極２２と、Ｙ軸方向の任意の位置で、電気的に接続される。例えば、接続部分ｃｐは、第２電極２２とＹ軸方向の任意の位置で、電気的に接続される。図２４（ｂ）に示すように、別の第２電極２２Ａに電気的に接続された別の第２導電部材２２ＦＡがさらに設けられても良い。
第２方向（例えばＸ軸方向）における第１端部ｅｐ１の位置は、第２方向における接続部分ｃｐの位置と、第２方向における第１電極２１の位置との間にある。
第２導電部材２２Ｆは、例えば、ゲート側のフィールドプレートである。
例えば、第２方向（例えばＸ軸方向）における第１端部ｅｐ１の位置は、第２方向における第２電極２２の位置と、第２方向における第１電極２１の位置との間にある。
第２導電部材２２Ｆを設けることにより、第２電極２２の端に近い領域における電界の集中が緩和される。例えば、第１端部ｅｐ１と第２電極２２との間の領域において、電界の集中が抑制される。
第２端部ｅｐ２の位置が、第２方向における第１端部ｅｐ１の位置と、第２方向における第１電極２１の位置との間にあることにより、電界の集中を抑制しつつ、第１電極２１と第１部材６０との間の容量を小さくできる。電界の集中を抑制しつつ、損失を抑制できる。
さらに、動作状態において、ドレイン電圧（例えば４００Ｖなど）により、半導体部材１０中に空乏化した領域が形成される。空乏化した領域は、Ｘ軸方向において、第１端部ｅｐ１と第１電極２１との間にある。この空乏化した領域と、第１電極２１と、の間に、空乏化していない領域がある。この空乏化していない領域は、スイッチング動作時に、電界緩和に実質的に寄与しない。空乏化していない領域は、損失の原因となる。
例えば、第１端部ｅｐ１の第２方向（例えばＸ軸方向）の位置と、第２端部ｅｐ２の第２方向の位置と、の間の第２方向における距離（第１距離）は、第１端部ｅｐ１の第２方向の位置と、第１電極２１の第２方向の位置と、の間の第２方向における距離（第２距離）の４／５以下でも良い。第１距離は、第２距離の１／１０以上でも良い。電界の集中を抑制しつつ、容量をより効果的に低減できる。
半導体装置１４０において、第３領域６０ｃが、孔６９を含む場合、第２端部ｅｐ２は、Ｘ軸方向における位置が最も第２電極２２に近い、孔６９の側部に対応する。後述するように第３領域６０ｃが絶縁部材６８を含む場合、第２端部ｅｐ２は、Ｘ軸方向における位置が最も第２電極２２に近い、絶縁部材６８の側部に対応する。
上記のように、導電部材（第１導電部材２３Ｆまたは第２導電部材２２Ｆ）は、第２電極２２及び第３電極の一方と電気的に接続される。導電部材は、接続部分ｃｐ及び第１端部ｅｐ１を含む。第２電極２２及び第３電極２３の上記の一方からら接続部分ｃｐへの方向は、第３方向（例えばＺ軸方向）に沿う。接続部分ｃｐは、第２電極２２及び第３電極２３の上記の一方と電気的に接続される。
図２５（ａ）、図２５（ｂ）、図２６（ａ）、図２６（ｂ）、図２７（ａ）、図２７（ｂ）、図２８（ａ）、図２８（ｂ）、図２９（ａ）及び図２９（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。
これらの図に示す半導体装置１４１〜１４５のように、半導体装置１３１〜１３５における第１導電部材２３Ｆに変えて第２導電部材２２Ｆを設けても良い。
図３０（ａ）、図３０（ｂ）、図３１（ａ）、図３１（ｂ）、図３２（ａ）、図３２（ｂ）、図３３（ａ）、図３３（ｂ）、図３４（ａ）、図３４（ｂ）、図３５（ａ）及び図３５（ｂ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。
これらの図に示す半導体装置１５０〜１５５のように、第１導電部材２３Ｆ及び第２導電部材２３Ｆを設けても良い。
半導体装置１４０〜１４５、及び、１５０〜１５５においても損失を低減できる。
実施形態によれば、損失を低減できる半導体装置を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体領域、電極、導電部及び絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体部材、 １０ｅ…二次元電子ガス、 １１…第１半導体領域、 １１ｐ、１１ｑ…第１、第２部分、 １２…第２半導体領域、 ２１〜２３…第１〜第３電極、 ２１Ｐ…導電部、 ２２Ａ…第２電極、 ２２Ｃ…接続導電部、 ２２Ｆ…第２導電部材（導電部材）、 ２２ＦＡ…第２導電部材、 ２３Ｆ…第１導電部材（導電部材）、 ２３Ｐ…導電部、 ２３Ｗ…配線、 ４１…絶縁膜、 ４２、４３…絶縁層、 ６０…第１部材、 ６０Ｌ…第１層、 ６０Ｌａ〜６０Ｌｃ…第１〜第３部分領域、 ６０ａ〜６０ｃ…第１〜第３領域、 ６０ｘ、６０ｙ…重畳領域、 ６８…絶縁部材、 ６９、６９ｂ…孔、 １１０、１１０ａ、１１１〜１１５、１２０〜１２５、１３０〜１３６、１４０〜１４５、１５０〜１５５…半導体装置、 ＡＲ…矢印、 Ｌ１、Ｌ２…長さ、 ｃｐ…接続部分、 ｅｐ１、ｅｐ２…第１、第２端部

Claims (20)

  1. 第１方向に沿って延びる第１電極と、
    前記第１方向に沿って延びる部分を含む第２電極と、
    前記第１方向に沿って延びる第３電極であって、前記第１方向と交差する第２方向における前記第２電極の位置は、前記第２方向における前記第３電極の位置と、前記第２方向における前記第１電極の位置と、の間にあり、前記第３電極と前記第２電極との間の前記第２方向に沿う距離は、前記第２電極と前記第１電極との間の前記第２方向に沿う距離よりも短い、前記第３電極と、
    第１部材であって、前記第１部材は、第１領域及び第２領域を含み、前記第２領域の導電率は前記第１領域の導電率よりも低く、前記第１部材から前記第１電極への方向、前記第１領域から前記第２電極への方向、及び、前記第１領域から前記第３電極への方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿う、前記第１部材と、
    前記第３方向において、前記第１部材と前記第１電極との間、前記第１部材と前記第２電極との間、及び、前記第１部材と前記第３電極と、の間に設けられ、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域と、
    Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域であって、前記第３方向において、前記第１半導体領域は、前記第１部材と前記第２半導体領域との間ある、前記第２半導体領域と、
    前記第１電極と電気的に接続された導電部であって、前記第２領域から前記導電部への方向は、前記第３方向に沿い、前記導電部の前記第２方向に沿う長さは、前記第１電極の前記第２方向に沿う長さよりも長い、前記導電部と、
    を備えた半導体装置。
  2. 前記第１半導体領域の一部は、前記第３方向において、前記第２領域と前記導電部との間に設けられた、請求項１記載の半導体装置。
  3. 前記第２電極と前記第１半導体領域との間に設けられた絶縁膜をさらに備えた、請求項１または２に記載の半導体装置。
  4. 前記第１領域は、シリコンを含み、
    前記第２領域は、絶縁部材を含む、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第２領域は、複数の孔を含む、請求項１〜３のいずれか１つに記載の半導体装置。
  6. 第１部分領域及び第２部分領域を含む第１層をさらに備え、
    前記第３方向において、前記第１部分領域と、前記第１半導体領域と、の間に前記第１領域が設けられ、
    前記第３方向において、前記第２部分領域と、前記第１半導体領域と、の間に、前記第２領域が設けられた、請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記第１部材は、重畳領域をさらに含み、
    前記第３方向において、前記重畳領域と前記第１半導体領域との間に前記第２領域が設けられ、
    前記重畳領域の導電率は、前記第２領域の前記導電率よりも高い、請求項１〜５のいずれか１つに記載の半導体装置。
  8. 前記第１部材は、第３領域をさらに含み、
    前記第３領域の導電率は、前記第２領域の前記導電率よりも高く、
    前記第３領域から前記第１電極への方向は、前記第３方向に沿う、請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記第２電極及び前記第３電極の一方と電気的に接続された導電部材をさらに備え、
    前記第３方向において、前記導電部材との少なくとも一部と前記第１半導体領域との間に前記第２電極があり、
    前記導電部材は、接続部分及び第１端部を含み、
    前記第２電極及び前記第３電極の前記一方から前記接続部分への方向は、前記第３方向に沿い、
    前記接続部分は、前記第２電極及び前記第３電極の前記一方と電気的に接続され、
    前記接続部分から前記第１端部への方向は、前記第２方向に沿い、
    前記第２方向における前記第１端部の位置は、前記第２方向における前記接続部分の位置と、前記第２方向における前記第１電極の前記位置との間にあり、
    前記第１領域は、前記第３領域と対向する第２端部を含み、
    前記第２方向における前記第２端部の位置は、前記第２方向における前記第１端部の前記位置と、前記第２方向における前記第１電極の前記位置との間にある、請求項８記載の半導体装置。
  10. 前記第２方向における前記第１端部の前記位置は、前記第２方向における前記第２電極の前記位置と、前記第２方向における前記第１電極の前記位置との間にある、請求項９記載の半導体装置。
  11. 前記第３領域は、孔を含む、請求項８〜１０のいずれか１つに記載の半導体装置。
  12. 第１方向に沿って延びる第１電極と、
    前記第１方向に沿って延びる部分を含む第２電極と、
    前記第１方向に沿って延びる第３電極であって、前記第１方向と交差する第２方向における前記第２電極の位置は、前記第２方向における前記第３電極の位置と、前記第２方向における前記第１電極の位置と、の間にあり、前記第３電極と前記第２電極との間の前記第２方向に沿う距離は、前記第２電極と前記第１電極との間の前記第２方向に沿う距離よりも短い、前記第３電極と、
    第１部分領域及び第２部分領域を含む第１層であって、前記第１層から前記第１電極への方向、前記第１部分領域から前記第２電極への方向、及び、前記第１部分領域から前記第３電極への方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿う、前記第１層と、
    前記第３方向において、前記第１部分領域と前記第２電極との間、及び、前記第１部分領域と前記第３電極との間に設けられた導電性の第１領域を含む第１部材と、
    前記第３方向において、前記第１部材と前記第１電極との間、前記第１部材と前記第２電極との間、及び、前記第１部材と前記第３電極と、の間に設けられ、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域と、
    Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域であって、前記第３方向において、前記第１半導体領域は、前記第１部材と前記第２半導体領域との間ある、前記第２半導体領域と、
    前記第１電極と電気的に接続された導電部であって、前記第２部分領域から前記導電部への方向は、前記第３方向に沿い、前記導電部の前記第２方向に沿う長さは、前記第１電極の前記第２方向に沿う長さよりも長い、前記導電部と、
    を備え、
    前記第１半導体領域は、前記第３方向において前記導電部と重なる第１部分を含み、
    前記第１部材は、前記第３方向において前記第２部分領域と前記第１部分との間に設けられた第１孔を含む、半導体装置。
  13. 前記第１層は、第３部分領域をさらに含み、
    前記第１半導体領域は、前記第３方向において、前記第１電極と重なる第２部分をさらに含み、
    前記第１部材は、前記第３方向において、前記第３部分領域と前記第２部分との間に設けられた第２孔をさらに含む、請求項１２記載の半導体装置。
  14. 前記第２電極及び前記第３電極の一方と電気的に接続された導電部材をさらに備え、
    前記第３方向において、前記導電部材との少なくとも一部と前記第１半導体領域との間に前記第２電極があり、
    前記導電部材は、接続部分及び第１端部を含み、
    前記第２電極及び前記第３電極の前記一方から前記接続部分への方向は、前記第３方向に沿い、
    前記接続部分は、前記第２電極及び前記第３電極の前記一方と電気的に接続され、
    前記接続部分から前記第１端部への方向は、前記第２方向に沿い、
    前記第２方向における前記第１端部の位置は、前記第２方向における前記接続部分の位置と、前記第２方向における前記第１電極の前記位置との間にあり、
    前記第１部分領域は、前記第２孔と対向する第２端部を含み、
    前記第２方向における前記第２端部の位置は、前記第２方向における前記第１端部の前記位置と、前記第２方向における前記第１電極の前記位置と、の間にある、請求項１２または１３に記載の半導体装置。
  15. 前記第２方向における前記第１端部の前記位置は、前記第２方向における前記第３電極の前記位置と、前記第２方向における前記第２電極の前記位置と、の間にある、請求項１４記載の半導体装置。
  16. 接続導電部をさらに備え、
    前記第２電極は、複数設けられ、
    前記複数の第２電極の１つと、前記複数の第２電極の別の１つと、の間に、前記第３電極が設けられ、
    前記接続導電部は、前記複数の第２電極の前記１つの端と、前記複数の第２電極の前記別の１つの端と、を電気的に接続し、
    前記第２領域は、前記第３方向において、前記接続導電部と重なる、請求項１〜１５のいずれか１つに記載の半導体装置。
  17. 第１方向に沿って延びる第１電極と、
    前記第１方向に沿って延びる部分を含む第２電極と、
    前記第１方向に沿って延びる第３電極であって、前記第１方向と交差する第２方向における前記第２電極の位置は、前記第２方向における前記第３電極の位置と、前記第２方向における前記第１電極の位置と、の間にあり、前記第３電極と前記第２電極との間の前記第２方向に沿う距離は、前記第２電極と前記第１電極との間の前記第２方向に沿う距離よりも短い、前記第３電極と、
    第１部材であって、前記第１部材は、第１領域及び第３領域を含み、前記第３領域の導電率は前記第１領域の導電率よりも低く、前記第３領域から前記第１電極への方向、前記第１領域から前記第２電極への方向、及び、前記第１領域から前記第３電極への方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿う、前記第１部材と、
    前記第３方向において、前記第１部材と前記第１電極との間、前記第１部材と前記第２電極との間、及び、前記第１部材と前記第３電極と、の間に設けられ、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域と、
    Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体領域であって、前記第３方向において、前記第１半導体領域は、前記第１部材と前記第２半導体領域との間ある、前記第２半導体領域と、
    前記第２電極及び前記第３電極の一方と電気的に接続された導電部材と、
    を備え、
    前記第２電極は、前記第３方向において、前記導電部材との少なくとも一部と前記第１半導体領域との間にあり、
    前記導電部材は、接続部分及び第１端部を含み、
    前記第２電極及び前記第３電極の前記一方から前記接続部分への方向は、前記第３方向に沿い、
    前記接続部分は、前記第２電極及び前記第３電極の前記一方と電気的に接続され、
    前記接続部分から前記第１端部への方向は、前記第２方向に沿い、
    前記第２方向における前記第１端部の位置は、前記第２方向における前記接続部分における位置と、前記第２方向における前記第２電極の前記位置との間にあり、
    前記第１領域は、前記第３領域と対向する第２端部を含み、
    前記第２方向における前記第２端部の位置は、前記第２方向における前記第１端部の前記位置と、前記第２方向における前記第１電極の前記位置との間にある、半導体装置。
  18. 前記第２電極と前記第２半導体領域との間に設けられた絶縁膜をさらに備えた、請求項１７記載の半導体装置。
  19. 第１部分領域及び第２部分領域を含む第１層をさらに備え、
    前記第３方向において、前記第１部分領域と、前記第１半導体領域と、の間に前記第１領域が設けられ、
    前記第３方向において、前記第２部分領域と、前記第１半導体領域と、の間に、前記第３領域が設けられた、請求項１７〜１８のいずれか１つに記載の半導体装置。
  20. 前記第１部材は、重畳領域をさらに含み、
    前記重畳領域の導電率は、前記第３領域の前記導電率よりも高く、
    前記第３方向において、前記重畳領域と前記第１半導体領域との間に前記第３領域が設けられた、請求項１７〜１９のいずれか１つに記載の半導体装置。
JP2019000127A 2019-01-04 2019-01-04 半導体装置 Active JP7193349B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019000127A JP7193349B2 (ja) 2019-01-04 2019-01-04 半導体装置
US16/565,715 US10896975B2 (en) 2019-01-04 2019-09-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019000127A JP7193349B2 (ja) 2019-01-04 2019-01-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2020109794A true JP2020109794A (ja) 2020-07-16
JP7193349B2 JP7193349B2 (ja) 2022-12-20

Family

ID=71404507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019000127A Active JP7193349B2 (ja) 2019-01-04 2019-01-04 半導体装置

Country Status (2)

Country Link
US (1) US10896975B2 (ja)
JP (1) JP7193349B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7224979B2 (ja) * 2019-03-15 2023-02-20 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270822A (ja) * 2001-03-09 2002-09-20 Toshiba Corp 半導体装置
CN1921148A (zh) * 2005-08-24 2007-02-28 株式会社东芝 氮化物半导体元件
CN103117294A (zh) * 2013-02-07 2013-05-22 苏州晶湛半导体有限公司 氮化物高压器件及其制造方法
JP2014160807A (ja) * 2013-01-14 2014-09-04 Internatl Rectifier Corp 空間的に閉じ込められた誘電体領域を含む半導体構造
US20140264361A1 (en) * 2013-03-15 2014-09-18 Hrl Laboratories, Llc Iii-nitride transistor with engineered substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307547A (ja) 1998-04-27 1999-11-05 Kyocera Corp 電界効果トランジスタ
JP2008108844A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
US20140197462A1 (en) 2013-01-14 2014-07-17 International Rectifier Corporation III-Nitride Transistor with High Resistivity Substrate
JP2014146646A (ja) 2013-01-28 2014-08-14 Fujitsu Ltd 半導体装置
EP2843708A1 (en) * 2013-08-28 2015-03-04 Seoul Semiconductor Co., Ltd. Nitride-based transistors and methods of fabricating the same
JP6268007B2 (ja) * 2014-03-14 2018-01-24 株式会社東芝 半導体装置
JP6276150B2 (ja) * 2014-09-16 2018-02-07 株式会社東芝 半導体装置
JP2017135245A (ja) * 2016-01-27 2017-08-03 株式会社東芝 半導体装置
JP2018006639A (ja) * 2016-07-06 2018-01-11 株式会社東芝 半導体装置及びその製造方法
JP6640762B2 (ja) * 2017-01-26 2020-02-05 株式会社東芝 半導体装置
JP6822939B2 (ja) * 2017-11-30 2021-01-27 株式会社東芝 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270822A (ja) * 2001-03-09 2002-09-20 Toshiba Corp 半導体装置
CN1921148A (zh) * 2005-08-24 2007-02-28 株式会社东芝 氮化物半导体元件
JP2007059595A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
US20070051977A1 (en) * 2005-08-24 2007-03-08 Kabushiki Kaisha Toshiba Nitride semiconductor device
JP2014160807A (ja) * 2013-01-14 2014-09-04 Internatl Rectifier Corp 空間的に閉じ込められた誘電体領域を含む半導体構造
CN103117294A (zh) * 2013-02-07 2013-05-22 苏州晶湛半导体有限公司 氮化物高压器件及其制造方法
US20150340485A1 (en) * 2013-02-07 2015-11-26 Enkris Semiconductor, Inc. High-voltage Nitride Device and Manufacturing Method Thereof
JP2016509756A (ja) * 2013-02-07 2016-03-31 蘇州晶湛半導体有限公司Ｅｎｋｒｉｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 窒化物高電圧デバイスおよびその製造方法
US20140264361A1 (en) * 2013-03-15 2014-09-18 Hrl Laboratories, Llc Iii-nitride transistor with engineered substrate

Also Published As

Publication number Publication date
US10896975B2 (en) 2021-01-19
JP7193349B2 (ja) 2022-12-20
US20200220002A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
US11817494B2 (en) Semiconductor device having reduced capacitance between source and drain pads
JP6515484B2 (ja) 半導体装置
US11043452B2 (en) Semiconductor device
US11189718B2 (en) Semiconductor device with suppressed self-turn-on
JP2020161553A (ja) 半導体装置
US20190131398A1 (en) Semiconductor device and method for manufacturing the same
US8405153B2 (en) Semiconductor device
JP2020109794A (ja) 半導体装置
JP7629262B2 (ja) 半導体装置
US11664448B2 (en) Semiconductor device
CN113540242B (zh) 半导体装置
CN103325827A (zh) 半导体装置
JP2019145614A (ja) 半導体記憶装置
US10431649B2 (en) Semiconductor device
JP6822939B2 (ja) 半導体装置
JP2020129595A (ja) 半導体装置
JP7280206B2 (ja) 半導体装置
JP2020182000A (ja) 半導体装置
US12243869B2 (en) Semiconductor device and semiconductor storage device
JP7464554B2 (ja) 高周波トランジスタ
US20230088579A1 (en) Semiconductor device
CN113224174B (zh) 半导体装置
US20230085094A1 (en) Semiconductor device
WO2025013681A1 (ja) 半導体装置
JP2023044220A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221208

R150 Certificate of patent or registration of utility model

Ref document number: 7193349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150