JP2020047836A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】半導体装置の製造効率を向上させる。
【解決手段】半導体装置の製造方法は、配線基板ＭＳ上に搭載された半導体チップを封止する封止工程を含む。配線基板は、上記半導体チップが搭載された上面ＷＳｔと、上面ＷＳｔの反対側の下面ＷＳｂと、を備える。封止工程は、上型ＭＴ１と下型ＭＴ２との間に配線基板ＭＳを配置して、配線基板ＭＳの下面ＷＳｂを複数の吸着穴ＶＨで吸着することにより、上型ＭＴ１が配線基板ＭＳを保持する工程と、上記半導体チップ、配線基板ＭＳの上面ＷＳｔ、および配線基板ＭＳの複数の側面のそれぞれが、下型ＭＴ２内の樹脂ＭＲａに覆われるように封止する工程と、を含む。
【選択図】図２４

Description

本発明は、半導体装置の製造技術に関し、例えば、配線基板上に搭載された半導体チップを封止する工程を含む半導体装置の製造方法に適用して有効な技術に関する。

特許文献１（特開２００５―１００２９３号公報）には、半導体チップが搭載された配線基板の側面が封止用樹脂により覆われた半導体装置が記載されている。特許文献２（特開２０１３―１３８２６３号公報）には、配線基板の裏面において、配線基板の各辺に向かって、それぞれ複数の配線が伸びている半導体装置が記載されている。

特開２００５―１００２９３号公報 特開２０１３―１３８２６３号公報

配線基板上に搭載された半導体チップを樹脂で封止する半導体装置がある。樹脂封止型の半導体装置の製造方法に使用される配線基板は、最終的に製品になる領域の周囲に、外枠領域が存在する。この外枠領域は、製造工程中の位置合わせ等に利用される。半導体装置の製造効率を向上させるためには、一枚の配線基板から取得可能な製品の個数を増やすことが好ましい。このため、外枠領域の面積をできる限り小さくすることが好ましい。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態による半導体装置の製造方法は、配線基板上に搭載された半導体チップを封止する封止工程を含む。配線基板は、上記半導体チップが搭載された第１主面と、上記第１主面の反対側の第２主面と、を備える。上記封止工程は、第１型と第２型との間に上記配線基板を配置して、上記配線基板の上記第２主面を複数の吸着穴で吸着することにより、上記第１型が上記配線基板を保持する工程と、上記半導体チップ、上記配線基板の上記第１主面、および上記配線基板の複数の側面のそれぞれが、上記第２型内の樹脂に覆われるように封止する工程と、を含む。

上記一実施の形態によれば、半導体装置の製造効率を向上させることができる。

一実施の形態である半導体装置の上面図である。 図１に示す半導体装置の実装面側を示す下面図である。 図１のＡ−Ａ線に沿った断面図である。 図１に示す封止体を取り除いた状態で配線基板の上面側を示す透視平面図である。 図１〜図４を用いて説明した半導体装置の組立工程のフローを示す説明図である。 図５に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。 図６の配線基板の裏面側を示す拡大平面図である。 図６および図７に示す配線基板の製造工程を説明する図であって、パネル基板の拡大断面図である。 図６および図７に示す配線基板の製造工程を説明する図であって、パネル基板上に金属膜を堆積させた後、パターニングするパターニング工程を示す拡大断面図である。 図９に示す導体パターン上に絶縁膜を形成する絶縁膜形成工程を示す拡大断面図である。 図１０に示す絶縁膜の一部分を除去する開口部形成工程を示す拡大断面図である。 図１１に示す開口部形成工程における切断領域周辺の拡大平面図である。 図１１に示す絶縁膜から露出する導体パターンを除去する導体パターン除去工程を示す拡大断面図である。 図１３に示す導体パターン除去工程における図１２と同じ位置の拡大平面図である。 図６に示す配線基板上に半導体チップを搭載した状態を示す平面図である。 図１５に示す配線基板上の半導体チップと配線基板とをワイヤを介して電気的に接続した状態を示す平面図である。 図１６に示す配線基板の上面側に封止体が形成された状態を下面側から視た平面図である。 図１７のＡ−Ａ線に沿った断面図である。 図１７のＢ−Ｂ線に沿った断面において、成形金型内に配線基板を配置した状態を示す断面図である。 図５に示す基板保持工程において、図１９に示す複数の吸着穴と配線基板との平面的な位置関係を示す平面図である。 図２０のＡ部の拡大平面図である。 図２１のＡ−Ａ線に沿った拡大断面図である。 図１７のＣ−Ｃ線に沿った断面において、配線基板の凹部と成形金型の位置決めピンとの位置関係を示す拡大断面図である。 図１９に示す下型のキャビティ内に、樹脂を供給し、軟化させた状態を示す断面図である。 図２４に示す上型と下型との距離を近づけた状態を示す断面図である。 図１８に示す配線基板の複数のランド上に半田ボールを接合した状態を示す断面図である。 図１８に示す配線基板および封止体を切断する工程を示す断面図である。 図５に示す基板準備工程において、デバイス領域に形成された給電線のレイアウトの一例を示す拡大平面図である。 図１９に対する変形例を示す断面図である。 図２９に示す離型シートと配線基板とを重ねあわせた状態を示す平面図である。

（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金メッキ、Ｃｕ層、ニッケル・メッキ等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。また、以下の説明において、ある値と他の値とが「同じ」、あるいは「同一」と記載する場合があるが、「同じ」または「同一」の意味は、厳密に全く同じである場合の他、実質的に同等と見做せる範囲内において誤差がある場合も含む。

また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。

＜半導体装置＞
まず、半導体装置（半導体パッケージ）の構成例について、図１〜図４を用いて説明する。図１は本実施の形態の半導体装置のチップ搭載面側を示す上面図である。また、図２は、図１に示す半導体装置の実装面側を示す下面図である。また、図３は、図１のＡ−Ａ線に沿った断面図である。また、図４は、図１に示す封止体を取り除いた状態で配線基板の上面側を示す透視平面図である。

図１および図２に示すように、半導体装置ＰＫＧ１は、平面視において四角形を成す。なお、図１および図２では、半導体装置ＰＫＧ１の平面形状が正方形である例を例示しているが、例えば長方形でも良い。図３に示すように、本実施の形態の半導体装置ＰＫＧ１は、配線基板ＷＳ、配線基板ＷＳ上に搭載される半導体チップＣＰ、および半導体チップＣＰを封止する封止体ＭＲを有する。半導体チップＣＰと配線基板ＷＳとは、ワイヤＢＷを介して接続されている。封止体ＭＲは、配線基板ＷＳの上面（チップ搭載面、主面）ＷＳｔ上に形成され、上面ＷＳｔ全体を覆う。また、封止体ＭＲは、半導体チップＣＰおよび複数のワイヤＢＷの全体を覆う。

図３に示すように、配線基板ＷＳは、上面ＷＳｔ、および上面ＷＳｔの反対側の下面（実装面、主面）ＷＳｂを備える。また、配線基板ＷＳは、基材である絶縁層ＩＬ１、絶縁層ＩＬ１の上面（主面、面）ＩＬ１ｔを覆う絶縁膜（保護膜、ソルダレジスト膜）ＳＲ１、および絶縁層ＩＬ１の下面（主面、面）ＩＬ１ｂを覆う絶縁膜（保護膜、ソルダレジスト膜）ＳＲ２を備える。絶縁層ＩＬ１の上面ＩＬ１ｔは、半導体チップＣＰと対向する面であり、下面ＩＬ１ｂは、上面ＩＬ１ｔの反対側の面である。絶縁層ＩＬ１は、例えば、ガラス繊維に樹脂を含浸させたプリプレグから成る。絶縁膜ＳＲ１、ＳＲ２は、複数の配線間の短絡や、断線などを防止する保護膜である。絶縁膜ＳＲ１は、配線基板ＷＳの最上面である上面ＷＳｔに、絶縁膜ＳＲ２は、配線基板ＷＳの最下面である下面ＷＳｂに、それぞれ形成されている。

また、配線基板ＷＳは、絶縁層ＩＬ１の上面ＩＬ１ｔ側に配置され、複数の導体パターンが形成される配線層ＷＬ１と、絶縁層ＩＬ１の下面ＩＬ１ｂ側に配置され、複数の導体パターンが形成される配線層ＷＬ２と、を備える。配線層ＷＬ１に形成される導体パターンは、複数の端子ＢＦを含む。複数の端子ＢＦのそれぞれは、配線基板ＷＳの上面ＷＳｔにおいて絶縁膜ＳＲ１から露出する。絶縁膜ＳＲ１には、開口部ＳＲｋ１が形成され、開口部ＳＲｋ１において端子ＢＦが絶縁膜ＳＲ１から露出している。また、配線層ＷＬ１に形成される導体パターンは、端子ＢＦに接続される配線ＷＲ１を含む。配線ＷＲ１は、絶縁膜ＳＲ１に覆われる。配線層ＷＬ２に形成される導体パターンは、複数のランド（端子）ＬＤを含む。複数のランドＬＤのそれぞれは、配線基板ＷＳの下面ＷＳｂにおいて絶縁膜ＳＲ２から露出する。絶縁膜ＳＲ２には、開口部ＳＲｋ２が形成され、開口部ＳＲｋ２においてランドＬＤが絶縁膜ＳＲ２から露出している。また、配線層ＷＬ２に形成される導体パターンは、ランドＬＤに接続される配線ＷＲ２を含む。配線ＷＲ２は、絶縁膜ＳＲ２に覆われる。図３に示す配線ＷＲ１および配線ＷＲ２の詳細は後述する。

配線基板ＷＳは、絶縁層ＩＬ１を厚さ方向（図３のＺ方向）に貫通する複数のビア配線ＷＲｖを備える。ビア配線（スルーホール配線）ＷＲｖは、配線層ＷＬ１と配線層ＷＬ２とを電気的に接続する層間導電路である。複数の端子ＢＦと複数のランドＬＤとは、複数のビア配線ＷＲｖを介して電気的に接続される。ビア配線は、上面ＷＳｔおよび下面ＷＳｂのうちの一方の面（例えば上面ＷＳｔ）側から他方の面（例えば下面ＷＳｂ）側に向かって延びる。

複数のランドＬＤには、複数の半田ボール（半田材）ＳＢがそれぞれ接続される。ランドＬＤおよび半田ボールＳＢは、半導体装置ＰＫＧ１と実装基板（マザーボード）とを電気的に接続するための外部電極（外部接続端子）である。図２に示すように、複数のランドＬＤおよび半田ボールＳＢは、下面ＷＳｂに行列状（マトリクス状）に配列されている。

なお、図３に示す例では、配線基板ＷＳは、２層の配線層ＷＬ１、ＷＬ２を備える配線基板であるが、配線基板ＷＳが備える配線層数は、３層以上であっても良い。例えば、図３に示す絶縁層ＩＬ１と絶縁膜ＳＲ１との間、および絶縁層ＩＬ１と絶縁膜ＳＲ２との間にそれぞれ樹脂から成るビルドアップ絶縁層が配置されていても良い。この場合、絶縁層ＩＬ１の上面ＩＬ１ｔ側および下面ＩＬ１ｂ側に、それぞれ２層の配線層を配置できるので、合計で４層の配線層を備える配線基板が得られる。配線層の数が増加すれば、配線を引き回すスペースを増加させることができるので、端子数が多い半導体装置に適用して有効である。一方、配線層数が少なくなれば、配線基板ＷＳの製造工程を簡単にできるので、製造効率が向上する。また、図２に示す例では、複数の半田ボールＳＢ（複数のランドＬＤ）のそれぞれが、等間隔で配列される例を示している。ただし、複数の半田ボールＳＢ（複数のランドＬＤ）の配列は、図２に示す態様には限定されない。例えば、複数の半田ボールＳＢ（複数のランドＬＤ）のうち、一部の半田ボールＳＢ（ランドＬＤ）の配列間隔が、他部の半田ボールＳＢ（ランドＬＤ）の配列間隔と異なっている場合もある。

また、図２および図４に示すように、配線基板ＷＳの上面ＷＳｔ（図４参照）および下面ＷＳｂ（図４参照）は、四角形を成す。配線基板ＷＳの上面ＷＳｔには、半導体チップＣＰが搭載される。図４に示すように、半導体チップＣＰは、平面視において配線基板ＷＳの外形に沿った四角形を成し、例えば、上面ＷＳｔの略中央（中央部）に配置されている。半導体チップＣＰの周囲には、上面ＷＳｔに、複数の端子（ボンディングリード、ボンディングパッド）ＢＦが形成されている。複数の端子ＢＦは、ワイヤＢＷと配線基板ＷＳとを電気的に接続するためのボンディングパッドであって、例えば、銅（Ｃｕ）などの金属からなる。また、複数の端子ＢＦは、半導体チップＣＰの各辺に沿って配置されている。なお、図４に示す例では、半導体チップＣＰの各辺に沿って、それぞれ１列で複数の端子ＢＦが配置されている。変形例として、半導体チップＣＰの各辺に沿って、複数の端子ＢＦが複数列で配置される場合もある。図４に示す例では、複数の端子ＢＦのそれぞれに対応して開口部ＳＲｋ１が形成され、端子ＢＦの周囲は絶縁膜ＳＲ１に覆われている。ただし、変形例として、複数個の端子ＢＦに亘って開口部ＳＲｋ１が形成される場合もある。この場合、一つの開口部ＳＲｋ１内に複数個の端子ＢＦが配置され、隣り合う端子ＢＦの間では、絶縁層ＩＬ１（図３参照）が露出している。

図２および図４に示すように、配線基板ＷＳの上面ＷＳｔ（図４参照）および下面ＷＳｂ（図４参照）は、Ｘ方向に延びる辺Ｐｓ１と、Ｘ方向に交差するＹ方向に延びる辺Ｐｓ２と、を有する。また、配線基板ＷＳの上面ＷＳｔおよび下面ＷＳｂは、辺Ｐｓ１の反対側にあり、Ｘ方向に延びる辺Ｐｓ３と、辺Ｐｓ２の反対側にあり、Ｙ方向に延びる辺Ｐｓ４とを有する。

次に、配線基板ＷＳ上に搭載される半導体チップＣＰについて説明する。図３に示すように、半導体チップＣＰは、表面（主面）ＣＰｔ、表面ＣＰｔの反対側の裏面（主面）ＣＰｂ、およびこの表面ＣＰｔと裏面ＣＰｂとの間に位置する側面ＣＰｓを備える。また、図４に示すように半導体チップＣＰの平面形状（表面ＣＰｔ、裏面ＣＰｂの形状）は四角形である。なお、図４では、半導体チップＣＰの平面形状が正方形である例を例示しているが、例えば長方形でも良い。半導体チップＣＰの表面ＣＰｔ上には、複数のパッド（電極、チップ電極）ＰＤが形成されている。複数のパッドＰＤは、半導体チップＣＰの各辺に沿って表面ＣＰｔ上の周縁部側にそれぞれ配置されている。

半導体チップＣＰの表面ＣＰｔと裏面ＣＰｂとの間には、それぞれダイオードやトランジスタなどの複数の半導体素子（回路素子）が形成され、半導体素子上に形成された図示しない配線（配線層）を介して、複数のパッドＰＤとそれぞれ電気的に接続されている。このように半導体チップＣＰは、半導体基板上に形成された複数の半導体素子とこれら複数の半導体素子を電気的に接続する配線により集積回路を構成している。

なお、半導体チップＣＰの半導体素子形成面を持つ基材（半導体基板）は、例えば、シリコン（Ｓｉ）からなる。また、半導体チップＣＰの最表面である表面ＣＰｔには絶縁膜であるパッシベーション膜（図示は省略）が形成されており、複数のパッドＰＤのそれぞれの表面は、このパッシベーション膜に形成された開口部において、パッシベーション膜から露出している。

また、このパッドＰＤは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。さらに、このパッドＰＤの表面に、例えばニッケル（Ｎｉ）膜を介して、金（Ａｕ）膜、あるいはこれらの積層膜などの金属膜を形成しても良い。

また、本実施の形態では、半導体チップＣＰは、裏面ＣＰｂと配線基板ＷＳの上面ＷＳｔとが対向する、所謂フェイスアップ実装方式により配線基板ＷＳに搭載される。半導体チップＣＰは、接着材ＤＢを介して上面ＷＳｔ上のチップ搭載領域ＣＰｒ（後述する図６参照）に固定される。接着材ＤＢは、配線基板ＷＳの上面ＷＳｔに半導体チップＣＰをしっかりと固定できるものであれば、特に限定されないが、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂を含むダイボンド材を用いている。

また、図３および図４に示すように、半導体チップＣＰは複数のワイヤＢＷを介してそれぞれ配線基板ＷＳと電気的に接続されている。詳しくは、ワイヤＢＷの一方の端部は、半導体チップＣＰの表面ＣＰｔ上のパッドＰＤに接続され、他方は、配線基板ＷＳの端子ＢＦに接続されている。ワイヤＢＷは、例えば金（Ａｕ）、あるいは銅（Ｃｕ）などの金属材料からなる。

次に、図３に示す、半導体チップＣＰ、複数のワイヤＢＷ、および複数の端子ＢＦを封止する封止体ＭＲについて説明する。図１に示すように、封止体ＭＲの上面ＭＲｔは、四角形を成す。詳細は後述するが、半導体装置ＰＫＧ１は、複数のデバイス領域を一括して覆うように封止体を形成した後、封止体および配線基板を一括して切断する方式で製造される。この方式の場合、封止体ＭＲの側面と配線基板ＷＳの側面とが連続的に連なるように形成される。言い換えれば、半導体装置ＰＫＧ１の厚さ方向において、封止体ＭＲの側面と配線基板ＷＳの側面とが重なる。更に言い換えれば、図１に示すように、封止体ＭＲの上面ＭＲｔおよび配線基板ＷＳ（図４参照）の上面ＷＳｔのそれぞれは、Ｘ方向に延びる辺Ｐｓ１と、Ｘ方向に交差するＹ方向に延びる辺Ｐｓ２と、辺Ｐｓ１の反対側にあり、Ｘ方向に延びる辺Ｐｓ３と、辺Ｐｓ２の反対側にあり、Ｙ方向に延びる辺Ｐｓ４と、を有する。

封止体ＭＲは、例えばエポキシ樹脂などの熱硬化性樹脂、硬化剤、およびシリカなど、多数のフィラ粒子を主成分とする絶縁性の樹脂体である。また、封止体ＭＲには、着色剤として、カーボン粒子が混入されている。封止体ＭＲは、図３に示すようにパッケージ内部に配置される半導体チップＣＰ、および複数のワイヤＢＷと密着した状態で硬化している。つまり、封止体ＭＲは、半導体チップＣＰおよび複数のワイヤＢＷを保護する機能を有している。

＜半導体装置の製造方法＞
次に、図１〜図４を用いて説明した半導体装置ＰＫＧ１の製造方法について、図５に示すフロー図を用いて説明する。図５は、図１〜図４を用いて説明した半導体装置の組立工程のフローを示す説明図である。

＜基板準備工程＞
まず、図５に示す基板準備工程として、図６に示すような配線基板ＭＳを準備する。図６は、図５に示す基板準備工程で準備する配線基板の全体構造を示す平面図、図７は、図６の配線基板の裏面側を示す拡大平面図である。

本工程で準備する配線基板ＭＳは、図６に示すように、外枠（枠部）ＭＳｆの内側に複数のデバイス領域ＭＳｄを備えている。デバイス領域ＭＳｄの数は、図６に示す態様に限定されないが、本実施の形態の配線基板ＭＳは、例えば８個のデバイス領域ＭＳｄを備えている。配線基板ＭＳは、複数のデバイス領域ＭＳｄを有する、所謂、多数個取り基板である。

各デバイス領域ＭＳｄは、図４に示す配線基板ＷＳに相当する。デバイス領域ＭＳｄは、上面ＷＳｔ）と、上面ＷＳｔの反対側の下面ＷＳｂ（図７参照）と、を備える。また、デバイス領域ＭＳｄは、図２〜図４を用いて説明した配線基板ＷＳの各部材が形成されている。図６に示すように、配線基板ＭＳのデバイス領域ＭＳｄは、上面ＷＳｔにおいて絶縁膜ＳＲ１から露出する複数の端子ＢＦを備える。複数の端子ＢＦは、チップ搭載領域ＣＰｒの周囲を囲むように配列される。チップ搭載領域ＣＰｒは、図４に示す半導体チップＣＰを搭載する予定領域である。図７に示すように、配線基板ＭＳのデバイス領域ＭＳｄは、下面ＷＳｂにおいて絶縁膜ＳＲ２から露出する複数のランドＬＤを備える。複数のランドＬＤは、平面視において行列状に配置されている。図４に示す半田ボールＳＢは図５に示すボールマウント工程において、ランドＬＤに接合される。したがって、基板準備工程の時点では、ランドＬＤには半田ボールＳＢが接合されていない。

また、図６および図７に示すように、複数のデバイス領域ＭＳｄのそれぞれの周囲には、切断領域（切断ライン）ＭＳｚが配置されている。切断領域ＭＳｚは、隣り合うデバイス領域ＭＳｄの間、および外枠ＭＳｆとデバイス領域ＭＳｄの間、各デバイス領域ＭＳｄの外縁を囲むように配置されている。切断領域ＭＳｚは、図５に示す個片化工程で配線基板ＭＳを切断する予定領域である。切断領域ＭＳｚは、Ｘ方向に沿って延びる複数の切断線ＭＳｚＨと、Ｙ方向に沿って延びる複数の切断線ＭＳｚＶと、を含む。平面視において、切断線ＭＳｚＨと切断線ＭＳｚＶとは交差する。個片化工程では、ダイシングブレードと呼ばれる切削治具を用いて、配線基板ＭＳの切断領域ＭＳｚを切削加工することにより、配線基板ＭＳを切断する。このため、切断領域ＭＳｚは、延在方向と交差する方向に、数百μｍ程度の幅を有している。

また、図６および図７に示すように、配線基板ＭＳは、上面ＷＳｔ（図６参照）および下面ＷＳｂ（図７参照）に連なる複数の側面ＭＳｓを備えている。また、平面視において、配線基板ＭＳは、Ｘ方向に延びる長辺ＭｓＬ１と、長辺ＭｓＬ１の反対側の長辺ＭｓＬ２と、Ｘ方向に交差する（図６および図７では直交する）Ｙ方向に延びる短辺ＭｓＳ１と、短辺ＭｓＳ１の反対側の短辺ＭｓＳ２と、を含む。また、外枠ＭＳｆは、長辺ＭｓＬ１と複数のデバイス領域ＭＳｄとの間にある外枠領域ＭＦ１と、短辺ＭｓＳ１と複数のデバイス領域ＭＳｄとの間にある外枠領域ＭＦ２と、長辺ＭｓＬ２と複数のデバイス領域ＭＳｄとの間にある外枠領域ＭＦ３と、短辺ＭｓＳ２と複数のデバイス領域ＭＳｄとの間にある外枠領域ＭＦ４と、を含む。

図７に示すように、Ｘ方向に延びる外枠領域ＭＦ１のＹ方向の幅Ｗ１、および外枠領域ＭＦ３のＹ方向の幅Ｗ３は、Ｙ方向に延びる外枠領域ＭＦ２のＸ方向の幅Ｗ２、および外枠領域ＭＦ４のＸ方向の幅Ｗ４より狭い。配線基板ＭＳの製造工程では、製造効率向上の観点から、配線基板ＭＳの平面積よりもさらに大きい平面積を持つパネル基板（図示は省略）を準備して、一つのパネル基板から複数個の配線基板ＭＳを取得する。一つのパネル基板から取得可能な配線基板ＭＳの数が増える程、配線基板ＭＳの製造効率を向上させることができるので、結果として、半導体装置ＰＫＧ１（図１参照）の製造効率を向上させることができる。図７に示す配線基板ＭＳのように、長辺ＭｓＬ１、ＭｓＬ２に沿って配置されている外枠領域ＭＦ１、ＭＦ３の幅Ｗ１、Ｗ３が狭い場合、上記一つのパネル基板から取得可能な数の配線基板ＭＳの数を増加させることができる。

また、図７に示すように、短辺ＭｓＳ１および短辺ＭｓＳ２のそれぞれには、平面視において複数のデバイス領域ＭＳｄに向かって凹んだ凹部ＭＳｃがある。凹部ＭＳｃは、配線基板ＭＳの側面に形成された溝であって、少なくとも図５に示す封止工程において、配線基板ＭＳと封止用の金型との位置合わせを行うために利用される。外枠領域ＭＦ１の幅Ｗ１、および外枠領域ＭＦ３の幅Ｗ３が広い配線基板の場合、外枠領域ＭＦ１および外枠領域ＭＦ３のそれぞれに、位置合わせ用の貫通孔（スリット）を形成することができる。位置合わせ用の貫通孔が長辺に沿って配列されている場合、封止用の金型と配線基板との位置合わせ精度が向上する。

ところが、本実施の形態の配線基板ＭＳの場合、外枠領域ＭＦ１の幅Ｗ１、および外枠領域ＭＦ３の幅Ｗ３が狭いため、外枠領域ＭＦ１および外枠領域ＭＦ３のそれぞれに、位置合わせ用の貫通孔（スリット）を形成することができない。また、図６および図７に示すように、長辺ＭｓＬ１および長辺ＭｓＬ２のそれぞれには、平面視において複数のデバイス領域ＭＳｄに向かって凹んだ凹部ＭＳｃが無い。詳細は後述するが、本実施の形態では、封止工程における封止体の形成方法を工夫することで、外枠領域ＭＦ１および外枠領域ＭＦ３のそれぞれに、位置合わせ用の貫通孔（スリット）が形成されていなくても良い製造方法を実現している。

配線基板ＭＳは、例えば以下のように製造される。図８〜図１４は、図６および図７に示す配線基板ＭＳの製造工程を模式的に示す説明図である。なお、図１２は、図１１に示す開口部形成工程における切断領域周辺の拡大平面図である。また、図１４は、図１３に示す導体パターン除去工程における図１２と同じ位置の拡大平面図である。図１２および図１４に示す位置では、図１１および図１３に示す絶縁層ＩＬ１の上面ＩＬ１ｔ側および下面ＩＬ１ｂ側は、互いに同様な構造になっている。このため、図１２および図１４は、上面ＩＬ１ｔ側および下面ＩＬ１ｂ側の拡大平面図として示す。また、図１２および図１４では、給電線ＥＳＬ１、ＥＳＬ２のうち、絶縁膜ＳＲ１、ＳＲ２に覆われた部分を点線で示している。

図５に示す基板準備工程は、図８に示すパネル配線基板ＭＳＰを準備する、パネル基板準備工程を含む。パネル配線基板ＭＳＰは、基材である絶縁層ＩＬ１を備える。絶縁層ＩＬ１は、上面（主面、面）ＩＬ１ｔと、上面ＩＬ１ｔの反対側の下面（主面、面）ＩＬ１ｂとを有する。また、パネル配線基板ＭＳＰは、絶縁層ＩＬ１の上面ＩＬ１ｔを覆う金属膜ＳＭＦ１および下面ＩＬ１ｂを覆う金属膜ＳＭＦ２を備える。金属膜ＳＭＦ１、ＳＭＦ２は、例えば銅箔などの金属薄膜である。

図５に示す基板準備工程は、パネル基板準備工程の後、図４に示すビア配線ＷＲｖを形成するため、絶縁層ＩＬ１を貫通する貫通孔を形成する、貫通孔形成工程を含む。貫通孔形成工程では、図８に示す絶縁層ＩＬ１の上面ＩＬ１ｔおよび下面ＩＬ１ｂのいずれか一方から他方までを貫通する貫通孔が形成される。この時、絶縁層ＩＬ１の上面ＩＬ１ｔに形成された金属膜ＳＭＦ１および絶縁層ＩＬ１の上面ＩＬ１ｂに形成された金属膜ＳＭＦ２は、貫通孔と重なる部分が除去される。貫通孔が形成された後、貫通孔を形成する際に貫通孔周辺に残った残差（スミア）が除去される。

また、図５に示す基板準備工程は、貫通孔形成工程の後、金属膜ＳＭＦ１、ＳＭＦ２上に金属膜ＰＭＦ１、ＰＭＦ２（図９参照）を堆積させる金属膜堆積工程を含む。金属膜堆積工程では、金属膜ＳＭＦ１、ＳＭＦ２をシード層として、電解メッキ法により金属膜ＰＭＦ１、ＰＭＦ２を堆積させる。金属膜ＰＭＦ１は、金属膜ＳＭＦ１上に形成され、金属膜ＰＭＦ２は金属膜ＳＭＦ２上に形成される。金属膜堆積工程では、金属膜ＰＭＦ１、ＰＭＦ２は、例えば無電解メッキ法により、金属膜を堆積させた後、さらに電解メッキ法により金属膜を堆積させることにより形成される。このように無電解メッキ法と電解メッキ法とを組み合わせることにより、絶縁層ＩＬ１を貫通する貫通孔内に金属膜を埋め込むことができる。本工程で、貫通孔形成工程で形成された貫通孔内に金属が埋め込まれ、図３に示すビア配線ＷＲｖが形成される。なお、貫通孔の孔径によっては、貫通孔内の全体に金属が埋め込まれず、貫通孔の側壁に沿って金属膜が形成された、所謂スルーホール配線になる場合もある。

また、図５に示す基板準備工程は、パネル基板準備工程の後、金属膜ＳＭＦ１、ＳＭＦ２、ＰＭＦ１、およびＰＭＦ２をパターニングするパターニング工程を含む。パターニング工程では、金属膜ＰＭＦ１上および金属膜ＰＭＦ２上を図示しないレジスト膜で覆った後、フォトリソグラフィによりレジスト膜をパターニングする。その後、レジスト膜をマスクとして、エッチング処理を行う。このエッチング処理により、金属膜ＳＭＦ１、ＳＭＦ２、ＰＭＦ１、およびＰＭＦ２のうち、レジスト膜から露出する部分が除去され、図９に示すように、互いに分離された複数の導体パターンＭＰ１、ＭＰ２が得られる。

図５に示す基板準備工程は、金属膜堆積工程の後、図１０に示すように、絶縁層ＩＬ１の上面ＩＬ１ｔおよび下面ＩＬ１ｂのそれぞれを覆うように絶縁膜ＳＲ１、ＳＲ２を形成する、絶縁膜形成工程を含む。絶縁膜形成工程では、絶縁層ＩＬ１の上面ＩＬ１ｔ上に絶縁膜ＳＲ１が形成される。複数の導体パターンＭＰ１は、その全体が絶縁膜ＳＲ１により覆われる。同様に、絶縁膜形成工程では、絶縁層ＩＬ１の下面ＩＬ１ｂ上に絶縁膜ＳＲ２が形成される。複数の導体パターンＭＰ２は、その全体が絶縁膜ＳＲ２により覆われる。

図５に示す基板準備工程は、絶縁膜形成工程の後、絶縁膜ＳＲ１、ＳＲ２の一部分を取り除き、開口部を形成する、開口部形成工程を含む。開口部形成工程において、図３に示す開口部ＳＲｋ１が形成され、端子ＢＦは、開口部ＳＲｋ１内において、絶縁膜ＳＲ１から露出する。また、開口部形成工程において、図３に示す開口部ＳＲｋ２が形成され、ランドＬＤは、開口部ＳＲｋ２内において、絶縁膜ＳＲ２から露出する。また、開口部形成工程において、切断領域ＭＳｚの一部分の絶縁膜ＳＲ１および絶縁膜ＳＲ２が取り除かれる。

図５に示す基板準備工程は、開口部形成工程の後、導体パターンＭＰ１、ＭＰ２の絶縁膜ＳＲ１、ＳＲ２から露出する部分に、図１１に示す金属膜ＰＭＦ３、ＰＦＭ４を形成するメッキ工程を含む。メッキ工程では、金属膜ＰＭＦ１上に金属膜ＰＭＦ３が形成され、金属膜ＰＭＦ２上に金属膜ＰＭＦ４が形成される。金属膜ＰＭＦ３および金属膜ＰＦＭ４は、例えば、ニッケル（Ｎｉ）膜と金（Ａｕ）膜との積層膜である。ただし、金属膜ＰＭＦ３および金属膜ＰＦＭ４を構成する材料には、種々の変形例がある。金属膜ＰＭＦ３および金属膜ＰＦＭ４は、電解メッキ法により形成される。

電解メッキ法の場合、シード層に電気を供給した状態でメッキ処理することで、パターニングされた金属膜ＰＭＦ１、ＰＭＦ２上に選択的に金属膜ＰＭＦ３、ＰＭＦ４を堆積させることができる。複数の導体パターンＭＰ１は、図４に示す複数の端子ＢＦおよび複数の端子ＢＦに接続される複数の配線ＷＲ１（図３参照）を含む。また、複数の配線ＷＲ１は、上記金属膜堆積工程において、シード層に電流を流す給電線ＥＳＬ１（図９参照）を含む。複数の導体パターンＭＰ２は、図２に示す複数のランドＬＤおよび複数の端子ＢＦに接続される複数の配線ＷＲ２（図３参照）を含む。また、複数の配線ＷＲ２は、上記金属膜堆積工程において、シード層に電流を流す給電線ＥＳＬ２（図９参照）を含む。

図１２に示すように、切断領域ＭＳｚには、複数の給電線ＥＳＬ１、ＥＳＬ２のそれぞれを連結する連結配線ＥＳＬ３が形成されている。連結配線ＥＳＬ３を介して複数の給電線ＥＳＬ１、または複数の給電線ＥＳＬ２を互いに接続することにより、金属膜堆積工程において、供給される電流を安定化させることができる。

上記した開口部形成工程において、切断領域ＭＳｚの絶縁膜ＳＲ１、ＳＲ２を除去すると、連結配線ＥＳＬ３が絶縁膜ＳＲ１、ＳＲ２から露出する。このため、メッキ工程において、連結配線ＥＳＬ３上に図１１に示す金属膜ＰＭＦ３、ＰＭＦ４が形成されないようにするためには、連結配線ＥＳＬ３が図示しないレジスト膜（メッキマスク）で覆われる。連結配線ＥＳＬ３をレジスト膜で覆うことにより、図１１に示す金属膜ＰＭＦ３、ＰＭＦ４は、図１２に示す連結配線ＥＳＬ３には形成されない。

図５に示す個片化工程では、ダイシングブレードと呼ばれる切削加工治具を用いて配線基板ＭＳ（図６参照）を切断する。この時、切断領域ＭＳｚに配線などの導体パターン（金属パターン）が配置されている場合、金属の切削屑が発生することにより、配線の短絡の懸念が生じる場合がある。このため、切断領域ＭＳｚに配置される導体パターンは、図５に示す個片化工程の前に予め除去されていることが好ましい。本実施の形態の場合、図５に示す基板準備工程は、メッキ工程の後、図１３および図１４に示すように、切断領域ＭＳｚに配置される導体パターンを除去する、導体パターン除去工程を含む。導体パターン除去工程では、図１１および図１２に示す連結配線ＥＳＬ３、および複数の給電線ＥＳＬ１、ＥＳＬ２のうち、切断領域ＭＳｚと重なる位置に配置される部分が除去される。本実施の形態の場合、上記したように、図１１に示す金属膜ＰＭＦ３、ＰＭＦ４は、図１２に示す連結配線ＥＳＬ３には形成されない。このため、導体パターン除去工程では、連結配線ＥＳＬ３等の金属膜ＳＭＦ１、ＳＭＦ２、ＰＭＦ１、およびＰＭＦ２（図１１参照）が除去される。図１４に示すように、本工程が完了すると、複数の給電線ＥＳＬ１および複数の給電線ＥＳＬ２のそれぞれは、互いに電気的に分離される。また、図１３に示すように、複数の給電線ＥＳＬ１および複数の給電線ＥＳＬ２のそれぞれの端部は、デバイス領域ＭＳｄ（図１４参照）の外縁において、絶縁膜ＳＲ１、ＳＲ２から露出する。複数の給電線ＥＳＬ１および複数の給電線ＥＳＬ２については、封止工程を説明する際に、更に詳細に説明する。

図５に示す基板準備工程は、導体パターン除去工程の後、パネル配線基板ＭＳＰを切断して、図６および図７に示す配線基板ＭＳを取得する、パネル切断工程を含む。パネル切断工程では、図６および図７に示す長辺ＭｓＬ１、ＭｓＬ２に沿ってパネル配線基板ＭＳＰ（図１３参照）を切断する。本工程では、一つのパネル配線基板ＭＳＰから複数個の配線基板ＭＳが得られる。

なお、図６および図７に示す凹部ＭＳｃは、図５に示す基板準備工程の任意のタイミングで行うことができる。例えば、パネル基板準備工程の前に予め形成されていても良い。あるいは、パネル基板準備工程からパネル切断工程までのいずれかのタイミングで行っても良い。また、パネル切断工程の後に凹部ＭＳｃを形成する方法もある。ただし、凹部ＭＳｃを効率的に形成する観点からはパネル切断工程の前に凹部ＭＳｃが形成されることが好ましい。なお、パネル切断工程では、後述する個片化工程と同様に、ダイシングブレードを用いて切削する方法の他、ルータと呼ばれる回転切削治具を用いてパネル基板を切断する方法を適用することもできる。ルータは、外周に刃を備える棒状の部材であって、棒の中心を回転させながら移動させることにより、被切削物を切削加工する。図６および図７に示す凹部ＭＳｃは、例えばドリルのような治具で形成することもできるが、ルータによって形成することもできる。凹部ＭＳｃの形成およびパネル基板の切断をそれぞれルータにより行う場合には、パネル切断工程の際に、凹部ＭＳｃを形成した方が製造工程を効率化できる。

＜ダイボンド工程＞
次に、図５に示すダイボンド工程として、図１５に示すように、配線基板ＭＳのデバイス領域ＭＳｄの上面ＷＳｔ上に半導体チップＣＰを搭載する。図１５は、図６に示す配線基板上に半導体チップを搭載した状態を示す平面図である。なお、図１５では、見易さのため、図３および図４に示す接着材ＤＢの図示を省略している。ただし、図１５に示す複数のデバイス領域ＭＳｄのそれぞれにおいて、図４に示すように、半導体チップＣＰの周囲に接着材ＤＢが配置される。

ダイボンド工程において、半導体チップＣＰは、複数のデバイス領域ＭＳｄのそれぞれに搭載される。半導体チップＣＰは、図６に示すチップ搭載領域ＣＰｒ上に、接着材ＤＢを介して接着固定される。本実施の形態では、半導体チップＣＰは、裏面ＣＰｂ（図３参照）と配線基板ＭＳの上面ＷＳｔとが対向する、所謂フェイスアップ実装方式により配線基板ＭＳ上に搭載される。接着材ＤＢは、例えば、エポキシ系の熱硬化性樹脂を含む。この場合、ダイボンド工程では、まず、チップ搭載領域ＣＰｒ上に接着材ＤＢを塗布した後、チップ搭載領域ＣＰｒに向かって半導体チップＣＰの裏面ＣＰｂを押し付ける。これにより接着材ＤＢはチップ搭載領域ＣＰｒ上に広がる。また、半導体チップＣＰは、接着材ＤＢを介して配線基板ＭＳ上に接着される。その後、加熱処理を施し、接着材ＤＢに含まれる熱硬化性の成分を硬化させれば、半導体チップＣＰを配線基板ＭＳ上に固定することができる。

＜ワイヤボンド工程＞
次に、図５に示すダイボンド工程として、図１６に示すように、半導体チップＣＰと配線基板ＭＳのデバイス領域ＭＳｄとを電気的に接続する。図１６は、図１５に示す配線基板上の半導体チップと配線基板とをワイヤを介して電気的に接続した状態を示す平面図である。

ワイヤボンド工程において、半導体チップＣＰと配線基板ＭＳのデバイス領域ＭＳｄとは、ワイヤＢＷを介して電気的に接続される。詳しくは、図３に示すように、ワイヤＢＷの一方の端部は、半導体チップＣＰの表面ＣＰｔにあるパッドＰＤに接続され、他方の端部は、配線基板ＭＳ（図１６参照）の上面ＷＳｔにある端子ＢＦに接合される。

＜封止工程＞
次に、図５に示す封止工程として、図１６に示す半導体チップＣＰを樹脂で封止して封止体を形成する。図１７は、図１６に示す配線基板の上面側に封止体が形成された状態を下面側から視た平面図である。図１８は、図１７のＡ−Ａ線に沿った断面図である。

図１８に示すように、本工程では、複数のデバイス領域ＭＳｄが一つの封止体ＭＲに一括して覆われる。また、図１７および図１８に示すように、本工程では、配線基板ＭＳが備える複数の側面ＭＳｓのそれぞれが、封止体ＭＲに覆われる。詳しくは、長辺ＭｓＬ１を持つ側面ＭＳｓ、長辺ＭｓＬ２を持つ側面ＭＳｓ、短辺ＭｓＳ１を持つ側面ＭＳｓ、および短辺ＭｓＳ１を持つ側面ＭＳｓのそれぞれが、封止体ＭＲに覆われる。図７に示すように、本実施の形態の配線基板ＭＳは、外枠領域ＭＦ１の幅Ｗ１および外枠領域ＭＦ３の幅Ｗ３が狭い。このため、外枠領域ＭＦ１、ＭＦ３に、位置合わせようの孔やスリットを形成することができない。しかし、本実施の形態では、配線基板ＭＳの複数の側面ＭＳｓのそれぞれが、封止体ＭＲに覆われるように封止するので、配線基板ＭＳの上面ＷＳｔの一部分に封止体を形成する場合と比較して、位置合わせ精度のマージンを大きくすることができる。

以下に、本実施の形態の封止工程の詳細を順に説明する。図５に示すように、本実施の形態の封止工程は、金型準備工程、基板保持工程、樹脂供給工程、基板浸漬工程、および樹脂硬化工程を含む。

金型準備工程では、図１９に示す成形金型ＭＴを準備する。図１９は、図１７のＢ−Ｂ線に沿った断面において、成形金型内に配線基板を配置した状態を示す断面図である。成形金型ＭＴは、配線基板ＭＳの上方に配置される上型（第１型）ＭＴ１と、配線基板ＭＳの下方に配置される下型（第２型）ＭＴ２と、を備える。封止工程では、配線基板ＭＳの下面ＷＳｂを上型ＭＴ１と対向させ、上面ＷＳｔと下型ＭＴ２とを対向させた状態で、封止体ＭＲ（図１８参照）を形成する。このため、上型ＭＴ１は、配線基板ＭＳの下面ＷＳｂを保持する複数の吸着穴ＶＨを有する。図１９に模式的に接続するように、複数の吸着穴ＶＨのそれぞれは、吸気経路ＶＰに接続されている。上型ＭＴ１は、吸気経路ＶＰを介して複数の吸着穴ＶＨの先端部分の気体（例えば空気）を吸気することにより、複数の吸着穴ＶＨの先端に配線基板ＭＳを吸着保持できる構造になっている。

また、下型ＭＴ２は、封止体ＭＲを成形する型であるキャビティＭＴｃを有する。キャビティＭＴｃは、離型シートＲＳ１に覆われている。離型シートＲＳ１は、例えば樹脂からなる薄膜フィルムである。キャビティＭＴｃと封止体ＭＲ（図１８参照）との間に離型シートＲＳ１が配置されることにより、封止体ＭＲを形成した後、下型ＭＴ２と封止体ＭＲとの剥離性を向上させることができる。また、下型ＭＴ２に封止用の樹脂が付着することを防止できるので、下型ＭＴ２の洗浄作業を省略または短縮できる。

金型準備工程の後で行われる基板保持工程では、図１９に示すように、上型ＭＴ１と下型ＭＴ２との間に配線基板ＭＳを配置する。また、配線基板ＭＳの下面ＷＳｂを複数の吸着穴ＶＨで吸着することにより、配線基板ＭＳの上面ＷＳｔが下方を向いた状態で、上型ＭＴ１が配線基板ＭＳを保持する。図２０は、図５に示す基板保持工程において、図１９に示す複数の吸着穴と配線基板との平面的な位置関係を示す平面図である。図２１は、図２０のＡ部の拡大平面図である。図２２は、図２１のＡ−Ａ線に沿った拡大断面図である。図２３は、図１７のＣ−Ｃ線に沿った断面において、配線基板の凹部と成形金型の位置決めピンとの位置関係を示す拡大断面図である。図２０および図２１では、見易さのため、切断領域ＭＳｚの幅を、図７より大きくして示している。また、図２０および図２１では、吸着穴ＶＨの位置にハッチングを付して示している。また、図２０では、デバイス領域ＭＳｄに形成され、絶縁膜ＳＲ２に覆われる導体パターン（配線ＷＲ２、給電線ＥＳＬ２、およびランドＬＤ）の輪郭を点線で示している。

本実施の形態の場合、図１９に示すように、複数の吸着穴ＶＨによる吸着力により配線基板が保持され、他の保持手段（例えば、配線基板の上面ＷＳｔ側を保持するチャックや支持板等）は成形金型ＭＴには設けられていない。このため、封止工程の間、上型ＭＴ１が配線基板ＭＳを確実に保持するためには、高い吸着力が要求される。この吸着力を向上させる方法として、本願発明者は、吸着穴の数（言い換えれば配線基板ＭＳの被吸着部の数）を増やす方法、および複数の吸着穴のそれぞれの吸着力を向上させる方法を検討した。

配線基板ＭＳの場合、図７に示すように、外枠領域ＭＦ１の幅Ｗ１および外枠領域ＭＦ３の幅Ｗ３が狭い。外枠領域ＭＦ２および外枠領域ＭＦ４のみ吸着可能領域とすると、吸着力が不足する。このため、本実施の形態では、図２０に示すように、外枠ＭＳｆの他、複数のデバイス領域ＭＳｄの間にも被吸着部ＭＳｚ２が設けられている。ただし、デバイス領域ＭＳｄの任意の位置を吸着した場合、吸着力の強さによっては、デバイス領域ＭＳｄ内の部材が損傷する懸念があるので、切断領域ＭＳｚに被吸着部ＭＳｚ２を設けることが好ましい。図２０に示す例では、外枠ＭＳｆに接する１２カ所と、周囲を複数のデバイス領域ＭＳｄに囲まれた３か所との合計１５カ所に被吸着部ＭＳｚ２が設けられ、１５カ所の被吸着部ＭＳｚ２のそれぞれは、基板保持工程において、吸着穴ＶＨと対向する。また、図２０に示す例では、切断領域ＭＳｚは、Ｘ方向に延びる複数（図２０では３本）の切断線ＭＳｚＨと、Ｙ方向に延びる複数（図２０では５本）の切断線ＭＳｚＶと、を含む。複数の被吸着部ＭＳｚ２のそれぞれは、複数の切断線ＭＳｚＨと複数の切断線ＭＳｚＶとの交点に配置される。

また、図１３に示すように、切断領域ＭＳｚの導体パターン（金属パターン）ＭＰ２および絶縁膜ＳＲ２が除去されることにより、切断領域ＭＳｚと、デバイス領域ＭＳｄの導体パターンＭＰ２および絶縁膜ＳＲ２がある領域と、の間に段差が形成されている。図１９に示す吸着穴ＶＨが図１３に示す切断領域ＭＳｚの段差と重なると、吸着穴ＶＨと配線基板ＭＳとの間に隙間が生じるので吸着力が低下する。したがって、切断領域ＭＳｚに被吸着部を設ける場合、吸着穴ＶＨと配線基板ＭＳとの間に隙間が生じ難くする必要がある。

そこで、本実施の形態では、図２０および図２１に示すように、配線基板ＭＳの下面ＷＳｂの切断領域ＭＳｚは、絶縁膜ＳＲ２から露出する複数の部分（溝部ＭＳｚ１）と、絶縁膜ＳＲ２に覆われる複数の部分（被吸着部ＭＳｚ２）と、を含む。基板保持工程では、切断領域ＭＳｚの複数の被吸着部ＭＳｚ２と複数の吸着穴ＶＨとが互いに対向した状態で、配線基板ＭＳが上型ＭＴ１（図１９参照）に吸着固定される。この場合、被吸着部ＭＳｚ２およびその周辺領域には絶縁膜ＳＲ２が形成されているので、図１３に示すような段差が無い。この場合、基板保持工程において、吸着穴ＶＨと配線基板ＭＳとの間に隙間が生じ難い。また、溝部ＭＳｚ１では、絶縁膜ＳＲ２が取り除かれ、下地層である絶縁層ＩＬ１が露出している。つまり、溝部ＭＳｚ１では、図１２に示す連結配線ＥＳＬ３を含む、導体パターンが除去されている。このため、個片化工程において、ブレードの目詰まり、あるいは摩耗を抑制できる。図２０に示す例では、複数の溝部ＭＳｚ１は隣り合う被吸着部ＭＳｚ２の間に配置されている。

図２０に示す配線基板ＭＳの下面ＷＳｂの複数の被吸着部ＭＳｚ２のそれぞれにおいて、図２２に示すように、絶縁膜ＳＲ２と絶縁層ＩＬ１とが、導体パターンを介さずに対向する。言い換えれば、被吸着部ＭＳｚ２には、図１２に示す給電線ＥＳＬ２や連結配線ＥＳＬ３などの導体パターン（金属パターン）が形成されていない。図１１や図１３に示すように、絶縁膜ＳＲ２と絶縁層ＩＬ１との間に導体パターンＭＰ２がある場合、導体パターンＭＰ２の形状に倣って、絶縁膜ＳＲ２の表面に凹凸が形成され易い。本実施の形態の場合、絶縁膜ＳＲ２は、絶縁層ＩＬ１の下面ＩＬ１ｂ上に平坦に形成することができる。これにより、基板保持工程において、図１９に示す吸着穴ＶＨと図２２に示す被吸着部ＭＳｚ２との間に隙間が生じ難くなる。このため、一つの吸着穴ＶＨの吸着力を向上させることができる。また、本実施の形態の場合、切断領域ＭＳｚの被吸着部ＭＳｚ２に金属材料が配置されないので、個片化工程において、ブレードの目詰まり、あるいは摩耗を抑制できる。

なお、被吸着部ＭＳｚ２には導体パターンＭＰ２が無いので、絶縁層ＩＬ１の下面ＩＬ１ｂを基準面とした時の被吸着部ＭＳｚ２における絶縁膜ＳＲ２の表面ＳＲｂの高さは、図１３に示す導体パターンＭＰ２を覆う絶縁膜ＳＲ２の表面ＳＲｂの高さより低い場合がある。しかし、基板保持工程において、図１９に示す配線基板ＭＳを上型ＭＴ１に押し付けることにより、絶縁膜ＳＲ２は、弾性変形する。弾性変形の程度はそれ程大きくはないが、図２２に示す被吸着部ＭＳｚ２全体における表面ＳＲｂの高さが平坦化されていれば、図１９に示す吸着穴の開口端を絶縁膜ＳＲ２に押し付けることができる。

図２２に示す例では、配線基板ＭＳの上面ＷＳｔにおいて、被吸着部ＭＳｚ２の反対側には、絶縁膜ＳＲ１（図１３参照）が配置されていない。基板保持工程において、配線基板ＭＳの上面ＷＳｔは、図１９に示す吸着穴ＶＨに接触しない。このため、図１３に示す切断領域ＭＳｚとデバイス領域ＭＳｄとの段差を考慮する必要がない。このため、図２２に示す例では、配線基板ＭＳの上面ＷＳｔにおいて、被吸着部ＭＳｚ２の反対側には、絶縁膜ＳＲ１が配置されていない。この場合、上記した基板準備工程の開口部形成工程や導体パターン除去工程において、作業が容易になる。なお、図２２に対する変形例としては、配線基板ＭＳの上面ＷＳｔにおいて、被吸着部ＭＳｚ２の反対側に、絶縁膜ＳＲ１が配置されている場合もある。

また、基板保持工程では、図１９に示す成形金型ＭＴと、配線基板ＭＳとの平面視における位置関係を制御することにより、位置合わせを行う。図７に示すように、短辺ＭｓＳ１および短辺ＭｓＳ２のそれぞれには、平面視において複数のデバイス領域ＭＳｄに向かって凹んだ凹部ＭＳｃがある。基板保持工程では、凹部ＭＳｃを利用して、位置合わせを行う。詳しくは、図２３に示すように、上型ＭＴ１は、位置決めピンＭＴｐを備える。基板保持工程では、配線基板ＭＳの凹部ＭＳｃと位置決めピンＭＴｐとが重なるように配置されることで、上型ＭＴ１と配線基板との位置合わせを行うことができる。また、上型ＭＴ１と下型ＭＴ２との位置関係は、予め調整されており、上型ＭＴ１と配線基板ＭＳとの位置合わせを行えば、結果的に下型ＭＴ２と配線基板ＭＳとの位置合わせも完了する。なお、図２３では、短辺ＭｓＳ１側の凹部ＭＳｃと位置決めピンＭＴｐとの位置関係について説明したが、図１７に示す短辺ＭｓＳ２側においても、図２３と同様な構造を備える。すなわち、上型ＭＴ１は、短辺ＭｓＳ１の凹部ＭＳｃと重なる位置と、短辺ＭｓＳ２（図１７参照）の凹部ＭＳｃと重なる位置と、の二箇所以上に位置決めピンＭＴｐを備える。基板保持工程では、配線基板ＭＳの複数の凹部ＭＳｃと複数の位置決めピンＭＴｐとがそれぞれ重なるように配置されることで、上型ＭＴ１と配線基板との位置合わせを行うことができる。また、図２３では、下型ＭＴ２を覆う離型シートＲＳ１と上型ＭＴ１とが接触しているが、離型シートＲＳ１と上型ＭＴ１とは基板浸漬工程において接触する。また、離型シートＲＳ１と上型ＭＴ１とが接触する際には、キャビティＭＳｃ内に図２４に示す樹脂ＭＲａが配置されている。したがって、基板浸漬工程では配線基板ＭＳの全ての側面ＭＳｓが樹脂ＭＲａに覆われる。

上記したように、図７に示す外枠領域ＭＦ１の幅Ｗ１、および外枠領域ＭＦ３の幅Ｗ３が広い配線基板の場合、外枠領域ＭＦ１および外枠領域ＭＦ３のそれぞれに、位置合わせ用の貫通孔（スリット）を形成することができる。位置合わせ用の貫通孔が長辺に沿って配列されている場合、封止用の金型と配線基板との位置合わせ精度が向上する。特に、封止工程では、封止用の樹脂を加熱することにより硬化させるので、配線基板ＭＳの熱膨張（または冷却時の熱収縮）に対応して成形金型ＭＴと配線基板ＭＳとの位置関係を高精度で維持するためには、位置合わせ用の貫通スリットが長辺に沿って配列されていることが好ましい。

本実施の形態の封止工程の場合、図１７に示すように、配線基板ＭＳの複数の側面ＭＳｓのそれぞれが、封止体ＭＲに覆われる。この場合、配線基板ＭＳ上の一部の領域に封止体ＭＲが形成される場合と比較すると、樹脂を硬化させる間の高い位置合わせ精度は要求されない。ただし、上記したように、本実施の形態の封止工程では、図２０に示す配線基板ＭＳの下面ＷＳｂのうち、予定された被吸着部ＭＳｚ２に吸着穴ＶＨを密着させる必要がある。したがって、少なくとも、基板保持工程においては、ある程度の位置合わせ精度が要求される。

図７に示すように、配線基板ＭＳは、短辺ＭｓＳ１および短辺ＭｓＳ２のそれぞれに、一個ずつ凹部ＭＳｃを有する。Ｙ方向におけるＭＳｃの位置は、短辺ＭｓＳ１および短辺ＭｓＳ２の中心よりもいずれかの長辺側にずらして配置される。短辺ＭｓＳ１が有する凹部ＭＳｃは、Ｙ方向において、長辺ＭｓＬ２より長辺ＭｓＬ１に近い位置に形成される。短辺ＭｓＳ２が有する凹部ＭＳｃは、Ｙ方向において、長辺ＭｓＬ１より長辺ＭｓＬ２に近い位置に形成される。このレイアウトにより、配線基板ＭＳが短辺ＭｓＳ１およびＭｓＳ２のそれぞれの一箇所に凹部ＭＳｃを備えている場合でも、Ｘ方向およびＹ方向に位置合わせを行うことができる。この結果、基板保持工程において、図２０に示すように、配線基板ＭＳの複数の被吸着部ＭＳｚ２のそれぞれに吸着穴ＶＨを密着させることができる。

なお、図７に示す例では、配線基板ＭＳは、短辺ＭｓＳ１およびＭｓＳ２のそれぞれの一箇所に凹部ＭＳｃを備えている。ただし、変形例として、短辺ＭｓＳ１およびＭｓＳ２のうち、いずれか一方、あるいは両方が複数の凹部ＭＳｃを備えていても良い。例えば、短辺ＭｓＳ１およびＭｓＳ２のうち、いずれか一方が２個の凹部ＭＳｃを備え、他方が１個の凹部ＭＳｃを備えている場合、配線基板ＭＳを配置する向きを容易に視認することができるので、配置方向の間違いを抑制することができる。

金型準備工程の後で行われる樹脂供給工程では、図２４に示すように、下型ＭＴ２のキャビティＭＴｃ内に樹脂ＭＲａを供給する。図２４は、図１９に示す下型のキャビティ内に、樹脂を供給し、軟化させた状態を示す断面図である。詳しくは、キャビティＭＴｃは、離型シートＲＳ１に覆われ、樹脂ＭＲａは、離型シートＲＳ１上に供給される。樹脂ＭＲａは、図１７および図１８に示す封止体ＭＲの原料樹脂である。樹脂ＭＲａには、熱硬化性の樹脂の他、封止体ＭＲの線膨張係数を調整するフィラ粒子、および封止体ＭＲの色を黒色化させるカーボンブラックなどの材料が含まれる。本実施の形態の封止工程では、キャビティＭＴｃ内で軟化した樹脂ＭＲａに複数の半導体チップＣＰ（図１８参照）および複数のワイヤＢＷを浸漬することにより封止する、コンプレッションモールド方式を適用する。

コンプレッションモールド方式は、キャビティＭＴｃと配線基板ＭＳとに挟まれた空間内に軟化させた樹脂を圧力で注入する、トランスファモールド方式とは区別される。コンプレッションモールド方式の場合、トランスファモールド方式と比較して、封止工程中の樹脂ＭＲａの流動が、実質的に無いと見做せる程度に少ない。このため、樹脂ＭＲａの流動に起因する配線基板ＭＳ上の部材、特に、ワイヤＢＷ（図１８参照）の変形を抑制できる点で好ましい。

ただし、樹脂ＭＲａの材料は、トランスファモールド方式で利用される樹脂と同様の材料を用いることができる。トランスファモールド方式では、原料樹脂のペレットをポットと呼ばれる容器内で軟化させた後、押圧することにより、キャビティ内に供給する。一方、コンプレッションモールド方式の場合、顆粒状に成形された原料樹脂をキャビティＭＴｃ内に配置した後、キャビティＭＴｃ内で軟化させる。

なお、図５に示すように、基板保持工程と樹脂供給工程との工程順序は、特に限定されない。本明細書では、基板保持工程を先に説明したが、樹脂供給工程を先に実施しても良い。また、例えば、キャビティＭＴｃ内に顆粒状の原料樹脂を供給した後、基板保持工程を行い、その後、原料樹脂を加熱して、軟化した樹脂ＭＲａを得ても良い。この場合、樹脂供給工程を先に行う場合と比較して、樹脂ＭＲａの保温時間が短縮できる。また、下型ＭＴ２が加熱されていない状態で基板保持工程を行うことができる。

基板保持工程および樹脂供給工程の後で行われる基板浸漬工程では、図２５に示すように、キャビティＭＴｃ内に半導体チップＣＰを浸し、半導体チップＣＰを封止する。図２５は、図２４に示す上型と下型との距離を近づけた状態を示す断面図である。ただし、図２５は、図１７のＡ−Ａ線に沿った断面になっている。

基板浸漬工程では、半導体チップＣＰ、配線基板ＭＳの上面ＷＳｔ、および配線基板ＭＳの複数の側面ＭＳｓのそれぞれが、キャビティＭＴｃ内の樹脂ＭＲａに覆われるように、上型ＭＴ１と下型ＭＴ２の距離を近づける。また、図２５に示すように、本工程では、半導体チップＣＰおよび複数のワイヤＢＷのそれぞれが、樹脂ＭＲａに封止される。図１７に示す複数の側面ＭＳｓのうち、図２５では、長辺ＭｓＬ１を持つ側面ＭＳｓ、長辺ＭｓＬ２を持つ側面ＭＳｓを持つ側面ＭＳｓが樹脂ＭＲａに覆われる断面を示している。ただし、図１７を見て判るように、本工程では、長辺ＭｓＬ１を持つ側面ＭＳｓ、長辺ＭｓＬ２を持つ側面ＭＳｓ、短辺ＭｓＳ１を持つ側面ＭＳｓ、および短辺ＭｓＳ１を持つ側面ＭＳｓのそれぞれが、図２５に示す樹脂ＭＲａに覆われる。

本実施の形態に対する検討例として、図１８に示す配線基板ＭＳの上面ＷＳｔの一部分に、コンプレッションモールド方式を適用して封止体ＭＲを形成する方法がある。この場合、平面視において、キャビティＭＴｃの外縁が配線基板ＭＳの上面ＷＳｔの外縁より外側にずれないようにする必要があるため、図１６に示す外枠領域ＭＦ１および外枠領域ＭＦ３の面積を十分に大きくする必要がある。本実施の形態の場合、平面視において、図１７に示す複数の側面ＭＳｓのそれぞれは、図２５に示すキャビティＭＴｃの内側に収容されるので、図１７に示す外枠領域ＭＦ１および外枠領域ＭＦ３の面積は、小さい方が有利である。また、外枠領域ＭＦ２および外枠領域ＭＦ４の面積は、位置合わせ用の凹部ＭＳｃが配置可能な範囲で小さくすることができる。

基板浸漬工程の後で行われる樹脂硬化工程では、図２５に示す樹脂ＭＲａを加熱して、樹脂ＭＲａに含まれる熱硬化性樹脂を硬化させる。熱硬化性樹脂の硬化に時間を要する場合には、キャビティＭＴｃ内で仮硬化させた後、成形金型ＭＴから配線基板ＭＳを取出し、加熱炉内で本硬化させても良い。仮硬化とは、成形金型ＭＴから取り出した時に、樹脂ＭＲａが形状を維持できる程度に硬化させることである。本硬化とは、最終製品である図３に示す半導体装置ＰＫＧ１の封止体ＭＲと同程度になるまで硬化させることである。本工程により、図１７および図１８に示す封止体ＭＲが得られる。図２５に示すように、樹脂ＭＲａとキャビティＭＴｃとの間には、離型シートＲＳ１が配置されているので、上型ＭＴ１と下型ＭＴ２との距離を遠ざければ、離型シートＲＳ１は樹脂ＭＲａ（または図１８に示す封止体ＭＲ）から容易に剥離する。一方、配線基板ＭＳと上型ＭＴ１とは、図１９に示す複数の吸着穴ＶＨによる吸着力により保持されているので、吸着穴ＶＨからの吸引を停止すれば、配線基板ＭＳと上型ＭＴ１とは容易に剥離する。なお、樹脂ＭＲａの一部が上型ＭＴ１に接触するが、接触面積が小さいので、上型ＭＴ１と配線基板ＭＳとの剥離は阻害しない。ただし、樹脂ＭＲａに含まれる材料等の選択により、樹脂ＭＲａが上型ＭＴ１に付着する場合には、変形例として後述する図２９に示すように、配線基板ＭＳと上型ＭＴ１との間に、離型シートＲＳ２を介在させても良い。

＜ボールマウント工程＞
次に、図５に示すボールマウント工程として、図２６に示すように、配線基板ＭＳの下面ＷＳｂに形成された複数のランドＬＤに複数の半田ボールＳＢを接合する。図２６は、図１８に示す配線基板の複数のランド上に半田ボールを接合した状態を示す断面図である。本工程では、配線基板ＭＳの下面ＷＳｂにおいて露出する複数のランドＬＤのそれぞれの上に半田ボールＳＢを配置した後、加熱することで複数の半田ボールＳＢとランドＬＤとを接合する。本工程により、複数の半田ボールＳＢは、配線基板ＭＳを介して半導体チップＣＰと電気的に接続される。ただし、本実施の形態で説明する技術は、半田ボールＳＢを接合した、所謂ＢＧＡ（Ball Grid Array）型の半導体装置に限って適用させるものではない。例えば、本実施の形態に対する変形例としては、半田ボールＳＢを形成せず、ランドＬＤを露出させた状態、あるいはランドＬＤに半田ボールＳＢよりも薄く半田ペーストを塗布した状態で出荷する、所謂ＬＧＡ（Land Grid Array）型の半導体装置に適用することができる。

＜個片化工程＞
次に、図５に示す個片化工程として、図１７に示す複数のデバイス領域ＭＳｄの間のそれぞれの周囲を囲む切断領域ＭＳｚに沿って配線基板ＭＳおよび封止体ＭＲを切断し、複数のデバイス領域ＭＳｄのそれぞれを個片化する。図２７は、図１８に示す配線基板および封止体を切断する工程を示す断面図である。

個片化工程では、図２７に示すように、ブレード（ダイシングブレード、回転刃）ＢＬを回転させながら切断領域ＭＳｚに沿って配線基板ＭＳの下面ＷＳｂ側の切断領域ＭＳｚに近づける。個片化工程の間、固定治具である固定テープ（ダイシングテープ）ＤＴが封止体ＭＲの上面ＭＲｔが貼り付けられる。これにより、配線基板ＭＳは、固定テープＤＴ上に固定される。なお、固定テープＤＴは、配線基板ＭＳを固定する一例であって、テープ以外の固定治具など、種々の変形例がある。ブレードＢＬの表面には、例えばダイアモンドなどの硬い粒子（砥粒）が埋め込まれている。このため、ブレードＢＬが配線基板ＭＳまたは封止体ＭＲに接触すると、配線基板ＭＳまたは封止体ＭＲが切削される。

個片化工程では、図１７に示す切断領域ＭＳｚの延在方向に沿ってブレードＢＬを移動させる。ブレードＢＬの移動中は、ブレードＢＬは継続的に回転している。これにより、図１７に示す切断領域ＭＳｚにおいて、配線基板ＭＳおよび封止体ＭＲは順に切断される。上記した図１３に示すように、本実施の形態の場合、切断領域ＭＳｚには、導体パターンＭＰ１やＭＰ２が配置されていない。ブレードＢＬにより導体パターンＭＰ１、ＭＰ２を切削すること自体は可能である。しかし、この場合、切削加工に伴い金属屑が発生する場合があり、この金属屑に起因して配線が短絡する懸念がある。また、金属材料の場合、図２７に示す配線基板ＭＳの絶縁層ＩＬ１の材料や封止体ＭＲの材料と比較して、靱性（タフネス）が高い。このため、切削加工中にブレードＢＬの砥粒の間に金属屑が詰まる、あるいは、ブレードＢＬの本体の摩耗が促進される、などの不具合が発生する懸念がある。本実施の形態の場合には、切断領域ＭＳｚに金属材料がないので、上記した不具合を抑制できる。

なお、上記した封止工程では、図２０に示す複数の被吸着部ＭＳｚ２のそれぞれを強い吸着力で吸引する。このため、被吸着部ＭＳｚ２の絶縁膜ＳＲ２に吸着痕が残留する場合がある。この場合、個片化された半導体装置ＰＫＧ１（図２参照）の角部（各辺の交点の周辺）に吸着痕が残る場合がある。吸着痕は、他の部分と比較して絶縁膜ＳＲ２の表面粗さが粗い。

以上の各工程により、図１〜図４を用いて説明した半導体装置ＰＫＧ１が得られる。その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは、図示しない実装基板に実装する。

＜給電線の構造＞
次に、図２１で説明したように、周囲を複数のデバイス領域ＭＳｄに囲まれた被吸着部ＭＳｚ２に導体パターンを配置せず、かつ、図１２に示す複数の給電線ＥＳＬ２のそれぞれに効率的に電流を流す構造について説明する。なお、図１３に示すように、パネル配線基板ＭＳＰの上面ＷＳｔには給電線ＥＳＬ１が形成されているが、図５に示す基板保持工程において、図１９に示す吸着穴ＶＨを密着させるという課題との関係を詳しく説明するため、以下では、主に、パネル配線基板ＭＳＰの下面ＷＳｂに形成された給電線ＥＳＬ２の構造を説明する。図２８は、図５に示す基板準備工程において、デバイス領域に形成された給電線のレイアウトの一例を示す拡大平面図である。図２８は、図１１を用いて説明した開口部形成工程において、切断領域ＭＳｚの一部分の絶縁膜ＳＲ２が取り除かれた状態を示している。このため、複数の給電線ＥＳＬ２のそれぞれは連結配線ＥＳＬ３を介して互いに接続されている。

図５に示す基板準備工程の説明において、メッキ工程として説明したように、本実施の形態では、図１１に示す導体パターンＭＰ２のうち、絶縁膜ＳＲ２から露出する部分（ランドＬＤ）に電解メッキ法により金属膜ＰＭＦ４を形成する。電解メッキ処理を行う際には、導体パターンＭＰ２は、給電線ＥＳＬ２（図１２参照）を介して外部の電極（図示は省略）に接続される。また、導体パターンＭＰ２に安定的に電流を流すためには、複数の給電線ＥＳＬ２のそれぞれが互いに連結されていることが好ましい。このため、図１２に示すように、隣り合うデバイス領域ＭＳｄの間には、切断領域ＭＳｚに沿って延びる連結配線ＥＳＬ３が形成され、複数の給電線ＥＳＬ１、ＥＳＬ２のそれぞれは、互いに電気的に接続されている。

この連結配線ＥＳＬ３の構造を単純化する場合、Ｘ方向に延びる複数の連結配線ＥＳＬ３とＹ方向に延びる複数の連結配線ＥＳＬ３とを交差させる方法が考えられる。この場合、図７に示す切断線ＭＳｚＨと切断線ＭＳｚＶとが交差する領域に連結配線ＥＳＬ３が配置される。本実施の形態の場合、切断線ＭＳｚＨと切断線ＭＳｚＶとが交差する領域を図２０に示す被吸着部として利用する。このため、切断線ＭＳｚＨと切断線ＭＳｚＶとが交差する領域に連結配線ＥＳＬ３が配置されると、この連結配線ＥＳＬ３の一部分が残ってしまう。

そこで、本願発明者は、図２０に示す複数の被吸着部ＭＳｚ２に導体パターンを形成せず、かつ、電解メッキを実施する際に、図１２に示す複数の給電線ＥＳＬ２のそれぞれを電気的に接続する構造について検討した。

図２８に示すように、複数のデバイス領域ＭＳｄのそれぞれの外縁は、Ｘ方向に延びる辺Ｐｓ１と、Ｘ方向に交差するＹ方向に延びる辺Ｐｓ２と、を有する。また、複数のデバイス領域ＭＳｄのそれぞれの外縁は、辺Ｐｓ１の反対側にあり、Ｘ方向に延びる辺Ｐｓ３と、辺Ｐｓ２の反対側にあり、Ｙ方向に延びる辺Ｐｓ４とを有する。この辺Ｐｓ１、Ｐｓ２、Ｐｓ３、およびＰｓ４のそれぞれは、図２に示す配線基板ＷＳの下面ＷＳｂが有する辺Ｐｓ１、Ｐｓ２、Ｐｓ３、およびＰｓ４に相当する。

デバイス領域ＭＳｄには、複数のランドＬＤおよび複数のランドＬＤに接続される複数の給電線（配線、給電配線）ＥＳＬ２が形成されている。複数の給電線ＥＳＬ２は、複数のランドＬＤのいずれかに接続され、かつ、辺Ｐｓ１に沿って延び、かつ、一方の端部が辺Ｐｓ１に沿って配置される複数の給電線（配線、給電配線）ＥＳ１を含む。複数の給電線ＥＳＬ２は、複数のランドＬＤのいずれかに接続され、かつ、辺Ｐｓ２に沿って延び、かつ、一方の端部が辺Ｐｓ２に沿って配置される複数の給電線（配線、給電配線）ＥＳ２を含む。複数の給電線ＥＳＬ２は、複数のランドＬＤのいずれかに接続され、かつ、辺Ｐｓ３に沿って延び、かつ、一方の端部が辺Ｐｓ３に沿って配置される複数の給電線（配線、給電配線）ＥＳ３を含む。また、複数の給電線ＥＳＬ２は、複数のランドＬＤのいずれかに接続され、かつ、辺Ｐｓ４に沿って延び、かつ、一方の端部が辺Ｐｓ４に沿って配置される複数の給電線（配線、給電配線）ＥＳ４を含む。

複数の給電線ＥＳ１の一部（少なくともいずれか一本）と、複数の給電線ＥＳ２の一部（少なくともいずれか一本）とは、電気的に接続される。図２８に示す例では、複数の給電線ＥＳ１のうち、一本の給電線ＥＳ１が一本の給電線ＥＳ２と電気的に接続されている。また、複数の給電線ＥＳ１のうち、一本の給電線ＥＳ１が一本の給電線ＥＳ４と電気的に接続されている。複数の給電線ＥＳ２のうち、一本の給電線ＥＳ２が一本の給電線ＥＳ３と電気的に接続されている。複数の給電線ＥＳ３のうち、一本の給電線ＥＳ３が一本の給電線ＥＳ４と電気的に接続されている。これにより、デバイス領域ＭＳｄの周囲に配置される４本の連結配線ＥＳＬ３は、給電線ＥＳＬ２を介して互いに接続されている。また、複数に分割された連結配線ＥＳＬ３は、各辺の交点を経由せずに互いに電気的に接続されているので、被吸着部ＭＳｚ２には、導体パターンがもうけられていない。

図２８に示すように、異なる方向に延びる二本の給電線ＥＳＬ２を電気的に接続することにより、被吸着部ＭＳｚ２に導体パターンが配置されていなくても、異なる方向に延びる複数の連結配線ＥＳＬ３のそれぞれが複数の給電線ＥＳＬ２を介して電気的に接続される。

なお、「給電線ＥＳ１と、給電線ＥＳ２とが、電気的に接続される」という表現には、図２８に示すように、同一の配線層のみにより電気的に接続されている場合の他、複数の配線層を経由して電気的に接続される場合を含む。例えば、図３に例示するように、配線層ＷＬ１と配線層ＷＬ２とを備える場合には、図２８に示す給電線ＥＳ１と給電線ＥＳ２とは、図３に示す配線層ＷＬ２に形成されるが、配線層ＷＬ１に形成された導体パターンＭＰ１（図１３参照）を介して電気的に接続されていても良い。

ただし、電解メッキを行う際にシード層に流れる電流を安定化させる観点からは、図２８に示すように、複数の給電線ＥＳＬ２のそれぞれが、同一の配線層を介して電気的に接続されていることが好ましい。図２８に示す例では、複数の給電線ＥＳ１の一部と、複数の給電線ＥＳ２の一部とは、ランドＬＤが形成された配線層（図３に示す配線層ＷＬ２）において、互いに接続されている。

また、デバイス領域ＭＳｄにおいて、複数の給電線ＥＳＬ２が互いに接続される方法には種々の変形例がある。例えば、図２８に示す例では、複数の給電線ＥＳＬ２のそれぞれは、一方の端部がデバイス領域ＭＳｄの外縁に配置され、他方の端部がランドＬＤに接続されている。このため、例えば、給電線ＥＳ１と給電線ＥＳ２とは、ランドＬＤを介して電気的に接続されている。給電線ＥＳ１と給電線ＥＳ４とは、ランドＬＤを介して電気的に接続されている。給電線ＥＳ２と給電線ＥＳ３とは、ランドＬＤを介して電気的に接続されている。給電線ＥＳ３と給電線ＥＳ４とは、ランドＬＤを介して電気的に接続されている。図２８に対する変形例としては、例えば、給電線ＥＳ１と給電線ＥＳ２とが、直接的に接続され、その接続された部分がランドＬＤに接続されていても良い。また例えば、ランドＬＤに引出配線が接続され、給電線ＥＳ１と給電線ＥＳ２とが、引出配線を介して接続されていても良い。引出配線とは、例えば図３や図２１に示す配線ＷＲ２のように、ランドＬＤとビア配線ＷＲｖとを接続する配線である。

また、図２８に示すように、複数の給電線ＥＳ１のうち、辺Ｐｓ１と辺Ｐｓ２との交点の最も近くにある角部配線ＥＳＣ１は、複数の給電線ＥＳ２のいずれかと電気的に接続されている。図２８に示す例では、角部配線ＥＳＣ１は、複数の給電線ＥＳ２のうち、辺Ｐｓ１と辺Ｐｓ２との交点の最も近くにある角部配線ＥＳＣ２と電気的に接続されている。分割された複数の連結配線ＥＳＬ３を、互いに電気的に接続するという観点からは、いずれかの給電線ＥＳ１といずれかの給電線ＥＳ２とが電気的に接続されていれば良い。

しかし、異なる方向に延びる給電線ＥＳＬ２を電気的に接続する場合、給電線ＥＳＬ２の延在距離が長くなる程、配線レイアウトが複雑になる。図２８に示す角部配線ＥＳＣ１や角部配線ＥＳＣ２のように、デバイス領域ＭＳｄの角部周辺にある配線の場合、デバイス領域ＭＳｄの外縁までの距離を短くすることができる。特に、角部配線ＥＳＣ１と角部配線ＥＳＣ２とが接続される場合、給電線ＥＳＬ２の延在距離を特に短くできる。このため、図２８に示すように、同一の配線層のみを経由して角部配線ＥＳＣ１と角部配線ＥＳＣ２とが接続される場合でも、他の給電線ＥＳＬ２に与えるレイアウト上の影響を最小化することができる。

図２８に示す例では、デバイス領域ＭＳｄの４つの角部に配置される角部配線がそれぞれ接続されている。すなわち、複数の給電線ＥＳ１のうち、辺Ｐｓ１と辺Ｐｓ４との交点の最も近くにある角部配線ＥＳＣ３は、複数の給電線ＥＳ４のうち、辺Ｐｓ１と辺Ｐｓ４との交点の最も近くにある角部配線ＥＳＣ４と接続されている。複数の給電線ＥＳ２のうち、辺Ｐｓ２と辺Ｐｓ３との交点の最も近くにある角部配線ＥＳＣ５は、複数の給電線ＥＳ３のうち、辺Ｐｓ２と辺Ｐｓ３との交点の最も近くにある角部配線ＥＳＣ６と接続されている。また、複数の給電線ＥＳ３のうち、辺Ｐｓ３と辺Ｐｓ４との交点の最も近くにある角部配線ＥＳＣ７は、複数の給電線ＥＳ４のうち、辺Ｐｓ３と辺Ｐｓ４との交点の最も近くにある角部配線ＥＳＣ８と接続されている。

なお、図２８に示すデバイス領域ＭＳｄは、図２に示す半導体装置ＰＫＧ１の配線基板ＷＳの下面ＷＳｂに相当する。したがって、上記した複数の給電線ＥＳＬ２のそれぞれは、図２に示す半導体装置ＰＫＧ１にも残っている。重複する説明は省略するが、上記説明において、デバイス領域ＭＳｄと記載した部分を、配線基板ＷＳの下面ＷＳｂと置き換えれば、完成品の半導体装置ＰＫＧ１の説明として適用できる。ただし、図２８に示す複数の連結配線ＥＳＬ３は、図５に示す基板準備工程において除去される。

なお、上記の説明中、いくつかの変形例について説明したが、以下では、既に説明した変形例以外の代表的な変形例について説明する。

＜変形例１＞
図２９は、図１９に対する変形例を示す断面図である。図３０は、図２９に示す離型シートと配線基板とを重ねあわせた状態を示す平面図である。図５に示す封止工程として、図１９に示す例では、基板保持工程において、上型ＭＴ１の吸着穴ＶＨが配線基板ＭＳの被吸着部ＭＳｚ２に密着させることにより、上型ＭＴ１が配線基板ＭＳを吸着保持する実施態様について説明した。

図２９に示す変形例の場合、図５に示す基板保持工程から樹脂硬化工程までの間、配線基板ＭＳと上型ＭＴ１との間に、離型シートＲＳ２を介在している点で、図１９に示す例と相違する。図２５に示すように、上型ＭＴ１の一部分と樹脂ＭＲａとが接触する場合、樹脂ＭＲａの成分によっては、上型ＭＴ１に樹脂ＭＲａに起因する汚れが付着する場合がある。この場合、上型ＭＴ１から付着した汚れを除去する洗浄作業が必要になる。本変形例の場合、図１９に示すように、上型ＭＴ１の下面（配線基板ＭＳを保持する面）は、離型シートＲＳ２に覆われている。このため、上型ＭＴ１は、封止工程において、樹脂ＭＲａ（図２５参照）と接触しない。したがって、上型ＭＴ１の洗浄作業を要さず、製造効率が向上する。また、別の観点からは、上型ＭＴ１への樹脂ＭＲａの不着を抑制できるので、樹脂ＭＲａの材料選択の自由度が向上する。

上型ＭＴ１の下面を覆う離型シートＲＳ２は、以下の点で、下型ＭＴ２のキャビティＭＴｃを覆う離型シートＲＳ１と相違する。封止工程では、吸着穴ＶＨの吸着力により、配線基板ＭＳを吸着保持する必要がある。このため、離型シートＲＳ２は、その厚さ方向に貫通する複数の貫通孔ＲＳＨを備える。複数の貫通孔ＲＳＨのそれぞれは、基板保持工程において、上型ＭＴ１の複数の吸着穴ＶＨおよび配線基板ＭＳの複数の被吸着部ＭＳｚ２と重なる位置に配置される。また、図３０に示すように、離型シートＲＳ２は、位置決め用の貫通孔ＲＳＨＡを２個以上備えている。貫通孔ＲＳＨＡは、基板保持工程において、上型ＭＴ１の位置決めピンＭＴｐ（図２３参照）と重なる位置に形成されている。上型ＭＴ１の位置決めピンＭＴｐが離型シートＲＳ２の貫通孔ＲＳＨＡに挿入されることにより、上型ＭＴ１と離型シートＲＳ２の位置関係を容易に調整することができる。

＜変形例２＞
また、例えば、上記の通り種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。

その他、実施の形態に記載された内容の一部を以下に記載する。

〔付記１〕
（ａ）第１主面、前記第１主面の反対側の第２主面、前記第１主面および前記第２主面に連なる複数の側面、前記第１主面において露出する第１端子、および前記第２主面において露出し、かつ前記第１端子と電気的に接続される第２端子を備え、前記第１端子と電気的に接続される半導体チップが前記第１主面上に搭載された配線基板を準備する工程と、
（ｂ）前記（ａ）工程の後、前記半導体チップを樹脂で封止して封止体を形成する工程と、を含み、
前記（ｂ）工程は、
（ｂ１）複数の吸着穴を備える第１型、および前記第１型と対向する位置に配置されるキャビティを備える第２型を準備する工程と、
（ｂ２）前記（ｂ１）工程の後、前記第１型と前記第２型との間に前記配線基板を配置して、前記配線基板の前記第２主面を前記複数の吸着穴で吸着することにより、前記配線基板の前記第１主面が下方を向いた状態で前記第１型に保持する工程と、
（ｂ３）前記（ｂ１）工程の後、前記第２型の前記キャビティ内に樹脂を供給する工程と、
（ｂ４）前記（ｂ２）工程および前記（ｂ３）工程の後、前記半導体チップ、前記配線基板の前記第１主面、および前記配線基板の前記複数の側面のそれぞれが、前記キャビティ内の前記樹脂に覆われるように、前記第１型と前記第２型の距離を近づけ、前記半導体チップを封止する工程と、
（ｂ５）前記樹脂を硬化させることにより、前記封止体を形成する工程と、
を含む、半導体装置の製造方法。

ＢＦ 端子（ボンディングリード、ボンディングパッド）
ＢＬ ブレード（ダイシングブレード、回転刃）
ＢＷ ワイヤ
ＣＰ 半導体チップ
ＣＰｂ 裏面（主面）
ＣＰｒ チップ搭載領域
ＣＰｓ 側面
ＣＰｔ 表面（主面）
ＤＢ 接着材
ＤＴ 固定テープ（ダイシングテープ）
ＥＳ１，ＥＳ２，ＥＳ３，ＥＳ４，ＥＳＬ１，ＥＳＬ２ 給電線（配線、給電配線）
ＥＳＣ１，ＥＳＣ２，ＥＳＣ３，ＥＳＣ４，ＥＳＣ５，ＥＳＣ６，ＥＳＣ７，ＥＳＣ８ 角部配線
ＥＳＬ３ 連結配線
ＩＬ１ 絶縁層
ＩＬ１ｂ 下面（主面、面）
ＩＬ１ｔ 上面（主面、面）
ＬＤ ランド（端子）
ＭＦ１，ＭＦ２，ＭＦ３，ＭＦ４ 外枠領域
ＭＰ１，ＭＰ２ 導体パターン（金属パターン）
ＭＲ 封止体
ＭＲａ 樹脂
ＭＲｔ 上面
ＭＳ，ＷＳ 配線基板
ＭＳｃ 凹部
ＭＳｄ デバイス領域
ＭＳｆ 外枠（枠部）
ＭｓＬ１，ＭｓＬ２ 長辺
ＭＳＰ パネル基板
ＭＳｓ 側面
ＭｓＳ１，ＭｓＳ２ 短辺
ＭＳｚ 切断領域（切断ライン）
ＭＳｚ１ 溝部
ＭＳｚ２ 被吸着部
ＭＳｚＨ，ＭＳｚＶ 切断線
ＭＴ 成形金型
ＭＴ１ 上型（第１型）
ＭＴ２ 下型（第２型）
ＭＴｃ キャビティ
ＭＴｐ 位置決めピン
ＰＤ パッド（電極、チップ電極）
ＰＫＧ１ 半導体装置
ＰＭＦ１，ＰＭＦ２，ＰＭＦ３，ＰＭＦ４ 金属膜
Ｐｓ１，Ｐｓ２，Ｐｓ３，Ｐｓ４ 辺
ＲＳ１，ＲＳ２ 離型シート
ＲＳＨ，ＲＳＨＡ 貫通孔
ＳＢ 半田ボール（半田材）
ＳＭＦ１，ＳＭＦ２ 金属膜（シード層）
ＳＲ１，ＳＲ２ 絶縁膜（保護膜、ソルダレジスト膜）
ＳＲｂ 表面
ＳＲｋ１，ＳＲｋ２ 開口部
ＶＨ 吸着穴
ＶＰ 吸気経路
Ｗ１，Ｗ２，Ｗ３，Ｗ４ 幅
ＷＬ１，ＷＬ２ 配線層
ＷＲ１，ＷＲ２ 配線
ＷＲｖ ビア配線（スルーホール配線）
ＷＳｂ 下面（実装面、主面）
ＷＳｔ 上面（チップ搭載面、主面）

Claims (14)

1. （ａ）第１主面、前記第１主面の反対側の第２主面、前記第１主面において露出する複数の第１端子、および前記第２主面において露出し、かつ前記複数の第１端子と電気的に接続される複数の第２端子を備え、前記第１端子と電気的に接続される半導体チップが前記第１主面上に搭載された複数のデバイス領域と、前記第１主面および前記第２主面の外縁に連なる複数の側面と、を有する配線基板を準備する工程と、
   （ｂ）前記（ａ）工程の後、前記半導体チップを樹脂で封止して封止体を形成する工程と、を含み、
   前記（ｂ）工程は、
   （ｂ１）複数の吸着穴を備える第１型、および前記第１型と対向する位置に配置されるキャビティを備える第２型を準備する工程と、
   （ｂ２）前記（ｂ１）工程の後、前記第１型と前記第２型との間に前記配線基板を配置して、前記配線基板の前記第２主面を前記複数の吸着穴で吸着することにより、前記配線基板の前記第１主面が下方を向いた状態で前記第１型が前記配線基板を保持する工程と、
   （ｂ３）前記（ｂ１）工程の後、前記第２型の前記キャビティ内に樹脂を供給する工程と、
   （ｂ４）前記（ｂ２）工程および前記（ｂ３）工程の後、前記半導体チップ、前記配線基板の前記第１主面、および前記配線基板の前記複数の側面のそれぞれが、前記キャビティ内の前記樹脂に覆われるように、前記第１型と前記第２型の距離を近づける工程と、
   （ｂ５）前記樹脂を硬化させることにより、前記封止体を形成する工程と、
   を含む、半導体装置の製造方法。
2. 請求項１において、
   （ｃ）前記（ｂ）工程の後、前記複数のデバイス領域の間のそれぞれの周囲を囲む切断領域に沿って前記配線基板および前記封止体を切断し、前記複数のデバイス領域のそれぞれを個片化する工程、を更に含み、
   前記配線基板の前記第２主面の前記複数のデバイス領域は、第１絶縁膜に覆われ、
   前記配線基板の前記第２主面の前記切断領域は、前記第１絶縁膜から露出する複数の第１部分と、前記第１絶縁膜に覆われる複数の第２部分と、を含み、
   前記（ｂ）工程では、前記切断領域の前記複数の第２部分と前記複数の吸着穴とが互いに対向した状態で、前記配線基板が前記第１型に吸着固定される、半導体装置の製造方法。
3. 請求項２において、
   前記配線基板の前記複数の第２端子は、前記配線基板の第１絶縁層上に形成され、
   前記配線基板の前記第２主面の前記複数の第２部分のそれぞれにおいて、前記第１絶縁膜と前記第１絶縁層とが、導体パターンを介さずに対向する、半導体装置の製造方法。
4. 請求項３において、
   前記複数のデバイス領域のそれぞれの外縁は、第１辺と、前記第１辺に交差する第２辺と、を有し、
   前記複数のデバイス領域には、前記第１絶縁層上に複数の導体パターンが形成され、
   前記複数の導体パターンは、
   前記複数の第２端子と、
   前記複数の第２端子のいずれかに電気的に接続され、かつ、前記第１辺に向かって延び、かつ、一方の端部が前記第１辺に沿って配置される複数の第１配線と、
   前記複数の第２端子のいずれかに電気的に接続され、かつ、前記第２辺に向かって延び、かつ、一方の端部が前記第２辺に沿って配置される複数の第２配線と、
   を含み、
   前記複数の第１配線の一部と、前記複数の第２配線の一部とは、電気的に接続される、半導体装置の製造方法。
5. 請求項４において、
   前記複数の第１配線のうち、前記第１辺と前記第２辺との交点の最も近くにある第１角部配線は、前記複数の第２配線のいずれかと電気的に接続されている、半導体装置の製造方法。
6. 請求項５において、
   前記第１角部配線は、前記複数の第２配線のうち、前記第１辺と前記第２辺との交点の最も近くにある第２角部配線と電気的に接続されている、半導体装置の製造方法。
7. 請求項４において、
   前記複数の第１配線の一部と、前記複数の第２配線の一部とは、前記複数の第２端子が形成された配線層において、互いに接続されている、半導体装置の製造方法。
8. 請求項２において、
   前記切断領域は、第１方向に延びる複数の第１切断線と、前記第１方向に交差する第２方向に延びる複数の第２切断線と、を含み、
   前記複数の第２部分のそれぞれは、前記複数の第１切断線と前記複数の第２切断線との交点に配置され、
   前記複数の第１部分のそれぞれは、隣り合う前記複数の第２部分の間に配置される、半導体装置の製造方法。
9. 請求項１において、
   平面視において、前記配線基板は、
   第１方向に延びる第１長辺と、
   前記第１長辺の反対側の第２長辺と、
   前記第１方向に交差する第２方向に延びる第１短辺と、
   前記第１短辺の反対側の第２短辺と、
   前記第１長辺と前記複数のデバイス領域との間にある第１外枠領域と、
   前記第１短辺と前記複数のデバイス領域との間にある第２外枠領域と、
   前記第２長辺と前記複数のデバイス領域との間にある第３外枠領域と、
   前記第２短辺と前記複数のデバイス領域との間にある第４外枠領域と、
   を含み、
   前記（ｂ）工程において、前記第１、第２、第３、および第４外枠領域のそれぞれは、前記樹脂により覆われ、
   前記第２方向における前記第１外枠領域の幅、および前記第３外枠領域の幅は、前記第１方向における前記第２外枠領域の幅、および前記第４外枠領域の幅より狭い、半導体装置の製造方法。
10. 請求項９において、
    前記第１短辺および前記第２短辺のそれぞれには、平面視において前記複数のデバイス領域に向かって凹んだ凹部があり、
    前記第１長辺および前記第２長辺のそれぞれには、前記凹部が無く、
    前記（ｂ１）工程で準備する第１型は、位置決めピンを備え、
    前記（ｂ２）工程では、前記配線基板の前記凹部と前記位置決めピンとが重なるように配置することで、前記第１型と、前記配線基板との平面視における位置関係を制御する、半導体装置の製造方法。
11. 第１主面、前記第１主面の反対側の第２主面、前記第１主面において露出する複数の第１端子、および前記第２主面において露出し、かつ前記複数の第１端子と電気的に接続される複数の第２端子を備える配線基板と、
    前記複数の第１端子と電気的に接続され、前記配線基板の前記第１主面上に搭載される半導体チップと、
    前記配線基板の前記第１主面上に形成され、前記半導体チップを封止する封止体と、を含み、
    前記配線基板の前記第２主面は、第１方向に延びる第１辺と、前記第１方向に交差する第２方向に延びる第２辺と、を有し、
    前記配線基板は、第１絶縁層上の第１配線層に形成される複数の導体パターンを有し、
    前記複数の導体パターンは、
    前記複数の第２端子と、
    前記複数の第２端子のいずれかに電気的に接続され、かつ、前記第１辺に向かって延び、かつ、一方の端部が前記第１辺に沿って配置される複数の第１配線と、
    前記複数の第２端子のいずれかに電気的に接続され、かつ、前記第２辺に向かって延び、かつ、一方の端部が前記第２辺に沿って配置される複数の第２配線と、
    を含み、
    前記複数の第１配線の一部と、前記複数の第２配線の一部とは、電気的に接続される、半導体装置。
12. 請求項１１において、
    前記複数の第１配線のうち、前記第１辺と前記第２辺との交点の最も近くにある第１角部配線は、前記複数の第２配線のいずれかと電気的に接続されている、半導体装置。
13. 請求項１２において、
    前記第１角部配線は、前記複数の第２配線のうち、前記第１辺と前記第２辺との交点の最も近くにある第２角部配線と電気的に接続されている、半導体装置。
14. 請求項１１において、
    前記複数の第１配線の一部と、前記複数の第２配線の一部とは、前記複数の第２端子が形成された配線層において、互いに接続されている、半導体装置。

Images