JP2019179799A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2019179799A JP2019179799A JP2018067217A JP2018067217A JP2019179799A JP 2019179799 A JP2019179799 A JP 2019179799A JP 2018067217 A JP2018067217 A JP 2018067217A JP 2018067217 A JP2018067217 A JP 2018067217A JP 2019179799 A JP2019179799 A JP 2019179799A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- area
- threshold voltage
- memory cells
- memory area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】複数のメモリ領域を備える半導体記憶装置において、各々のメモリ領域の初期の閾値電圧を最適化することである。
【解決手段】一実施の形態にかかる半導体記憶装置は、データが格納される第1のメモリ領域11と、第1のメモリ領域に関連する情報が格納される第2のメモリ領域12と、を備える。第1及び第2のメモリ領域に配置されているメモリセルの各々は、第2のメモリ領域12に配置されているメモリセルMC1f、MC2fの初期の閾値電圧が第1のメモリ領域11に配置されているメモリセルMC1、MC2の初期の閾値電圧よりも高くなるように構成されている。
【選択図】図1
【解決手段】一実施の形態にかかる半導体記憶装置は、データが格納される第1のメモリ領域11と、第1のメモリ領域に関連する情報が格納される第2のメモリ領域12と、を備える。第1及び第2のメモリ領域に配置されているメモリセルの各々は、第2のメモリ領域12に配置されているメモリセルMC1f、MC2fの初期の閾値電圧が第1のメモリ領域11に配置されているメモリセルMC1、MC2の初期の閾値電圧よりも高くなるように構成されている。
【選択図】図1
Description
本発明は半導体記憶装置に関し、例えば複数のメモリ領域を備える半導体記憶装置に関する。
特許文献1に相補リード方式のフラッシュメモリが開示されている。相補リード方式のフラッシュメモリは、2つの書換え可能な不揮発性メモリセルが対をなし、この一対のメモリセル(ツインセル)に1ビットの情報が格納される。ツインセルを構成する各メモリセルは、低閾値電圧状態、または高閾値電圧状態のいずれかの状態をとることができる。相補リード方式のフラッシュメモリにおいては、ツインセルを構成する2つのメモリセルを互いに異なる閾値電圧状態にすることで、1ビットの情報が記憶される。
半導体記憶装置は、データを記憶するデータ領域の他に、フラグ領域やエクストラ領域など半導体記憶装置の動作に必要な情報を記憶する領域を備える。例えば、フラグ領域には、データ領域に格納されているデータの状態を示すステータスフラグが格納される。また、例えば、エクストラ領域には、初期の半導体記憶装置の立ち上げに必要な情報(トリミングコードなど)が格納される。
このように、半導体記憶装置には複数のメモリ領域が設けられており、これら複数のメモリ領域に格納されるデータの重要度や読み出しのタイミング等にも違いがある。ここで、フラッシュメモリ等の半導体記憶装置では、各々のメモリセルにおける閾値電圧の状態(低閾値電圧状態または高閾値電圧状態)を用いて情報を記憶するが、上述のように半導体記憶装置が複数のメモリ領域を備える場合は、各々のメモリ領域の使用状態等を考慮して、各々のメモリ領域における初期の閾値電圧を最適化する必要がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態にかかる半導体記憶装置は、第1及び第2のメモリ領域を備え、第1及び第2のメモリ領域に配置されているメモリセルの各々は、第2のメモリ領域に配置されているメモリセルの初期の閾値電圧が第1のメモリ領域に配置されているメモリセルの初期の閾値電圧よりも高くなるように構成されている。
前記一実施の形態によれば、複数のメモリ領域を備える半導体記憶装置において、各々のメモリ領域の初期の閾値電圧を最適化することができる。
まず、実施の形態にかかる半導体記憶装置の概要について説明する。
実施の形態にかかる半導体記憶装置は、例えばフラッシュメモリ等の不揮発性メモリである。実施の形態にかかる半導体記憶装置は、データが格納される第1のメモリ領域と、第1のメモリ領域に関連する情報が格納される第2のメモリ領域と、を備える。第1及び第2のメモリ領域に配置されているメモリセルの各々は、第2のメモリ領域に配置されているメモリセルの初期の閾値電圧が第1のメモリ領域に配置されているメモリセルの初期の閾値電圧よりも高くなるように構成されている。
実施の形態にかかる半導体記憶装置は、例えばフラッシュメモリ等の不揮発性メモリである。実施の形態にかかる半導体記憶装置は、データが格納される第1のメモリ領域と、第1のメモリ領域に関連する情報が格納される第2のメモリ領域と、を備える。第1及び第2のメモリ領域に配置されているメモリセルの各々は、第2のメモリ領域に配置されているメモリセルの初期の閾値電圧が第1のメモリ領域に配置されているメモリセルの初期の閾値電圧よりも高くなるように構成されている。
実施の形態にかかる半導体記憶装置では、このように第2のメモリ領域に配置されているメモリセルの初期の閾値電圧が第1のメモリ領域に配置されているメモリセルの初期の閾値電圧よりも高くなるように構成することで、各々のメモリ領域の初期の閾値電圧を最適化している。なお、「初期の閾値電圧」とは、半導体記憶装置を製造した後のメモリセルの閾値電圧に対応している。また、「初期の閾値電圧」は、メモリセルの電荷保持領域に電荷がたまっていない状態における閾値電圧に対応していることもある。この状態は、中性閾値状態やニュートラル状態とも称される。
上記構成において、第1のメモリ領域はデータが格納されるデータ領域である。また、第2のメモリ領域は、第1のメモリ領域に関連する情報が格納されるフラグ領域やエクストラ領域である。例えば、フラグ領域には、データ領域に格納されているデータの状態を示すステータスフラグが格納される。また、例えば、エクストラ領域には、第1のメモリ領域を動作させるための情報(トリミングコードなど)、換言すると、半導体記憶装置の立ち上げの初期段階に必要な情報が格納される。
以下で説明するように、実施の形態1では、第2のメモリ領域がフラグ領域である半導体記憶装置の構成例について説明する。また、実施の形態2では、第2のメモリ領域がエクストラ領域である半導体記憶装置の構成例について説明する。なお、以下で説明する実施の形態1および実施の形態2に示す構成は一例であり、本実施の形態にかかる半導体記憶装置は、第2のメモリ領域に配置されているメモリセルの初期の閾値電圧が第1のメモリ領域に配置されているメモリセルの初期の閾値電圧よりも高くなるように構成されている半導体記憶装置であれば、実施の形態1、2に示す構成に限定されることはない。
<実施の形態1>
以下、図面を参照して実施の形態1について説明する。
図1は、実施の形態1にかかる半導体記憶装置の構成例を示すブロック図である。図1に示すように、本実施の形態にかかる半導体記憶装置1は、メモリアレイ10を備える。メモリアレイ10は、データ領域11(第1のメモリ領域)とフラグ領域12(第2のメモリ領域)とを備える。
以下、図面を参照して実施の形態1について説明する。
図1は、実施の形態1にかかる半導体記憶装置の構成例を示すブロック図である。図1に示すように、本実施の形態にかかる半導体記憶装置1は、メモリアレイ10を備える。メモリアレイ10は、データ領域11(第1のメモリ領域)とフラグ領域12(第2のメモリ領域)とを備える。
データ領域11にはデータが格納される。具体的には、データ領域11にはメモリセルMC1とメモリセルMC2とで構成されるメモリセル対15(以下、ツインセル15と記載する場合もある)が複数配置されている。メモリセルMC1はワード線WLとビット線BL1とに接続されており、メモリセルMC2はワード線WLとビット線BL2とに接続されている。
メモリアレイ10のビット線BL1、BL2が伸びる方向の端部側(下側)には複数のセンスアンプSAが配置さている。ビット線BL1は、トランジスタTr1を介してセンスアンプSAの一方の入力端子に接続さている。ビット線BL2は、トランジスタTr2を介してセンスアンプSAの他方の入力端子に接続さている。トランジスタTr1、Tr2のゲートには、ビット線BL1、BL2とセンスアンプSAとの接続を制御するための制御信号Ctrl_SAが供給される。図1に示す構成例では、トランジスタTr1、Tr2をP型トランジスタで構成しているので、制御信号Ctrl_SAがロウレベルのときに、ビット線BL1、BL2とセンスアンプSAとが接続され、制御信号Ctrl_SAがハイレベルのときに、ビット線BL1、BL2とセンスアンプSAとが切断される。
データ領域11では、メモリセルMC1とメモリセルMC2とで構成されるツインセル15に1ビットのデータが格納される。ツインセル15に格納されているデータは、相補リード方式で読み出される。
図2は、本実施の形態にかかる半導体記憶装置が備えるメモリセルMC1、MC2の構成例を示す図である。図2に示すように各々のメモリセルMC1、MC2は、ソース領域S、ドレイン領域D、ソース領域Sとドレイン領域Dとの間のチャネル形成領域23、コントロールゲートCG、メモリゲートMG、電荷トラップ領域21、及びゲート絶縁膜22を備える。コントロールゲートCGおよびメモリゲートMGは、チャネル形成領域23の上側にゲート絶縁膜22を介して形成されている。メモリゲートMGとチャネル形成領域23との間には、電荷トラップ領域21が形成されている。電荷トラップ領域21は、例えばシリコンナイトライド等を用いて形成することができる。図2に示すようにメモリセルMC1、MC2は、スプリットゲート型のフラッシュメモリセル(例えば、SG−MONOS)である。
図1、図2に示すように、各々のメモリセルMC1、MC2のドレイン領域Dはビット線BL1、BL2に接続されており、ソース領域Sはソース線SLに接続されており、コントロールゲートCGはワード線WLに接続されており、メモリゲートMGはメモリゲート選択線MGL(図1において不図示)に接続されている。
図2に示すメモリセルMC1、MC2の構成例において、メモリセルMC1、MC2の閾値電圧Vt1、Vt2は、メモリセルMC1、MC2の電荷トラップ領域21にトラップされている電子の量によって変化する。具体的には、メモリセルMC1、MC2の電荷トラップ領域21にトラップされている電子の量が多い場合は、閾値電圧Vt1、Vt2が上昇する。逆に、メモリセルMC1、MC2の電荷トラップ領域21にトラップされている電子の量が少ない場合は、閾値電圧Vt1、Vt2が低下する。
メモリセルMC1、MC2の閾値電圧Vt1、Vt2を上昇させる場合は、例えば、メモリセルMC1、MC2の各電圧値を、VD=0V、VCG=1.5V、VMG=10V、VSL=6Vに設定する。このように各電圧値を設定することで、ソース領域Sからドレイン領域Dに書き込み電流が流れ、コントロールゲートCGとメモリゲートMGの境界部分で発生したホットエレクトロンが電荷トラップ領域21に注入され、メモリセルMC1、MC2の閾値電圧Vt1、Vt2が上昇する。この状態を「高閾値電圧状態」、「書き込み状態」と表現する場合もある。
一方、メモリセルMC1、MC2の閾値電圧Vt1、Vt2を低下させる場合は、例えば、メモリセルMC1、MC2の各電圧値を、VD=0V、VCG=0V、VMG=−10V、VSL=6Vに設定する。このように各電圧値を設定することで、SLジャンクションとメモリゲートMGとの間に高電界が印加され、BtoB(バンドtoバンドトンネリング)によりホットホールが発生する。このホットホールが、電荷トラップ領域21に注入され、メモリセルMC1、MC2の閾値電圧Vt1、Vt2が低下する。この状態を「低閾値電圧状態」、「消去状態」と表現する場合もある。
また、メモリセルMC1、MC2からデータを読み出す場合は、例えば、メモリセルMC1、MC2の各電圧値を、VD=1.5V、VCG=1.5V、VMG=0V、VSL=0Vに設定する。このように各電圧値を設定することで、メモリセルMC1、MC2の閾値電圧Vt1、Vt2が低い場合は、メモリセルMC1、MC2がオン状態(電流が流れやすい状態)となり、メモリセルMC1、MC2の閾値電圧Vt1、Vt2が高い場合は、メモリセルMC1、MC2がオフ状態(電流が流れにくい状態)となる。
なお、本実施の形態にかかる半導体装置において、上記で示したメモリセルMC1、MC2の各電圧値VD、VCG、VMG、VSLの設定値は一例であり、これら以外の設定値を用いてもよい。また、図2に示したメモリセルMC1、MC2の構成は一例であり、本実施の形態にかかる半導体記憶装置では図2に示した構成以外のメモリセルを用いてもよい。
図3は、ツインセル15を構成しているメモリセルMC1、MC2の閾値電圧Vt1、Vt2の分布を示す図である。ツインセル15は、メモリセルMC1の閾値電圧Vt1とメモリセルMC2の閾値電圧Vt2との大小関係に応じて定義したデータを保持可能に構成されている。
例えば、図3(a)に示すように、メモリセルMC2の閾値電圧Vt2がメモリセルMC1の閾値電圧Vt1よりも高い場合、ツインセル15にはデータ「1」が書き込まれている。換言すると、メモリセルMC1の閾値電圧Vt1が低閾値電圧状態、メモリセルMC2の閾値電圧Vt2が高閾値電圧状態の場合、ツインセル15にはデータ「1」が書き込まれている。
逆に、図3(b)に示すように、メモリセルMC1の閾値電圧Vt1がメモリセルMC2の閾値電圧Vt2よりも高い場合、ツインセル15にはデータ「0」が書き込まれている。換言すると、メモリセルMC1の閾値電圧Vt1が高閾値電圧状態、メモリセルMC2の閾値電圧Vt2が低閾値電圧状態の場合、ツインセル15にはデータ「0」が書き込まれている。
なお、低閾値電圧状態とは、メモリセルを構成するトランジスタ(図2参照)の閾値電圧が所定の基準値未満である状態をいう。また、高閾値電圧状態とは、メモリセルを構成するトランジスタの閾値電圧が所定の基準値以上である状態をいう。
また、メモリセルMC1を「ポジメモリ」と、メモリセルMC2を「ネガメモリ」と称する場合もある。また、本実施の形態では、メモリセルMC1、MC2の閾値電圧Vt1、Vt2とツインセル15のデータ(「1」、「0」の状態)との関係を、図3に示す場合と逆になるように定義してもよい。つまり、メモリセルMC1の閾値電圧Vt1がメモリセルMC2の閾値電圧Vt2よりも高い場合、ツインセル15にデータ「1」が書き込まれている状態としてもよい。また、メモリセルMC2の閾値電圧Vt2がメモリセルMC1の閾値電圧Vt1よりも高い場合、ツインセル15にデータ「0」が書き込まれている状態としてもよい。
また、図3(c)に示すように、メモリセルMC1の閾値電圧Vt1とメモリセルMC2の閾値電圧Vt2とが共に低閾値電圧状態である場合は、消去状態(イニシャライズ状態)であることを示す。消去状態の場合、ツインセルからの読み出し結果は、不定になる。すなわち、閾値電圧Vt1とVt2の大小関係に応じて、読み出された値が、「1」である場合も、「0」である場合もあり、一意に定まらない。
図4は、データ領域に配置されているツインセル15の構成例及び読み出し動作を説明するための図である。図4に示すように、メモリセルMC1のドレイン領域D(図2参照)はビット線BL1に接続されており、ソース領域Sはソース線SLに接続されており、コントロールゲートCGはワード線WLに接続されており、メモリゲートMGはメモリゲート選択線MGLに接続されている。また、メモリセルMC2のドレイン領域Dはビット線BL2に接続されており、ソース領域Sはソース線SLに接続されており、コントロールゲートCGはワード線WLに接続されており、メモリゲートMGはメモリゲート選択線MGLに接続されている。
このようなメモリセルMC1、MC2へのデータの書き込み、及びメモリセルMC1、MC2からのデータの読み出しは、メモリ制御回路(不図示)を用いて実施することができる。具体的には、メモリ制御回路(不図示)を用いてビット線BL1、BL2、ワード線WL、メモリゲート選択線MGL、ソース線SL等を制御することで、メモリセルMC1、MC2へのデータの書き込み、及びメモリセルMC1、MC2からのデータの読み出しを実施することができる。
以下、データの読み出し動作について詳細に説明する。メモリセルMC1、MC2の閾値電圧Vt1、Vt2の状態、換言するとツインセル15に格納されているデータは、データ領域11に設けられているセンスアンプSAを用いて読み出される。このときツインセル15に格納されているデータは、相補リード方式を用いて読み出される。
具体的には、まず、メモリセルMC1に接続されたビット線BL1とメモリセルMC2に接続されたビット線BL2とが所定の電圧(例えば、VD=1.5V)になるようにプリチャージされる。その後、ワード線WLをハイレベル状態にして、メモリセルMC1、MC2のコントロールゲートの電圧をハイレベル(例えば、VCG=1.5V)にする。これにより、メモリセルMC1の閾値電圧状態に応じた電流がメモリセルMC1に流れて、ビット線BL1がディスチャージされる。同様に、メモリセルMC2の閾値電圧状態に応じた電流がメモリセルMC2に流れて、ビット線BL2がディスチャージされる。そして、所定のセンスタイミングにおいて、ビット線BL1とビット線BL2との電圧差をセンスアンプSAを用いてセンスすることで、ツインセル15に格納されているデータを検出することができる。
具体的には、メモリセルMC1の閾値電圧Vt1が低く、メモリセルMC2の閾値電圧Vt2が高い場合は、メモリセルMC1は電流が流れやすい状態となり、メモリセルMC2は電流が流れにくい状態となる。この場合は、ビット線BL1の電圧がビット線BL2の電圧よりも低くなる。センスアンプSAはこれらのビット線BL1、BL2の電位差を検出することで、ツインセル15にデータ「1」が格納されていると判断することができる。
逆に、メモリセルMC1の閾値電圧Vt1が高く、メモリセルMC2の閾値電圧Vt2が低い場合は、メモリセルMC1は電流が流れにくい状態となり、メモリセルMC2は電流が流れやすい状態となる。この場合は、ビット線BL1の電圧がビット線BL2の電圧よりも高くなる。センスアンプSAはこれらのビット線BL1、BL2の電位差を検出することで、ツインセル15にデータ「0」が格納されていると判断することができる。
次に、図1に示す半導体記憶装置1が備えるメモリアレイ10のフラグ領域12について説明する。フラグ領域12には、データ領域11に格納されているデータの状態を示すステータスフラグが格納される。フラグ領域12には、複数のメモリセル16が配置されている。複数のメモリセル16のうちのメモリセルMC1fは、ワード線WLとビット線BL1fとに接続されており、メモリセルMC2fはワード線WLとビット線BL2とに接続されている。フラグ領域12に配置されているメモリセルMC1f、MC2fについても、図2に示したメモリセルを用いて構成することができる。
メモリアレイ10のビット線BL1f、BL2fが伸びる方向の端部側(下側)にはセンスアンプSAfが配置さている。センスアンプSAfの一方の入力端子にはメモリセルMC1f、MC2fの各々が並列に接続されたビット線BLfが接続されており、他方の入力端子には参照電流源Irefが接続されている。具体的には、ビット線BL1fは、トランジスタTr1fを介してビット線BLfに接続されている。また、ビット線BL2fは、トランジスタTr2fを介してビット線BLfに接続されている。ビット線BLfは、センスアンプSAfの一方の入力端子に接続されている。
トランジスタTr1f、Tr2fのゲートには、ビット線BL1f、BL2fとセンスアンプSAfとの接続を制御するための制御信号Ctrl_SAが供給される。図1に示す構成例では、トランジスタTr1f、Tr2fをP型トランジスタで構成しているので、制御信号Ctrl_SAがロウレベルのときに、ビット線BL1f、BL2fとセンスアンプSAfとが接続され、制御信号Ctrl_SAがハイレベルのときに、ビット線BL1f、BL2fとセンスアンプSAfとが切断される。
図1に示すように、データ領域11に配置されているメモリセルMC1、MC2、及びフラグ領域12に配置されているメモリセルMC1f、MC2fは各々、同一のワード線WLに接続されている。また、データ領域11に配置されているトランジスタTr1、Tr2、及びフラグ領域12に配置さているトランジスタTr1f、Tr2fは各々、同一の信号線に接続されており、これらのトランジスタには同一の制御信号Ctrl_SAが供給される。
また、フラグ領域12に配置されている複数のメモリセルMC1f、MC2fには、同一のステータスフラグが格納される。つまり、図1示す構成例では、2つのメモリセルMC1f、MC2fを一組として、同一のステータスフラグを格納する。ここで、ステータスフラグとは、データ領域11のメモリセルMC1、MC2にデータが格納されているか否かの状態を示すフラグである。換言すると、ステータスフラグとは、フラグ領域12のメモリセルMC1f、MC2fと同一のワード線WLに接続されたデータ領域11のメモリセルMC1、MC2のデータのデータ格納状態を示すフラグである。
具体的には、同一のワード線WLに接続されているデータ領域11のメモリセルMC1、MC2において、データが書き込まれている状態であるか、データが消去されている状態であるかを示すフラグである。なお、データが書き込まれている状態(書き込み状態)は、データが記憶されている状態、又はデータが有効な状態ともいえる。同様に、データが消去されている状態(消去状態)は、データが書き込まれていない状態、又はデータが無効な状態ともいえる。
本実施の形態では、データ領域11のメモリセルMC1、MC2が共に消去状態(低閾値電圧状態)である場合、ステータスフラグ値として、「1」がフラグ領域12のメモリセルMC1f、MC2fのそれぞれに格納される。この場合は、メモリセルMC1f、MC2fは、いずれも低閾値電圧状態に設定されている。また、データ領域11のメモリセルMC1、MC2にデータが書き込まれた状態である場合、ステータスフラグ値として、「0」がフラグ領域12のメモリセルMC1f、MC2fのそれぞれに格納される。この場合は、メモリセルMC1f、MC2f共に高閾値電圧状態に設定される。
例えば、本実施の形態では、ステータスフラグを格納するためのメモリセルMC1f、MC2fは、データ領域11のメモリセルMC1、MC2の消去単位毎に設けてもよい。例えば、データ領域11の消去単位が同一のワード線WLに接続されているメモリセルMC1、MC2毎である場合は、ステータスフラグを格納するためのメモリセルMC1f、MC2fは、ワード線WL毎に設けることができる。このとき、同一のワード線に接続されているデータ領域11およびフラグ領域12のメモリセルの各々(つまり、メモリセルMC1、MC2、MC1f、MC2f)の消去動作は、同時に行われるようにしてもよい。
本実施の形態では、フラグ領域12のメモリセルMC1f、MC2fに格納されているデータは、参照リード方式で読み出される。
図5は、フラグ領域12に配置されている複数のメモリセル16の構成例及び読み出し動作を説明するための図である。図5に示すように、メモリセルMC1fのドレイン領域D(図2参照)はビット線BL1fに接続されており、ソース領域Sはソース線SLに接続されており、コントロールゲートCGはワード線WLに接続されており、メモリゲートMGはメモリゲート選択線MGLに接続されている。また、メモリセルMC2fのドレイン領域Dはビット線BL2fに接続されており、ソース領域Sはソース線SLに接続されており、コントロールゲートCGはワード線WLに接続されており、メモリゲートMGはメモリゲート選択線MGLに接続されている。
フラグ領域12のメモリセルMC1f、MC2fに格納されているデータは、参照リード方式を用いて読み出される。具体的には、まず、メモリセルMC1f、MC2fのそれぞれに接続されたビット線BL1f、BL2fと信号線ILとが所定の電圧になるようプリチャージされる。その後、ワード線WLをハイレベル状態にして、メモリセルMC1f、MC2fのコントロールゲートの電圧をハイレベルにする。これにより、メモリセルMC1f、MC2fの閾値電圧状態に応じた電流がメモリセルMC1f、MC2fに流れて、ビット線BL1f、BL2fがディスチャージされる。また、参照電流源Irefに電流が流れて信号線ILがディスチャージされる。そして、所定のセンスタイミングにおいて、センスアンプSAfを用いてビット線BLfと信号線ILとの電圧差をセンスする。これにより、メモリセルMC1f、MC2fに格納されているデータを検出することができる。換言すると、センスアンプSAfは、メモリセルMC1f、MC2fの各々を流れる電流の合計電流と、参照電流源Irefの参照電流とを比較することで、ステータスフラグの値を検出することができる。
具体的に説明すると、メモリセルMC1f、MC2fの閾値電圧Vt1f、Vt2fが共に低閾値電圧状態である場合は、メモリセルMC1f、MC2fは電流が流れやすい状態である。この場合は、センスアンプの一方の入力端子に接続されているビット線BLfの電圧が信号線ILの電圧よりも低くなる。センスアンプSAfはビット線BLfと信号線ILの電位差を検出することで、メモリセルMC1f、MC2fにデータ「1」が格納されていると判断することができる。
逆に、メモリセルMC1f、MC2fの閾値電圧Vt1f、Vt2fが共に高閾値電圧状態である場合は、メモリセルMC1f、MC2fは電流が流れにくい状態である。この場合は、センスアンプの一方の入力端子に接続されているビット線BLfの電圧が信号線ILの電圧よりも高くなる。センスアンプSAfはビット線BLfと信号線ILの電位差を検出することで、メモリセルMC1f、MC2fにデータ「0」が格納されていると判断することができる。
図6は、各々のメモリセルの読み出し時のI−V特性を示すグラフである。図6では、1ビット単セル(具体的には図4に示すメモリセルMC1)の高閾値電圧状態における閾値電圧Vt_aおよび低閾値電圧状態における閾値電圧Vt_bを示している。また、2ビット並列セル(具体的には、図5に示す互いに並列に接続されたメモリセルMC1fとメモリセルMC2f)の高閾値電圧状態における閾値電圧Vtf_aおよび低閾値電圧状態における閾値電圧Vtf_bを示している。
換言すると、図6に示す閾値電圧Vt_aは、高閾値電圧状態の1ビット単セルMC1に閾値定義電流が流れた際の電圧値を示しており、閾値電圧Vt_bは、低閾値電圧状態の1ビット単セルMC1に閾値定義電流が流れた際の電圧値を示している。同様に、図6に示す閾値電圧Vtf_aは、高閾値電圧状態の2ビット並列セル(MC1f+MC2f)に閾値定義電流が流れた際の電圧値を示しおり、閾値電圧Vtf_bは、低閾値電圧状態の2ビット並列セル(MC1f+MC2f)に閾値定義電流が流れた際の電圧値を示している。
なお、図6では、各々のメモリセルMC1、MC1f、MC2fの初期の閾値電圧が調整されていない場合を示しており、各々のメモリセルMC1、MC1f、MC2fの初期の閾値電圧はそれぞれ略同一であるものとする。
図6に示すように、2ビット並列セル(MC1f+MC2f)の高閾値電圧状態における閾値電圧Vtf_aは、1ビット単セルMC1の高閾値電圧状態における閾値電圧Vt_aよりも低い値となっている。同様に、2ビット並列セル(MC1f+MC2f)の低閾値電圧状態における閾値電圧Vtf_bは、1ビット単セルMC1の低閾値電圧状態における閾値電圧Vt_bよりも低い値となっている。
このように2ビット並列セル(MC1f+MC2f)において閾値電圧Vtf_a、Vtf_bが低下する理由は、以下に説明するとおりである。すなわち、図5に示すように、2ビット並列セル(MC1f+MC2f)は、メモリセルMC1fとメモリセルMC2fとがセンスアンプSAfに対して並列に接続されている。具体的には、メモリセルMC1fに接続されているビット線BL1fとメモリセルMC2fに接続されているビット線BL2fとが、ビット線BLfを介してセンスアンプSAfに並列に接続されている。
このため、センスアンプSAfに接続されているビット線BLfには、ビット線BL1fから引き抜かれる電流とビット線BL2fから引き抜かれる電流とが流れるため、センスアンプSAfで検出される電流は低下する。すなわち、各々のメモリセルMC1f、メモリセルMC2fに流れる電流は、1ビット単セルMC1に流れる電流と同じであるが、メモリセルMC1fとメモリセルMC2fとが互いに並列に接続されているため、センスアンプSAfに接続されているビット線BLfから引き抜かれる電流は、1ビット単セルMC1の場合の2倍となる。このため、2ビット並列セル(MC1f+MC2f)では、見かけ上、1ビット単セルMC1の場合と比べて閾値電圧が低下する。
本実施の形態にかかる半導体記憶装置では、このように2ビット並列セル(MC1f+MC2f)における閾値電圧低下を見かけ上抑制することで、フラグ領域12に配置されているメモリセルMC1f、MC2fの閾値電圧を予め調整している。具体的には、フラグ領域12に配置されているメモリセルMC1f、MC2fの初期の閾値電圧が、データ領域11に配置されているメモリセルMC1、MC2の初期の閾値電圧よりも高くなるように調整している。
図7は、各々のメモリセルの読み出し時のI−V特性を示すグラフであり、フラグ領域12に配置されているメモリセルMC1f、MC2fの初期の閾値電圧を調整した場合のI−V特性を示している。
上述のように、本実施の形態にかかる半導体記憶装置では、フラグ領域12に配置されているメモリセルMC1f、MC2fの初期の閾値電圧が、データ領域11に配置されているメモリセルMC1、MC2の初期の閾値電圧よりも高くなるように調整している。このように初期の閾値電圧を調整することで、フラグ領域12の各々のメモリセルMC1f、MC2fに流れる電流を、データ領域11の各々のメモリセルMC1、MC2に流れる電流よりも少なくすることができる。
すなわち、図5に示したように2ビット並列セル(MC1f+MC2f)では、センスアンプSAfに接続されているビット線BLfには、ビット線BL1fから引き抜かれる電流とビット線BL2fから引き抜かれる電流とが流れるが、初期の閾値電圧を調整した場合は、各々のメモリセルMC1f、MC2fに流れる電流を少なくすることができる。よって、ビット線BL1fから引き抜かれる電流とビット線BL2fから引き抜かれる電流とを少なくすることができ、センスアンプSAfに接続されているビット線BLfに流れる電流を少なくすることができる。したがって、2ビット並列セル(MC1f+MC2f)の見かけ上の閾値電圧を高くすることができる。
このとき、センスアンプSAfに接続されているビット線BLfに流れる電流と、1ビット単セルMC1に流れる電流とを同程度とすることで、2ビット並列セル(MC1f+MC2f)における閾値電圧Vtf_a、Vt_bと1ビット単セルMC1における閾値電圧Vt_a、Vt_bとをそれぞれ略同一にすることができる(図7参照)。
図8は、フラグ領域に配置されている複数のメモリセルの他の構成例を示す図である。図8では、フラグ領域12に配置されている複数のメモリセル17を4つのメモリセルMC1f〜MC4f(クアッドセル)で構成している場合を示している。つまり、図8に示す構成では、4つのメモリセルMC1f〜MC4fが一組となって、同一のステータスフラグを格納する。
図8に示すように、各々のメモリセルMC1f〜MC4fのドレイン領域D(図2参照)はそれぞれビット線BL1f〜BL4fに接続されている。また、各々のメモリセルMC1f〜MC4fのソース領域Sはソース線SLに接続されており、コントロールゲートCGはワード線WLに接続されており、メモリゲートMGはメモリゲート選択線MGLに接続されている。
センスアンプSAfの一方の入力端子にはメモリセルMC1f〜MC4fの各々が並列に接続されたビット線BLfが接続されており、他方の入力端子には参照電流源Irefが接続されている。各々のビット線BL1f〜BL4fは、トランジスタTr1f〜Tr4fを介してビット線BLfに接続されている。トランジスタTr1f〜Tr4fのゲートには、ビット線BL1f〜BL4fとセンスアンプSAfとの接続を制御するための制御信号Ctrl_SAが供給される。
フラグ領域12のメモリセルMC1f〜MC4fの各々には、同一のステータスフラグが格納される。また、フラグ領域12のメモリセルMC1f〜MC4fに格納されているデータは、参照リード方式を用いて読み出される。具体的には、まず、メモリセルMC1f〜MC4fのそれぞれに接続されたビット線BL1f〜BL4fと信号線ILとが所定の電圧になるようプリチャージされる。その後、ワード線WLをハイレベル状態にして、メモリセルMC1f〜MC4fのコントロールゲートの電圧をハイレベルにする。これにより、メモリセルMC1f〜MC4fの閾値電圧状態に応じた電流がメモリセルMC1f〜MC4fに流れて、ビット線BL1f〜BL4fがディスチャージされる。また、参照電流源Irefに電流が流れて信号線ILがディスチャージされる。そして、所定のセンスタイミングにおいて、ビット線BLfと信号線ILとの電圧差をセンスアンプSAfを用いてセンスする。これにより、メモリセルMC1f〜MC4fに格納されているデータを検出することができる。換言すると、センスアンプSAfは、メモリセルMC1f〜MC4fの各々を流れる電流の合計電流と、参照電流源Irefの参照電流とを比較することで、ステータスフラグの値を検出することができる。
具体的に説明すると、メモリセルMC1f〜MC4fの閾値電圧Vt1f〜Vt4fが共に低閾値電圧状態である場合は、メモリセルMC1f〜MC4fは電流が流れやすい状態である。この場合は、センスアンプの一方の入力端子に接続されているビット線BLfの電圧が信号線ILの電圧よりも低くなる。センスアンプSAfはビット線BLfと信号線ILの電位差を検出することで、メモリセルMC1f〜MC4fにデータ「1」が格納されていると判断することができる。
逆に、メモリセルMC1f〜MC4fの閾値電圧Vt1f〜Vt4fが共に高閾値電圧状態である場合は、メモリセルMC1f〜MC4fは電流が流れにくい状態である。この場合は、センスアンプの一方の入力端子に接続されているビット線BLfの電圧が信号線ILの電圧よりも高くなる。センスアンプSAfはビット線BLfと信号線ILの電位差を検出することで、メモリセルMC1f〜MC4fにデータ「0」が格納されていると判断することができる。
図5に示した構成では、2つのメモリセルMC1f、MC2fを一組として同一のステータスフラグを格納しているが、図8に示す構成では、4つのメモリセルMC1f〜MC4fを一組として同一のステータスフラグを格納している。したがって、図8に示す構成では、図5に示した構成と比べて、センスアンプSAfに並列に接続されるメモリセルの数が多いため、1つ当たりのメモリセルに流れる電流を少なくすることができる。換言すると、各々のメモリセルMC1f〜MC4fの閾値電圧を高くすることができる。
なお、図5、図8に示した構成は一例であり、本実施の形態かかる半導体記憶装置では、同一のステータスフラグを格納する一組当たりのメモリセルの数は特に限定されることはなく、任意に決定することができる。
図9は、本実施の形態にかかる半導体記憶装置の全体構成を示す図である。図9に示すように、本実施の形態にかかる半導体記憶装置1のメモリアレイ10は、横方向に伸びる複数のワード線WLと、縦方向に伸びる複数のビット線とが交わるように配置されている。各々のメモリセルは、各々のワード線WLと各々のビット線BLとが交わる箇所に配置されている。メモリアレイ10は、データ領域11とフラグ領域12とを備えており、フラグ領域12は、メモリアレイ10のワード線WLが伸びる方向の端部側に設けられている。
本実施の形態にかかる半導体記憶装置1では、フラグ領域12に配置されているメモリセルMC1f、MC2fの初期の閾値電圧が、データ領域11に配置されているメモリセルMC1、MC2の初期の閾値電圧よりも高くなるように調整している。例えば、半導体記憶装置1の製造時において、フラグ領域12に追加でドーピングを実施することで、フラグ領域12のメモリセルMC1f、MC2fの初期の閾値電圧を高くすることができる。また、フラグ領域12のメモリセルがメタルゲートで形成されている場合は、メタルゲートを構成する材料の割合を変えることで、フラグ領域12のメモリセルMC1f、MC2fの初期の閾値電圧を高くしてもよい。
上述のように、本実施の形態にかかる半導体記憶装置では、フラグ領域12に配置されているメモリセルMC1f、MC2fの初期の閾値電圧が、データ領域11に配置されているメモリセルMC1、MC2の初期の閾値電圧よりも高くなるように調整している。よって、データ領域11とフラグ領域12とを備える半導体記憶装置において、各々のメモリ領域の初期の閾値電圧を最適化することができる。
また、フラグ領域12において、2つのメモリセルMC1f、MC2f(ツインセル)を並列接続して使用した場合や、4つのメモリセルMC1f〜MC4f(クアッドセル)を並列接続して使用した場合は、実質的なセル幅Wが大きくなっているため、電荷を考慮した場合、閾値電圧の振り幅が小さくなり、各々のメモリセルが受けるダメージを小さくすることができる。したがって、ステータスフラグを格納するメモリセルを1つのメモリセルで構成した場合よりも信頼性を向上させることができる。また、並列接続されたメモリセルを用いることで実質的なセル幅Wを大きくすることができるので、メモリセルのばらつきを改善することができ、適切にウィンドウ幅を設定することができる。
<実施の形態2>
次に、実施の形態2について説明する。
図10は、実施の形態2にかかる半導体記憶装置の全体構成を示す図である。図10に示すように、実施の形態2かかる半導体記憶装置2のメモリアレイ30は、横方向に伸びる複数のワード線WLと、縦方向に伸びる複数のビット線とが交わるように配置されている。各々のメモリセルは、各々のワード線WLと各々のビット線BLとが交わる箇所に配置されている。メモリアレイ30は、データ領域31とエクストラ領域32とを備えており、エクストラ領域32は、メモリアレイ30のビット線BLが伸びる方向の端部側(下側)に設けられている。
次に、実施の形態2について説明する。
図10は、実施の形態2にかかる半導体記憶装置の全体構成を示す図である。図10に示すように、実施の形態2かかる半導体記憶装置2のメモリアレイ30は、横方向に伸びる複数のワード線WLと、縦方向に伸びる複数のビット線とが交わるように配置されている。各々のメモリセルは、各々のワード線WLと各々のビット線BLとが交わる箇所に配置されている。メモリアレイ30は、データ領域31とエクストラ領域32とを備えており、エクストラ領域32は、メモリアレイ30のビット線BLが伸びる方向の端部側(下側)に設けられている。
データ領域31にはデータが格納される。エクストラ領域32には、データ領域31を動作させるための情報、換言するとデータ領域31の立ち上げに必要な情報が格納されている。例えば、エクストラ領域32には、データ領域31を動作させるための情報としてトリミングコードが格納されている。
また、データ領域31およびエクストラ領域32にはそれぞれ、相補リード方式または参照リード方式でデータが読み出されるメモリセルが配置されている。メモリセルの構成および動作については、実施の形態1で説明した場合と同様である(特に、図4参照)。
本実施の形態かかる半導体記憶装置2において、エクストラ領域32は特殊なメモリ領域である。具体的には、本実施の形態かかる半導体記憶装置2では、エクストラ領域32に配置されているメモリセルの初期の閾値電圧が、データ領域32に配置されているメモリセルの初期の閾値電圧よりも高くなるように調整している。これにより、エクストラ領域32における初期の閾値電圧を最適化することができるとともに、エクストラ領域32に格納されるデータの信頼性を向上させることができる。以下、この理由について詳細に説明する。
上述のようにエクストラ領域32には、データ領域31を動作させるための情報(トリミングコードなど)が格納されている。ここで、エクストラ領域32からトリミングコードを読み出すタイミングは半導体記憶装置にトリミングを実施する前であるため、エクストラ領域32からトリミングコードを読み出す際は、トリミングコードを読み出すための読み出し電圧が最適化されていない。このため、エクストラ領域32にデータ(トリミングコード)を書き込む際は、読み出し電圧のばらつき等に対してマージンを設ける必要がある。
また、半導体記憶装置の製造時においては、ウェハーテスト時にエクストラ領域32にトリミングコードを書き込むため、その後のパッケージングの工程や実装時の半田リフロー工程における熱に対してリテンション耐性が必要となる。
図11は、メモリセルを160℃の環境下で放置した際の、メモリセルのリテンション時間とVtとの関係を示すグラフである。図11に示すように、エクストラ領域32のようにデータの書き換え回数が少ない場合には、高閾値電圧側のメモリセルの閾値電圧の変動は、低閾値電圧側のメモリセルの閾値電圧の変動よりも大きくなる。このため、リテンション時間t1に着目すると、高閾値電圧側のメモリセルの閾値電圧と読み出し限界の閾値電圧との差ΔVt2は、低閾値電圧側のメモリセルの閾値電圧と読み出し限界の閾値電圧との差ΔVt1よりも小さくなる。したがって、高閾値電圧側では低閾値電圧側と比べてウィンドウ幅が狭くなり、メモリセルの閾値電圧のウィンドウ幅のバランスが悪くなる。
本実施の形態かかる半導体記憶装置2では、この点を考慮して、エクストラ領域32に配置されているメモリセルの初期の閾値電圧が、データ領域32に配置されているメモリセルの初期の閾値電圧よりも高くなるように調整している。これにより、図11に示す高閾値電圧側のメモリセルの閾値電圧と低閾値電圧側のメモリセルの閾値電圧とが高電圧側(上側)にシフトし、メモリセルの閾値電圧のウィンドウ幅のバランスを改善することができる。したがって、エクストラ領域32における初期の閾値電圧を最適化することができるとともに、エクストラ領域32に格納されているデータの信頼性を向上させることができる。
例えば、図10に示す半導体記憶装置2の製造時において、エクストラ領域32に追加でドーピングを実施することで、エクストラ領域32のメモリセルの初期の閾値電圧を高くすることができる。また、エクストラ領域32のメモリセルがメタルゲートで形成されている場合は、メタルゲートを構成する材料の割合を変えることで、エクストラ領域32のメモリセルの初期の閾値電圧を高くしてもよい。
図12は、実施の形態1、2にかかる半導体記憶装置の搭載例を示すブロック図である。図12は、実施の形態1、2にかかる半導体記憶装置1、2を半導体装置50に搭載した構成例を示している。
図12に示すように、半導体装置50には、半導体記憶装置1、2、CPU(Central Processing Unit)51、RAM(Random Access Memory)52、及びアナログ回路53が搭載されている。CPU51は、半導体装置50における各種の演算を実施する回路である。RAM52は、所定のデータを一時的に格納可能な記憶装置である。アナログ回路53は、半導体装置50における各種のアナログ処理を実施する回路である。半導体記憶装置1、2はフラッシュメモリであり、CPU51で実行するためのプログラムやデータが格納されている。
図12に示すように、半導体記憶装置1は実施の形態1で説明した半導体記憶装置1であり、メモリアレイ10がデータ領域11とフラグ領域12とを備える。また、半導体記憶装置2は実施の形態2で説明した半導体記憶装置2であり、メモリアレイ30がデータ領域31とエクストラ領域32とを備える。
なお、図12に示した半導体記憶装置1、2の搭載例は一例であり、実施の形態1、2にかかる半導体記憶装置1、2は、これ以外の構成で半導体装置に搭載されてもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1、2 半導体記憶装置
10 メモリアレイ
11 データ領域(第1のメモリ領域)
12 フラグ領域(第2のメモリ領域)
15 メモリセル対(ツインセル)
16、17 メモリセル
21 電荷トラップ領域
22 ゲート絶縁膜
23 チャネル形成領域
30 メモリアレイ
31 データ領域(第1のメモリ領域)
32 エクストラ領域(第2のメモリ領域)
50 半導体装置
51 CPU
52 RAM
53 アナログ回路
10 メモリアレイ
11 データ領域(第1のメモリ領域)
12 フラグ領域(第2のメモリ領域)
15 メモリセル対(ツインセル)
16、17 メモリセル
21 電荷トラップ領域
22 ゲート絶縁膜
23 チャネル形成領域
30 メモリアレイ
31 データ領域(第1のメモリ領域)
32 エクストラ領域(第2のメモリ領域)
50 半導体装置
51 CPU
52 RAM
53 アナログ回路
Claims (10)
- データが格納される第1のメモリ領域と、
前記第1のメモリ領域に関連する情報が格納される第2のメモリ領域と、を備え、
前記第1及び第2のメモリ領域に配置されているメモリセルの各々は、前記第2のメモリ領域に配置されているメモリセルの初期の閾値電圧が前記第1のメモリ領域に配置されているメモリセルの初期の閾値電圧よりも高くなるように構成されている、
半導体記憶装置。 - 前記第1のメモリ領域には、相補リード方式でデータが読み出されるメモリセル対が配置されており、
前記第2のメモリ領域には、参照リード方式でデータが読み出される複数のメモリセルが配置されており、
前記第2のメモリ領域に配置されている前記複数のメモリセルは、前記第1のメモリ領域に格納されているデータの状態を示すステータスフラグが前記第1のメモリ領域に関連する情報として格納可能に構成されており、
前記第2のメモリ領域に配置されている前記複数のメモリセルには同一のステータスフラグが格納される、
請求項1に記載の半導体記憶装置。 - 前記第1のメモリ領域には第1のセンスアンプが配置されており、
前記第2のメモリ領域には第2のセンスアンプが配置されており、
前記第1のセンスアンプの入力端子にはそれぞれ、前記メモリセル対の各々と接続されたビット線が接続されており、
前記第2のセンスアンプの一方の入力端子には前記複数のメモリセルの各々が並列に接続されたビット線が接続されており、他方の入力端子には参照電流源が接続されている、
請求項2に記載の半導体記憶装置。 - 前記第2のセンスアンプは、前記複数のメモリセルの各々を流れる電流の合計電流と、前記参照電流源の参照電流とを比較することで、前記ステータスフラグの値を検出する、請求項3に記載の半導体記憶装置。
- 前記第1及び第2のメモリ領域に配置されているメモリセルの各々は同一のワード線に接続されており、
前記第2のメモリ領域に配置されている前記複数のメモリセルには、当該複数のメモリセルと同一のワード線に接続されている前記第1のメモリ領域のメモリセル対のデータの状態を示すステータスフラグが格納される、
請求項2に記載の半導体記憶装置。 - 前記同一のワード線に接続されている前記第1及び第2のメモリ領域に配置さているメモリセルの各々は、消去動作が同時に行われる、請求項5に記載の半導体記憶装置。
- 前記第2のメモリ領域には、前記第1のメモリ領域に関連する情報として前記第1のメモリ領域を動作させるための情報が格納されている、請求項1に記載の半導体記憶装置。
- 前記第2のメモリ領域はエクストラ領域であり、前記第2のメモリ領域には前記第1のメモリ領域を動作させるための情報としてトリミングコードが格納されている、請求項7に記載の半導体記憶装置。
- 前記第2のメモリ領域は、前記各々のメモリセルが接続されているビット線が延びる方向の端部側に設けられている、請求項7に記載の半導体記憶装置。
- 前記第2のメモリ領域に配置されているメモリセルにドーピングを実施することで、前記第2のメモリ領域に配置されているメモリセルの初期の閾値電圧を前記第1のメモリ領域に配置されているメモリセルの初期の閾値電圧よりも高くする、請求項1に記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018067217A JP2019179799A (ja) | 2018-03-30 | 2018-03-30 | 半導体記憶装置 |
US16/352,273 US10796768B2 (en) | 2018-03-30 | 2019-03-13 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018067217A JP2019179799A (ja) | 2018-03-30 | 2018-03-30 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019179799A true JP2019179799A (ja) | 2019-10-17 |
Family
ID=68057209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018067217A Pending JP2019179799A (ja) | 2018-03-30 | 2018-03-30 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10796768B2 (ja) |
JP (1) | JP2019179799A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230011276A1 (en) * | 2021-07-09 | 2023-01-12 | Sonic Star Global Limited | Memory device for ternary computing |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5311784B2 (ja) | 2006-10-11 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5328732B2 (ja) * | 2010-08-06 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6185589B2 (ja) * | 2013-08-15 | 2017-08-23 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置におけるデータ秘匿方法 |
US9025386B1 (en) * | 2013-11-20 | 2015-05-05 | International Business Machines Corporation | Embedded charge trap multi-time-programmable-read-only-memory for high performance logic technology |
KR20160140329A (ko) * | 2014-03-31 | 2016-12-07 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치, 프리라이트 프로그램 및 복원 프로그램 |
FR3021803B1 (fr) * | 2014-05-28 | 2017-10-13 | Stmicroelectronics Rousset | Cellules memoire jumelles accessibles individuellement en lecture |
US9497027B2 (en) * | 2014-06-02 | 2016-11-15 | GlobalFoundries, Inc. | Encryption engine with twin cell memory array |
US9418745B1 (en) * | 2015-03-18 | 2016-08-16 | Globalfoundries Inc. | Rebalancing in twin cell memory schemes to enable multiple writes |
JP2018156713A (ja) * | 2017-03-21 | 2018-10-04 | ルネサスエレクトロニクス株式会社 | 記憶装置及び記憶方法 |
-
2018
- 2018-03-30 JP JP2018067217A patent/JP2019179799A/ja active Pending
-
2019
- 2019-03-13 US US16/352,273 patent/US10796768B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20190304544A1 (en) | 2019-10-03 |
US10796768B2 (en) | 2020-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107424643B (zh) | 读出放大器和使用读出放大器的存储器设备 | |
JP4465009B2 (ja) | マルチレベルの仮想接地メモリのための読出方法 | |
JP4842126B2 (ja) | 不揮発性メモリにおける基準トランジスタ用可変ゲート・バイアス | |
US7800968B2 (en) | Symmetric differential current sense amplifier | |
US7911864B2 (en) | Semiconductor memory device | |
KR20200032296A (ko) | 누설 전류를 감소시키기 위한 메모리 장치 | |
JP2002324400A (ja) | 半導体記憶装置のデータ書き込み方法及び半導体記憶装置 | |
KR20040014337A (ko) | 판독회로 및 이를 포함한 반도체 메모리 장치 | |
US9324430B2 (en) | Method for defining a default state of a charge trap based memory cell | |
US9153625B2 (en) | Non-volatile semiconductor memory device | |
JP2008192232A (ja) | 半導体装置およびその制御方法 | |
US10192616B2 (en) | Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects | |
CN110164496B (zh) | 半导体存储器元件及其读取方法 | |
JP2014010875A (ja) | 半導体記憶装置 | |
TWI390536B (zh) | 記憶體陣列及其操作方法 | |
CN108074616A (zh) | 非易失性存储器装置 | |
CN111724849A (zh) | 半导体存储器 | |
JPWO2007000809A1 (ja) | 半導体装置およびその制御方法 | |
US7020007B2 (en) | Non-volatile static random access memory | |
US11942163B2 (en) | Neural network circuit comprising nonvolatile memory cells and reference-current cells | |
US20090097332A1 (en) | Semiconductor memory device | |
JP2011159355A (ja) | 半導体記憶装置 | |
JP2019179799A (ja) | 半導体記憶装置 | |
US20060098492A1 (en) | Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof | |
JP2009176340A (ja) | 不揮発性メモリ |