[go: up one dir, main page]

JP2019145596A - アクティブマトリクス基板及びそれを備えたｘ線撮像パネルと製造方法 - Google Patents

アクティブマトリクス基板及びそれを備えたｘ線撮像パネルと製造方法 Download PDF

Info

Publication number
JP2019145596A
JP2019145596A JP2018026464A JP2018026464A JP2019145596A JP 2019145596 A JP2019145596 A JP 2019145596A JP 2018026464 A JP2018026464 A JP 2018026464A JP 2018026464 A JP2018026464 A JP 2018026464A JP 2019145596 A JP2019145596 A JP 2019145596A
Authority
JP
Japan
Prior art keywords
electrode
photoelectric conversion
insulating film
conversion layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018026464A
Other languages
English (en)
Inventor
克紀 美▲崎▼
Katsunori Misaki
克紀 美▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2018026464A priority Critical patent/JP2019145596A/ja
Priority to CN201910112791.XA priority patent/CN110164884B/zh
Priority to US16/277,960 priority patent/US10879304B2/en
Publication of JP2019145596A publication Critical patent/JP2019145596A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • G01T1/20188—Auxiliary details, e.g. casings or cooling
    • G01T1/20189—Damping or insulation against damage, e.g. caused by heat or pressure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/016—Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/189—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/189—X-ray, gamma-ray or corpuscular radiation imagers
    • H10F39/1898—Indirect radiation image sensors, e.g. using luminescent members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Measurement Of Radiation (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】バイアス配線の剥離による検出不良を抑制する。【解決手段】アクティブマトリクス基板１は、マトリクス状に配置された複数の検出部を有する。複数の検出部のそれぞれは、光電変換層１５と、一対の第１の電極１４ａ及び第２の電極１４ｂと、光電変換層１５の側端部を覆い、第２の電極１４ｂの少なくとも一部と重なる保護膜１０６と、光電変換層１５の外側に設けられ、第２の電極１４ｂにバイアス電圧を印加するバイアス配線１６とを備える。第２の電極１４ｂのバイアス配線１６と重なる電極部分は少なくとも１つの電極開口部１４１ｈを有する。バイアス配線１６は、光電変換層１５の外側において、第２の電極１４ｂの電極部分と接触するとともに、電極開口部１４１ｈにおいて保護膜１０６と接する。【選択図】図４

Description

本発明は、アクティブマトリクス基板及びそれを備えたＸ線撮像パネルと製造方法に関する。
従来より、マトリクス状に配置された複数の領域（以下、画素部）に薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」とも称する。）を備え、複数の画素部において、照射されたＸ線を撮像するＸ線撮像装置が知られている。このようなＸ線撮像装置においては、例えば、照射されたＸ線を電荷に変換する光電変換素子としてＰＩＮ（p-intrinsic-n）フォトダイオードが用いられる。変換された電荷は、各画素部のＴＦＴを動作させることで読み出される。このようにして電荷が読み出されることで、Ｘ線画像が得られる。
下記特許文献１には、このようなＸ線撮像装置が開示されている。具体的には、特許文献１では、フォトダイオードを挟む一対の電極のうち、一方の第１電極はＴＦＴと接続され、他方の第２電極はバイアス線と接続されている。バイアス線は、各画素部における光の入射面の全面に亘って形成されている。
特開２０１１−１５９７８１号公報
上記特許文献１の構成において、例えば、第２電極としてＩＴＯ（Indium Tin Oxide）等の透明導電膜が用いられ、バイアス線として金属膜が用いられる場合、第２電極とバイアス線との密着性が悪く、バイアス線が剥離することがある。バイアス線が第２電極から剥離すると、ＰＩＮダイオードにバイアス線からの電圧が印加されず、適切にＸ線を検出することができない。
本発明は、バイアス配線の剥離による検出不良を抑制することを目的とする。
上記課題を解決する本発明のアクティブマトリクス基板は、複数の検出部をマトリクス状に備えるアクティブマトリクス基板であって、前記複数の検出部のそれぞれは、光電変換層と、 前記光電変換層を挟む一対の第１の電極及び第２の電極と、前記光電変換層の側端部を覆い、前記第２の電極の少なくとも一部と重なる保護膜と、前記光電変換層の外側に設けられ、前記第２の電極にバイアス電圧を印加するバイアス配線と、を備え、前記第２の電極の一方端は、少なくとも前記バイアス配線の位置まで設けられ、前記第２の電極において前記バイアス配線と重なる電極部分は少なくとも１つの電極開口部を有し、前記バイアス配線は、前記光電変換層の外側において、前記第２の電極の電極部分と接触するとともに、前記電極開口部において前記保護膜と接する。
本発明によれば、バイアス配線の剥離による検出不良を抑制することができる。
図１は、第１実施形態におけるＸ線撮像装置を示す模式図である。 図２は、図１に示す撮像パネルの概略構成を示す模式図である。 図３は、図２に示す撮像パネルの一の画素部分を拡大した平面図である。 図４は、図３に示す画素をＡ−Ａ線で切断した断面図である。 図５は、図４の破線枠部分の拡大図である。 図６Ａは、図４に示す撮像パネルの製造工程であって、基板の上に、ゲート絶縁膜とＴＦＴとが形成され、第１絶縁膜を成膜する工程を示す断面図である。 図６Ｂは、図６Ａに示す第１絶縁膜をパターニングして第１絶縁膜の開口を形成する工程を示す断面図である。 図６Ｃは、図４に示す第２絶縁膜を成膜する工程を示す断面図である。 図６Ｄは、図６Ｃに示す第２絶縁膜をパターニングして第２絶縁膜の開口を形成する工程を示す断面図である。 図６Ｅは、図４に示す下部電極としての金属膜を成膜する工程を示す断面図である。 図６Ｆは、図６Ｅに示す金属膜をパターニングして下部電極を形成する工程を示す断面図である。 図６Ｇは、図４に示す光電変換層としてのｎ型非晶質半導体層、真性非晶質半導体層及びｐ型非晶質半導体層を成膜する工程を示す断面図である。 図６Ｈは、図６Ｇに示すｎ型非晶質半導体層、真性非晶質半導体層及びｐ型非晶質半導体層をパターニングして光電変換層を形成する工程を示す断面図である。 図６Ｉは、図４に示す第３絶縁膜を形成する工程を示す断面図である。 図６Ｊは、図６Ｉに示す第３絶縁膜をパターニングして第３絶縁膜の開口を形成する工程を示す断面図である。 図６Ｋは、図４に示す第４絶縁膜を形成する工程を示す断面図である。 図６Ｌは、図６Ｋに示す第４絶縁膜をパターニングして第４絶縁膜の開口を形成する工程を示す断面図である。 図６Ｍは、図４に示す上部電極としての透明導電膜を成膜する工程を示す断面図である。 図６Ｎは、図６Ｍに示す透明導電膜をパターニングして上部電極を形成し、酸素プラズマアッシング処理を行う工程を示す断面図である。 図６Ｏは、図４に示すバイアス配線としての金属膜を成膜する工程を示す断面図である。 図６Ｐは、図６Ｏに示す金属膜をパターニングしてバイアス配線を形成する工程を示す断面図である。 図６Ｑは、図４に示す第５絶縁膜を形成する工程を示す断面図である。 図６Ｒは、図４に示す第６絶縁膜を形成する工程を示す断面図である。 図７は、第２実施形態のアクティブマトリクス基板におけるバイアス配線と上部電極との接続部分の拡大断面図である。 図８は、第３実施形態のアクティブマトリクス基板におけるバイアス配線と上部電極との接続部分の拡大断面図である。 図９は、第４実施形態のアクティブマトリクス基板におけるバイアス配線と上部電極との接続部分の拡大断面図である。 図１０は、第５実施形態の（１）におけるアクティブマトリクス基板の画素の概略断面図である。 図１１は、第５実施形態の（２）におけるアクティブマトリクス基板の画素の概略断面図である。 図１２は、第５実施形態の（３）におけるアクティブマトリクス基板の画素の概略断面図である。 図１３は、第５実施形態の（４）におけるアクティブマトリクス基板の画素の概略断面図である。
本発明の一実施形態に係るアクティブマトリクス基板は、複数の検出部をマトリクス状に備えるアクティブマトリクス基板であって、前記複数の検出部のそれぞれは、光電変換層と、前記光電変換層を挟む一対の第１の電極及び第２の電極と、前記光電変換層の側端部を覆い、前記第２の電極の少なくとも一部と重なる保護膜と、前記光電変換層の外側に設けられ、前記第２の電極にバイアス電圧を印加するバイアス配線と、を備え、前記第２の電極の一方端は、少なくとも前記バイアス配線の位置まで設けられ、前記第２の電極において前記バイアス配線と重なる電極部分は少なくとも１つの電極開口部を有し、前記バイアス配線は、前記光電変換層の外側において、前記第２の電極の電極部分と接触するとともに、前記電極開口部において前記保護膜と接する（第１の構成）。
第１の構成によれば、光電変換層を挟む第１の電極と第２の電極のうち、第２の電極は、バイアス配線と接続されている。第２の電極において、バイアス配線と接続される一方端には少なくとも１つの電極開口部を有する。バイアス配線は、電極開口部において保護膜と接するとともに、第２の電極の一部と接触する。たとえ、第２の電極が透明導電膜で構成され、バイアス配線が金属膜で構成されている場合であっても、バイアス配線は電極開口部を介して保護膜とも接触するため、電極開口部が設けられていない場合と比べ、バイアス配線の密着性が向上する。その結果、バイアス配線の剥がれによる光の検出不良を抑制することができる。また、バイアス配線は、光電変換層の外側に設けられ、第２の電極の電極部分と接続されているため、バイアス配線が金属膜で構成されても、光電変換層の上部においてバイアス配線と第２の電極とが接続される場合と比べ、各検出部の透過率が低下せず、量子効率が低下しにくい。
第１の構成において、前記保護膜は、無機絶縁膜であり、前記光電変換層の内側において開口を有し、前記光電変換層の側面を覆うように設けられ、前記第２の電極は、前記開口において前記光電変換層と接することとしてもよい（第２の構成）。
第２の構成によれば、保護膜は、光電変換層の内側に開口を有する無機絶縁膜であり、第２の電極は、無機絶縁膜の開口において光電変換層と接する。バイアス配線は、第２の電極の電極開口部において無機絶縁膜と接触するため、バイアス配線が第２の電極とだけ接触している場合と比べ、バイアス配線の剥がれを抑制することができる。
第１の構成において、前記光電変換層の内側において開口を有し、前記光電変換層の側面と接する無機絶縁膜をさらに備え、前記保護膜は、有機絶縁膜であり、前記無機絶縁膜を介して前記光電変換層の側面と重なり、前記第２の電極は、前記開口において前記光電変換層と接することとしてもよい（第３の構成）。
第３の構成によれば、光電変換層の側面を無機絶縁膜と有機絶縁膜である保護膜とが覆い、第２の電極は、無機絶縁膜の開口において光電変換層と接する。バイアス配線は、電極開口部において、有機絶縁膜である保護膜と接触するため、バイアス配線が第２の電極とだけ接触している場合と比べ、バイアス配線が剥がれにくい。また、光電変換層の側面は、無機絶縁膜と有機絶縁膜とに覆われるため、光電変換層の側面に水分が入り込みにくく、リーク電流が光電変換層の側面に流れにくい。
第１から第３のいずれかの構成において、前記電極開口部を有する前記第２の電極の電極部分の底部における前記保護膜は、前記第２の電極の電極部分の内側に凹んでいることとしてもよい（第４の構成）
第４の構成によれば、バイアス配線は、保護膜が凹んでいる部分において、第２の電極の電極部分及び保護膜と接触する。そのため、電極開口部を有する第２の電極の電極部分の底部における保護膜がフラットである場合と比べ、バイアス配線と、第２の電極の電極部分及び保護膜との接触面積が大きくなり、バイアス配線の密着性を高めることができる。
第１から第４のいずれかの構成は、前記第２の電極において、前記電極開口部に隣接する前記第２の電極の電極部分はテーパーが形成されていることしてもよい（第５の構成）。
第５の構成によれば、電極開口部に隣接する第２の電極の電極部分にテーパーが形成されていない場合と比べ、バイアス配線と第２の電極の電極部分との接触面積が大きくなり、バイアス配線が剥がれにくい。
本発明の一実施形態に係るＸ線撮像パネルは、第１から第５の構成のいずれかのアクティブマトリクス基板と、照射されたＸ線をシンチレーション光に変換するシンチレータと、を備える（第６の構成）。
第６の構成によれば、バイアス配線の剥がれによるシンチレーション光の検出不良を抑制することができる。
本発明の一実施形態に係るアクティブマトリクス基板の製造方法は、複数の検出部をマトリクス状に備えるアクティブマトリクス基板の製造方法であって、基板上の前記複数の検出部が設けられる各領域において、第１の電極を形成する工程と、前記第１の電極の上に光電変換層を形成する工程と、前記光電変換層の上において開口を有し、側面を覆う保護膜を形成する工程と、前記開口において前記光電変換層と接し、前記光電変換層の一方の端部の外側において前記保護膜と重なる第２の電極を形成する工程と、前記光電変換層の一方の端部の外側において前記第２の電極と重なるバイアス配線を形成する工程と、を含み、前記第２の電極は、前記バイアス配線と重なる電極部分に少なくとも１つの電極開口部を有し、前記バイアス配線は、前記電極開口部において前記保護膜と接する（第１の製造方法）。
第１の製造方法によれば、光電変換層を挟む第１の電極と第２の電極のうち、第２の電極は、バイアス配線と接続されている。第２の電極において、バイアス配線と接続される一方端には少なくとも１つの電極開口部を有する。バイアス配線は、電極開口部において保護膜と接するとともに、第２の電極の一部と接触する。バイアス配線は電極開口部を介して保護膜とも接触するため、第２の電極が透明導電膜で構成され、バイアス配線が金属膜で構成されても、電極開口部が設けられていない場合と比べ、バイアス配線が剥がれにくく、バイアス配線の剥がれによる光の検出不良を抑制することができる。
第１の製造方法は、前記第２の電極を形成する工程において、前記光電変換層上に、前記第２の電極としての透明導電膜を成膜し、前記透明導電膜上にレジストを塗布してパターニングを行った後、前記レジストを除去するためのアッシング処理を行い、前記アッシング処理によって、前記電極開口部を有する前記第２の電極の電極部分の底部における前記保護膜は、前記第２の電極の電極部分の内側に凹んでいることとしてもよい（第２の製造方法）。
第２の製造方法によれば、第２の電極を形成する工程においてレジストを除去する際、アッシング処理を行う。アッシング処理によって、電極開口部を有する第２の電極の電極部分の底部における保護膜が凹んだ部分にもバイアス配線が接触する。そのため、バイアス配線と、第２の電極の電極部分及び保護膜との接触面積が大きくなり、バイアス配線の密着性を高めることができる。
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
［第１実施形態］
（構成）
図１は、本実施形態におけるＸ線撮像装置を示す模式図である。Ｘ線撮像装置１００は、アクティブマトリクス基板１と、制御部２とを備える。制御部２は、ゲート制御部２Ａと信号読出部２Ｂとを含む。被写体Ｓに対しＸ線源３からＸ線が照射され、被写体Ｓを透過したＸ線が、アクティブマトリクス基板１の上部に配置されたシンチレータ４において蛍光（以下、シンチレーション光）に変換される。Ｘ線撮像装置１００は、シンチレーション光をアクティブマトリクス基板１及び制御部２で撮像し、Ｘ線画像を取得する。
図２は、アクティブマトリクス基板１の概略構成を示す模式図である。図２に示すように、アクティブマトリクス基板１には、複数のソース配線１０と、複数のソース配線１０と交差する複数のゲート配線１１とが形成されている。ゲート配線１１は、ゲート制御部２Ａと接続され、ソース配線１０は、信号読出部２Ｂと接続されている。
アクティブマトリクス基板１は、ソース配線１０とゲート配線１１とが交差する位置に、ソース配線１０及びゲート配線１１に接続されたＴＦＴ１３を有する。また、ソース配線１０とゲート配線１１とで囲まれた領域（以下、画素）には、フォトダイオード１２が設けられている。画素において、被写体Ｓを透過したＸ線を変換したシンチレーション光は、フォトダイオード１２でその光量に応じた電荷に変換される。つまり、画素は、シンチレーション光を検出する検出部である。
アクティブマトリクス基板１における各ゲート配線１１は、ゲート制御部２Ａにおいて順次選択状態に切り替えられ、選択状態のゲート配線１１に接続されたＴＦＴ１３がオン状態となる。ＴＦＴ１３がオン状態になると、フォトダイオード１２で変換された電荷に応じた信号がソース配線１０を介して信号読出部２Ｂに出力される。
図３は、図２に示すアクティブマトリクス基板１の一の画素部分を拡大した平面図である。図３に示すように、ゲート配線１１及びソース配線１０に囲まれた画素には、フォトダイオード１２とＴＦＴ１３とが設けられている。
フォトダイオード１２は、一対の第１の電極及び第２の電極としての下部電極１４ａ及び上部電極１４ｂと、光電変換層１５とを有する。
上部電極１４ｂは、光電変換層１５の上部、すなわち、Ｘ線源３（図１参照）からＸ線が照射される側に設けられる。上部電極１４ｂは、バイアス配線１６と重なる電極部分に、矩形形状の開口部１４１ｈ（以下、電極開口部）を複数有する。
ＴＦＴ１３は、ゲート配線１１と一体化されたゲート電極１３ａと、半導体活性層１３ｂと、ソース配線１０と一体化されたソース電極１３ｃと、ドレイン電極１３ｄとを有する。
また、ゲート配線１１及びソース配線１０と平面視で重なるようにバイアス配線１６が配置されている。バイアス配線１６は、フォトダイオード１２にバイアス電圧を供給する。
ここで、図４に、図３に示す画素のＡ−Ａ線の断面図を示す。図４に示すように、画素における各素子は、基板１０１の上に配置されている。基板１０１は、絶縁性を有する基板であり、例えばガラス基板等で構成される。
基板１０１上には、ゲート配線１１（図３参照）と一体化されたゲート電極１３ａと、ゲート絶縁膜１０２とが形成されている。
ゲート電極１３ａ及びゲート配線１１は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、モリブデンナイトライド（ＭｏＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属、又はこれらの合金、若しくはこれら金属窒化物からなる。この例において、ゲート電極１３ａ及びゲート配線１１は、モリブデンナイトライドからなる金属膜とアルミニウムからなる金属膜とがこの順番で積層された積層構造を有していてもよい。この場合、モリブデンナイトライドからなる金属膜の膜厚は１００ｎｍ、アルミニウムからなる金属膜の膜厚は３００ｎｍ程度が好ましい。但し、ゲート電極１３ａ及びゲート配線１１の材料及び膜厚はこれに限定されない。
ゲート絶縁膜１０２は、ゲート電極１３ａを覆う。ゲート絶縁膜１０２は、例えば、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸化窒化ケイ素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化ケイ素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等を用いてもよい。
この例において、ゲート絶縁膜１０２は、酸化ケイ素（ＳｉＯｘ）と、窒化ケイ素（ＳｉＮｘ）とが順に積層された積層膜で構成されていてもよい。この場合、酸化ケイ素（ＳｉＯｘ）の膜厚は５０ｎｍ、窒化ケイ素（ＳｉＮｘ）の膜厚は４００ｎｍ程度が好ましい。但し、ゲート絶縁膜１０２の材料及び膜厚はこれに限定されない。
ゲート絶縁膜１０２を介してゲート電極１３ａの上に、半導体活性層１３ｂと、半導体活性層１３ｂに接続されたソース電極１３ｃ及びドレイン電極１３ｄとが形成されている。
半導体活性層１３ｂは、ゲート絶縁膜１０２に接して形成されている。半導体活性層１３ｂは、酸化物半導体からなる。酸化物半導体は、例えば、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１−ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１−ｘＯ）、酸化カドミウム（ＣｄＯ）、又は、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体等を用いてもよい。
この例において、半導体活性層１３ｂは、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体で構成され、膜厚は７０ｎｍ程度であることが好ましい。但し、半導体活性層１３ｂの材料及び膜厚はこれに限定されない。
ソース電極１３ｃ及びドレイン電極１３ｄは、ゲート絶縁膜１０２の上において半導体活性層１３ｂの一部と接するように配置されている。ドレイン電極１３ｄは、コンタクトホールＣＨ１を介して下部電極１４ａと接続されている。
ソース電極１３ｃ及びドレイン電極１３ｄは、同一層上に形成され、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属又はこれらの合金、若しくはこれら金属窒化物からなる。また、ソース電極１３ｃ及びドレイン電極１３ｄの材料として、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、窒化チタン等の透光性を有する材料及びそれらを適宜組み合わせたものを用いてもよい。
この例において、ソース電極１３ｃ及びドレイン電極１３ｄは、複数の金属膜を積層した積層構造を有する。具体的には、ソース電極１３ｃ及びドレイン電極１３ｄは、モリブデンナイトライド（ＭｏＮ）からなる金属膜と、アルミニウム（Ａｌ）からなる金属膜と、モリブデンナイトライド（ＭｏＮ）からなる金属膜とが、この順番で積層されて構成される。この場合、下層のモリブデンナイトライド（ＭｏＮ）の膜厚は１００ｎｍ、アルミニウム（Ａｌ）の膜厚は５００ｎｍ、上層のモリブデンナイトライド（ＭｏＮ）の膜厚は５０ｎｍ程度であることが好ましい。但し、ソース電極１３ｃ及びドレイン電極１３ｄの材料及び膜厚はこれに限定されない。
ソース電極１３ｃ及びドレイン電極１３ｄを覆うように、第１絶縁膜１０３が設けられている。この例において、第１絶縁膜１０３は、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ２）をこの順に積層した積層構造を有する。この場合、例えば、窒化ケイ素（ＳｉＮ）の膜厚は３３０ｎｍ、酸化ケイ素（ＳｉＯ２）の膜厚は２００ｎｍ程度が好ましい。但し、第１絶縁膜１０３の材料及び膜厚はこれに限定されない。また、第１絶縁膜１０３は、酸化ケイ素（ＳｉＯ２）又は窒化ケイ素（ＳｉＮ）からなる単層構造でもよい。
第１絶縁膜１０３の上には、第２絶縁膜１０４が形成されている。ドレイン電極１３ｄの上には、コンタクトホールＣＨ１が形成されている。コンタクトホールＣＨ１は、第２絶縁膜１０４と第１絶縁膜１０３とを貫通する。この例において、第２絶縁膜１０４は、アクリル系樹脂又はシロキサン系樹脂などの有機系透明樹脂で構成されている。この場合、第２絶縁膜１０４の膜厚は２．５μｍ程度が好ましい。但し、第２絶縁膜１０４の膜厚はこれに限定されない。
第２絶縁膜１０４の上には、下部電極１４ａが形成されている。下部電極１４ａは、コンタクトホールＣＨ１を介してドレイン電極１３ｄと接続されている。この例において、下部電極１４ａは、例えば、モリブデンナイトライド（ＭｏＮ）を含む金属膜で構成される。この場合、下部電極１４ａの膜厚は２００ｎｍ程度が好ましい。但し、下部電極１４ａの材料及び膜厚はこれに限定されない。
下部電極１４ａの上には、光電変換層１５が形成されている。光電変換層１５は、ｎ型非晶質半導体層１５１、真性非晶質半導体層１５２と、ｐ型非晶質半導体層１５３が順に積層されて構成されている。この例において、光電変換層１５のＸ軸方向の長さは、下部電極１４ａのＸ軸方向の長さよりも短い。
ｎ型非晶質半導体層１５１は、ｎ型不純物（例えば、リン）がドーピングされたアモルファスシリコンで構成されている。この例において、ｎ型非晶質半導体層１５１の膜厚は、３０ｎｍ程度が好ましい。但し、ｎ型非晶質半導体層１５１のドーパント材料及び膜厚はこれに限定されない。
真性非晶質半導体層１５２は、真性のアモルファスシリコンからなる。真性非晶質半導体層１５２は、ｎ型非晶質半導体層１５１に接して形成されている。この例において、真性非晶質半導体層の膜厚は１０００ｎｍ程度が好ましいが、これに限定されない。
ｐ型非晶質半導体層１５３は、ｐ型不純物（例えば、ボロン）がドーピングされたアモルファスシリコンで構成されている。ｐ型非晶質半導体層１５３は、真性非晶質半導体層１５２に接して形成されている。この例において、ｐ型非晶質半導体層１５３のは膜厚は、５ｎｍ程度が好ましい。但し、ｐ型非晶質半導体層１５３のドーパント材料及び膜厚はこれに限定されない。
第２絶縁膜１０４の上には、第３絶縁膜１０５が設けられている。第３絶縁膜１０５は、下部電極１４ａと光電変換層１５の側面を覆い、光電変換層１５の上部において開口１０５ａを有する。この例において、第３絶縁膜１０５は、無機絶縁膜であり、例えば窒化ケイ素（ＳｉＮ）からなる。第３絶縁膜１０５の膜厚は３００ｎｍ程度が好ましい。但し、第３絶縁膜１０５の材料及び膜厚はこれに限定されない。
第３絶縁膜１０５の上には、第４絶縁膜１０６が設けられている。第４絶縁膜１０６は、第３絶縁膜１０５の開口１０５ａの上に、開口１０５ａよりも開口幅が大きい開口１０６ａを有する。第４絶縁膜１０６は、平面視で、光電変換層１５の側面と重なるように設けられる。つまり、第４絶縁膜１０６は、第３絶縁膜１０５を挟んで光電変換層１５の側面を覆う。コンタクトホールＣＨ２は、開口１０５ａと１０６ａとで構成される。この例において、第４絶縁膜１０６は、有機絶縁膜であり、例えばアクリル系樹脂又はシロキサン系樹脂からなる。第４絶縁膜１０６の膜厚は２．５μｍ程度が好ましい。但し、第４絶縁膜１０６の材料及び膜厚はこれに限定されない。
上部電極１４ｂは、コンタクトホールＣＨ２において光電変換層１５と接するように第４絶縁膜１０６の上に設けられる。また、バイアス配線１６は、光電変換層１５の外側において、第４絶縁膜１０６上に設けられている。上部電極１４ｂの一方の端部は、少なくともバイアス配線１６が設けられた位置まで延在し、バイアス配線１６と接続されている。バイアス配線１６は、制御部２（図１参照）に接続されている。バイアス配線１６は、コンタクトホールＣＨ２を介して、制御部２から入力されるバイアス電圧を上部電極１４ｂに印加する。
上部電極１４ｂは、透明導電膜で構成され、この例ではＩＴＯ（Indium Tin Oxide）からなる。上部電極１４ｂの膜厚は７０ｎｍ程度が好ましい。但し、上部電極１４ｂの材料及び膜厚はこれに限定されない。
バイアス配線１６は、金属膜で構成される。この例では、バイアス配線１６は、モリブデンナイトライド（ＭｏＮ）からなる金属膜と、アルミニウム（Ａｌ）からなる金属膜と、チタン（Ｔｉ）からなる金属膜とを順に積層した積層構造を有する。この場合、モリブデンナイトライド（ＭｏＮ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）のそれぞれの膜厚は、１００ｎｍ、３００ｎｍ、５０ｎｍ程度が好ましい。但し、バイアス配線１６の材料及び膜厚はこれに限定されない。
ここで、図５に、図４に示す破線枠Ｒの拡大図を示す。図５に示すように、上部電極１４ｂにおいて、バイアス配線１６と重なっている電極部分は、格子状に配置された矩形形状の複数の電極開口部１４１ｈを有する。また、破線枠Ｒｓで示すように、電極開口部１４１ｈに隣接する上部電極１４ｂの部分電極１４１ｂの下に配置された第４絶縁膜１０６は、部分電極１４１ｂの内側に窪み、部分電極１４１ｂは庇形状を有する。また、電極開口部１４１ｈにおける第４絶縁膜１０６の表面は、部分電極１４１ｂの底部よりも下がっている。
上述したように、上部電極１４ｂは透明導電膜で構成され、バイアス配線１６は金属膜で構成されている。上部電極１４ｂのバイアス配線１６と重なる電極部分には複数の電極開口部１４１ｈが設けられ、バイアス配線１６は、部分電極１４１ｂだけでなく、電極開口部１４１ｈにおける第３絶縁膜１０５とも接触する。そのため、上部電極１４ｂに電極開口部１４１ｈが設けられず、バイアス配線１６が上部電極１４ｂとのみ接触している場合と比べ、バイアス配線１６の密着性が向上する。また、電極開口部１４１ｈに隣接する部分電極１４１ｂの下の第４絶縁膜１０６は、部分電極１４１ｂの内側方向に窪んでいる。そのため、第３絶縁膜１０５の表面がフラットな場合と比べ、バイアス配線１６と第３絶縁膜１０５との接触面積が大きくなり、第４絶縁膜１０６の窪みにおいて、バイアス配線１６と部分電極１４１ｂとが接触し、バイアス配線１６の密着性をさらに向上させることができる。
また、本実施形態において、金属膜で構成されたバイアス配線１６は、光電変換層１５の外側に設けられ、上部電極１４ｂの部分電極１４１ｂと接続されている。そのため、光電変換層の上部においてバイアス配線１６と上部電極１４ｂとが接続される場合と比べ、各画素の透過率が低下せず、量子効率が低下しにくい。
図４に戻り、上部電極１４ｂ、第４絶縁膜１０６、及びバイアス配線１６を覆うように第５絶縁膜１０７が設けられている。第５絶縁膜１０７は、無機絶縁膜であり、この例において、窒化ケイ素（ＳｉＮ）で構成される。この場合、第５絶縁膜１０７の膜厚は、２００ｎｍ程度が好ましい。但し、第５絶縁膜１０７の材料及び膜厚はこれに限定されない。
第５絶縁膜１０７を覆うように、第６絶縁膜１０８が設けられている。第６絶縁膜１０８は、有機絶縁膜であり、この例において、アクリル系樹脂又はシロキサン系樹脂からなる有機系透明樹脂で構成される。第６絶縁膜１０８の膜厚は２．０μｍ程度が好ましい。但し、第６絶縁膜１０８の材料及び膜厚はこれに限定されない。
（アクティブマトリクス基板１の製造方法）
次に、アクティブマトリクス基板１の製造方法について説明する。図６Ａ〜図６Ｒは、アクティブマトリクス基板１の各製造工程における断面図（図３のＡ−Ａ断面）である。
図６Ａに示すように、基板１０１の上に、既知の方法を用いて、ゲート絶縁膜１０２とＴＦＴ１３を形成し、ＴＦＴ１３を覆うように、例えば、プラズマＣＶＤ法を用い、窒化ケイ素（ＳｉＮ）からなる第１絶縁膜１０３を成膜する。
続いて、基板１０１の全面に３５０℃程度の熱処理を加え、フォトリソグラフィ法及びウェットエッチングを行い、第１絶縁膜１０３をパターニングして、ドレイン電極１３ｄの上に開口１０３ａを形成する（図６Ｂ参照）。
次に、第１絶縁膜１０３の上に、例えば、スリットコーティング法を用いて、アクリル系樹脂又はシロキサン系樹脂からなる第２絶縁膜１０４を形成する（図６Ｃ参照）。
そして、フォトリソグラフィ法を用いて、開口１０３ａの上に、第２絶縁膜１０４の開口１０４ａを形成する。これにより、開口１０３ａ及び１０４ａからなるコンタクトホールＣＨ１が形成される（図６Ｄ参照）。
続いて、第２絶縁膜１０４の上に、例えば、スパッタリング法を用いて、モリブデンナイトライド（ＭｏＮ）からなる金属膜１４０を成膜する（図６Ｅ参照）。
そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１４０をパターニングする。その結果、第２絶縁膜１０４の上に、コンタクトホールＣＨ１を介してドレイン電極１３ｄと接続された下部電極１４ａが形成される（図６Ｆ参照）。
次に、第２絶縁膜１０４と下部電極１４ａを覆うように、例えば、プラズマＣＶＤ法を用いて、ｎ型非晶質半導体層１５１、真性非晶質半導体層１５２、ｐ型非晶質半導体層１５３の順に成膜する（図６Ｇ参照）。
そして、フォトリソグラフィ法及びドライエッチングを行うことで、ｎ型非晶質半導体層１５１、真性非晶質半導体層１５２、及びｐ型非晶質半導体層１５３をパターニングする。その結果、光電変換層１５が形成される（図６Ｈ参照）。
次に、光電変換層１５の表面を覆うように、例えば、プラズマＣＶＤ法を用いて、窒化ケイ素（ＳｉＮ）からなる第３絶縁膜１０５を成膜する（図６Ｉ参照）。
そして、フォトリソグラフィ法及びウェットエッチングを行い、第３絶縁膜１０５をパターニングし、光電変換層１５の上部に第３絶縁膜１０５の開口１０５ａを形成する（図６Ｊ参照）。このウェットエッチングには、例えばフッ酸を含むエッチャントを用いる。
続いて、第３絶縁膜１０５の上に、例えば、スリットコーティング法を用いて、アクリル系樹脂又はシロキサン系樹脂からなる第４絶縁膜１０６を形成する（図６Ｋ参照）。その後、フォトリソグラフィ法及びウェットエッチングを行い、第３絶縁膜１０５の開口１０５ａの上に、第４絶縁膜１０６の開口１０６ａを形成する（図６Ｌ参照）。第４絶縁膜１０６の開口１０６ａは、第３絶縁膜１０５の開口１０５ａよりも開口幅が大きい。これにより、開口１０５ａ、１０６ａからなるコンタクトホールＣＨ２が形成される。
次に、第４絶縁膜１０６の上に、例えば、スパッタリング法を用いて、ｐ型非晶質半導体層１５３、及び第４絶縁膜１０６を覆うように、ＩＴＯからなる透明導電膜１４１を成膜する（図６Ｍ参照）。
続いて、フォトリソグラフィ法及びドライエッチングを行い、透明導電膜１４１をパターニングする。その後、ドライエッチング装置を用い、酸素ガスによる酸素プラズマアッシング処理を行い、上記パターニングの際に用いたレジストを除去する。これにより、光電変換層１５の一方の端部より外側において、複数の電極開口部１４１ｈを有し、コンタクトホールＣＨ２において光電変換層１５と接続された上部電極１４ｂが形成される。また、酸素プラズマアッシング処理によって、電極開口部１４１ｈにおける第４絶縁膜１０６は膜減りする（図６Ｎ参照）。つまり、図５に示したように、電極開口部１４１ｈに隣接する部分電極１４１ｂの下の第４絶縁膜１０６が窪み、当該部分電極１４１ｂがせり出した庇形状となる。
その後、上部電極１４ｂを覆うように、例えば、スパッタリング法を用いて、モリブデンナイトライド（ＭｏＮ）と、アルミニウム（Ａｌ）と、チタン（Ｔｉ）とを順に積層した金属膜１６０を第４絶縁膜１０６の上に成膜する（図６Ｏ参照）
そして、フォトリソグラフィ法及びウェットエッチングを行い、金属膜１６０をパターニングする。これにより、光電変換層１５の一方の端部より外側において、上部電極１４ｂの電極開口部１４１ｈ及び部分電極１４１ｂと重なる位置にバイアス配線１６が形成される（図６Ｐ参照）。
続いて、例えば、プラズマＣＶＤ法を用いて、上部電極１４ｂ及びバイアス配線１６を覆うように、窒化ケイ素（ＳｉＮ）からなる第５絶縁膜１０７を成膜する（図６Ｑ参照）。
その後、第５絶縁膜１０７の上に、例えば、スリットコーティング法を用いて、アクリル系樹脂又はシロキサン系樹脂からなる第６絶縁膜１０８を形成する（図６Ｒ参照）。
以上が、本実施形態におけるアクティブマトリクス基板１の製造方法である。上述したように、本実施形態では、上部電極１４ｂにおいて、バイアス配線１６と接触する一方端の電極部分は少なくとも１つの電極開口部１４１ｈが形成されている。そのため、バイアス配線１６は、上部電極１４ｂだけでなく電極開口部１４１ｈにおける第４絶縁膜１０６とも接触する。そのため、上部電極１４ｂが透明導電膜で構成され、バイアス配線１６が金属膜で構成されている場合において、バイアス配線１６が上部電極１４ｂとだけ接触する構成と比べ、バイアス配線１６の密着性が向上し、バイアス配線１６の剥離によるＸ線の検出不良を抑制することができる。
また、本実施形態では、上部電極１４ｂを形成した後、上部電極１４ｂを形成するために用いたレジストを除去する際、酸素プラズマアッシング処理を行う。これにより、上部電極１４ｂの電極開口部１４１ｈに隣接する部分電極１４１ｂの下の第４絶縁膜１０６に窪みが形成される。そのため、部分電極１４１ｂの下の第４絶縁膜１０６に窪みが形成されていない場合と比べ、バイアス配線１６が第４絶縁膜１０６と接触する面積と、上部電極１４ｂ（部分電極１４１ｂ）とバイアス配線１６とが接触する面積とが大きくなり、バイアス配線１６の密着性をさらに向上させることができる。
（Ｘ線撮像装置１００の動作）
ここで、図１に示すＸ線撮像装置１００の動作について説明しておく。まず、Ｘ線源３からＸ線が照射される。このとき、制御部２は、バイアス配線１６（図３等参照）に所定の電圧（バイアス電圧）を印加する。Ｘ線源３から照射されたＸ線は、被写体Ｓを透過し、シンチレータ４に入射する。シンチレータ４に入射したＸ線は蛍光（シンチレーション光）に変換され、アクティブマトリクス基板１にシンチレーション光が入射する。アクティブマトリクス基板１における各画素に設けられたフォトダイオード１２にシンチレーション光が入射すると、フォトダイオード１２において、シンチレーション光の光量に応じた電荷に変化される。フォトダイオード１２で変換された電荷に応じた信号は、ＴＦＴ１３（図３等参照）が、ゲート制御部２Ａからゲート配線１１を介して出力されるゲート電圧（プラスの電圧）に応じてＯＮ状態となっているときに、ソース配線１０を通じて信号読出部２Ｂ（図２等参照）に読み出される。そして、読み出された信号に応じたＸ線画像が、制御部２で生成される。
［第２実施形態］
本実施形態では、上述した第１実施形態よりもバイアス配線１６と上部電極１４ｂとの密着性をさらに向上させる構造について説明する。
図７は、本実施形態におけるアクティブマトリクス基板の一部、すなわち、図４に示した破線枠Ｒに対応する部分の拡大図である。
本実施形態における上部電極２４ｂは、複数の電極開口部２４１ｈを有する。電極開口部２４１ｈの断面形状は、第４絶縁膜１０６側の辺の長さがバイアス配線１６側よりも短い台形形状を有する。バイアス配線１６と接触する上部電極２４ｂの部分電極２４１ｂの断面は、下辺（第４絶縁膜１０６側）よりも上辺（バイアス配線１６側）が短い台形形状を有している。つまり、この例では、部分電極２４１ｂに順テーパーがつけられている。
なお、この場合には、上述した図６Ｎの工程における透明導電膜１６０のエッチングにおいて、例えば、シュウ酸を用い、薬液槽にて透明導電膜１６０をディープエッチングし、さらにシャワーエッチングを行ってもよい。シャワーエッチングを行うことにより、エッチングの処理効率を向上させることができる。
上述の図５に示したように、第１実施形態では、バイアス配線１６と接触する上部電極１４ｂの部分電極１４１ｂの断面は略矩形形状であり、部分電極１４１ｂの厚みは略同等である。本実施形態のように、バイアス配線１６と接触する部分電極２４１ｂに順テーパーがつけられていることにより、第１実施形態と比べ、部分電極１４１ｂとバイアス配線１６との接触面積が大きくなり、バイアス配線１６の密着性をさらに向上させることができる。
なお、図７では、部分電極２４１ｂの下の第４絶縁膜１０６はフラットであるが、第１実施形態と同様、上部電極２４ｂを形成した際、酸素プラズマアッシング処理を行うことにより、部分電極２４１ｂの下の第４絶縁膜１０６を膜減りさせてもよい（図５の破線枠Ｒｓ参照）。このように構成することで、部分電極２４１ｂの下の第４絶縁膜１０６に窪みが形成され、バイアス配線１６と第４絶縁膜１０６及び部分電極２４１ｂとの接触面積が大きくなり、さらにバイアス配線１６の密着性を向上させることができる。
［第３実施形態］
本実施形態では、第２実施形態と異なる上部電極の構造について説明する。図８は、本実施形態におけるアクティブマトリクス基板の一部、すなわち、図４に示した破線枠Ｒに対応する部分の拡大図である。
本実施形態における上部電極３４ｂは、複数の電極開口部３４１ｈを有する。電極開口部３４１ｈの断面形状は、第４絶縁膜１０６側がバイアス配線１６側よりも辺の長さが長い台形形状を有する。バイアス配線１６と接触する上部電極２４ｂの部分電極３４１ｂの断面は、下辺（第４絶縁膜１０６側）よりも上辺（バイアス配線１６側）が短い台形形状を有している。つまり、この例では、部分電極２４１ｂに逆テーパーがつけられている。
なお、この場合には、上述した図６Ｍの工程における透明導電膜１６０の成膜を２段階で行う。つまり、まず、常温で透明導電膜１６０を成膜した後、その上に、１１０℃程度に加熱した透明導電膜１６０を成膜してもよい。加熱して成膜した場合、加熱した透明導電膜１６０部分は、図６Ｎの工程におけるエッチング速度が低下する。つまり、上層の透明導電膜は下層の透明導電膜よりもエッチング速度が遅くなり、透明導電膜（部分電極１４１ｂ）は逆テーパー形状となる。
このように、バイアス配線１６と接触する部分電極３４１ｂに逆テーパーがつけられていることにより、第１実施形態と比べ、部分電極３４１ｂとバイアス配線１６との接触面積が大きくなり、バイアス配線１６の密着性をさらに向上させることができる。
なお、図８では、部分電極３４１ｂの下の第４絶縁膜１０６はフラットであるが、第１実施形態と同様、上部電極３４ｂを形成した際、酸素プラズマアッシング処理を行うことにより、部分電極３４１ｂの下の第４絶縁膜１０６を膜減りさせてもよい。このように構成することで、部分電極３４１ｂの下の第４絶縁膜１０６に窪みが形成され、バイアス配線１６と第４絶縁膜１０６及び部分電極３４１ｂとの接触面積が大きくなり、さらにバイアス配線１６の密着性を向上させることができる。
［第４実施形態］
上述した第１実施形態では、上部電極１４ｂを形成した際、酸素プラズマアッシング処理を行ったが、酸素プラズマアッシング処理を行わなくてもよい。
酸素プラズマアッシング処理を行わない場合、図９に示すように、上部電極１４ｂの部分電極１４１ｂの下の第４絶縁膜１０６はフラットな状態のままである。このように構成する場合、バイアス配線１６が電極開口部１４１ｈにおける第４絶縁膜１０６及び部分電極１４１ｂと接触する面積は第１実施形態よりも小さくなる。しかしながら、バイアス配線１６が上部電極１４ｂとだけ接触する場合と比べ、バイアス配線１６の密着性を向上させることができる。
［第５実施形態］
上述した第１実施形態では、上部電極１４ｂの部分電極１４１ｂは第４絶縁膜１０６上に設けられる例を説明したが、以下では、第３絶縁膜１０５上に設けられる構造について説明する。
（１）図１０は、本実施形態におけるアクティブマトリクス基板１Ａの画素部の断面図である。図１０において、第１実施形態と同じ構成には第１実施形態と同じ符号が付されている。以下、主として第１実施形態と異なる構造について説明する。
アクティブマトリクス基板１Ａは、図１０の破線枠Ｒで示すように、上部電極１４ｂの部分電極１４１ｂは、光電変換層１５の外側における第３絶縁膜１０５上に設けられている。光電変換層１５の側面を覆う上部電極１４ｂと、部分電極１４１ｂの上層には第４絶縁膜１０６が設けられている。部分電極１４１ｂと平面視で重なる第４絶縁膜１０６の部分にはコンタクトホールＣＨ３が形成されている。バイアス配線２６は、コンタクトホールＣＨ３において部分電極１４１ｂと接触するように、第４絶縁膜１０６及び第３絶縁膜１０５上に設けられている。
このように、バイアス配線２６は、電極開口部１４１ｈにおいて第３絶縁膜１０５と接触するとともに、部分電極１４１ｂと接触する。そのため、上部電極１４ｂに電極開口部１４１ｈが形成されていない場合と比べ、バイアス配線２６の密着性を向上させることができる。また、無機絶縁膜である第３絶縁膜１０５は、有機絶縁膜である第４絶縁膜１０６と比べ、バイアス配線２６との密着性が高いため、バイアス配線２６が剥離しにくい。
（２）図１１は、バイアス配線の配置が上記した図１０と異なるアクティブマトリクス基板の構造例を示す断面図である。なお、図１１において、上記（１）と同じ構成には上記（１）と同じ符号が付されている。以下、主として図１０と異なる構造について説明する。
アクティブマトリクス基板１Ｂは、図１１の配線枠Ｒで示すように、部分電極１４１ｂが第３絶縁膜１０５上に設けられ、バイアス配線３６が部分電極１４１ｂを覆うように第３絶縁膜１０５上に設けられている。第４絶縁膜１０６は、光電変換層１５の側面を覆う上部電極１４ｂ、及び部分電極１４１ｂとバイアス配線３６上に設けられている。
この場合においても、バイアス配線３６は、電極開口部１４１ｈにおいて第３絶縁膜１０５と接触するとともに、部分電極１４１ｂと接触する。そのため、上部電極１４ｂに電極開口部１４１ｈが形成されていない場合と比べ、バイアス配線２６の密着性を向上させることができる。
（３）上記図１０では、第５絶縁膜１０７が第４絶縁膜１０６を覆っている例であるが、第４絶縁膜１０６が第５絶縁膜１０７を覆うように設けられていてもよい。図１２は、この場合のアクティブマトリクス基板の構造を示す断面図である。以下、上記図１０と異なる構造について説明する。
図１２に示すように、アクティブマトリクス基板１Ｃは、無機絶縁膜である第５絶縁膜２０７が光電変換層１５の外側において、上部電極１４ｂ及び部分電極１４１ｂと第３絶縁膜１０５の上に設けられている。また、第４絶縁膜１０６は、光電変換層１５の外側において、第５絶縁膜２０７の上に設けられ、部分電極１４１ｂと平面視で重なる位置に、第４絶縁膜１０６と第５絶縁膜２０７とを貫通するコンタクトホールＣＨ４が形成されている。バイアス配線４６は、コンタクトホールＣＨ４において、電極開口部１４１ｈにおける第３絶縁膜１０５と接触するとともに、部分電極１４１ｂと接触する。
このように、バイアス配線４６は、電極開口部１４１ｈにおいて第３絶縁膜１０５と接触するとともに、部分電極１４１ｂと接触する。そのため、上部電極１４ｂに電極開口部１４１ｈが形成されていない場合と比べ、バイアス配線４６の密着性を向上させることができる。
（４）上記図１２では第４絶縁膜１０６が設けられている例であるが、第４絶縁膜１０６が設けられていなくてもよい。図１３は、第４絶縁膜１０６が設けられていない場合のアクティブマトリクス基板の構造を示す断面図である。以下、図１２と異なる構造について説明する。
図１３に示すように、アクティブマトリクス基板１Ｃにおいて、第５絶縁膜２０７上には第４絶縁膜１０６が設けられていない。第５絶縁膜２０７は、光電変換層１５の外側において、部分電極１４１ｂと平面視で重なる位置にコンタクトホールＣＨ５を有している。バイアス配線５６は、コンタクトホールＣＨ５において部分電極１４１ｂと重なるように第５絶縁膜２０７及び第３絶縁膜１０５上に設けられている。第６絶縁膜１０８は、第５絶縁膜２０７とバイアス配線５６とを覆う。
このように、バイアス配線５６は、電極開口部１４１ｈにおいて第３絶縁膜１０５と接触するとともに、部分電極１４１ｂと接触する。そのため、上部電極１４ｂに電極開口部１４１ｈが形成されていない場合と比べ、バイアス配線４６の密着性を向上させることができる。また、第４絶縁膜１０６が設けられていないため、第４絶縁膜１０６を設ける構成と比べ、第４絶縁膜１０６を形成するための工程を削減することができる。
なお、上記（１）〜（４）において、部分電極１４１ｂの断面形状が略矩形形状である例を説明したが、部分電極１４１ｂの断面形状は、上述した第２実施形態又は第３実施形態のように台形形状を有していてもよい。つまり、部分電極１４１ｂは、順テーパー形状又は逆テーパー形状を有していてもよい。このように構成することで、バイアス配線と部分電極１４１ｂとの接触面積が大きくなり、バイアス配線の密着性をさらに向上させることができる。
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。以下、変形例について説明する。
（１）上述した第１実施形態から第５実施形態では、光電変換層１５の外側において上部電極１４ｂの一方端に複数の電極開口部１４１ｈが形成されている例を説明したが、電極開口部１４１ｈは、少なくとも１つ形成されていればよい。
電極開口部１４１ｈの数が多くなるほど、バイアス配線と第４絶縁膜１０６又は第３絶縁膜１０５と接触する面積が大きくなるためバイアス配線の密着性は向上する。しかしながら、上部電極１４ｂの一方端において、少なくとも１つの電極開口部１４１ｈが設けられることによって、バイアス配線はその電極開口部１４１ｈにおいて第４絶縁膜１０６又は第３絶縁膜１０５と接触する。そのため、電極開口部１４１ｈが設けられていない場合と比べてバイアス配線の密着性を向上させることができる。
１，１Ａ〜１Ｃ…アクティブマトリクス基板、２…制御部、２Ａ…ゲート制御部、２Ｂ…信号読出部、３…Ｘ線源、４…シンチレータ、１０…ソース配線、１１…ゲート配線、１２…フォトダイオード、１３…薄膜トランジスタ（ＴＦＴ）、１３ａ…ゲート電極、１３ｂ…半導体活性層、１３ｃ…ソース電極、１３ｄ…ドレイン電極、１４ａ…下部電極、１４ｂ…上部電極、１５…光電変換層、１６，２６，３６，４６，５６…バイアス配線、１００…Ｘ線撮像装置、１０１…基板、１０２…ゲート絶縁膜、１０３…第１絶縁膜、１０４…第２絶縁膜、１０５…第３絶縁膜、１０６…第４絶縁膜、１０７，２０７…第５絶縁膜、１０８…第６絶縁膜、１５１…ｎ型非晶質半導体層、１５２…真性非晶質半導体層、１５３…ｐ型非晶質半導体層

Claims (8)

  1. 複数の検出部をマトリクス状に備えるアクティブマトリクス基板であって、
    前記複数の検出部のそれぞれは、
    光電変換層と、
    前記光電変換層を挟む一対の第１の電極及び第２の電極と、
    前記光電変換層の側端部を覆い、前記第２の電極の少なくとも一部と重なる保護膜と、
    前記光電変換層の外側に設けられ、前記第２の電極にバイアス電圧を印加するバイアス配線と、を備え、
    前記第２の電極の一方端は、少なくとも前記バイアス配線の位置まで設けられ、前記第２の電極において前記バイアス配線と重なる電極部分は少なくとも１つの電極開口部を有し、
    前記バイアス配線は、前記光電変換層の外側において、前記第２の電極の電極部分と接触するとともに、前記電極開口部において前記保護膜と接する、アクティブマトリクス基板。
  2. 前記保護膜は、無機絶縁膜であり、前記光電変換層の内側において開口を有し、前記光電変換層の側面を覆うように設けられ、
    前記第２の電極は、前記開口において前記光電変換層と接する、請求項１に記載のアクティブマトリクス基板。
  3. 前記光電変換層の内側において開口を有し、前記光電変換層の側面と接する無機絶縁膜をさらに備え、
    前記保護膜は、有機絶縁膜であり、前記無機絶縁膜を介して前記光電変換層の側面と重なり、
    前記第２の電極は、前記開口において前記光電変換層と接する、請求項１に記載のアクティブマトリクス基板。
  4. 前記電極開口部を有する前記第２の電極の電極部分の底部における前記保護膜は、前記第２の電極の電極部分の内側に凹んでいる、請求項１から３のいずれか一項に記載のアクティブマトリクス基板。
  5. 前記第２の電極において、前記電極開口部に隣接する前記第２の電極の電極部分はテーパーが形成されている、請求項１から４のいずれか一項に記載のアクティブマトリクス基板。
  6. 請求項１から５のいずれか一項に記載のアクティブマトリクス基板と、
    照射されたＸ線をシンチレーション光に変換するシンチレータと、
    を備えるＸ線撮像パネル。
  7. 複数の検出部をマトリクス状に備えるアクティブマトリクス基板の製造方法であって、
    基板上の前記複数の検出部が設けられる各領域において、
    第１の電極を形成する工程と、
    前記第１の電極の上に光電変換層を形成する工程と、
    前記光電変換層の上において開口を有し、側面を覆う保護膜を形成する工程と、
    前記開口において前記光電変換層と接し、前記光電変換層の一方の端部の外側において前記保護膜と重なる第２の電極を形成する工程と、
    前記光電変換層の一方の端部の外側において前記第２の電極と重なるバイアス配線を形成する工程と、を含み、
    前記第２の電極は、前記バイアス配線と重なる電極部分に少なくとも１つの電極開口部を有し、
    前記バイアス配線は、前記電極開口部において前記保護膜と接する、製造方法。
  8. 前記第２の電極を形成する工程において、前記光電変換層上に、前記第２の電極としての透明導電膜を成膜し、前記透明導電膜上にレジストを塗布してパターニングを行った後、前記レジストを除去するためのアッシング処理を行い、
    前記アッシング処理によって、前記電極開口部を有する前記第２の電極の電極部分の底部における前記保護膜は、前記第２の電極の電極部分の内側に凹んでいる、請求項７に記載の製造方法。
JP2018026464A 2018-02-16 2018-02-16 アクティブマトリクス基板及びそれを備えたｘ線撮像パネルと製造方法 Pending JP2019145596A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018026464A JP2019145596A (ja) 2018-02-16 2018-02-16 アクティブマトリクス基板及びそれを備えたｘ線撮像パネルと製造方法
CN201910112791.XA CN110164884B (zh) 2018-02-16 2019-02-13 有源矩阵基板、具备其的x射线摄像面板及其制造方法
US16/277,960 US10879304B2 (en) 2018-02-16 2019-02-15 Active matrix substrate, x-ray imaging panel including same and producing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018026464A JP2019145596A (ja) 2018-02-16 2018-02-16 アクティブマトリクス基板及びそれを備えたｘ線撮像パネルと製造方法

Publications (1)

Publication Number Publication Date
JP2019145596A true JP2019145596A (ja) 2019-08-29

Family

ID=67618155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018026464A Pending JP2019145596A (ja) 2018-02-16 2018-02-16 アクティブマトリクス基板及びそれを備えたｘ線撮像パネルと製造方法

Country Status (3)

Country Link
US (1) US10879304B2 (ja)
JP (1) JP2019145596A (ja)
CN (1) CN110164884B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783355B (zh) * 2019-10-31 2024-06-04 京东方科技集团股份有限公司 一种探测面板、其制作方法及检测装置
KR102774286B1 (ko) * 2019-12-05 2025-02-26 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법
CN114078886A (zh) 2020-08-12 2022-02-22 京东方科技集团股份有限公司 感测基板和电子装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916823B2 (ja) * 1999-04-07 2007-05-23 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP4498283B2 (ja) * 2006-01-30 2010-07-07 キヤノン株式会社 撮像装置、放射線撮像装置及びこれらの製造方法
JP5330779B2 (ja) * 2008-09-10 2013-10-30 三菱電機株式会社 光電変換装置、及びその製造方法
WO2010150435A1 (ja) * 2009-06-22 2010-12-29 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示装置並びにアクティブマトリクス基板の製造方法
JP5537135B2 (ja) * 2009-11-30 2014-07-02 三菱電機株式会社 光電変換装置の製造方法
JP2011159781A (ja) 2010-02-01 2011-08-18 Epson Imaging Devices Corp 光電変換装置、エックス線撮像装置及び光電変換装置の製造方法
JP2012079860A (ja) * 2010-09-30 2012-04-19 Canon Inc 検出装置及び放射線検出システム
JP5693173B2 (ja) * 2010-11-22 2015-04-01 キヤノン株式会社 放射線検出装置及び放射線検出システム
KR20120076439A (ko) * 2010-12-29 2012-07-09 삼성모바일디스플레이주식회사 엑스선 검출 장치
JP5842393B2 (ja) * 2011-06-10 2016-01-13 富士通株式会社 受光デバイス、これを用いた光受信機、及び受光デバイスの製造方法
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5780402B2 (ja) * 2011-12-27 2015-09-16 ソニー株式会社 半導体素子、半導体素子の製造方法、固体撮像装置および電子機器
JP5739359B2 (ja) * 2012-02-09 2015-06-24 株式会社ジャパンディスプレイ 撮像装置およびその製造方法ならびに撮像表示システム
JP6099035B2 (ja) 2012-10-12 2017-03-22 Ｎｌｔテクノロジー株式会社 光電変換装置及びその製造方法並びにｘ線画像検出装置
KR20140067559A (ko) * 2012-11-27 2014-06-05 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막트랜지스터 어레이 기판
CN103094295B (zh) * 2013-01-23 2016-05-25 北京京东方光电科技有限公司 平板探测器及其制作方法、摄像装置
US9859316B2 (en) * 2014-06-06 2018-01-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US10353082B2 (en) * 2014-06-30 2019-07-16 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device
WO2016002562A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及びｘ線撮像装置
KR20170072889A (ko) * 2014-10-10 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP6587497B2 (ja) * 2014-10-31 2019-10-09 株式会社半導体エネルギー研究所 半導体装置
US11728356B2 (en) * 2015-05-14 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
WO2018025820A1 (ja) * 2016-08-03 2018-02-08 シャープ株式会社 撮像パネル及びその製造方法
WO2018025116A1 (en) * 2016-08-03 2018-02-08 Semiconductor Energy Laboratory Co., Ltd. Imaging device, imaging module, electronic device, and imaging system
US20190296076A1 (en) * 2016-10-11 2019-09-26 Sharp Kabushiki Kaisha Imaging panel and method for producing same
WO2018147332A1 (ja) * 2017-02-10 2018-08-16 シャープ株式会社 撮像パネル及びその製造方法

Also Published As

Publication number Publication date
CN110164884A (zh) 2019-08-23
US10879304B2 (en) 2020-12-29
CN110164884B (zh) 2023-04-07
US20190259803A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
JP6796150B2 (ja) 撮像パネル及びその製造方法
CN109804468B (zh) 摄像面板及其制造方法
CN110364542B (zh) 有源矩阵基板和具备有源矩阵基板的x射线摄像面板
WO2016163347A1 (ja) フォトセンサ基板
CN110164884B (zh) 有源矩阵基板、具备其的x射线摄像面板及其制造方法
WO2018181438A1 (ja) 撮像パネル及びその製造方法
WO2016111192A1 (ja) 撮像パネル及びｘ線撮像装置
WO2018025820A1 (ja) 撮像パネル及びその製造方法
TW201610459A (zh) 攝像面板、攝像面板之製造方法、及ｘ射線攝像裝置
CN110100311B (zh) 摄像面板及其制造方法
US20190170884A1 (en) Imaging panel and method for producing same
US11081517B2 (en) Active matrix substrate, x-ray imaging panel with the same, and method of manufacturing the same
US11011570B2 (en) Imaging panel and method for manufacturing same
US20200161367A1 (en) Imaging panel and method for producing same
CN111668244B (zh) 摄像面板及其制造方法
US20190259798A1 (en) Active matrix substrate, x-ray imaging panel including same, and producing method thereof
JP2019145594A (ja) アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法
US20210151477A1 (en) Imaging panel and method for producing same