[go: up one dir, main page]

JP2019087708A - 樹脂封止金型および半導体装置の製造方法 - Google Patents

樹脂封止金型および半導体装置の製造方法 Download PDF

Info

Publication number
JP2019087708A
JP2019087708A JP2017217347A JP2017217347A JP2019087708A JP 2019087708 A JP2019087708 A JP 2019087708A JP 2017217347 A JP2017217347 A JP 2017217347A JP 2017217347 A JP2017217347 A JP 2017217347A JP 2019087708 A JP2019087708 A JP 2019087708A
Authority
JP
Japan
Prior art keywords
mold cavity
die pad
lead
resin
upper mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017217347A
Other languages
English (en)
Other versions
JP7030481B2 (ja
Inventor
康祐 田口
Kosuke Taguchi
康祐 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2017217347A priority Critical patent/JP7030481B2/ja
Priority to TW107135472A priority patent/TW201923996A/zh
Priority to KR1020180134567A priority patent/KR20190053783A/ko
Priority to US16/183,989 priority patent/US10804118B2/en
Priority to CN201811330420.0A priority patent/CN109768024A/zh
Publication of JP2019087708A publication Critical patent/JP2019087708A/ja
Application granted granted Critical
Publication of JP7030481B2 publication Critical patent/JP7030481B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

【課題】放熱性の良い半導体装置を製造する樹脂封止金型およびそれを用いた半導体装置の製造方法を提供する。【解決手段】吊りリード２を屈曲させて、ダイパッド４がインナーリードの高さよりも下方にダウンセットし、ダウンセットさせる段差が下金型１１に設けられた下型キャビティ１１ａの深さよりも大きくなるように加工されたリードフレーム９を、ダイパッド４の裏面が下型キャビティ１１ａ底面に当接させ、これに上型キャビティ１２ａとこの開口端部に設けた吊りリード逃がし溝１５を設けた上金型１２と下金型１１をクランプし、樹脂封止する。【選択図】図８

Description

本発明は、樹脂封止金型および半導体装置の製造方法に関する。
パワー半導体に代表される放熱特性を必要とされる半導体パッケージは半導体チップを載置するダイパッドの裏面を樹脂から露出させて放熱板とし、基板実装時にこの放熱板を基板へ半田接合し、基板へ熱を逃がす構造としているのが一般的である。
図１０は、従来の樹脂封止金型にリードフレームをセットした状態の断面図である。図１０（ａ）は断面図、図１０（ｂ）はキャビティ部分の拡大断面図である。図では下金型２１と上金型２２の間にリードフレーム９がクランプされた状態を示している。上金型２２には上型キャビティ２２ａが設けられ、対向するように下型キャビティ２１ａが設けられている。下型キャビティ２１ａには吊りリード２からダウンセットされたダイパッド４が設けられ、ダイパッド４の裏面が下金型２１の上面に接して載置されている。このとき、加工バラツキを考慮して、ダウンセットされたダイパッド４の曲げ深さを下型キャビティ２１ａの深さよりも幾分深くしているため、金型によってクランプされたときにダイパッド４に応力がかかり、その裏面は中央付近が浮いて隙間Ｓ２が生じる。この状態でキャビティに封止樹脂が流入するとダイパッド４の裏面の浮きによる隙間Ｓ２に封止樹脂が入り込んで樹脂バリが発生することになる。発生した樹脂バリはダイパッド４の裏面からの放熱を阻害し半導体装置としての信頼性を著しく低下させる。
上記課題解決のため、幾つかの発明が提案されている。例えば、特許文献１には、吊りピンに分岐部を設けるという技術が開示されている。
特開２００８−２２７２８０号公報
しかしながら、特許文献１に記載の分岐部を設けるためには、通常のスタンピング金型でプレス加工した後に、抜きパンチ及びダイを用いた追加加工が必要となる。追加加工は狭い領域の加工となるためリードフレーム自体のソリやうねりも発生しやすく形状が安定しない。また、狭い領域に用いる抜きパンチ及びダイは劣化しやすく、定期的な研磨もしくは交換が必要となる。
本発明は、かかる事情に鑑みなされたもので、複雑な追加加工をしないリードフレームを用いても樹脂バリを発生させない樹脂封止金型および半導体装置の製造方法を提供することを目的とする。
上記課題解決のために、本発明では以下の手段を用いた。
ダイパッドの半導体チップ搭載面の反対面が樹脂封止体から露出した半導体装置を成形する樹脂封止金型であって、
下金型に設けられた下型キャビティと、
上金型に、前記下型キャビティと対向して設けられた第１の上型キャビティと、
前記第１の上型キャビティの開口端部に設けられた第２の上型キャビティと、
を有することを特徴とする樹脂封止金型とした。
ダイパッドと、前記ダイパッドを支持する複数の吊りリードと、前記ダイパッドの近傍に離間して配置されたインナーリードと、前記インナーリードから延伸して設けられたアウターリードと、を形成したリードフレームを準備する工程と、
前記吊りリードを屈曲させて、前記ダイパッドが前記インナーリードの高さよりも下方にダウンセットし、ダウンセットされた前記ダイパッドの曲げ深さが下金型に設けられた下型キャビティの深さよりも大きくなるように前記リードフレームを加工する工程と、
前記ダイパッドに半導体チップを搭載する工程と、
前記半導体チップと前記インナーリードを電気的に接続する工程と、
前記下型キャビティの底面に前記ダイパッドの半導体チップ搭載面の反対面を当接させる工程と、
前記下型キャビティと対となる第１の上型キャビティが設けられた上金型を前記下金型とクランプさせるとともに、前記吊りリードの一部を変形させ、変形した部分を前記第１の上型キャビティおよび前記第１の上型キャビティの開口端部に設けられた第２の上型キャビティに収める工程と、
前記下型キャビティと第１の上型キャビティと第２の上型キャビティに封止樹脂を注入して樹脂封止する工程と、
を有することを特徴とする半導体装置の製造方法を用いた。
上記解決手段を用いることで、薄い樹脂バリの発生がなく、放熱性の良い半導体装置を提供できる。
本発明の第１実施形態にかかる樹脂封止金型の断面図である。 本発明の第２実施形態にかかる樹脂封止金型の断面図である。 本発明の樹脂封止金型にて製造した半導体装置の斜視図である。 本発明の樹脂封止金型にて製造した半導体装置の上面図、側面図、裏面図である。 本発明の樹脂封止金型を用いた半導体装置の製造方法の説明図である。 図５に続く、本発明の樹脂封止金型を用いた半導体装置の製造方法の説明図である。 図６に続く、本発明の樹脂封止金型を用いた半導体装置の製造方法の説明図である。 図７に続く、本発明の樹脂封止金型を用いた半導体装置の製造方法の説明図である。 図８に続く、本発明の樹脂封止金型を用いた半導体装置の製造方法の説明図である。 従来の樹脂封止金型にリードフレームをセットした状態の断面図である。
以下、本発明を実施するための形態について、図面を用いて説明する。
図１は本発明の第１実施形態にかかる樹脂封止金型の断面図である。図１（ａ）は上下金型の断面図、図１（ｂ）はキャビティ端部の拡大図である。図１（ａ）に示すように、金型１００は、対となる下金型１１および上金型１２からなる。下金型１１には凹形状の下型キャビティ１１ａが彫り込まれて、その外周側面である下型キャビティ側面１１ｃには開口面１３に向かって次第に広くなるテーパーが設けられている。また、上金型１２には凹形状の上型キャビティ１２ａが彫り込まれて、その外周側面である上型キャビティ側面１２ｃには開口面１４に向かって次第に広くなるテーパーが設けられている。テーパーは成形後の樹脂封止体を金型１００から離型しやすくするためのものである。また、下型キャビティ１１ａと上型キャビティ１２ａがほぼ合うように設計されている。本発明の金型では上型キャビティ１２ａの縁部である開口面の端部に接して上型キャビティ１２ａに比べ小容積のキャビティである吊りリード逃がし溝１５が設けられている。これはリードフレームを金型でクランプした時にダイパッドにかかる応力を軽減するためのものである。
図１（ｂ）はキャビティ端部の拡大図であるが、下金型にリードフレームをセットし、リードフレームに上金型を接触させた状態を示している。下金型１１に設けられた下型キャビティ１１ａの底面１１ｂの上に、半導体チップを載置するダイパッド４の搭載面の反対面である裏面が接して置かれている。ダイパッド４の端部には吊りリード２が設けられ、これによってダイパッドが支持されている。吊りリード２はダイパッドをダウンセットする吊りリード傾斜部２ａと吊りリード水平部２ｂからなるが、吊りリード逃がし溝１５は、吊りリード水平部２ｂの上に対向して設けられている。吊りリード水平部２ｂは吊りリード逃がし溝１５と対向する部分と上金型１２と直に接する部分とからなり、リードフレームが上下金型でクランプされた場合、上金型１２の下面と直に接する部分と下金型１１の上面とでクランプされることになる。なお、断面視的に吊りリード逃がし溝１５の上下は上面１５ａと開口面１４、そして一側面が上型キャビティ１２ａに開放し、他側面が上金型１２という構成である。吊りリード逃がし溝１５の上面１５ａは上金型１４の開口面１４と平行に設けられ、それらの距離である溝深さｈ１はダウンセットされたダイパッドの曲げ深さｈ２と下型キャビティ１１ａの深さｈ３との差分Ｓ１と同等以上となっている。そして、開口面１４から上型キャビティ上面１２ｂとの距離で定義される上型キャビティの深さに比べると溝深さｈ１は小さくなるように設けられる。このような構成とすることで、樹脂封止時に吊りリード逃がし溝１５に充填された樹脂を後に容易に除去することが可能となる。
図２は本発明の第２実施形態にかかる樹脂封止金型の断面図である。図１（ｂ）との違いは吊りリード逃がし溝１６の上面１６ａが開口面１４と平行ではなくテーパー状上面（傾斜面）とした点である。このテーパー状上面は吊りリードがクランプされたときの吊りリード水平部２ｂの変形に沿った形状であり、逃がし溝上面１６ａの上型キャビティ１２ａ側の溝深さｈ４がその反対側の溝深さｈ５よりも大きくなるように構成される。ここで、溝深さｈ４は第１実施形態における溝深さｈ１と同じであり、溝深さｈ５は溝深さｈ１よりも小さくなるように設けている。
図３は本発明の樹脂封止金型にて製造した半導体装置の斜視図である。図３に示す半導体装置２００は、半導体チップ７がダイパッド４上にダイアタッチ剤８を介してボンディングされ、ダイパッド４の周囲近傍に複数のインナーリード５が配置され、これらインナーリード５からそれぞれ延伸されてアウターリード１が設けられている。そして、インナーリード５と半導体チップ７上の複数の電極パッド（不図示）とがワイヤー６によって電気的に接続され、これらが封止樹脂３によって被覆されるという構成である。なお、半導体チップ７搭載面と反対面のダイパッド４の裏面が封止樹脂３の底面中央に露出するように設けられ、その両端には複数の吊りリード２が連結され、吊りリード２が曲げられて、インナーリード５よりもダウンセットするようにダイパッド４が設けられている。
図４は本発明の樹脂封止型半導体装置を示す外形図である。（ａ）は上面図であり、矩形の封止樹脂３の対向する２つの側面のそれぞれにアウターリード１が複数設けられ、さらにアウターリード１が配置された側面と直交する他の２つの側面のそれぞれには吊りリード２の端部が露出している。（ｂ）は吊りリード２の露出面から見た側面図であり、封止樹脂３のほぼ中央の高さから突出したアウターリード１が折り曲げられて封止樹脂３の底面の高さまで延伸されている。吊りリード２が封止樹脂３から突出する高さはアウターリード１の突出高さと同じである。（ｃ）は裏面図であり、ダイパッド４の裏面が封止樹脂３の裏面から露出し、放熱性の良い樹脂封止型半導体装置となっている。この樹脂封止型半導体装置は、一般的にガルウィングと呼ばれる形状のパッケージである。
図５〜図９は、本発明の樹脂封止金型を用いた半導体装置の製造方法の説明図である。まず、図５に示す本発明のリードフレームを準備する。（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ’線における断面図である。リードフレーム９は、半導体チップを載置するダイパッド４と、そのダイパッド４をリードフレームの枠と連結する吊りリードと、ダイパッドの周囲近傍に離間して設けられるインナーリード５と、インナーリード５から延伸して設けられるアウターリード１と、隣り合うアウターリード１どうしは、その間に設けられるダムバー１０によって連結されている。ダムバー１０は封止樹脂がアウターリード１へ流れこむことを防止する機能を有するものである。（ｂ）の側面図に示すように、吊りリードを下方に曲げることでダイパッド４はインナーリード５やリードフレーム９の枠よりも低い位置に設けられる。このとき、ダイパッド４を封止樹脂３から確実に露出するためにダイパッド曲げ深さは下型キャビティ深さより深くなるように曲げ加工され、吊りリード傾斜部２ａの傾斜角αは６０°〜１２０°の範囲であれば良い。一般に傾斜角は４５°前後に設定されるが、傾斜角を６０°〜１２０°とすることでクランプ時の応力がダイパッドへかかるのを軽減でき、本発明の樹脂封止金型と組み合わせれば、ダイパッド裏面に樹脂バリを生成しないために有効な働きをする。９０°を越える傾斜角とすれば一層の効果が得られる。他方、リードフレーム９を積み重ねることができるようにして輸送、もしくは製造工程内の変形防止するための挿間紙を無くすことを考慮すれば、傾斜角αを６０°〜８０°の範囲で設定するのが望ましい。上記では曲げ加工されたリードフレームについて説明したが、まずは、ダイパッド４、インナーリード５、アウターリード１、吊りリード２、ダムバー１０を設けた平板のリードフレームを準備する工程、次に、そのリードフレームに所定の曲げ加工を施すという工程を経て、図５に示すリードフレームが用意できることになる。
図６は、図５に続く、本発明の樹脂封止金型を用いた半導体装置の製造方法の説明図である。図５同様、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ’線における断面図である。ダイパッド４上に半導体チップ７がダイアタッチ剤８を介してダイボンドされ、インナーリード５と半導体チップ７表面の電極とがワイヤー６で電気的に接続される。なお、インナーリード５と半導体チップ７表面の電極との接続はワイヤーに限ることなく他の電気的接続であっても構わない。インナーリード５とダイパッド４は同一平面ではなく、ダウンセットされたダイパッド上に設けられた半導体チップ７の表面高さはインナーリード５の表面高さよりも低くなっている。
図７は、図６に続く、本発明の樹脂封止金型を用いた半導体装置の製造方法の説明図で、リードフレーム９を下金型１１へセットした状態を示す図である。（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ’線における断面図、（ｃ）は（ｂ）の部分拡大図である。リードフレーム９の中央に配置されたダイパッド４は下型キャビティ１１ａ内に収められ、ダイパッド４の裏面が下型キャビティ底面１１ｂへ接触してセットされている。ダイパッド曲げ深さｈ２は下型キャビティ深さｈ３より大きいためダイパッド裏面が下型キャビティに接触すると、リードフレーム９裏面と下金型１１上面との間には隙間Ｓ１が生じる。このときの吊りリード傾斜部２ａの傾きはリードフレーム曲げ加工時の傾斜角αのままである。
図８は、図７に続く、本発明の樹脂封止金型を用いた半導体装置の製造方法の説明図であり、リードフレーム９を下金型１１および上金型１２でクランプした状態を示す図である。（ａ）は断面図、（ｂ）は（ａ）の部分拡大図である。
上下金型でリードフレーム９をクランプすることにより、図７で示したリードフレーム９裏面と下金型１１上面との隙間Ｓ１が無くなる。このクランプによってダイパッド４が下型キャビティ底面１１ｂにしっかりと固定されると同時に、ダイパッド４に連結される吊りリード２は上型キャビティ１２ａおよび吊りリード逃がし溝１５内に突出するように上方に変形する。また、クランプ前の傾斜角が９０°を越える場合、クランプ後の傾斜角βはクランプ前の傾斜角αよりも幾分小さくなる。吊りリード傾斜部２ａと吊りリード水平部２ｂとが交叉する部分が変形の頂部となって上型キャビティ１２ａ内に収められ、吊りリード逃がし溝１５内には該頂部から続く吊りリード水平部２ｂのなだらかなテーパー部が収められる。クランプ前の傾斜角を５０°より大きく設定したのは上金型を上方から降下させてクランプした時にリードフレームに加わる応力によって吊りリード水平部２ｂが変形しやすくするためである。
変形した吊りリード水平部２ｂが上金型１２に接することがないように吊りリード逃がし溝１５の溝深さは設計されており、前述したように、ダウンセットされたダイパッドの曲げ深さｈ２と下型キャビティ１１ａの深さｈ３との差分Ｓ１と同等以上の溝深さとなるようにしている。
図８では第１実施形態の吊りリード逃がし溝１５を例に図示しているが、図２に示した第２実施形態のような上面がテーパーになっている吊りリード逃がし溝１６を用いれば、吊りリード２ｂの変形に沿った溝形状となり、余分な空隙の少ない吊りリード逃がし溝１６とすることができる。
以上説明したように、本発明の樹脂封止金型を用いれば、吊りリード水平部を上下金型でクランプすることにより、隙間Ｓ１が無くなるが、代わりに吊りリード２に変形が生じてクランプ時の応力を吸収するため、過大な応力がダイパッドにかからず変形を避けることができる。これにより、下型キャビティとダイパッド４裏面には隙間が生じることはない。また、ダイパッドの変形で懸念される半導体チップのダイボンド界面での剥離や半導体チップ自身の反りも避けることができ、半導体装置の信頼性や特性シフト等の問題を回避することができる。
次に、この状態でキャビティ１１ａ、１２ａ内に封止樹脂が注入されることになる。図９は、図８に続く、本発明の樹脂封止金型を用いた半導体装置の製造方法の説明図である。上下金型のキャビティ内に封止樹脂を注入させて成形し、金型から取り出した樹脂封止体から吊りリード上の余分な樹脂を除去した後の図であり、リードフレーム枠は切り離していない。（ａ）は上面図、（ｂ）は側面図、（ｃ）は裏面図である。（ｃ）の裏面図に示すように、ダイパッド４の裏面には樹脂バリが付着していない。これは、ダイパッド４の裏面と下型キャビティ上面が隙間無く密着している状態で樹脂封止されたためである。
図１０に示すような従来の樹脂封止金型を用いた場合は、上金型２２と下金型２１をクランプした時にダイパッド４に応力がかかり、その裏面中央が浮いてしまい、その浮いた隙間Ｓ２に封止樹脂が流入して薄い樹脂バリを生成し、ダイパッド４裏面からの放熱が阻害することになるが、本発明の樹脂封止金型を用いれば、ダイパッドの裏面中央が浮かず、裏面に隙間ができないため放熱性の良好な樹脂封止型の半導体装置を形成することが可能となる。
１ アウターリード
２ 吊りリード
２ａ 吊りリード傾斜部
２ｂ 吊りリード水平部
３ 封止樹脂
４ ダイパッド、放熱板
５ インナーリード
６ ワイヤー
７ 半導体チップ
８ ダイアタッチ剤
９ リードフレーム
１０ ダムバー
１１ 下金型
１１ａ 下型キャビティ
１１ｂ 下型キャビティ底面
１１ｃ 下型キャビティ側面
１２ 上金型
１２ａ 上型キャビティ
１２ｂ 上型キャビティ上面
１２ｃ 上型キャビティ側面
１３ 下金型開口面
１４ 上金型開口面
１５ 吊りリード逃がし溝
１５ａ 逃がし溝上面
１６ 吊りリード逃がし溝
１６ａ 逃がし溝上面
２１ 下金型
２１ａ 下型キャビティ
２２ 上金型
２２ａ 上型キャビティ
１００ 金型
２００ 半導体装置
ｈ１ 吊りリード逃がし溝の深さ
ｈ２ ダイパッド曲げ深さ
ｈ３ 下型キャビティ深さ
ｈ４ 吊りリード逃がし溝の深さ
ｈ５ 吊りリード逃がし溝の深さ
Ｓ１ 隙間
Ｓ２ 隙間（ダイパッド浮き）
α 傾斜角
β 傾斜角

Claims (5)

  1. ダイパッドの半導体チップ搭載面の反対面が樹脂封止体から露出した半導体装置を成形する樹脂封止金型であって、
    下金型に設けられた下型キャビティと、
    上金型に、前記下型キャビティと対向して設けられた第１の上型キャビティと、
    前記第１の上型キャビティの開口端部に設けられた第２の上型キャビティと、
    を有することを特徴とする樹脂封止金型。
  2. 前記第２の上型キャビティの深さは、前記第１の上型キャビティの深さよりも小さいことを特徴とする請求項１記載の樹脂封止金型。
  3. 前記第２の上型キャビティの深さは、ダウンセットされた前記ダイパッドの曲げ深さと前記下型キャビティの深さとの差分と同等以上の大きさであることを特徴とする請求項２記載の樹脂封止金型。
  4. ダイパッドと、前記ダイパッドを支持する複数の吊りリードと、前記ダイパッドの近傍に離間して配置されたインナーリードと、前記インナーリードから延伸して設けられたアウターリードと、を形成したリードフレームを準備する工程と、
    前記吊りリードを屈曲させて、前記ダイパッドが前記インナーリードの高さよりも下方にダウンセットし、ダウンセットされた前記ダイパッドの曲げ深さが下金型に設けられた下型キャビティの深さよりも大きくなるように前記リードフレームを加工する工程と、
    前記ダイパッドに半導体チップを搭載する工程と、
    前記半導体チップと前記インナーリードを電気的に接続する工程と、
    前記下型キャビティの底面に前記ダイパッドの半導体チップ搭載面の反対面を当接させる工程と、
    前記下型キャビティと対となる第１の上型キャビティが設けられた上金型を前記下金型とクランプさせるとともに、前記吊りリードの一部を変形させ、変形した部分を前記第１の上型キャビティおよび前記第１の上型キャビティの開口端部に設けられた第２の上型キャビティに収める工程と、
    前記下型キャビティと第１の上型キャビティと第２の上型キャビティに封止樹脂を注入して樹脂封止する工程と、
    を有することを特徴とする半導体装置の製造方法。
  5. 前記吊りリードの傾斜角が９０°を越えることを特徴とする請求項４記載の半導体装置の製造方法。
JP2017217347A 2017-11-10 2017-11-10 樹脂封止金型および半導体装置の製造方法 Active JP7030481B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017217347A JP7030481B2 (ja) 2017-11-10 2017-11-10 樹脂封止金型および半導体装置の製造方法
TW107135472A TW201923996A (zh) 2017-11-10 2018-10-09 樹脂密封模具以及半導體裝置的製造方法
KR1020180134567A KR20190053783A (ko) 2017-11-10 2018-11-05 수지 봉지 금형 및 반도체 장치의 제조 방법
US16/183,989 US10804118B2 (en) 2017-11-10 2018-11-08 Resin encapsulating mold and method of manufacturing semiconductor device
CN201811330420.0A CN109768024A (zh) 2017-11-10 2018-11-09 树脂密封金属模和半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017217347A JP7030481B2 (ja) 2017-11-10 2017-11-10 樹脂封止金型および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019087708A true JP2019087708A (ja) 2019-06-06
JP7030481B2 JP7030481B2 (ja) 2022-03-07

Family

ID=66433536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017217347A Active JP7030481B2 (ja) 2017-11-10 2017-11-10 樹脂封止金型および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10804118B2 (ja)
JP (1) JP7030481B2 (ja)
KR (1) KR20190053783A (ja)
CN (1) CN109768024A (ja)
TW (1) TW201923996A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
TWI728922B (zh) * 2020-10-07 2021-05-21 頎邦科技股份有限公司 捲帶封裝的儲放構造及其載盤
CN115742103A (zh) * 2022-10-14 2023-03-07 佛山市南海汗高轨道交通设备有限公司 一种玻璃钢制备模具及制备玻璃钢的方法
CN117690832B (zh) * 2024-01-02 2024-05-24 浙江大学 一种半导体器件封装装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252318A (ja) * 1993-02-26 1994-09-09 Fujitsu Ltd 半導体装置とその製造方法
JPH1092855A (ja) * 1996-09-12 1998-04-10 Nec Corp 樹脂封入金型
JP2001177035A (ja) * 1999-12-15 2001-06-29 Matsushita Electronics Industry Corp 半導体装置及び半導体装置の製造方法
JP2013247131A (ja) * 2012-05-23 2013-12-09 Renesas Electronics Corp 半導体装置の製造方法
WO2017138072A1 (ja) * 2016-02-08 2017-08-17 三菱電機株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5180495B2 (ja) 2007-03-14 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE112014006660B4 (de) * 2014-05-12 2019-10-31 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252318A (ja) * 1993-02-26 1994-09-09 Fujitsu Ltd 半導体装置とその製造方法
JPH1092855A (ja) * 1996-09-12 1998-04-10 Nec Corp 樹脂封入金型
JP2001177035A (ja) * 1999-12-15 2001-06-29 Matsushita Electronics Industry Corp 半導体装置及び半導体装置の製造方法
JP2013247131A (ja) * 2012-05-23 2013-12-09 Renesas Electronics Corp 半導体装置の製造方法
WO2017138072A1 (ja) * 2016-02-08 2017-08-17 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN109768024A (zh) 2019-05-17
TW201923996A (zh) 2019-06-16
US10804118B2 (en) 2020-10-13
KR20190053783A (ko) 2019-05-20
US20190148173A1 (en) 2019-05-16
JP7030481B2 (ja) 2022-03-07

Similar Documents

Publication Publication Date Title
JP2019087708A (ja) 樹脂封止金型および半導体装置の製造方法
JP3285815B2 (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JP5876645B2 (ja) リードフレームの製造方法
JP2002076228A (ja) 樹脂封止型半導体装置
JP6394634B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
KR20170085500A (ko) 개선된 컨택 핀을 구비한 qfn 패키지
US20220093494A1 (en) Lead frame
CN107305851A (zh) 半导体器件的制造方法以及半导体器件
JP2003282809A (ja) 半導体装置およびその製造方法
JP2002026044A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2017139290A (ja) 樹脂封止型半導体装置
JP2008211231A (ja) リードフレームおよび樹脂封止型半導体装置
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2007096042A (ja) 半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
JP2020009976A (ja) 樹脂封止金型および半導体装置の製造方法
TWI689063B (zh) 半導體裝置及其製造方法
JPH10284516A (ja) 半導体装置およびその製造方法
JP5857883B2 (ja) モールドパッケージの製造方法
CN222720429U (zh) 混合四方扁平无引线qfn和四方扁平封装qfp集成电路封装
JP3747991B2 (ja) 半導体装置の製造方法
JP2002026192A (ja) リードフレーム
JP2018056310A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
JP2006216979A (ja) 半導体装置の製造方法
JP2021027147A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220222

R150 Certificate of patent or registration of utility model

Ref document number: 7030481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250