JP2018503248A - ワイドバンドギャップジャンクションバリアショットキーダイオードの製造方法。 - Google Patents
ワイドバンドギャップジャンクションバリアショットキーダイオードの製造方法。 Download PDFInfo
- Publication number
- JP2018503248A JP2018503248A JP2017530307A JP2017530307A JP2018503248A JP 2018503248 A JP2018503248 A JP 2018503248A JP 2017530307 A JP2017530307 A JP 2017530307A JP 2017530307 A JP2017530307 A JP 2017530307A JP 2018503248 A JP2018503248 A JP 2018503248A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- anode
- thickness
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 230000004888 barrier function Effects 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 177
- 239000002184 metal Substances 0.000 claims abstract description 177
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 43
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 41
- 238000010438 heat treatment Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 102000010970 Connexin Human genes 0.000 claims abstract 2
- 108050001175 Connexin Proteins 0.000 claims abstract 2
- 210000003976 gap junction Anatomy 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 37
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 239000010936 titanium Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0495—Schottky electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】より良好なオーミック接合およびショットキー接合を達成可能なワイドバンドギャップ、特に炭化ケイ素、ジャンクションバリアショットキーダイオードの製造方法を提供する。【解決手段】アノード側（１０）とカソード側（１５）とを有するワイドバンドギャップジャンクションバリアショットキーダイオード（１）の製造方法であって、（ｎ＋）ドープカソード層（２）がカソード側（１５）に配置され、少なくとも１つのｐドープアノード層（３）がアノード側（１０）に配置され、アノード側（１０）まで延びるカソード層（２）と少なくとも１つのアノード層（３）との間に（ｎ−）ドープドリフト層（４）が配置され、以下の製造ステップが実行される：ａ）（ｎ＋）ドープワイドバンドギャップ基板（１００）を提供し、ｂ）カソード層（２）にドリフト層（４）を形成し、ｃ）ドリフト層（４）に少なくとも１つのアノード層（３）を形成し、ｄ）ショットキー接合（５５）を形成するために、ドリフト層（４）の上部のアノード側（１０）に第１金属層（５）を施し、ｅ）少なくとも１つのアノード層（３）の上部に第２金属層（６）を形成し、第１および第２金属層（５，６）を形成した後においては、少なくとも１つのアノード層（３）の上部の金属層が第２厚み（６４）を有し、ドリフト層（４）の上部の金属層が第１厚み（５４）を有し、第２厚み（６４）が第１厚み（５４）よりも小さく、ｆ）第１温度で第１加熱ステップ（６３）を実行することによって、第２厚み（６４）が第１厚み（５４）よりも小さくなり、第２金属層（６）と少なくとも１つのアノード層（３）との間の界面でオーミック接合（６５）が形成され、オーミック接合（６５）を形成するための温度よりも下に第１金属層（５）の下の温度が保たれるように第１加熱ステップ（６３）を実行する。
Description
本発明は、パワーエレクトロニクスの分野に関し、より特定的には、請求項１のプリアンブルに従ったジャンクションバリアショットキーダイオードの製造方法に関する。
炭化ケイ素（ＳｉＣ）は、有望な半導体材料であり、既知のシリコンデバイスよりも高出力デバイスおよび高周波アプリケーションを可能にする。しかし、炭化ケイ素基板にドープ層を作るため、また電気接合を形成するためには、異なる製造プロセスが必要とされている。
従来技術のジャンクションバリアショットキー（ＪＢＳ）ダイオードは、ｎドープカソード層、低ｎドープドリフト層、高ｐ+ドープアノード層といった、連続する層が配置されるカソード電極を含む。全てのドープ層は、ドープされた炭化ケイ素層として形成される。アノード層は、アノード電極に接合し、したがってアノード層にオーミック接合を形成する。アノード電極は、デバイスの表面全体に亘って連続する金属層として形成される。ドリフト層は、炭化ケイ素の表面まで延びている。この層は、アノード電極へのショットキー接合を有する。
このように、デバイスのアノード側において、ショットキー金属接合は、アノード層のｐ＋インプラントに関連するＳｉＣドリフト層の上部に堆積され、ショットキージャンクションに近接しているので、逆バイアス下の空乏領域が高電界からショットキージャンクションをシールドするポテンシャル障壁を形成し、したがってリーク電流を低減する。
従来技術のＳｉＣジャンクションバリアショットキーダイオードのためのアノード電極は、ｎ型低ドープドリフト層およびｐ＋インプラントの上部において金属層（典型的にはＴｉ）の堆積によって形成される。オーミック接合形成は、ＳｉＣで１０００℃より大きい場合に起こるので、ショットキー接合の劣化またはショットキー領域でのオーミック接合形成すら避けるために、金属層は７００℃より下の最高温度でアニールされる。
しかしながら、そのような低い温度範囲は、たとえ高ドープされていても、ｐ＋アノード層に対するオーミック接合を形成するには不十分である。
オーミック接合形成は、まず高温でオーミック接合を形成し、続いて低温でショットキー接合を形成するために、追加の堆積、アニールおよびリソグラフィステップを用いて実行され得るが、これは費用を増大させるだろう。そして、オーミック接合の形成後にショットキー接合領域としての専用領域の効率の良い選択的なクリーニングが欠落することで、導電性のショットキー接合が必然的に損なわれる。なぜならば、そのようなクリーニング、典型的にはウェットクリーニングもまたオーミック接合に影響するからである。
ＵＳ８，４５０，１９６Ｂ２は、ＳｉＣ基板上に、連続する金属層が基板（ショットキー接合を形成する）の表面全体に亘って形成される製造方法を開示する。その後、開口部を有するマスクが施され、金属層がマスクを介して照射される。結果として、マスクが開口部を有するそのような場所では、高温が金属層に施され、ショットキー接合がオーミック接合に変わるので、ショットキー接合とオーミック接合とが交互になる。しかしながら、この方法は、オーミック接合の最小サイズを決める熱ビームの直径についての精度および分解能を悪化させ、金属層の熱拡散によって熱がビームの側面に分散するので、オーミック接合とショットキー接合との間の界面が曖昧になる。
特開２０１１−１６５６６０号公報は、ショットキーバリアダイオードの形成方法を開示する。ｐアノード領域において、３０ｎｍチタンおよび１００ｎｍニッケル層が堆積される。ｐアノード領域間において、モリブデン製の厚い金属層が堆積され、Ｔｉ／Ｎｉ金属層も覆い、したがって、アノード側に共通の平面を形成する。現在、すべての金属層は、高温で同時に処理される。異なる金属の使用によって、オーミック接合層がＴｉ／Ｎｉ層から形成され、そしてショットキーバリア層がモリブデン層から形成される。
ＥＰ１８８５０００Ａ２は、ｐ＋およびｐドープ領域を有するＪＢＳショットキーダイオードを開示する。ｐドープ領域のドーピング濃度が異なるため、高濃度にドープされたｐ＋領域上にオーミック接合が形成され、これらの領域の間において、低ドープp領域上にショットキー接合が形成される。
本発明の開示
本発明の目的は、より良好なオーミック接合およびショットキー接合を達成可能なワイドバンドギャップ、特に炭化ケイ素、ジャンクションバリアショットキーダイオードの製造方法を提供することである。
本発明の目的は、より良好なオーミック接合およびショットキー接合を達成可能なワイドバンドギャップ、特に炭化ケイ素、ジャンクションバリアショットキーダイオードの製造方法を提供することである。
この目的は、請求項１に従う製造方法によって達成される。
アノード側と、アノード側に対向するカソード側とを有するワイドバンドギャップ、特に炭化ケイ素、ジャンクションバリアショットキーダイオードの製造方法の発明であって、
第１導電型のカソード層は、カソード側に配置され、
第１導電型とは異なる第２導電型の少なくとも１つのアノード層は、アノード側に配置され、
第１導電型のドリフト層は、カソード層と少なくとも１つのアノード層との間に配置され、ドリフト層がアノード側まで延び、
以下の製造ステップが実行される：
ａ） ワイドバンドギャップ、特に炭化ケイ素基板を提供して、ファイナライズされたダイオード内にカソード層を形成し、
ｂ） カソード側に対向するカソード層の側にドリフト層を形成し、
ｃ） アノード側のドリフト層上に少なくとも１つのアノード層を形成し、
ｄ） 第１金属層がドリフト層に接合するショットキー接合を形成するために、ドリフト層の上部のアノード側に第１金属層厚みを有する第１金属層を施し、
ｅ） 少なくとも１つのアノード層の上部に第２金属層厚みを有する第２金属層を形成し、
第１および第２金属層を形成した後においては、少なくとも１つのアノード層の上部の金属層が第２厚みを有し、ドリフト層の上部の金属層が第１厚みを有し、第２厚みが第１厚みよりも小さく、
ｆ） 第１温度で第１加熱ステップを実行することによって、第２厚みが第１厚みよりも小さくなり、第２金属層とそのような少なくとも１つのアノード層との間の界面でオーミック接合が形成され、その上に第２金属層が施され、オーミック接合を形成するための温度よりも下に第１金属層の下の温度が保たれるように第１加熱ステップを実行する。
第１導電型のカソード層は、カソード側に配置され、
第１導電型とは異なる第２導電型の少なくとも１つのアノード層は、アノード側に配置され、
第１導電型のドリフト層は、カソード層と少なくとも１つのアノード層との間に配置され、ドリフト層がアノード側まで延び、
以下の製造ステップが実行される：
ａ） ワイドバンドギャップ、特に炭化ケイ素基板を提供して、ファイナライズされたダイオード内にカソード層を形成し、
ｂ） カソード側に対向するカソード層の側にドリフト層を形成し、
ｃ） アノード側のドリフト層上に少なくとも１つのアノード層を形成し、
ｄ） 第１金属層がドリフト層に接合するショットキー接合を形成するために、ドリフト層の上部のアノード側に第１金属層厚みを有する第１金属層を施し、
ｅ） 少なくとも１つのアノード層の上部に第２金属層厚みを有する第２金属層を形成し、
第１および第２金属層を形成した後においては、少なくとも１つのアノード層の上部の金属層が第２厚みを有し、ドリフト層の上部の金属層が第１厚みを有し、第２厚みが第１厚みよりも小さく、
ｆ） 第１温度で第１加熱ステップを実行することによって、第２厚みが第１厚みよりも小さくなり、第２金属層とそのような少なくとも１つのアノード層との間の界面でオーミック接合が形成され、その上に第２金属層が施され、オーミック接合を形成するための温度よりも下に第１金属層の下の温度が保たれるように第１加熱ステップを実行する。
第１加熱ステップの実行に先立って基板上の金属層（第１および第２金属層）の厚さを変化させることによって、より厚い金属層がショットキー接合領域（ドリフト層の上部）として設けられている領域に堆積されてもよいし、より薄い金属層がオーミック接合領域（アノード層の上部）として設けられている領域に堆積されてもよい。
第１加熱ステップにおける加熱条件（加熱時間、加熱ビームの主な浸透、第２金属層の薄い厚み）は、第２金属層とＳｉＣ材料との間の界面においてオーミック接合が形成されるように選択される。典型的には、第２金属層の内部および下部における第１温度は、少なくとも８５０℃または少なくとも１０００℃であり、第２金属層／ＳｉＣ界面においてオーミック接合を形成するのに十分高い温度である。
第２金属層よりも厚い第１金属層においては、厚い金属層で熱が部分的に反射および／または吸収され、第１金属層における熱伝導を考慮したとしても、第１金属層の下の温度は、オーミック接合を形成するための最低温度よりも下の温度に保たれる。
本発明の方法は、良好なオーミックおよびショットキー接合の形成を可能にする。オーミック接合は、ショットキー接合の完全性を妥協することなく形成され、または逆も同様である。
本発明の製造方法は、ショットキーおよびオーミック接合の形成のための第１および第２加熱ステップ、第１加熱ステップおよびアノード層のアニール／拡散のための加熱ステップのように、そのような加熱ステップが組み合わされて施され得る。アノード層が第２金属層の下に形成されるので、典型的に８５０℃と同じ高さまたはそれよりも高い温度が、アノード層をアニールするのに十分な温度となるアノード層の注入領域において存在する。
製造方法は、典型的に、本発明のダイオードのアクティブ領域に適用され得るが、本発明の方法は、そのような層が電気接合によって接合するならば、終端領域に形成された層および電気接合に応じたアクティブ領域を横方向に取り囲む終端領域において実行されてもよい。
本発明の主題のさらに好ましい実施形態は、従属請求項に開示されている。
本発明の主題は、添付の図面を参照しながら以下の本文でより詳細に説明される。
図面に使用される参照記号およびそれの意味は、参照記号のリストに要約されている。一般的に、同じまたは同様の機能を有する部分には同じ参照記号が付されている。開示された実施形態は、例示されているものであり、本発明を限定するものではない。
アノード側１０と、アノード側１０に対向するカソード側１５とを有するワイドバンドギャップ、特に炭化ケイ素、ジャンクションバリアショットキーダイオードを製造するための本発明の方法が提供される。（ｎ＋）高ドープカソード層２は、カソード側１５に配置される。少なくとも１つのｐドープアノード層３は、アノード側１０に配置され、これらの２つの層間に（ｎ−）低ドープドリフト層４が配置される。アノード側１０において、ドリフト層４は、アノード側１０まで延びている。以下の製造ステップが実行される：
ａ） ワイドバンドギャップ、特に炭化ケイ素基板１００を提供して、ファイナライズされたダイオード１内にカソード層２を形成し（図１）、
ｂ） カソード側１５に対向するカソード層２の側にドリフト層４を形成し（図２）、
ｃ） カソード側１５に対向する側のドリフト層４上に少なくとも１つのアノード層３を形成し（図３）、
ｄ） 第１金属層５がドリフト層４に接合するショットキー接合を形成するために、ドリフト層４の上部のアノード側１０に第１厚み５２を有する第１金属層５を施し（図４）、
ｅ） 少なくとも１つのアノード層３の上部に第２金属層厚み６２を有する第２金属層６を形成し、
第１および第２金属層５，６を形成した後においては、後続する加熱ステップ（ｆ）のために、少なくとも１つのアノード層３の上部の金属層は第２厚み６４を有し、ドリフト層４の上部の金属層は第１厚み５４を有し、第２厚み６４が第１厚み５４よりも小さく、
ｆ） その後（すなわち、ステップｄ）およびｅ）を実行した後）、第１温度で第１加熱ステップ６３を実行することによって、第２厚み６４が第１厚み５４よりも小さくなり、第２金属層６とそのような少なくとも１つのアノード層３との間の界面でオーミック接合６５が形成され、その上に第２金属層６が施され、オーミック接合を形成するための温度よりも下に第１金属層の下の温度が保たれるように第１加熱ステップ６３を実行する。
ａ） ワイドバンドギャップ、特に炭化ケイ素基板１００を提供して、ファイナライズされたダイオード１内にカソード層２を形成し（図１）、
ｂ） カソード側１５に対向するカソード層２の側にドリフト層４を形成し（図２）、
ｃ） カソード側１５に対向する側のドリフト層４上に少なくとも１つのアノード層３を形成し（図３）、
ｄ） 第１金属層５がドリフト層４に接合するショットキー接合を形成するために、ドリフト層４の上部のアノード側１０に第１厚み５２を有する第１金属層５を施し（図４）、
ｅ） 少なくとも１つのアノード層３の上部に第２金属層厚み６２を有する第２金属層６を形成し、
第１および第２金属層５，６を形成した後においては、後続する加熱ステップ（ｆ）のために、少なくとも１つのアノード層３の上部の金属層は第２厚み６４を有し、ドリフト層４の上部の金属層は第１厚み５４を有し、第２厚み６４が第１厚み５４よりも小さく、
ｆ） その後（すなわち、ステップｄ）およびｅ）を実行した後）、第１温度で第１加熱ステップ６３を実行することによって、第２厚み６４が第１厚み５４よりも小さくなり、第２金属層６とそのような少なくとも１つのアノード層３との間の界面でオーミック接合６５が形成され、その上に第２金属層６が施され、オーミック接合を形成するための温度よりも下に第１金属層の下の温度が保たれるように第１加熱ステップ６３を実行する。
ワイドバンドギャップ基板は、炭化シリコン、窒化ガリウム、またはガリウム砒素のようないずれのワイドバンドギャップ材料から作ることができるが、いずれの他のワイドバンドギャップ材料でも可能である。
第２加熱ステップ６３は、第２金属層と少なくとも１つのアノード層３との界面における温度（すなわち、第１温度）がオーミック接合を形成するのに十分高く、ドリフト層の上部の金属層のより厚い厚み（第１厚み）のため、第１金属層とドリフト層との界面における温度は、オーミック接合を形成する、つまりショットキー接合が形成されるような温度より下である。
炭化ケイ素基板１００にとって、基板１００は、いずれかの種類の炭化ケイ素、典型的には、３Ｃ−炭化ケイ素、または４Ｈ−炭化ケイ素、または６Ｈ−炭化ケイ素で構成してもよい。典型的には、炭化ケイ素基板１００のドーピング濃度、それからカソード層２のドーピング濃度は、１＊１０１８と１＊１０１９ｃｍ−３との間であってもよい。炭化ケイ素基板１００の厚さは、ファイナライズされたダイオード１において所望される電気特性が達成されるような厚さであり、基板１００が製造ステップの期間で取り扱っている期間においてロバストになるような厚さである。基板１００は、製造方法の後の段階で減らされる厚さで提供されてもよく、取り扱っている期間において基板１００がよりロバストになるような厚さで提供されてもよいが、デバイスにおける電気特性のために後で最適化される。研削、研磨および/またはエッチングのような機械的および/または化学的な除去ステップによって典型的になされるそのような薄型化は、いずれかの所望の製造ステップで実行され得る。
ステップａ）において、基板１００は、複数のダイオードが同時に形成されるウェハであってもよい。あるいは、ステップａ）において、基板は、その上に単一のダイオードが形成されるチップであってもよい。
ステップａ）の後でありかつステップｂ）の前において、炭化ケイ素基板１００上では、基板１００よりも低いドーピング濃度およびドリフト層４よりも高いドーピング濃度を有するｎドープバッファ層８が、カソード側１５に対向する基板１００の側に形成され得る（図９を参照して、カソード層２とドリフト層４との間に配置されたｎドープバッファ層８を有するファイナライズされたダイオード１が示されている）。バッファ層８のドーピング濃度は、典型的には１＊１０１７と５＊１０１８ｃｍ−３との間であり、厚さは、０．５と２μｍとの間であってもよい。
典型的には、ドリフト層４のドーピング濃度は、１＊１０１４と１＊１０１６ｃｍ−３との間であってもよい。ドリフト層４の厚さ、すなわちカソード側１５に垂直な方向における層の延長は、典型的には３と１５０μｍとの間であってもよい。ドリフト層４およびバッファ層８は、仮にそのような層が本発明の方法に従って製造されたダイオード１内に存在する場合、エピタキシャル成長によって形成し得る。そのようなエピタキシャル成長によって、典型的には、一定のドーピング濃度の層が形成されるが、もちろんドーピング濃度の変化も可能である。たとえば、カソードからアノード側に向かってドーピング濃度が減少する。上記のドーピング濃度の値は、一定のドーピング濃度である場合のドーピング濃度（製造方法の不完全によるドーピング濃度の変化を排除しない）、またはドーピング濃度を変化させた場合の最大ドーピング濃度であることを意味するとして理解されるべきである。
ステップｃ）において、１＊１０１６と１＊１０２１ｃｍ−３との間、または１＊１０１７と１＊１０２０ｃｍ−３との間、または１＊１０１７と１＊１０１８ｃｍ−３との間の最大ドーピング濃度を有する少なくとも１つのアノード層３が形成される。少なくとも１つのアノード層３は、ｐドープ層をエピタキシャル成長させることによって、またはドーパントを施すことによって形成され得る。たとえば、エッチングによってくぼみを形成した後に、たとえば、注入とその後の熱アニールによって、典型的には、両方の方法で、ｐドーパントが満たされる。少なくとも１つのアノード層３は、少なくとも１つのアノード層３に隣接するようにドリフト層４がアノード側１０、たとえば、ＳｉＣ材料の表面に延びるように、横方向（アノード側１０に平行な平面において）に制限されている。
このような領域に開口部を有する第１金属層５を用いることによって、ステッｄ）の後でありかつステップｅ）の前において、少なくとも１つのアノード層３が形成され、ステップｅ）において第２金属層が形成され、ステップｆ）においてオーミック領域がマスクとして形成され得る第１金属層が部分的にドリフト層を覆うので、そのような領域においてアノード層３は形成されないが、開口部を有するそのような領域においては、ｐドーパントが施され得る。
加熱ステップｆ）において、すなわちオーミック領域が形成されるステップでは、ドリフト層の上部の全ての金属層の厚み（すなわち、第１厚み５４）は、金属層の下の高い厚みであり、ショットキー接合が確立される。アノード層の上部の全ての金属層の厚み（すなわち、第２厚み６４）は、金属層の下の低い厚みであり、オーミック接合が確立される。
少なくとも１つのアノード層３は、（たとえば、図３に示すように）単一のアノード層であってもよいし、複数のｐドープ領域３２，３４（図１２に例示的に示すように）を備えていてもよい。このようなｐドープ領域は、すべて同じサイズを有していてもよく、アノード層３は、第１幅３３を有する少なくとも１つのｐドープウェル領域３２と、第１幅３３よりも大きい第２幅３５を有する少なくとも１つのｐドープサージ領域３４とを備えていてもよい（図１３）。ウェルおよびサージ領域３２，３４の最大ドーピング濃度は、同じであってもよいが、領域３２，３４は異なる最大ドーピング濃度を有することも可能である。
アノード層３は、デバイスのアクティブセル領域におけるｐドープ層である。アクティブセル領域は、アノードからカソード側１０，１５まで延び、能動的に電気的に制御可能な領域を含む。デバイスは、終端領域によって囲まれたアクティブセル領域を含む。アクティブセル領域において、カソード層２（存在する場合はバッファ層８）、ドリフト層４、およびアノード層３を含む１または複数のセルが配置される。カソード２５またはアノード電極に接続されるか（オーミック接合６５）、またはそのような接続および間の領域（典型的には、金属層とドリフト層４との間にショットキー接合５５が存在する領域）に投影される、ｎまたはｐドープ領域のそのような部分がカソードまたはアノード層２，３として理解されるべきである。アノード層３に接続された全てのオーミック接合６５は、アノード電極を形成する。アノードおよびカソード電極６５，２５が異なる形を有する場合、その間のアクティブセル領域は、ベース領域としてアノードおよびカソード電極６５，２５と、側面（典型的には、三角形または台形の形を有する側面）としてこれらの間のドープＳｉＣ層を有する、円錐台または角台を形成する。複数のオーミック接合６５を含むアノード電極の場合、アクティブセル領域を評価する意味においてのみ、包囲領域がアノード電極としてみなされる。
領域の幅は、より短い延長部に垂直な領域の延長部に比べてより短い延長部として理解されるべきであり、またはこれらの延長部の１つとして両方向に同じ延長部を有する場合（すなわち、円の場合では幅が円の直径とみなされるか、正方形の場合では正方形の辺の長さとみなされる）、全てアノード側に平行な方向に測定される。典型的には、ウェル領域３２の設計は、ストライプ、正方形（幅および長さが同じもの）または円であり、その幅は直径であり、ハニカム設計とも呼ばれる典型的には１から１０μｍの幅を有する六角形デザインである。したがって、その幅は、カソード側に平行な面における領域内に完全に敷設され得る円の最大直径とみなされる。
（サージ領域３４の）第２幅３５は、（ウェル領域３２の）第１幅３３よりも大きくてもよい。典型的には、第２幅３５は、第１幅３３の少なくとも１０倍である。典型的な実施形態においては、ウェル領域３２が１から５μｍの間の第１幅３３で形成され、および／またはサージ領域３４が５０から３００μｍの間の第２幅３５で形成される。サージ領域は、いずれかの形状、およびストライプ、正方形、円、または六角形デザインとしてウェル領域について上述したものも有し得る。
オーミック領域６５は、線形の電流−電圧挙動を有する２つの導体間（すなわち、金属層と半導体層との間の半導体、すなわちドープシリコンカーバイド層）の電気接合部である。オーミック接合は、低抵抗である。アノード側１０のオーミック接合６５は、本発明のＳｉＣダイオードのアノード電極を形成する。対照的に、ショットキー接合５５は、（非オーミック接合であるように）直線的なＩ−Ｖ曲線を示さない接合部または接合部である。金属と半導体バンドとの間のショットキー接合のショットキー障壁は、すなわち障壁が克服されるときにキャリアが流れる順方向バイアスにおけるデバイス開放電圧を規定する。
典型的な実施形態においては、ウェル領域３２およびサージ領域３４を含むアノード層３にとって、サージ領域３４と第２金属層６との界面で排他的にオーミック接合６５を有することが可能である（典型的には、図１３に示されるように、ウェル領域３２が第１金属層５で覆われているので、オーミック接合６５はサージ領域３４においてのみ形成可能である（図１４）。薄い第２金属層６は、サージ領域３４の上部にのみ形成され、全てのウェル領域３２は、より厚い第１金属層５によって覆われている。
あるいは、オーミック接合６５は、ウェル領域３２上（図１６）と同様にサージ領域３４に形成されてもよい。そのようなデバイスにおいて、第１金属層５は、ドリフト層４がアノード側１０まで、すなわちアノード側１０上のＳＩＣカーバイド材料の表面まで延びる、少なくともアクティブセル領域または終端領域内の全ての領域の上部に配置される。第２金属層６は、すなわち、サージおよびウェル領域３４，３２の上部に存在する場合、全てのアノード層３の上部に配置される（図１５）。
別の典型的な実施形態では、ステップｄ）において、第１金属層５は、２００ｎｍから５μｍの間の第１金属層厚み５２で施される。ステップｅ）において、第２金属層６は、１から２００ｎｍの間の第２金属層厚み６２で施され得る。したがって、第１厚み５４は、（第１金属層厚み５２または第１と第２金属層厚み５２，６２の和に対応する製造方法に応じて）２００ｎｍから５．２μｍであってもよく、第２厚み６４は、（第２金属層厚み６２に対応する）１から２００ｎｍの間であってもよい。第２厚み６４の金属は、ドリフト層４上に第２金属層６を施すことによって、または第２厚み６４でもある第２金属層厚み６２に対応する減少した厚みを有する第１金属層５から材料を取り除くことによってのいずれかで形成される。
典型的には、第１および／または第２金属層５，６の形成に使用される材料は、貴金属、すなわち、湿り空気中での腐食および酸化に耐性のある金属である。貴金属は、典型的には、パラジウム、白金、アルミニウム、または、チタンと、パラジウム、白金、またはアルミニウムの少なくとも１つとを含む化合物である。別の典型的な実施形態では、第１および／または第２金属層５，６の形成に使用される材料は、高融点金属、すなわち熱および磨耗に非常に耐性のある金属である。耐火金属は、典型的には、ニッケル、チタン、タンタル、タングステン、またはコバルトである。第１および/または第２金属層５，６に使用される材料は、前述の金属のいずれかの化合物であってもよい。第１および第２金属層５，６の両方に同じ金属または金属化合物を使用してもよいが、異なる金属または金属化合物を使用することも可能である。
第１および／または第２金属層５，６のいずれかを前述の金属の少なくとも２つの層の積層として適用することも可能である。追加のアルミニウム層を第１金属層５の上部に適用してもよい。このように、このＡｌ層は、第１金属層５の一部であり、第１厚み５４に寄与するが、熱ビームの遮断層としても働く。さらに、アルミニウムは、ショットキー接合のための良好なボンディング金属接合を可能にする。典型的には、アルミニウム層は３から５μｍの厚みを有する。
ステップｆ）において、第１温度（第２金属層６と少なくとも１つのアノード層３との界面で測定される）が適用される。典型的には、第１温度は、少なくとも８５０℃または少なくとも１０００℃である。第２金属層６（アノード層３の上部に配置され、第２厚み６４を有する）は、第１金属層５（ドリフト層４の上部に配置され、第１および第２金属層５，６を含み、第２厚み６４をともに有する）よりも薄いので、第１金属層５の下の温度は、第２金属層６の下の温度よりも低い。第１加熱ステップ６３の加熱条件、典型的には、加熱時間または加熱パルス、および加熱源（たとえば、加熱ビームの波長）によって生成される加熱ビームの浸透深さ、および第１厚み５２、および第１金属層５の材料は、第１金属層５の下の温度、すなわちドリフト層４に対する界面でオーミック接合を形成するための下の温度を維持するように選択され、すなわち、典型的には、その温度は、８００℃より下、７００℃より下、または６５０℃より下の温度に保たれる。
異なる加熱源は、第１温度を施すために用いられ得る。典型的には、第１加熱ステップ６３を実行するためにレーザビームが施される。そのようなレーザビームは、マスクを介して、または熱が施されるべき領域（すなわち、第１金属層が存在する領域）を走査することによっても施され得る。第１金属層の領域にレーザビームを集束させる他の方法は、反射層を施すようにも用いられ得る。層ビームがパルス層として施され得ることによって、第１金属層とアノード層との間の界面への熱伝達が少なくとも低減され得る。典型的には、第２金属層の上部に局所的な熱ビームを生成し、隣接する領域への熱的損傷を回避する）他の加熱源は、電子またはイオンビームのように用いられてもよい。
第１金属層５を施した後（すなわち、ステップｄの後）、第２温度で第２加熱ステップ５３が実行されることによって（図１０）、第１金属層５とドリフト層４との間の界面でショットキー接合５５が改善される。第２温度（第１金属層５とドリフト層４との間の界面で測定される）は、オーミック接合を形成する温度より低いが、ショットキー接合が改善されるほど高い。典型的には、第２温度は、８００℃より下または６５０℃より下である。第２温度は、典型的には４００℃より高い。
第１および第２金属層５，６を形成すること、および、ステップｆ）において、第１金属層５の下の温度が８００℃より下、７００℃より下、または６５０℃より下になるような第１温度を施すことも可能である。すなわち、前述の第２加熱ステップ６３は、第１加熱ステップ５３と同時に実行される。
別の典型的な実施形態において、ステップｄ）の後、第２金属層６（図１７）に開口部を有する第１金属層５の上部に遮断層７が施され得る。遮断層７において、熱は、反射または吸収の少なくとも１つが行われ、それによりステップｆ）において、第１金属層５の下の温度は、さらに低下する。遮断層７は、シリコンまたは酸化物または二酸化ケイ素またはフォトレジスト層で形成され得る。第１および第２金属層５，６の間の厚みの違いのため、第１金属層５の下の温度は、第２金属層６の下よりも既にかなり低い。遮断層７は、この効果をさらに高める。すなわち、ショットキー接合５５がステップf）で維持されるように、熱は、効果的に妨げられ、または、第１金属層５とドリフト層４との間の界面に達することで低下し、第２金属層６の厚みがより薄いため、ステップf）においてオーミック接合６５が形成される。
カソード側１５において、任意の適切な製造ステップでカソード電極２５が形成される。カソード電極２５は、典型的には、オーミック接合であり、オーミック接合を確立するのに十分高い温度、典型的には８５０℃より上または１０００℃より上の温度に加熱された金属層（アノード側にオーミック接合を形成するためのものと同様）を施すことによっても形成され得る。カソード電極２５は、カソード層２に接合している。
典型的には、ステップｄ）において、連続的な第１金属層５が施され（図４）、アノード側１０または少なくともアクティブセル領域上のＳｉＣ表面全体を覆う。ステップｅ）において、第２金属層６は、ステップｆ）においてオーミック接合６５が形成される少なくとも１つのアノード層３の上部の第１金属層５を部分的に取り除くことによって形成されてもよく、ステップｆ）におけるこれらの領域の上部でオーミック接合６５が形成されるように、第２金属層６の厚みが第２厚み６４まで減少され、ショットキー接合５５が維持されるような領域の上部に第１厚み５４を維持する（図６）。第２厚み６４にまで厚みを減少させることは、１つのステップにおいて厚みが減少するか（図６）、またはオーミック接合６５が形成される少なくとも1つのアノード層３の上部で第１金属層５が完全に除去される（図５）ことを意味する。
その後、第２金属層６は、オーミック接合６５が形成される少なくとも１つのアノード層３の上部の最終的なマスクを介して、または第１金属層５も覆い、それによってドリフト層４の上部の金属層の一部になる連続層として施され得る。すなわち、ドリフト層４の上部の金属層は、ステップｄ）において施された第１金属層５と、第１金属層厚み５２および第２金属層厚み６２を含む第１厚み５４が得られるステップｅ）（図１１）において施された第２金属層６とを含む。第２厚み６４は、ｐアノード層３の上部の全ての金属層の厚みであり、この場合、第２金属層６２の厚みを含む。
別の実施形態において、層の導電型が切り替えられ、すなわち第１導電型の全ての層がｐ型（たとえば、カソード層２またはドリフト層４）であり、第２導電型の全ての層がｎ型（たとえば、アノード層３）である。
１ ジャンクションバリアショットキーダイオード、１０ アノード側、１５ カソード側、１００ ワイドバンドギャップ基板、２ カソード層、２５ カソード電極、３ アノード層、３２ ウェル領域、３３ 第１幅、３４ サージ領域、３５ 第２幅、４ ドリフト層、５ 第１金属層、５２ 第１厚み、５３ 第２加熱ステップ、５４ 第１厚み、５５ ショットキー接合、６ 第２金属層、６２ 第２厚み、６３ 第１加熱ステップ、６４ 第２厚み、６５ オーミック接合、７ 遮断層、８ バッファ層。
特開２０１１−１６５６６０号公報は、ショットキーバリアダイオードの形成方法を開示する。ｐアノード領域において、３０ｎｍチタンおよび１００ｎｍニッケル層が堆積される。ｐアノード領域間において、モリブデン製の厚い金属層が堆積され、Ｔｉ／Ｎｉ金属層も覆い、これによりアノード側に共通の平面を形成する。現在、すべての金属層は、高温で同時に処理される。異なる金属の使用によって、オーミック接合層がＴｉ／Ｎｉ層から形成され、そしてショットキーバリア層がモリブデン層から形成される。
特開２０１０−０８０７９７号公報は、半導体材料へのショットキー接合を形成するために第１金属層が堆積され、アニールによって金属層の下のｐドープ領域に選択的に拡散するアルミニウム層が堆積される、半導体デバイスの形成方法を開示する。
特開２０１２−０４４００６号公報は、ジャンクションバリアショットキーダイオードのためのオーミックおよびショットキー接合の形成方法を開示する。後続のヘリウム注入のためのマスクとして動作するため、２つの異なる厚みの金属層が施される。より低い金属厚みの領域の下にｐ+ドープ層が配置され、アニールよりも、ヘリウム注入寿命制御センターが導入されることによって、オーミック接合を確立する。
特開２０１０−０８０７９７号公報は、半導体材料へのショットキー接合を形成するために第１金属層が堆積され、アニールによって金属層の下のｐドープ領域に選択的に拡散するアルミニウム層が堆積される、半導体デバイスの形成方法を開示する。
特開２０１２−０４４００６号公報は、ジャンクションバリアショットキーダイオードのためのオーミックおよびショットキー接合の形成方法を開示する。後続のヘリウム注入のためのマスクとして動作するため、２つの異なる厚みの金属層が施される。より低い金属厚みの領域の下にｐ+ドープ層が配置され、アニールよりも、ヘリウム注入寿命制御センターが導入されることによって、オーミック接合を確立する。
Claims (15)
- アノード側（１０）と、前記アノード側（１０）に対向するカソード側（１５）とを有するワイドバンドギャップジャンクションバリアショットキーダイオード（１）の製造方法であって、
第１導電型のカソード層（２）は、前記カソード側（１５）に配置され、
前記第１導電型とは異なる第２導電型の少なくとも１つのアノード層（３）は、前記アノード側（１０）に配置され、
前記第１導電型のドリフト層（４）は、前記カソード層（２）と前記少なくとも１つのアノード層（３）との間に配置され、ドリフト層（４）が前記アノード側（１０）まで延び、
以下の製造ステップが実行される：
ａ） ワイドバンドギャップ基板（１００）を提供して、前記ファイナライズされたダイオード（１）内に前記カソード層（２）を形成し、
ｂ） 前記カソード側（１５）に対向する前記カソード層（２）の側に前記ドリフト層（４）を形成し、
ｃ） 前記アノード側（１０）の前記ドリフト層（４）上に前記少なくとも１つのアノード層（３）を形成し、
ｄ） 第１金属層（５）が前記ドリフト層（４）に接合するショットキー接合（５５）を形成するために、前記ドリフト層（４）の上部の前記アノード側（１０）に第１金属層厚み（５２）を有する第１金属層（５）を施し、
ｅ） 前記少なくとも１つのアノード層（３）の上部に第２金属層厚み（６２）を有する第２金属層（６）を形成し、
前記第１および前記第２金属層（５，６）を形成した後においては、前記少なくとも１つのアノード層（３）の上部の金属層が第２厚み（６４）であり、前記ドリフト層（４）の上部の金属層が第１厚み（５４）であり、前記第２厚み（６４）が前記第１厚み（５４）よりも小さく、
ｆ） 第１温度で第１加熱ステップ（６３）を実行することによって、前記第２厚み（６４）が前記第１厚み（５４）よりも小さくなり、前記第２金属層（６）とそのような少なくとも１つのアノード層（３）との間の界面でオーミック接合（６５）が形成され、その上に第２金属層（６）が施され、オーミック接合（６５）を形成するための温度よりも下に前記第１金属層（５）の下の温度が保たれるように前記第１加熱ステップ（６３）を実行することを特徴とする、ワイドバンドギャップジャンクションバリアショットキーダイオード（１）の製造方法。 - ステップｅ）において、前記第１金属層（５）を覆う連続層として前記第２金属層（６）を施し、前記第１厚み（５４）は、前記第１金属層厚み（５２）と前記第２金属層厚み（６２）とを含むことを特徴とする、請求項１に記載の方法。
- ステップｄ）の後において、第２温度で第２加熱ステップ（５３）を実行することによって、前記第１金属層（５）と前記ドリフト層（４）との間の界面において前記ショットキー接合（５５）が改善されることを特徴とする、請求項１または請求項２に記載の方法。
- ステップｆ）において、前記第１金属層（５）の下の温度は、８００℃よりも下、または７００℃よりも下、または６５０℃よりも下に保たれることを特徴とする、請求項１〜請求項３のいずれかに記載の方法。
- 前記ワイドバンドギャップ基板（１００）は、炭化ケイ素基板であることを特徴とする、請求項１〜請求項４のいずれかに記載の方法。
- ステップｃ）において、第１幅（３３）を有する前記第２導電型の少なくとも１つのウェル領域（３２）と、前記第１幅（３３）よりも大きい第２幅（３５）を有する前記第２導電型の少なくとも１つのサージ領域（３４）とを形成し、前記少なくとも１つのウェル領域（３２）および前記少なくとも１つのサージ領域（３４）は、前記少なくとも１つのアノード層（３）を形成することを特徴とする、請求項１〜請求項５のいずれかに記載の方法。
- 前記第１幅（３３）が１から５μｍであること、または前記第２幅（３５）が５０から２００μｍであること、または前記第２幅（３５）が前記第１幅（３３）よりも少なくとも１０倍大きいこと、の少なくとも１つを特徴とする、請求項６に記載の方法。
- ステップｄ）において、前記第１金属層（５）を２００ｎｍから５μｍの間の第１金属層厚み（５２）に施すことを特徴とする、請求項１〜請求項７のいずれかに記載の方法。
- ステップｆ）において、前記第２金属層（６）を１から２００ｎｍの間の第２金属層厚み（６２）に施すことを特徴とする、請求項１〜請求項８のいずれかに記載の方法。
- ステップｆ）において、前記第２金属層（６）間の界面における前記第１温度は、少なくとも８５０℃または少なくとも１０００℃であることを特徴とする、請求項１〜請求項９のいずれかに記載の方法。
- ステップｄ）において、連続する第１金属層（５）を施し、
ステップｅ）において、前記第２厚み（６４）のために、ステップｆ）でオーミック接合（６５）が形成されるような少なくとも１つのアノード層（３）の上部の前記第１金属層（５）を部分的に取り除くことによって前記第２金属層（６）を形成することを特徴とする、請求項１〜請求項１０のいずれかに記載の方法。 - ステップｄ）において、連続する第１金属層（５）を施し、
ステップｆ）において、ステップｆ）でオーミック接合（６５）が形成されるような少なくとも１つのアノード層（３）の上部の前記第１金属層（５）を完全に取り除くことによって前記第２金属層（６）を形成し、その後第２金属層（６）を施すことを特徴とする、請求項１〜請求項１１のいずれかに記載の方法。 - ステップｄ）の後、熱が少なくとも反射または吸収される前記第２金属層（６）に開口部を有する前記第１金属層（５）の上部に遮断層（７）を施すことによって、ステップｆ）において、前記第１金属層（５）の下の温度をさらに低下させることを特徴とする、請求項１〜請求項１２のいずれかに記載の方法。
- 前記遮断層（７）として、シリコンまたは酸化物または二酸化ケイ素またはフォトレジスト層またはアルミニウム層を用いることを特徴とする、請求項１３に記載の方法。
- ステップｆ）において、前記第１加熱ステップ（６３）を実行するためにレーザ光を施すことを特徴とする、請求項１〜請求項１４のいずれかに記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP14196737.2 | 2014-12-08 | ||
| EP14196737 | 2014-12-08 | ||
| PCT/EP2015/075730 WO2016091488A1 (en) | 2014-12-08 | 2015-11-04 | Method for manufacturing a wide bandgap junction barrier schottky diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018503248A true JP2018503248A (ja) | 2018-02-01 |
| JP6757728B2 JP6757728B2 (ja) | 2020-09-23 |
Family
ID=52011083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017530307A Active JP6757728B2 (ja) | 2014-12-08 | 2015-11-04 | ワイドバンドギャップジャンクションバリアショットキーダイオードの製造方法。 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9887086B2 (ja) |
| EP (1) | EP3231008B1 (ja) |
| JP (1) | JP6757728B2 (ja) |
| CN (1) | CN107251230B (ja) |
| WO (1) | WO2016091488A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11227844B1 (en) * | 2018-10-09 | 2022-01-18 | National Technology & Engineering Solutions Of Sandia, Llc | Gallium nitride electromagnetic pulse arrestor |
| US12218255B2 (en) | 2018-10-09 | 2025-02-04 | National Technology & Engineering Solutions Of Sandia, Llc | High voltage gallium nitride vertical PN diode |
| IT201800010396A1 (it) * | 2018-11-16 | 2020-05-16 | St Microelectronics Srl | Sistema e metodo per la rilevazione della concentrazione di particelle metalliche |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786621A (ja) * | 1993-09-09 | 1995-03-31 | Sansha Electric Mfg Co Ltd | 複合ダイオード |
| JP2008042198A (ja) * | 2006-08-01 | 2008-02-21 | Cree Inc | 半導体デバイス及びその製造方法 |
| JP2010080797A (ja) * | 2008-09-29 | 2010-04-08 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| JP2012044006A (ja) * | 2010-08-19 | 2012-03-01 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
| US20130252410A1 (en) * | 2012-03-23 | 2013-09-26 | Samsung Electronics Co., Ltd. | Selective low-temperature ohmic contact formation method for group iii-nitride heterojunction structured device |
| JP2014123589A (ja) * | 2012-12-20 | 2014-07-03 | Sumitomo Heavy Ind Ltd | 半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE288623T1 (de) * | 1999-09-22 | 2005-02-15 | Siced Elect Dev Gmbh & Co Kg | Sic-halbleitervorrichtung mit einem schottky- kontakt und verfahren zu deren herstellung |
| US7105875B2 (en) * | 2004-06-03 | 2006-09-12 | Wide Bandgap, Llc | Lateral power diodes |
| DE102006050360B4 (de) | 2006-10-25 | 2014-05-15 | Infineon Technologies Austria Ag | Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC |
| JP5401356B2 (ja) * | 2010-02-09 | 2014-01-29 | 昭和電工株式会社 | 半導体装置の製造方法 |
| JP5881322B2 (ja) * | 2011-04-06 | 2016-03-09 | ローム株式会社 | 半導体装置 |
| JP2014138048A (ja) * | 2013-01-16 | 2014-07-28 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
| US9425265B2 (en) * | 2013-08-16 | 2016-08-23 | Cree, Inc. | Edge termination technique for high voltage power devices having a negative feature for an improved edge termination structure |
-
2015
- 2015-11-04 WO PCT/EP2015/075730 patent/WO2016091488A1/en active Application Filing
- 2015-11-04 CN CN201580066943.7A patent/CN107251230B/zh active Active
- 2015-11-04 JP JP2017530307A patent/JP6757728B2/ja active Active
- 2015-11-04 EP EP15794507.2A patent/EP3231008B1/en active Active
-
2017
- 2017-06-07 US US15/616,382 patent/US9887086B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786621A (ja) * | 1993-09-09 | 1995-03-31 | Sansha Electric Mfg Co Ltd | 複合ダイオード |
| JP2008042198A (ja) * | 2006-08-01 | 2008-02-21 | Cree Inc | 半導体デバイス及びその製造方法 |
| JP2010080797A (ja) * | 2008-09-29 | 2010-04-08 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| JP2012044006A (ja) * | 2010-08-19 | 2012-03-01 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
| US20130252410A1 (en) * | 2012-03-23 | 2013-09-26 | Samsung Electronics Co., Ltd. | Selective low-temperature ohmic contact formation method for group iii-nitride heterojunction structured device |
| JP2014123589A (ja) * | 2012-12-20 | 2014-07-03 | Sumitomo Heavy Ind Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9887086B2 (en) | 2018-02-06 |
| JP6757728B2 (ja) | 2020-09-23 |
| CN107251230A (zh) | 2017-10-13 |
| WO2016091488A1 (en) | 2016-06-16 |
| EP3231008A1 (en) | 2017-10-18 |
| CN107251230B (zh) | 2020-05-12 |
| US20170271158A1 (en) | 2017-09-21 |
| EP3231008B1 (en) | 2019-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9825145B2 (en) | Method of manufacturing silicon carbide semiconductor device including forming an electric field control region by a laser doping technology | |
| TWI798402B (zh) | 肖特基能障二極體 | |
| US11038020B2 (en) | Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device | |
| US7851881B1 (en) | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode | |
| JP6477106B2 (ja) | 半導体装置 | |
| JP6540585B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6566812B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| TW201740568A (zh) | 溝槽式金氧半型肖特基二極體 | |
| US10418445B2 (en) | Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device | |
| US20120056197A1 (en) | Semiconductor rectifying device | |
| US20220085217A1 (en) | Schottky Device and Method of Manufacturing the Same | |
| JP6362545B2 (ja) | パワー半導体装置を製造するための方法 | |
| US8476733B2 (en) | Semiconductor element and manufacturing method therefor | |
| JP6053968B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US11742392B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| US9887086B2 (en) | Method for manufacturing a wide bandgap junction barrier schottky diode | |
| WO2017187856A1 (ja) | 半導体装置 | |
| CN104637940B (zh) | 半导体器件和用于形成半导体器件的方法 | |
| JP7172327B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2004335919A (ja) | 半導体装置及びその製造方法 | |
| CN105493289A (zh) | 用于制造绝缘栅双极晶体管的方法 | |
| JP5777487B2 (ja) | 半導体回路 | |
| WO2012054032A1 (en) | Embedded wells merged pn/schottky diode | |
| CN119742229A (zh) | 在电子设备中形成肖特基接触以及具有该接触的电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20170807 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200804 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200831 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6757728 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |