JP7172327B2 - 炭化珪素半導体装置の製造方法 - Google Patents

Description

この発明は、炭化珪素半導体装置の製造方法に関する。

従来、高電圧や大電流を制御するパワー半導体装置の構成材料として、シリコン（Ｓｉ）が用いられている。パワー半導体装置は、バイポーラトランジスタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ)、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）など複数種類あり、これらは用途に合わせて使い分けられている。

例えば、バイポーラトランジスタやＩＧＢＴは、ＭＯＳＦＥＴに比べて電流密度は高く大電流化が可能であるが、高速にスイッチングさせることができない。具体的には、バイポーラトランジスタは数ｋＨｚ程度のスイッチング周波数での使用が限界であり、ＩＧＢＴは数十ｋＨｚ程度のスイッチング周波数での使用が限界である。一方、パワーＭＯＳＦＥＴは、バイポーラトランジスタやＩＧＢＴに比べて電流密度が低く大電流化が難しいが、数ＭＨｚ程度までの高速スイッチング動作が可能である。

しかしながら、市場では大電流と高速性とを兼ね備えたパワー半導体装置への要求が強く、ＩＧＢＴやパワーＭＯＳＦＥＴはその改良に力が注がれ、現在ではほぼ材料限界に近いところまで開発が進んでいる。パワー半導体装置の観点からシリコンに代わる半導体材料が検討されており、低オン電圧、高速特性、高温特性に優れた次世代のパワー半導体装置を作製（製造）可能な半導体材料として炭化珪素（ＳｉＣ）が注目を集めている。

その理由は、ＳｉＣは化学的に非常に安定な材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用できるためである。また、最大電界強度もシリコンより１桁以上大きいからである。ＳｉＣはシリコンにおける材料限界を超える可能性大であることからパワー半導体用途、特にＭＯＳＦＥＴでは今後の伸長が大きく期待される。特にそのオン抵抗が小さいことが期待されているが高耐圧特性を維持したままより一層の低オン抵抗を有する縦型ＳｉＣ－ＭＯＳＦＥＴが期待できる。

図１３は、従来の炭化珪素半導体装置の構造を示す断面図である。図１３は、炭化珪素半導体ウェハ上に形成され、個別化される前の炭化珪素半導体装置の構造を示す。図１３に示すように、炭化珪素からなる半導体基体（以下、炭化珪素基体とする）のおもて面（ｐ型炭化珪素エピタキシャル層１０３側の面）側に一般的なトレンチゲート構造のＭＯＳゲートを備える。炭化珪素基体（半導体チップ）は、炭化珪素からなるｎ⁺型支持基板（以下、ｎ⁺型炭化珪素基板とする）１０１上にｎ型炭化珪素エピタキシャル層１０２、電流拡散領域であるｎ型高濃度領域１０６およびｐ型炭化珪素エピタキシャル層１０３となる各炭化珪素層を順にエピタキシャル成長させてなる。

ｎ型高濃度領域１０６には、隣り合うトレンチ１１８間（メサ部）に、第１ｐ⁺型ベース領域１０４が選択的に設けられている。また、ｎ型高濃度領域１０６には、トレンチ１１８の底面を部分的に覆う第２ｐ⁺型ベース領域１０５が選択的に設けられている。第２ｐ⁺型ベース領域１０５は、ｎ型炭化珪素エピタキシャル層１０２に達しない深さで設けられている。第２ｐ⁺型ベース領域１０５と第１ｐ⁺型ベース領域１０４は同時に形成されてもかまわない。第１ｐ⁺型ベース領域１０４は、ｐ型炭化珪素エピタキシャル層１０３に接するように設けられている。

符号１０７～１１１、１１３は、それぞれｎ⁺型ソース領域、ｐ⁺⁺型コンタクト領域、ゲート絶縁膜、ゲート電極、層間絶縁膜およびソース電極である。ここで、ソース電極上のソース電極パッド（不図示）は、アルミニウム（Ａｌ）またはアルミニウム・シリコン合金（Ａｌ－Ｓｉ）等のはんだと接合しにくい材料から構成されている。このため、ソース電極パッド上にめっき膜１１６が設けられる。また、ｎ⁺型炭化珪素基板１０１の裏面側には裏面電極１１４が設けられる。またダイシング等により分割後、めっき膜１１６部分にはんだを介して外部端子電極が設けられる。

また、従来の炭化珪素半導体装置は、主電流が流れる活性領域１３０の外周部に、活性領域１３０の周囲を囲んで耐圧を保持するエッジ終端領域１３１が設けられ、エッジ終端領域１３１の外側にはダイシング領域１３２が設けられている。エッジ終端領域１３１には、ＪＴＥ構造１２０とｎ⁺型半導体領域１２１が設けられている。ダイシング領域１３２を切断（ダイシング）することで、炭化珪素半導体装置が個別化される。エッジ終端領域１３１とダイシング領域１３２には、酸化膜１２２が設けられている。

ここで、図１４は、炭化珪素半導体ウェハ上の炭化珪素半導体素子を示す上面図である。炭化珪素半導体装置は、炭化珪素半導体ウェハ１５０上に複数形成された炭化珪素半導体素子（炭化珪素半導体チップ）１４０を切断し、チップ化（個別化）することにより製造される。炭化珪素半導体ウェハ１５０からの切り出しは、ダイヤモンド製の円形回転刃のダイシングブレード、レーザーまたは超音波により例えば図１４の点線の部分（ダイシングライン）に沿って切削することにより行われる。

例えば、所定のダイシングラインを含んでいる表面開口ダイシングライン領域を形成し、ＳｉＣウェハの裏面にオーミック電極及び裏面開口ダイシングライン領域を形成する工程を実行し、所定のダイシングラインで分割して複数の半導体チップを得ることで、ダイシング工程のスループットを向上させるとともに、ダイシングブレードの長寿命化にも寄与する技術がある（例えば、下記特許文献１参照）。

また、ダイシング領域に沿って電圧緩和層を形成し、さらに電圧緩和層を絶縁層で覆うことにより、半導体素子構造の電気特性の測定時、絶縁層および電圧緩和層の２段階で最大印加電圧（ＢＶ）を緩和することができ、ダイシング領域－表面電極間における大気中にかかる電圧の負担を軽くすることができる技術がある（例えば、下記特許文献２参照）。

特開２０１０－１１８５７３号公報 特開２０１３－１９１６３２号公報

ここで、ワイドバンドギャップ半導体基板（例えば、炭化珪素基板）は、シリコン基板よりも硬度が高いため、ダイシング中に切断面に歪が発生することが多い。歪は、基板に生じたクラック（傷）や欠けである。例えば、ダイシング中にダイシングブレードが切断する面が傾くことにより、歪が発生する。

図１５は、個別化された炭化珪素半導体素子を示す上面図である。ダイシング領域１３２において炭化珪素半導体ウェハ１５０が切り出され、個体化切断面２００が現れている。また、活性領域１３０内にゲートパッド領域２１２が設けられている。ダイシング領域１３２には、歪の例として表面側の歪２２０が記載されている。

図１６は、炭化珪素半導体素子の歪の一例を示す側面図である。歪には、表面側の歪２２０、裏面側の歪２２１、切断面側の歪２２２がある。この中で表面側の歪２２０、裏面側の歪２２１は、自動外観検査装置または目視等で識別が可能であり、表面側の歪２２０、裏面側の歪２２１がある炭化珪素半導体素子を出荷前に不適格品として選別することができる。

しかしながら、切断面の内部方向にある切断面側の歪２２２は、自動外観検査装置または目視等で識別することが難しい。また、この切断面側の歪２２２は、ダイシング領域１３２に存在することが多いため、使用開始時は炭化珪素半導体装置の特性に大きな影響を与えることが少なく、一般的な電気試験、特性試験においても検出することは難しい。しかし、切断面側の歪２２２が存在する炭化珪素半導体装置を長期にわたって使用し、歪２２２にインプラントピンの熱応力等の応力がかかると歪２２２を軸として成長して、エッジ終端領域１３１および活性領域１３０に達するようになる。図１７は、炭化珪素半導体素子の歪の拡大化の一例を示す上面図である。図１７のように、歪２２２は、熱応力により拡大化し切断面の歪２４０のようになる。歪２４０の部分は電気抵抗が大きいため、長期間使用すると炭化珪素半導体装置の電気特性全般が悪化してしまう。

この発明は、上述した従来技術による問題点を解消するため、ダイシング中にダイシングブレードが傾くことにより発生する歪を抑制することで、長時間使用しても、信頼性が低下することのない炭化珪素半導体装置の製造方法を提供することを目的とする。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。第１導電型の炭化珪素半導体基板に設けられた、主電流が流れる活性領域と、前記活性領域の外側に配置され、耐圧構造が形成された終端領域と、を備えた炭化珪素半導体装置の製造方法である。まず、前記炭化珪素半導体基板上に炭化珪素半導体素子を形成する第１工程を行う。次に、前記終端領域の外側のダイシング領域に、ダイシングの刃が接する位置に膜が設けられていない領域を形成する第２工程を行う。次に、前記ダイシング領域を切削することで、前記炭化珪素半導体素子を前記炭化珪素半導体基板から切り出す第３工程を行う。前記第３工程では、前記膜が設けられていない領域において、前記刃が前記膜に接することに応じて、前記刃の前進を停止して、ダイシングラインに平行に切断するように前記刃の位置と傾きを修正する。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ダイシング領域には、前記膜が設けられていない領域を、前記ダイシングラインに垂直な方向の幅が異なる構成で複数形成することを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記膜が設けられていない領域を、前記ダイシングの開始位置から終了位置に行くに従い、前記ダイシングラインに垂直な方向の幅が広くなるように形成することを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記膜が設けられていない領域を、第１方向のダイシングラインと前記第１方向と直交する第２方向のダイシングラインとが交わる位置に形成することを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記膜が設けられていない領域を、第１方向のダイシングラインまたは前記第１方向と直交する第２方向のダイシングラインのいずれか一方または両方に形成することを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記活性領域は、第１方向のダイシングラインと同方向に延びるストライプ状の素子構造を有し、前記膜が設けられていない領域を、前記第１方向のダイシングラインにのみ形成することを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記膜は、酸化膜で形成することを特徴とする。

上述した発明によれば、ダイシング領域において、ダイシングブレードが接する領域に酸化膜が形成されていない領域がある。このため、この領域のダイシングの際、ダイシングブレードが傾き、斜めに切断していった場合は、ダイシングブレードが酸化膜を削ることになる。酸化膜が削れたことを検出した場合、ダイシングブレードの前進を停止して、ダイシングブレードの位置を修正して、傾きを修正して、再度まっすぐに切断するようにできる。このため、ダイシング中にダイシングブレードが切断する面が傾くことにより発生する歪を抑制でき、長時間使用しても、信頼性が低下することがなくなる。

本発明にかかる炭化珪素半導体装置の製造方法によれば、ダイシング中にダイシングブレードが傾くことにより発生する歪を抑制することで、長時間使用しても、信頼性が低下することがないという効果を奏する。

実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の他の構造を示す断面図である（その１）。 実施の形態にかかる炭化珪素半導体装置の他の構造を示す断面図である（その２）。 実施の形態にかかる炭化珪素半導体ウェハ上の炭化珪素半導体素子を示す上面図である。 実施の形態にかかる炭化珪素半導体装置の構造を示す上面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その２）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その３）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その４）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その５）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その６）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その７）。 従来の炭化珪素半導体装置の構造を示す断面図である。 炭化珪素半導体ウェハ上の炭化珪素半導体素子を示す上面図である。 個別化された炭化珪素半導体素子を示す上面図である。 炭化珪素半導体基板の歪の一例を示す側面図である。 炭化珪素半導体基板の歪の拡大化の一例を示す上面図である。

以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および－を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“－”は
その直後の指数につくバーを意味しており、指数の前に“－”を付けること
で負の指数をあらわしている。

（実施の形態）
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態においては、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いて作製された炭化珪素半導体装置について、ＭＯＳＦＥＴを例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。

図１は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。図１では、炭化珪素半導体ウェハ上に形成され、個別化される前の炭化珪素半導体装置の構造を示す。また、素子構造が形成されオン状態のときに基板の厚さ方向に主電流が流れる活性領域３０の構成と、活性領域３０の周囲を囲んで耐圧を保持するエッジ終端領域３１とエッジ終端領域３１の外側のダイシング領域３２の構成を示す。ダイシング領域３２は、炭化珪素半導体装置を個別化する際に切断される領域である。

図１に示すように、実施の形態にかかる炭化珪素半導体装置は、ｎ⁺型炭化珪素基板（第１導電型の半導体基板）１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）、にｎ型炭化珪素エピタキシャル層２が堆積されている。

ｎ⁺型炭化珪素基板１は、例えば窒素（Ｎ）がドーピングされた炭化珪素単結晶基板である。ｎ型炭化珪素エピタキシャル層２は、ｎ⁺型炭化珪素基板１よりも低い不純物濃度で、例えば窒素がドーピングされている低濃度ｎ型ドリフト層である。ｎ型炭化珪素エピタキシャル層２の、ｎ⁺型炭化珪素基板１側に対して反対側の表面は、ｎ型高濃度領域６が形成されている。ｎ型高濃度領域６は、ｎ⁺型炭化珪素基板１よりも低くｎ型炭化珪素エピタキシャル層２よりも高い不純物濃度で、例えば窒素がドーピングされている高濃度ｎ型ドリフト層である。以下、ｎ⁺型炭化珪素基板１とｎ型炭化珪素エピタキシャル層２と後述するｐ型炭化珪素エピタキシャル層３とを併せて炭化珪素半導体基体とする。

図１に示すように、ｎ⁺型炭化珪素基板１の第２主面（裏面、すなわち炭化珪素半導体基体の裏面）には、裏面電極１４が設けられている。裏面電極１４は、ドレイン電極を構成する。裏面電極１４の表面には、ドレイン電極パッド（不図示）が設けられている。

炭化珪素半導体基体の第１主面側（ｐ型炭化珪素エピタキシャル層３側）には、トレンチ構造が形成されている。具体的には、トレンチ１８は、ｐ型炭化珪素エピタキシャル層３のｎ⁺型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面からｐ型炭化珪素エピタキシャル層３を貫通してｎ型高濃度領域６に達する。トレンチ１８の内壁に沿って、トレンチ１８の底部および側壁にゲート絶縁膜９が形成されており、トレンチ１８内のゲート絶縁膜９の内側にゲート電極１０が形成されている。ゲート絶縁膜９によりゲート電極１０が、ｎ型炭化珪素エピタキシャル層２およびｐ型炭化珪素エピタキシャル層３と絶縁されている。ゲート電極１０の一部は、トレンチ１８の上方（ソース電極１３側）からソース電極１３側に突出していてもよい。

ｎ型高濃度領域６のｎ⁺型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面層には、第１ｐ⁺型ベース領域４と第２ｐ⁺型ベース領域５が選択的に設けられている。第２ｐ⁺型ベース領域５はトレンチ１８の下に形成されており、第２ｐ⁺型ベース領域５の幅はトレンチ１８の幅よりも広い。第１ｐ⁺型ベース領域４と第２ｐ⁺型ベース領域５は、例えばアルミニウム（Ａｌ）がドーピングされている。

第１ｐ⁺型ベース領域４の一部をトレンチ１８側に延在させることで第２ｐ⁺型ベース領域５に接続した構造となっていてもよい。この場合、第１ｐ⁺型ベース領域４の一部は、第１ｐ⁺型ベース領域４と第２ｐ⁺型ベース領域５とが並ぶ方向（以下、第１方向とする）Ｘと直交する方向（以下、第２方向とする）Ｙに、ｎ型高濃度領域６と交互に繰り返し配置された平面レイアウトを有していてもよい。例えば、第１ｐ⁺型ベース領域４の一部を第１方向Ｘの両側のトレンチ１８側に延在し、第２ｐ⁺型ベース領域５の一部と接続する構造を第２方向Ｙに周期的に配置してもよい。その理由は、第２ｐ⁺型ベース領域５とｎ型炭化珪素エピタキシャル層２の接合部分でアバランシェ降伏が起こったときに発生するホールを効率よくソース電極１３に退避させることでゲート絶縁膜９への負担を軽減し信頼性をあげるためである。

ｎ型炭化珪素エピタキシャル層２の基体第１主面側には、ｐ型炭化珪素エピタキシャル層３が設けられている。ｐ型炭化珪素エピタキシャル層３の内部には、基体第１主面側にｎ⁺型ソース領域７およびｐ⁺⁺型コンタクト領域８が選択的に設けられている。ｎ⁺型ソース領域７はトレンチ１８に接している。また、ｎ⁺型ソース領域７およびｐ⁺⁺型コンタクト領域８は互いに接する。また、ｎ型炭化珪素エピタキシャル層２の基体第１主面側の表面層の第１ｐ⁺型ベース領域４と第２ｐ⁺型ベース領域５に挟まれた領域と、ｐ型炭化珪素エピタキシャル層３と第２ｐ⁺型ベース領域５に挟まれた領域にｎ型高濃度領域６が設けられている。

図１では、活性領域３０に２つのトレンチＭＯＳ構造のみを図示しているが、さらに多くのトレンチ構造のＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）構造が並列に配置されていてもよい。

層間絶縁膜１１は、炭化珪素半導体基体の第１主面側の全面に、トレンチ１８に埋め込まれたゲート電極１０を覆うように設けられている。ソース電極１３は、層間絶縁膜１１に開口されたコンタクトホールを介して、ｎ⁺型ソース領域７およびｐ⁺⁺型コンタクト領域８に接する。ソース電極１３は、層間絶縁膜１１によって、ゲート電極１０と電気的に絶縁されている。ソース電極１３上には、ソース電極パッド（不図示）が設けられている。ソース電極１３と層間絶縁膜１１との間に、例えばソース電極１３からゲート電極１０側への金属原子の拡散を防止するバリアメタル（不図示）が設けられていてもよい。

ソース電極パッドの上部には、めっき膜１６が選択的に設けられている。必須ではないが、めっき膜１６の表面側に、はんだが設けられる部分を除いて選択的に保護膜１７を設けてもよい。

次に、エッジ終端領域３１およびダイシング領域３２について説明する。エッジ終端領域３１には、電界を緩和または分散させることで高耐圧半導体装置全体の耐圧を向上させるため、接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造として、隣接して配置したＪＴＥ構造２０が設けられている。ＪＴＥ構造２０の外側（ダイシング領域３２側）に、チャネルストッパとして機能するｎ⁺型半導体領域２１が設けられている。ＪＴＥ構造２０およびｎ⁺型半導体領域２１の表面には、酸化膜２２が設けられている。

実施の形態の炭化珪素半導体装置では、ダイシング領域３２に、ダイシングブレード（ダイシングの刃）が接する部分に酸化膜２２が設けられていない領域を有する。図１は、酸化膜２２が設けられていない領域の部分の断面であり、領域Ｓの部分で、幅Ｗ１の領域に酸化膜２２が設けられていない。酸化膜２２が設けられていない領域の幅は、ダイシング領域３２の幅以下で、ダイシングブレードの幅より広くする必要がある。例えば、ダイシングブレードの幅が２０～３０μｍである場合、この幅より広くする必要がある。

図１の例では、酸化膜２２が設けられていない領域の幅Ｗ１は、ダイシング領域３２の幅と同程度である。例えば、ダイシング領域３２の幅が１００μｍ程度であると、幅Ｗ１も１００μｍ程度である。

図２および図３は、実施の形態にかかる炭化珪素半導体装置の他の構造を示す断面図である。図２および図３は、酸化膜２２が設けられていない領域の幅Ｗ２，Ｗ３が、図１の領域の幅Ｗ１より狭くなっている例である。図２の例では、領域Ｓの部分で、幅Ｗ２の領域に酸化膜２２が設けられていない。この例では、ダイシング領域３２の幅の８０％程度の幅Ｗ２に酸化膜２２が設けられていない。例えば、ダイシング領域３２の幅が１００μｍ程度であると、幅Ｗ２は８０μｍ程度である。

また、図３の例では、領域Ｓの部分で、幅Ｗ３の領域に酸化膜２２が設けられていない。この例では、ダイシング領域３２の幅の６０％程度の幅Ｗ３に酸化膜２２が設けられていない。例えば、ダイシング領域３２の幅が１００μｍ程度であると、幅Ｗ３は６０μｍ程度である。

このように、実施の形態にかかる炭化珪素半導体装置では、ダイシング領域３２において、ダイシングブレードが接する部分に酸化膜２２が設けられていない領域がある。このため、酸化膜２２が設けられていない領域のダイシングの際、ダイシングブレードが傾くことなくまっすぐに切断している場合は、ダイシングブレードが酸化膜２２を削ることはない。一方、ダイシングブレードが傾き、斜めに切断していった場合は、ダイシングブレードが酸化膜２２を削ることになる。酸化膜２２が削れたことを検出した場合、ダイシングブレードの前進を停止して、ダイシングブレードの位置と傾きを修正して、前進を再開することで再度まっすぐに切断するようにできる。このため、ダイシング中にダイシングブレードが切断する面が傾くことにより発生する歪を抑制でき、長時間使用しても、信頼性が低下することがなくなる。例えば、酸化膜２２が削れたことは、パターン認識または目視等で識別が可能である。また、酸化膜２２が設けられていない領域の幅が狭いほどダイシングブレードの小さな傾きを検出できるようになる。

ここで、図４は、実施の形態にかかる炭化珪素半導体ウェハ上の炭化珪素半導体素子を示す上面図である。図４において、一点鎖線がダイシングラインである。図４では、酸化膜２２が設けられていない領域は、ダイシング領域３２の一部にのみ設けられている。図４の例では、酸化膜非形成領域３３内のダイシング領域３２が、酸化膜２２が設けられていない領域である。このため、図１～図３は、図４のＡ－Ａ’部分の断面であり、図４のＢ－Ｂ’部分の断面は、ダイシング領域３２において酸化膜２２が形成されている領域であり、断面の構造は、従来の炭化珪素半導体装置と同様になる（図１３参照）。この時、ダイシングライン上には、幅の異なる複数の酸化膜２２が設けられていない領域が配置されていることが好ましい。これにより、ダイシングブレードの傾きの検出範囲を広くすることができる。より好ましくは、各ダイシングラインにおいて幅の異なる複数の酸化膜２２が設けられていない領域が配置されているとよい。

また、図４では、ＤＸ－ＤＸ’等のダイシングラインには、酸化膜非形成領域３３が記載されていないが、これは見やすくするためのものであり、実際には、すべてのダイシングライン上に酸化膜非形成領域３３が設けられている。また、ダイシングライン上に複数の酸化膜非形成領域３３が設けられていることが好ましく、図４の例では、１つのダイシングライン上に３つまたは４つの酸化膜非形成領域３３が設けられている。

また、酸化膜２２が設けられていない領域の幅は、ダイシングの開始位置（ダイシングラインの長さ方向における一方側）から終了位置（ダイシングラインの長さ方向における他方側）に行くにしたがい、広くなることが好ましい。例えば、ＡＸ－ＡＸ’のダイシングラインで、ダイシングがＡＸから始まる場合は、ＡＸに近い酸化膜非形成領域３３では、酸化膜２２が設けられていない領域の幅は、図３のように狭く、ＡＸ’に近い酸化膜非形成領域３３では、酸化膜２２が設けられていない領域の幅は、図１のように広いことが好ましい。開始位置で傾きが小さくても、終了位置ではダイシングラインからのずれが大きくなるため、開始位置では領域の幅を狭くして、小さな傾きも検出できるようにするためである。また、終了位置では、開始位置より傾きが大きくなるため、領域の幅を広くすることが好ましい。

酸化膜非形成領域３３は、図４のようにＸ方向のダイシングライン（例えばＡＸ－ＡＸ’）とＹ方向のダイシングライン（例えばＡＹ－ＡＹ’）が交わる位置に設けることが好ましい。このようにすることで１つの酸化膜非形成領域３３でＸ方向のダイシングでのダイシングブレードの傾き、Ｙ方向のダイシングでのダイシングブレードの傾きを検出することができる。

図５は、実施の形態にかかる炭化珪素半導体装置の構造を示す上面図である。図５は図４の領域Ｂの部分の拡大図である。図５に、炭化珪素半導体装置の活性領域３０とエッジ終端領域３１が記載され、エッジ終端領域３１の間がダイシング領域３２となる。また、活性領域３０には、ソースパッド領域２１３とゲートパッド領域２１２が記載されている。酸化膜非形成領域３３は、酸化膜非形成領域３３ＡのようにＸ方向のダイシングライン上に設けてもよいし、酸化膜非形成領域３３ＢのようにＹ方向のダイシングライン上に設けてもよい。Ｘ方向のダイシングラインまたはＹ方向のダイシングラインのいずれかに設けてもよいし、両方に設けてもよい。片側のみに設ける場合、炭化珪素半導体装置がストライプ状の素子構造を有する場合、ストライプと同方向のダイシングラインに設けることが好ましい。例えば、図１の炭化珪素半導体装置は、トレンチの奥行き方向（Ｙ方向）にストライプ状の素子構造を有し、図５ではトレンチの奥行き方向はＸ方向であるため、Ｘ方向のダイシングラインに酸化膜非形成領域３３を有することが好ましい。これは、ストライプと同方向の方が、この方向と直交する方向より、ダイシングブレードが傾きやすいためである。

また、上記の例では、ダイシングブレードの傾きを検出するための膜として、酸化膜２２を例に説明してきたが、この膜は、ポリシリコン膜や金属膜であってもかまわない。ダイシングブレードが入ったことが検出できれば、他の材料であってもかまわない。ただし、ダイシングブレードが傾いた際に金属膜を削るとダイシングブレードへのダメージが大きいため、ポリシリコン膜のような柔らかい膜の方が好ましい。

（実施の形態にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。図６～図１２は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。

まず、ｎ型の炭化珪素でできたｎ⁺型炭化珪素基板１を用意する。そして、このｎ⁺型炭化珪素基板１の第１主面上に、ｎ型の不純物、例えば窒素原子をドーピングしながら炭化珪素でできた第１ｎ型炭化珪素エピタキシャル層２ａを、例えば３０μｍ程度の厚さまでエピタキシャル成長させる。この第１ｎ型炭化珪素エピタキシャル層２ａは、ｎ型炭化珪素エピタキシャル層２となる。ここまでの状態が図６に示されている。

次に、第１ｎ型炭化珪素エピタキシャル層２ａの表面上に、フォトリソグラフィ技術によって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。そして、アルミニウム等のｐ型の不純物を、酸化膜の開口部に注入し、深さ０．５μｍ程度の下部第１ｐ⁺型ベース領域４ａを形成する。下部第１ｐ⁺型ベース領域４ａと同時に、トレンチ１８の底部となる第２ｐ⁺型ベース領域５を形成してもよい。隣り合う下部第１ｐ⁺型ベース領域４ａと第２ｐ⁺型ベース領域５との距離が１．５μｍ程度となるよう形成する。下部第１ｐ⁺型ベース領域４ａおよび第２ｐ⁺型ベース領域５の不純物濃度を例えば５×１０¹⁸／ｃｍ³程度に設定する。ここまでの状態が図７に示されている。

次に、イオン注入用マスクの一部を除去し、開口部に窒素等のｎ型の不純物をイオン注入し、第１ｎ型炭化珪素エピタキシャル層２ａの表面領域の一部に、例えば深さ０．５μｍ程度の下部ｎ型高濃度領域６ａを設ける。下部ｎ型高濃度領域６ａの不純物濃度を例えば１×１０¹⁷／ｃｍ³程度に設定する。

次に、第１ｎ型炭化珪素エピタキシャル層２ａの表面上に、窒素等のｎ型の不純物をドーピングした第２ｎ型炭化珪素エピタキシャル層２ｂを、０．５μｍ程度の厚さで形成する。第２ｎ型炭化珪素エピタキシャル層２ｂの不純物濃度が３×１０¹⁵／ｃｍ³程度となるように設定する。以降、第１ｎ型炭化珪素エピタキシャル層２ａと第２ｎ型炭化珪素エピタキシャル層２ｂを合わせて、ｎ型炭化珪素エピタキシャル層２となる。

次に、第２ｎ型炭化珪素エピタキシャル層２ｂの表面上に、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。そして、アルミニウム等のｐ型の不純物を、酸化膜の開口部に注入し、深さ０．５μｍ程度の上部第１ｐ⁺型ベース領域４ｂを、下部第１ｐ⁺型ベース領域４ａに重なるように形成する。下部第１ｐ⁺型ベース領域４ａと上部第１ｐ⁺型ベース領域４ｂは連続した領域を形成し、第１ｐ⁺型ベース領域４となる。上部第１ｐ⁺型ベース領域４ｂの不純物濃度を例えば５×１０¹⁸／ｃｍ³程度となるように設定する。

次に、イオン注入用マスクの一部を除去し、開口部に窒素等のｎ型の不純物をイオン注入し、第２ｎ型炭化珪素エピタキシャル層２ｂの表面領域の一部に、例えば深さ０．５μｍ程度の上部ｎ型高濃度領域６ｂを設ける。上部ｎ型高濃度領域６ｂの不純物濃度を例えば１×１０¹⁷／ｃｍ³程度に設定する。この上部ｎ型高濃度領域６ｂと下部ｎ型高濃度領域６ａは少なくとも一部が接するように形成され、ｎ型高濃度領域６を形成する。ただし、このｎ型高濃度領域６が基板全面に形成される場合と、形成されない場合がある。ここまでの状態が図８に示されている。

次に、ｎ型炭化珪素エピタキシャル層２の表面上に、アルミニウム等のｐ型不純物をドーピングしたｐ型炭化珪素エピタキシャル層３を１．３μｍ程度の厚さで形成する。ｐ型炭化珪素エピタキシャル層３の不純物濃度は４×１０¹⁷／ｃｍ³程度に設定する。

次に、ｐ型炭化珪素エピタキシャル層３の表面上に、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。この開口部にリン（Ｐ）等のｎ型の不純物をイオン注入し、ｐ型炭化珪素エピタキシャル層３の表面の一部にｎ⁺型ソース領域７を形成する。ｎ⁺型ソース領域７の不純物濃度は、ｐ型炭化珪素エピタキシャル層３の不純物濃度より高くなるように設定する。次に、ｎ⁺型ソース領域７の形成に用いたイオン注入用マスクを除去し、同様の方法で、所定の開口部を有するイオン注入用マスクを形成し、ｐ型炭化珪素エピタキシャル層３の表面の一部にアルミニウム等のｐ型の不純物をイオン注入し、ｐ⁺⁺型コンタクト領域８を設ける。ｐ⁺⁺型コンタクト領域８の不純物濃度は、ｐ型炭化珪素エピタキシャル層３の不純物濃度より高くなるように設定する。

次に、ｐ型炭化珪素エピタキシャル層３の表面上に、厚さ１．５μｍの酸化膜を堆積し、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。この開口部にアルミニウム等のｐ型の不純物をイオン注入し、露出したｎ型炭化珪素エピタキシャル層２の表面の低不純物濃度のＪＴＥ構造２０を形成する。同様の方法で、所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成し、ｎ型炭化珪素エピタキシャル層２の表面の一部にｎ型の不純物をイオン注入し、ｎ⁺型半導体領域２１を形成する。ここまでの状態が図９に示されている。

次に、１７００℃程度の不活性ガス雰囲気で熱処理（アニール）を行い、第１ｐ⁺型ベース領域４、第２ｐ⁺型ベース領域５、ｎ⁺型ソース領域７、ｐ⁺⁺型コンタクト領域８、ＪＴＥ構造２０、ｎ⁺型半導体領域２１の活性化処理を実施する。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。

次に、ｐ型炭化珪素エピタキシャル層３の表面上に、フォトリソグラフィによって所定の開口部を有するトレンチ形成用マスクを例えば酸化膜で形成する。次に、ドライエッチングによってｐ型炭化珪素エピタキシャル層３を貫通し、ｎ型高濃度領域６に達するトレンチ１８を形成する。トレンチ１８の底部はｎ型高濃度領域６に形成された第１ｐ⁺型ベース領域４に達してもよい。次に、トレンチ形成用マスクを除去する。ここまでの状態が図１０に示されている。

次に、ｐ型炭化珪素エピタキシャル層３の表面上に、トレンチ１８の底部および側壁と、に沿って酸化膜を形成する。ｎ⁺型ソース領域７およびｐ⁺⁺型コンタクト領域８の表面と、トレンチ１８の底部および側壁に形成された酸化膜によりゲート絶縁膜９が形成される。エッジ終端領域３１上に形成された酸化膜により酸化膜２２が形成される。また、ダイシング領域２３において、酸化膜を部分的に除去することより、ダイシングブレードが接する位置に膜が設けられていない領域を形成する。この酸化膜は、酸素雰囲気中において１０００℃程度の温度の熱処理によって熱酸化によって形成してもよい。また、このゲート絶縁膜９は高温酸化（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＨＴＯ）等のような化学反応によって堆積する方法で形成してもよい。

次に、ゲート絶縁膜９上に、例えばリン原子がドーピングされた多結晶シリコン層を設ける。この多結晶シリコン層はトレンチ１８内を埋めるように形成してもよい。この多結晶シリコン層をフォトリソグラフィによりパターニングし、トレンチ１８内部に残すことによって、ゲート電極１０を設ける。ゲート電極１０の一部はトレンチ１８外部に突出していてもよい。ここまでの状態が図１１に示されている。

次に、ゲート絶縁膜９およびゲート電極１０を覆うように、例えばリンガラスを１μｍ程度の厚さで成膜し、層間絶縁膜１１を設ける。次に、層間絶縁膜１１を覆うように、チタン（Ｔｉ）または窒化チタン（ＴｉＮ）からなるバリアメタル（不図示）を形成してもよい。層間絶縁膜１１およびゲート絶縁膜９をフォトリソグラフィによりパターニングしｎ⁺型ソース領域７およびｐ⁺⁺型コンタクト領域８を露出させたコンタクトホールを形成する。その後、熱処理（リフロー）を行って層間絶縁膜１１を平坦化する。ここまでの状態が図１２に示されている。

次に、コンタクトホール内および層間絶縁膜１１の上にソース電極１３となるニッケル（Ｎｉ）等の導電性の膜を設ける。この導電性の膜をフォトリソグラフィによりパターニングし、コンタクトホール内にのみソース電極１３を残す。

次に、ｎ⁺型炭化珪素基板１の第２主面上に、ニッケル等の裏面電極１４を設ける。この後、１０００℃程度の不活性ガス雰囲気で熱処理を行って、ｎ⁺型ソース領域７、ｐ⁺⁺型コンタクト領域８およびｎ⁺型炭化珪素基板１とオーミック接合するソース電極１３および裏面電極１４を形成する。

次に、ｎ⁺型炭化珪素基板１の第１主面上に、スパッタ法によって５μｍ程度の厚さのアルミニウム膜を堆積し、フォトリソグラフィによりソース電極１３および層間絶縁膜１１を覆うようにアルミニウムを除去し、ソース電極パッドを形成する。

次に、裏面電極１４の表面に、例えばチタン（Ｔｉ）、ニッケルおよび金（Ａｕ）を順に積層することによって、ドレイン電極パッド（不図示）を形成する。次に、ソース電極１３の上部に、めっき膜１６を選択的に形成する。以上のようにして、図１～図３に示す炭化珪素半導体装置が完成する。

その後、炭化珪素半導体ウェハ１５０をチップ状に切断（ダイシング）して個片化することで、炭化珪素半導体素子１４０が完成する。このダイシングの際、ダイシングブレードが酸化膜２２に接することに応じてダイシングの方向を校正する。

以上、説明したように、実施の形態にかかる炭化珪素半導体装置によれば、ダイシング領域において、ダイシングブレードが接する領域に酸化膜が形成されていない領域がある。このため、この領域のダイシングの際、ダイシングブレードが傾き、斜めに切断していった場合は、ダイシングブレードが酸化膜を削ることになる。酸化膜が削れたことを検出した場合、ダイシングブレードの前進を停止して、ダイシングブレードの位置と傾きを修正して、再度まっすぐに切断するようにできる。このため、ダイシング中にダイシングブレードが切断する面が傾くことにより発生する歪を抑制でき、長時間使用しても、信頼性が低下することがなくなる。

以上において本発明では、炭化珪素でできた炭化珪素基板の主面を（０００１）面とし当該（０００１）面上にＭＯＳを構成した場合を例に説明したが、これに限らず、ワイドバンドギャップ半導体、基板主面の面方位などを種々変更可能である。また、上述した各実施の形態では、トレンチ型の炭化珪素半導体装置を例に説明してきたが、プレーナ型の炭化珪素半導体装置にも適用可能で、同様の効果を有する。

また、本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した実施の形態では、ワイドバンドギャップ半導体として炭化珪素を用いた場合を例に説明しているが、炭化珪素以外の例えば窒化ガリウム（ＧａＮ）、ダイヤモンドなどのワイドバンドギャップ半導体にも適用可能である。また、実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。

以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。

１、１０１ ｎ⁺型炭化珪素基板
２、１０２ ｎ型炭化珪素エピタキシャル層
２ａ 第１ｎ型炭化珪素エピタキシャル層
２ｂ 第２ｎ型炭化珪素エピタキシャル層
３、１０３ ｐ型炭化珪素エピタキシャル層
４、１０４ 第１ｐ⁺型ベース領域
４ａ 下部第１ｐ⁺型ベース領域
４ｂ 上部第１ｐ⁺型ベース領域
５、１０５ 第２ｐ⁺型ベース領域
６、１０６ ｎ型高濃度領域
６ａ 下部ｎ型高濃度領域
６ｂ 上部ｎ型高濃度領域
７、１０７ ｎ⁺型ソース領域
８、１０８ ｐ⁺⁺型コンタクト領域
９、１０９ ゲート絶縁膜
１０、１１０ ゲート電極
１１、１１１ 層間絶縁膜
１３、１１３ ソース電極
１４、１１４ 裏面電極
１６、１１６ めっき膜
１７、１１７ 保護膜
１８、１１８ トレンチ
２０、１２０ ＪＴＥ構造
２１、１２１ ｎ⁺型半導体領域
２２、１２２ 酸化膜
３０、１３０ 活性領域
３１、１３１ エッジ終端領域
３２、１３２ ダイシング領域
３３ 酸化膜非形成領域
１４０ 炭化珪素半導体素子
１５０ 炭化珪素半導体ウェハ
２００ 個体化切断面
２１２ ゲートパッド領域
２１３ ソースパッド領域
２２０ 表面側の歪
２２１ 裏面側の歪
２２２ 切断面側の歪
２４０ 熱応力により拡大化した切断面の歪

Claims (7)

1. 第１導電型の炭化珪素半導体基板に設けられた、主電流が流れる活性領域と、前記活性領域の外側に配置され、耐圧構造が形成された終端領域と、を備えた炭化珪素半導体装置の製造方法であって、
   前記炭化珪素半導体基板上に炭化珪素半導体素子を形成する第１工程と、
   前記終端領域の外側のダイシング領域に、ダイシングの刃が接する位置に膜が設けられていない領域を形成する第２工程と、
   前記ダイシング領域を切削することで、前記炭化珪素半導体素子を前記炭化珪素半導体基板から切り出す第３工程と、
   を含み、前記第３工程では、前記膜が設けられていない領域において前記刃が前記膜に接することに応じて、前記刃の前進を停止して、ダイシングラインに平行に切断するように前記刃の位置と傾きを修正することを特徴とする炭化珪素半導体装置の製造方法。
2. 前記ダイシング領域には、前記膜が設けられていない領域を、前記ダイシングラインに垂直な方向の幅が異なる構成で複数形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
3. 前記膜が設けられていない領域を、前記ダイシングの開始位置から終了位置に行くに従い、前記ダイシングラインに垂直な方向の幅が広くなるように形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
4. 前記膜が設けられていない領域を、第１方向のダイシングラインと前記第１方向と直交する第２方向のダイシングラインとが交わる位置に形成することを特徴とする請求項１～３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
5. 前記膜が設けられていない領域を、第１方向のダイシングラインまたは前記第１方向と直交する第２方向のダイシングラインのいずれか一方または両方に形成することを特徴とする請求項１～３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
6. 前記活性領域は、第１方向のダイシングラインと同方向に延びるストライプ状の素子構造を有し、
   前記膜が設けられていない領域を、前記第１方向のダイシングラインにのみ形成することを特徴とする請求項１～３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
7. 前記膜は、酸化膜で形成することを特徴とする請求項１～６のいずれか一つに記載の炭化珪素半導体装置の製造方法。

Images