[go: up one dir, main page]

JP2018046150A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2018046150A
JP2018046150A JP2016179742A JP2016179742A JP2018046150A JP 2018046150 A JP2018046150 A JP 2018046150A JP 2016179742 A JP2016179742 A JP 2016179742A JP 2016179742 A JP2016179742 A JP 2016179742A JP 2018046150 A JP2018046150 A JP 2018046150A
Authority
JP
Japan
Prior art keywords
region
electrode
semiconductor
semiconductor region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016179742A
Other languages
English (en)
Inventor
孝治 高木
Koji Takagi
孝治 高木
大輔 萩島
Daisuke Hagishima
大輔 萩島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016179742A priority Critical patent/JP2018046150A/ja
Publication of JP2018046150A publication Critical patent/JP2018046150A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】耐圧を向上できる半導体装置及びその製造方法を提供する。【解決手段】実施形態によれば、半導体装置は、第1〜第3半導体領域、第1、第2電極、絶縁膜、側壁膜を含む。第1半導体領域は、第1〜第3部分領域を含み第1導電形である。第1電極は、第1部分領域から離れる。第2電極は、第3部分領域から離れた第1電極領域と、第2部分領域から離れた第2電極領域と、を含む。第2半導体領域は、第3部分領域と第1電極領域との間、第1電極と第2電極領域との間に設けられ第1導電形である。第3半導体領域は、第3部分領域と第2半導体領域との間、第1電極と第2電極領域との間に設けられ第2導電形である。絶縁膜は、第1部分領域と第1電極の間、第1電極と第2半導体領域との間、第1電極と第3半導体領域との間に設けられる。側壁膜は、第3半導体領域と第2電極領域との間に設けられ水素を含む。【選択図】図1

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体装置において、耐圧の向上が望まれる。
特開2015−159138号公報
本発明の実施形態は、耐圧を向上できる半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、第1半導体領域、第2半導体領域、第3半導体領域、第1電極、第2電極、絶縁膜及び側壁膜を含む。前記第1半導体領域は、第1部分領域と、第2部分領域と、前記第1部分領域と前記第2部分領域との間に位置する第3部分領域と、を含み第1導電形である。前記第1電極は、前記第1部分領域及び前記第2部分領域を結ぶ第1方向と交差する第2方向において前記第1部分領域から離れる。前記第2電極は、前記第2方向において前記第3部分領域から離れた第1電極領域と、前記第2方向において前記第2部分領域から離れた第2電極領域と、を含む。前記第2半導体領域は、前記第2方向において前記第3部分領域と前記第1電極領域との間に設けられ前記第1方向において前記第1電極と前記第2電極領域との間に設けられ、前記第2電極と電気的に接続され、前記第1導電形である。前記第3半導体領域は、前記第2方向において前記第3部分領域と前記第2半導体領域との間に設けられ前記第1方向において前記第1電極と前記第2電極領域との間に設けられ、前記第2電極と電気的に接続され、第2導電形である。前記絶縁膜は、前記第2方向において前記第1部分領域と前記第1電極の間、前記第1方向において前記第1電極と前記第2半導体領域との間、前記第1方向において前記第1電極と前記第3半導体領域との間に設けられる。前記側壁膜は、前記第1方向において前記第3半導体領域と前記第2電極領域との間に設けられ水素を含む。
図1(a)及び図1(b)は、第1実施形態に係る半導体装置を例示する模式的断面図である。 図2(a)〜図2(c)は、第2実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図3(a)〜図3(c)は、第2実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図4(a)及び図4(b)は、第3実施形態に係る半導体装置を例示する模式的断面図である。 図5(a)及び図5(b)は、第4実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1実施形態)
図1(a)及び図1(b)は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図1(b)は、図1(a)の一部を拡大した断面図である。
図1(a)に示すように、本実施形態に係る半導体装置110は、第1半導体領域11、第2半導体領域12、第3半導体領域13、第1電極21、第2電極22、絶縁膜31及び側壁膜45を含む。
第1半導体領域11は、第1部分領域11a、第2部分領域11b及び第3部分領域11cを含む。第3部分領域11cは、第1部分領域11aと第2部分領域11bとの間に位置する。第1半導体領域11は、第1導電形である。
第1部分領域11a及び第2部分領域11bを結ぶ方向を第1方向D1とする。第1方向と交差する1つの方向を第2方向D2とする。
第2方向D2をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。この例では、第1方向D1は、X軸方向である。
第1電極21は、第2方向D2(Z軸方向)において、第1部分領域11aから離れる。
第2電極22は、第1電極領域22a及び第2電極領域22bを含む。第1電極領域22aは、第2方向D2(Z軸方向)において、第3部分領域11cから離れている。第2電極領域22bは、第2方向D2(Z軸方向)において、第2部分領域11bから離れている。第1電極領域22a及び第2電極領域22bは、互いに電気的に接続されている。例えば、第1電極領域22aは、第2電極領域22bと連続している。
第2半導体領域12は、第2方向D2(Z軸方向)において、第3部分領域11cと第1電極領域22aとの間に設けられる。第2半導体領域12は、第1方向D1(この例では、X軸方向)において、第1電極21の一部と、第2電極領域22bの一部と、の間に設けられる。第2半導体領域12は、第2電極22と電気的に接続されている。第2半導体領域12は、第1導電形である。
第3半導体領域13は、第2方向D2(Z軸方向)において、第3部分領域11cと第2半導体領域12との間に設けられる。第3半導体領域13は、第1方向D1(この例では、X軸方向)において、第1電極21の一部と、第2電極領域22bの一部と、の間に設けられる。第3半導体領域13は、第2電極22と電気的に接続されている。第3半導体領域13は、第2導電形である。
例えば、第1導電形はn形であり、第2導電形はp形である。実施形態において、第1導電形がp形であり、第2導電形がn形でも良い。以下の例では、第1導電形がn形であり、第2導電形がp形とする。
絶縁膜31は、第2方向D2(Z軸方向)において、第1部分領域11aと第1電極21の間に設けられる。絶縁膜31は、第1方向D1(この例では、X軸方向)において、第1電極21と第2半導体領域12との間、及び、第1方向D1において、第1電極21と第3半導体領域13との間に設けられる。
側壁膜45は、第1方向D1(この例では、X軸方向)において、第3半導体領域13と第2電極領域22bとの間に設けられる。側壁膜45は、水素を含む。
上記の、第1半導体領域11、第2半導体領域12及び第3半導体領域13は、例えば、窒化物半導体を含む。第1半導体領域11、第2半導体領域12及び第3半導体領域13は、例えば、窒化ガリウム(GaN)を含む。
これらの半導体領域がn形である場合、その半導体領域は、例えば、Si、Ge、Te及びSnよりなる群から選択された少なくとも1つを含む。これらの元素は、n形の不純物として機能する。
これらの半導体領域がp形である場合、その半導体領域は、例えば、Mg、Zn及びCよりなる群から選択された少なくとも1つを含む。これらの元素は、p形の不純物として機能する。
例えば、第1半導体領域11及び第2半導体領域12は、Si、Ge、Te及びSnよりなる群から選択された少なくとも1つを含む。一方、第3半導体領域13は、Mg、Zn及びCよりなる群から選択された少なくとも1つを含む。
図1(a)に示すように、この例では、第4半導体領域14、第5半導体領域15及び第3電極23が設けられる。第1電極21と第3電極23の間に第1半導体領域11が設けられる。第1半導体領域11と第3電極23との間に第5半導体領域15が設けられる。第1半導体領域11と第5半導体領域15との間に第4半導体領域14が設けられる。第3電極23は、第1半導体領域11と電気的に接続される。この電気的接続は、例えば、第4半導体領域14及び第5半導体領域15を介して行われる。
第4半導体領域14は、例えば、第1導電形(n形)である。第5半導体領域15は、例えば、半導体基板である。第5半導体領域15は、例えば、第1導電形(n形)である。
第1電極21は、例えば、ゲート電極として機能する。第2電極22は、例えば、ソース電極として機能する。第3電極23は、例えば、ドレイン電極として機能する。
例えば、第2電極22と第3電極23との間に電流が流れる。この電流は、第3半導体領域13の少なくとも一部を通過する。この電流は、第1電極21に印加される電圧により制御される。半導体装置110は、例えばMOS型トランジスタである。
この例では、第1電極21は、第1電極膜21a及び第2電極膜21bを含む。第1電極膜21aは、第2電極膜21bと絶縁膜31との間に設けられる。第2電極膜21bは、第1電極膜21aと電気的に接続される。
この例では、第2電極22は、第3電極領域22cをさらに含む。この例では、第3電極領域22cと第3半導体領域13との間に、導電層12p及び導電層12qが設けられる。導電層12pは、例えば、Z軸方向において第3半導体領域13と重なる。導電層22qと第3半導体領域13との間に、導電層22pが設けられる。導電層22qは、第1方向(この例では、X軸方向)において、第2半導体領域12と重なる。第2電極22の第3電極領域22cは、導電層22q及び導電層22pを介して、第2半導体領域12及び第3半導体領域13と電気的に接続される。
この例では、第1電極21は、第3方向D3に延びる。第3方向D3は、第1方向D1及び第2方向D2と交差する。第3方向D3は、例えば、Y軸方向である。
第2電極22の第2電極領域22bは、終端部となる。この例では、第1絶縁領域41及び第2絶縁領域42が設けられている。第1絶縁領域41は、第2方向D2(Z軸方向)において、第2半導体領域12の少なくとも一部と、第1電極領域22aと、の間に設けられる。第2絶縁領域42は、第1方向D1(この例では、X軸方向)において、側壁膜45の少なくとも一部と、第2電極領域22bと、の間に設けられる。第1絶縁領域41及び第2絶縁領域42は、層間絶縁膜40に含まれる。層間絶縁膜40は、第2電極22と第1電極21との間を電気的に絶縁する。層間絶縁膜40の第2絶縁領域42は、第2電極22と第1半導体領域11との間を電気的に絶縁する。
実施形態に係る半導体装置110においては、側壁膜45が設けられる。この側壁膜45は、例えば、シリコン、窒素及び水素を含む。側壁膜45は、例えば、窒化シリコンを含む。この窒化シリコンにおける水素の濃度は、例えば、1×1020atoms/cm以上5×1022atoms/cm以下である。
一方、絶縁膜31は、窒素及び酸素の少なくともいずれかと、シリコンと、を含む。例えば、絶縁膜31は、酸化シリコン、窒化シリコンまたは酸窒化シリコンを含む。
層間絶縁膜40(第1絶縁領域41及び第2絶縁領域42など)は、窒素及び酸素の少なくともいずれかと、シリコンと、を含む。例えば、層間絶縁膜40は、酸化シリコン、窒化シリコンまたは酸窒化シリコンを含む。
既に説明したように、第3半導体領域13は、第2方向D2において、側壁膜45と絶縁膜31との間に設けられる。これにより、第3半導体領域13において、第2方向D2に沿った、水素濃度の差(例えば傾斜)が形成される。例えば、水素が、側壁膜45から第3半導体領域13に侵入(例えば拡散)する。これにより、第3半導体領域13の側壁膜45の側の領域においては、水素濃度が高くなる。一方、第3半導体領域13の絶縁膜31の側の領域においては、水素濃度が低い。第3半導体領域13の水素は、例えば、p形の不純物を不活性化させる。このため、p形の不純物の濃度が一定である場合においても、水素濃度が高い領域では導電率が高くなる。一方、水素濃度が低い領域では、高い導電率が維持される。
実施形態においては、第3半導体領域13の一部の領域を水素により不活性化させる。この領域は、終端部の領域に対応する。これにより、この領域において、ホール濃度(キャリア濃度)が低くできる。
実施形態においては、第3半導体領域13の終端部の領域において、キャリア濃度が低くできるため、例えば、空乏層が広がり易くなる。これにより、電界集中が抑制される。これにより、耐圧を向上できる半導体装置を提供することができる。
例えば、上記のような側壁膜45が設けられない参考例がある。この参考例においては、第3半導体領域13におけるキャリア濃度は、X軸方向において一定である。所望のしきい値電圧を得るために、第3半導体領域13におけるキャリア濃度は、一定以上の値に設定される。一方、第3半導体領域13におけるキャリア濃度が高くなると、終端部において、動作中において、空乏層の延びが小さくなる。このため、電界が集中し、耐圧が低下する。
実施形態においては、側壁膜45により、第3半導体領域13において、X軸方向に沿ってキャリア濃度の差異が設けられる。終端部の領域において、キャリア濃度が低くできる。例えば、空乏層が広がり易くなり、電界集中が抑制される。これにより、耐圧を向上できる。
実施形態においては、第3半導体領域13において形成されるキャリア濃度の差異は、第3半導体領域13の少なくとも横の位置(X軸方向で重なる位置)に設けられる側壁膜45に基づく。一方、第3半導体領域13とZ軸方向で重なる領域の少なくとも一部においては、側壁膜45は設けられない。これにより、X軸方向における水素濃度の差異が形成できる。
例えば、側壁膜45における水素濃度は、絶縁膜31における水素濃度よりも高い。または、絶縁膜31は、実質的に水素を含まない。例えば、絶縁膜31における水素濃度は、検出限界未満である。
例えば、側壁膜45における水素濃度は、第1絶縁領域41における水素濃度よりも高い。または、第1絶縁領域41は、実質的に水素を含まない。例えば、第1絶縁領域41における水素濃度は、検出限界未満である。
例えば、側壁膜45における水素濃度は、第2絶縁領域42における水素濃度よりも高い。または、第2絶縁領域42は、実質的に水素を含まない。例えば、第2絶縁領域42における水素濃度は、検出限界未満である。
上記の水素濃度、及び、水素の有無は例えば、SIMS(Secondary Ion Mass Spectrometry)などにより得られる。
このような第3半導体領域13に設けられる水素濃度の差異の例について説明する。
図1(b)に示すように、第3半導体領域13は、例えば、第1位置13a及び第2位置13bを有する。第2位置13bは、第1位置13aと第2電極領域22bとの間にある。第3半導体領域13中の第1位置13aにおける第1水素濃度は、第3半導体領域13中の第2位置13bにおける第2水素濃度よりも低い。
第3半導体領域13は、第3位置13cをさらに有する。第3位置13cは、第1位置13aと第2位置13bとの間にある。第3半導体領域13中の第3位置13cにおける第3水素濃度は、上記の第1水素濃度と上記の第2水素濃度との間にある。
例えば、第1水素濃度は、1×1017atoms/cm以上1×1021atoms/cm未満である。例えば、第2水素濃度は、1×1021atoms/cm以上5×1022/cm以下である。このような水素濃度の差異が設けられることで、電界集中が抑制され、耐圧を向上できる。
第3半導体領域13中の第2位置13bは、例えば、Mg、Zn及びCよりなる群から選択された少なくとも1つを含む。第2位置13bにおいては、Mg、Zn及びCよりなる群から選択された少なくとも1つと、水素と、の結合を有しても良い。このような結合により、例えば、不純物が不活性となる。
このような水素濃度の差異により、キャリア濃度の差異が設けられる。これにより、導電率の差異が設けられる。以下、第3半導体領域13に設けられる導電率の差異の例について説明する。
図1(b)に示すように、第3半導体領域13は、例えば、第1位置13a及び第2位置13bを有する。第2位置13bは、第1位置13aと第2電極領域22bとの間にある。第3半導体領域13中の第1位置13aにおける第1導電率は、第3半導体領域13中の第2位置13bにおける第2導電率よりも高い。第3半導体領域13中の第3位置13cにおける第3導電率は、上記の第1導電率と上記の第2導電率との間にある。
例えば、第1導電率は、1×10−1Ωcm以上1×10Ωcm以下である。例えば、第2導電率は、1×10−4Ωcm以上1×10−1Ωcm未満である。
実施形態において、導電率に関する情報は、例えば、SSRM(Scanning Spreading Resistance Microscopy)による評価などにより得られる。
このような導電率の差異により、電界集中が抑制され、耐圧を向上できる。
実施形態において、第3半導体領域13中における水素濃度の差異は、例えば、側壁膜45からの水素の移動により得られる。側壁膜45中に存在していた水素の実質的に全てが第3半導体領域13に移動した場合は、側壁膜45における水素濃度が他の絶縁膜(例えば絶縁膜31など)と同じ場合があっても良い。このときにおいても、第3半導体領域13中の第1位置13aにおける第1水素濃度は、第3半導体領域13中の第2位置13bにおける第2水素濃度よりも低い。第3半導体領域13中の第1位置13aにおける第1導電率は、第3半導体領域13中の第2位置13bにおける第2導電率よりも高い。これにより、耐圧を向上できる。
実施形態において、第1電極21の第1電極膜21aは、例えば、チタン、タングステン、タンタル、窒化チタン、窒化タングステン及び窒化タンタルからなる群から選択された少なくとも1つを含む。を含む。第1電極21の第2電極膜21bは、例えば、アルミニウム、チタン、タングステン、タンタル、窒化チタン、窒化タングステン及び窒化タンタルからなる群から選択された少なくとも1つを含む。導電層22pは、例えば、チタン、タングステン、タンタル、窒化チタン、窒化タングステン、窒化タンタル及びパラジウムからなる群から選択された少なくとも1つを含む。導電層22qは、例えば、アルミニウム、チタン、タングステン、タンタル、窒化チタン、窒化タングステン、窒化タンタル、金及び白金からなる群から選択された少なくとも1つを含む。第2電極22は、例えば、アルミニウム、チタン、タングステン、タンタル、窒化チタン、窒化タングステン、窒化タンタル、金及び白金からなる群から選択された少なくとも1つを含む。第3電極23は、例えば、アルミニウム、チタン、タングステン、タンタル、窒化チタン、窒化タングステン、窒化タンタル、金及び白金からなる群から選択された少なくとも1つを含む。
第4半導体領域14は、例えば、n層である。第1半導体領域11は、例えば、n層である。第2半導体領域12は、例えば、n層である。n層におけるn形不純物濃度(キャリア濃度)は、n層におけるn形不純物濃度(キャリア濃度)よりも高い。
(第2実施形態)
第2の実施形態は、半導体装置の製造方法に係る。
図2(a)〜図2(c)及び図3(a)〜図3(c)は、第2実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図2(a)に示すように、積層体SBを準備する。積層体SBは、第1導電形の第1半導体膜11fと、第1半導体膜11fの上に設けられた第2導電形の第3半導体膜13fと、第3半導体膜13fの上に設けられた第1導電形の第2半導体膜12fと、を含む。この例では、第5半導体領域15(半導体基板)の上に、第4半導体領域14が設けられている。第4半導体領域14の上に、第1半導体膜11fが設けられる。これらの半導体膜は、例えばエピタキシャル成長により形成される。第1半導体膜11fは、第1半導体領域11となる。第3半導体膜13fは、第3半導体領域13となる。第2半導体膜12fは、第2半導体領域12となる。
図2(b)に示すように、積層体SBの一部に第1トレンチT1を形成する。第1トレンチT1は、例えば、第1半導体膜11fの一部に到達する。この第1トレンチT1の内壁(側壁及び底面)に絶縁膜31を形成する。この後、第1トレンチT1の残余の空間に第1電極膜21aを形成する。第1トレンチT1は、例えば、RIE(Reactive Ion Etching)により形成される。絶縁膜31は、例えば、CVD(Chemical Vapor Deposition)により形成される。第1電極膜21aは、例えば、スパッタリングにより形成される。
図2(c)に示すように、積層体SBの別の一部に第2トレンチT2を形成する。第2トレンチT2は、例えば、RIEにより形成される。これにより、第1半導体領域11が形成される。
図3(a)に示すように、第2トレンチT2の側面に、水素を含む側壁膜45fを形成する。例えば、第2トレンチT2が形成された積層体SBの全面に、側壁膜45fとなる膜を形成し、この膜をリソグラフィ及びエッチングにより加工する。これにより、側壁膜45fが形成される。この側壁膜45fと絶縁膜31との間に、第3半導体領域13が位置する。この例では、側壁膜45fは、第2半導体膜12fのうちの絶縁膜31の側の部分の上には設けられていない。この例では、側壁膜45fは、第2半導体膜12fのうちの第2トレンチT2の側の部分の一部の上にも設けられている。実施形態において、側壁膜45fは、第2半導体膜12fの上に設けられなくても良い。
この後、熱処理を行う。この熱処理は、例えば、800℃〜1000℃で所定の時間行われる。これにより、側壁膜45fに含まれた水素が第3半導体膜13f中に移動する。これにより、第3半導体領域13が形成される。これにより、実施形態に係る半導体装置が得られる。
この例では、以下に説明するように、側壁膜45fの形成と熱処置との間に、第2電極22をさらに形成する。
図3(b)に示すように、導電層22pを形成し、導電層22qを形成する。さらに。層間絶縁膜40を形成する。層間絶縁膜40は、第1絶縁領域41及び第2絶縁領域42などを含む。
図3(c)に示すように、第2電極22を形成する。第2電極22となる導電膜の一部は、第1電極21の第2電極膜21bとなる。第2電極22は、第2半導体膜12f及び第3半導体膜13fと電気的に接続される。
この後、上記の熱処理を行う。この熱処理は、導電層22p、導電層22q、及び、第2電極22となる導電膜のアニール処理の機能も有する。これにより、低抵抗の電気的接続が得られる。
このように、この例では、側壁膜45fの形成と、熱処置と、の間に、第2電極22の形成が行われる。
実施形態において、熱処理は、第2電極22の形成の前に実施されても良い。
上記の製造方法においては、積層体SBに含まれる第3半導体膜13fの側面に、水素を含む側壁膜45fが設けられる。その後の熱処理により、側壁膜45fに含まれる水素が第3半導体膜13fに移動する。これにより、第3半導体膜13fにおいて、キャリア濃度の差異が形成される。
例えば、第3半導体膜13fを形成した後、第3半導体膜13fの上から部分的に水素を導入する参考例が考えられる。例えば、マスクを用いたイオン注入などの方法により、水素の導入量を面内で変化させることが考えられる。しかしながら、このような方法の場合には、第3半導体膜13fに格子欠陥が生じやすい。このため、結晶品質が低くなり、例えば、耐圧などに悪影響が生じる。
これに対して、実施形態においては、積層体SBに含まれる第3半導体膜13fの側面に、水素を含む側壁膜45fを設け、側壁膜45fに含まれる水素を第3半導体膜13fに移動させる。このため、上記のような格子欠陥などが抑制できる。
本実施形態によれば、耐圧を向上できる半導体装置の製造方法を提供することができる。
(第3実施形態)
図4(a)及び図4(b)は、第3実施形態に係る半導体装置を例示する模式的断面図である。
図4(b)は、図4(a)の一部を拡大した断面図である。
これらの図に示すように、本実施形態に係る半導体装置111も、第1半導体領域11、第2半導体領域12、第3半導体領域13、第1電極21、第2電極22、絶縁膜31及び側壁膜45を含む。半導体装置111においては、第1絶縁領域41が設けられ、第2絶縁領域42が設けられない。これ以外は、半導体装置110と同様である。
半導体装置111においても、水素を含む側壁膜45により、第3半導体領域13において、キャリア濃度の差異が設けられる。これにより、電界集中が抑制される。これにより、耐圧を向上できる。
図4(b)に示すように、半導体装置111においても、第3半導体領域13は、例えば、第1位置13a及び第2位置13bを有する。第2位置13bは、第1位置13aと第2電極領域22bとの間にある。第3半導体領域13中の第1位置13aにおける第1水素濃度は、第3半導体領域13中の第2位置13bにおける第2水素濃度よりも低い。
第3半導体領域13は、第3位置13cをさらに有する。第3位置13cは、第1位置13aと第2位置13bとの間にある。第3半導体領域13中の第3位置13cにおける第3水素濃度は、上記の第1水素濃度と上記の第2水素濃度との間にある。
例えば、第1水素濃度は1×1017atoms/cm以上1×1021atoms/cm未満である。例えば、第2水素濃度は、1×1021atoms/cm以上5×1022/cm以下である。このような水素濃度の差異が設けられることで、電界集中が抑制され、耐圧を向上できる。
半導体装置111においても、第3半導体領域13中の第1位置13aにおける第1導電率は、第3半導体領域13中の第2位置13bにおける第2導電率よりも高い。第3半導体領域13中の第3位置13cにおける第3導電率は、上記の第1導電率と上記の第2導電率との間にある。
例えば、第1導電率は、1×10−1Ωcm以上1×10Ωcm以下である。例えば、第2導電率は、1×10−4Ωcm以上1×10−1Ωcm未満である。
このような導電率の差異により、電界集中が抑制され、耐圧を向上できる。
(第4実施形態)
図5(a)及び図5(b)は、第4実施形態に係る半導体装置を例示する模式的断面図である。
図5(a)に示すように、半導体装置120においては、第5半導体領域15Aが設けられる。この例では、第5半導体領域15Aは、第2導電形(例えばp形)である。これ以外は、半導体装置110と同様である。
図5(b)に示すように、半導体装置121においても、第5半導体領域15Aが設けられる。第5半導体領域15Aは、第2導電形(例えばp形)である。これい以外は、半導体装置111と同様である。
半導体装置120及び121においても、電界集中が抑制され、耐圧を向上できる。
実施形態によれば、耐圧を向上できる半導体装置及びその製造方法を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体領域、電極、側壁膜及び絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
11…第1半導体領域、 11a〜11c…第1〜第3部分領域、 11f…第1半導体膜、 12…第2半導体領域、 12f…第2半導体膜、 12p、12q…第1、第2導電層、 13…第3半導体領域、 13a〜13c…第1〜第3位置、 13f…第3半導体膜、 14…第4半導体領域、 15、15A…第5半導体領域、 21…第1電極、 21a、21b…第1、第2電極膜、 22…第2電極、 22a〜22c…第1〜第3電極領域、 22p、22q…導電層、 23…第3電極、 31…絶縁膜、 40…層間絶縁膜、 41、42…第1、第2絶縁領域、 45、45f…側壁膜、 110、111、120、121…半導体装置、 D1〜D3…第1〜第3方向、 SB…積層体、 T1、T2…第1、第2トレンチ

Claims (9)

  1. 第1部分領域と、第2部分領域と、前記第1部分領域と前記第2部分領域との間に位置する第3部分領域と、を含み第1導電形の第1半導体領域と、
    前記第1部分領域及び前記第2部分領域を結ぶ第1方向と交差する第2方向において前記第1部分領域から離れた第1電極と、
    第2電極であって、前記第2方向において前記第3部分領域から離れた第1電極領域と、前記第2方向において前記第2部分領域から離れた第2電極領域と、を含む前記第2電極と、
    前記第2方向において前記第3部分領域と前記第1電極領域との間に設けられ前記第1方向において前記第1電極と前記第2電極領域との間に設けられ前記第2電極と電気的に接続された前記第1導電形の第2半導体領域と、
    前記第2方向において前記第3部分領域と前記第2半導体領域との間に設けられ前記第1方向において前記第1電極と前記第2電極領域との間に設けられ前記第2電極と電気的に接続された第2導電形の第3半導体領域と、
    前記第2方向において前記第1部分領域と前記第1電極の間、前記第1方向において前記第1電極と前記第2半導体領域との間、前記第1方向において前記第1電極と前記第3半導体領域との間に設けられた絶縁膜と、
    前記第1方向において前記第3半導体領域と前記第2電極領域との間に設けられ水素を含む側壁膜と、
    を備えた半導体装置。
  2. 前記側壁膜における水素濃度は、前記絶縁膜における水素濃度よりも高い、
    または、
    前記絶縁膜は水素を含まない、請求項1記載の半導体装置。
  3. 前記第2方向において、前記第2半導体領域の少なくとも一部と、前記第1電極領域と、の間に設けられた第1絶縁領域をさらに備え、
    前記側壁膜における水素濃度は、前記第1絶縁領域における水素濃度よりも高い、
    または、
    前記第1絶縁領域は水素を含まない、請求項1記載の半導体装置。
  4. 前記第3半導体領域中の第1位置における第1水素濃度は、前記第3半導体領域中の第2位置における第2水素濃度よりも低く、前記第2位置は前記第1位置と前記第2電極領域との間にある、請求項1〜3のいずれか1つに記載の半導体装置。
  5. 前記第3半導体領域中の第1位置における第1導電率は、前記第3半導体領域中の第2位置における第2導電率よりも高い、前記第2位置は前記第1位置と前記第2電極領域との間にある、請求項1〜3のいずれか1つに記載の半導体装置。
  6. 第1部分領域と、第2部分領域と、前記第1部分領域と前記第2部分領域との間に位置する第3部分領域と、を含み第1導電形の第1半導体領域と、
    前記第1部分領域及び前記第2部分領域を結ぶ第1方向と交差する第2方向において前記第1部分領域から離れた第1電極と、
    第2電極であって、前記第2方向において前記第3部分領域から離れた第1電極領域と、前記第2方向において前記第2部分領域から離れた第2電極領域と、を含む前記第2電極と、
    前記第2方向において前記第3部分領域と前記第1電極領域との間に設けられ前記第1方向において前記第1電極と前記第2電極領域との間に設けられ前記第2電極と電気的に接続された前記第1導電形の第2半導体領域と、
    前記第2方向において前記第3部分領域と前記第2半導体領域との間に設けられ前記第1方向において前記第1電極と前記第2電極領域との間に設けられ前記第2電極と電気的に接続された第2導電形の第3半導体領域であって、前記第3半導体領域中の第1位置における第1水素濃度は、前記第3半導体領域中の第2位置における第2水素濃度よりも低く、前記第2位置は前記第1位置と前記第2電極領域との間にある、前記第3半導体領域と、
    前記第2方向において前記第1部分領域と前記第1電極の間、前記第1方向において前記第1電極と前記第2半導体領域との間、前記第1方向において前記第1電極と前記第3半導体領域との間に設けられた絶縁膜と、
    を備えた半導体装置。
  7. 第1部分領域と、第2部分領域と、前記第1部分領域と前記第2部分領域との間に位置する第3部分領域と、を含み第1導電形の第1半導体領域と、
    前記第1部分領域及び前記第2部分領域を結ぶ第1方向と交差する第2方向において前記第1部分領域から離れた第1電極と、
    第2電極であって、前記第2方向において前記第3部分領域から離れた第1電極領域と、前記第2方向において前記第2部分領域から離れた第2電極領域と、を含む前記第2電極と、
    前記第2方向において前記第3部分領域と前記第1電極領域との間に設けられ前記第1方向において前記第1電極と前記第2電極領域との間に設けられ前記第2電極と電気的に接続された前記第1導電形の第2半導体領域と、
    前記第2方向において前記第3部分領域と前記第2半導体領域との間に設けられ前記第1方向において前記第1電極と前記第2電極領域との間に設けられ前記第2電極と電気的に接続された第2導電形の第3半導体領域であって、前記第3半導体領域中の第1位置における第1導電率は、前記第3半導体領域中の第2位置における第2導電率よりも高い、前記第2位置は前記第1位置と前記第2電極領域との間にある、前記第3半導体領域と、
    前記第2方向において前記第1部分領域と前記第1電極の間、前記第1方向において前記第1電極と前記第2半導体領域との間、前記第1方向において前記第1電極と前記第3半導体領域との間に設けられた絶縁膜と、
    を備えた半導体装置。
  8. 前記第1半導体領域、前記第2半導体領域及び前記第3半導体領域は、窒化物半導体を含み、
    前記第2導電形は、p形である、請求項1〜7のいずれか1つに記載の半導体装置。
  9. 第1導電形の第1半導体膜と、前記第1半導体膜の上に設けられた第2導電形の第3半導体膜と、前記第3半導体膜の上に設けられた前記第1導電形の第2半導体膜と、を含む積層体を準備し、
    前記積層体の一部に形成した第1トレンチの内壁に絶縁膜を形成した後に残余の空間に第1電極を形成し、
    前記積層体の別の一部に形成した第2トレンチの側面に水素を含む側壁膜を形成し、前記側壁膜と前記絶縁膜との間に前記第3半導体領域が位置し、
    熱処理を行う、半導体装置の製造方法。
JP2016179742A 2016-09-14 2016-09-14 半導体装置及びその製造方法 Pending JP2018046150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016179742A JP2018046150A (ja) 2016-09-14 2016-09-14 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016179742A JP2018046150A (ja) 2016-09-14 2016-09-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2018046150A true JP2018046150A (ja) 2018-03-22

Family

ID=61695178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016179742A Pending JP2018046150A (ja) 2016-09-14 2016-09-14 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2018046150A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112186030A (zh) * 2019-07-04 2021-01-05 株式会社东芝 半导体装置
CN113540242A (zh) * 2020-04-15 2021-10-22 株式会社东芝 半导体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112186030A (zh) * 2019-07-04 2021-01-05 株式会社东芝 半导体装置
CN113540242A (zh) * 2020-04-15 2021-10-22 株式会社东芝 半导体装置
CN113540242B (zh) * 2020-04-15 2023-06-27 株式会社东芝 半导体装置

Similar Documents

Publication Publication Date Title
US11031495B2 (en) Apparatus and method for power MOS transistor
US20140374766A1 (en) Bi-directional gallium nitride switch with self-managed substrate bias
CN104319288B (zh) 包括电容器结构的电子设备及其形成工艺
TWI837322B (zh) 半導體裝置和製造半導體裝置的方法
CN102834919B (zh) 在BiCMOS工艺技术中的高电压可控硅整流器金属氧化物半导体
CN104170093B (zh) 半导体器件及其制造方法
KR20200121487A (ko) 반도체 장치 및 그 제조 방법
JP6702556B2 (ja) 半導体装置及びその製造方法
JP7354029B2 (ja) 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
US20170271507A1 (en) Semiconductor device
JP2018049908A (ja) 半導体装置及びその製造方法
US20230369313A1 (en) Electrostatic discharge prevention
JPWO2018012598A1 (ja) 半導体装置
JPWO2016181903A1 (ja) 炭化珪素半導体装置およびその製造方法
JPWO2013171873A1 (ja) 半導体装置
US11316013B2 (en) Nitride semiconductor device
US10153352B2 (en) Semiconductor device
JP7204547B2 (ja) 半導体装置
US20220393006A1 (en) Semiconductor device
JP2018046150A (ja) 半導体装置及びその製造方法
CN103918062A (zh) 用于制造半导体器件的方法
US9741805B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2017017145A (ja) 半導体装置
US10522620B2 (en) Semiconductor device having a varying length conductive portion between semiconductor regions
CN106409911A (zh) 具有内场板结构与p型栅结合的耐压漂移区的半导体器件