[go: up one dir, main page]

JP6702556B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6702556B2
JP6702556B2 JP2016212712A JP2016212712A JP6702556B2 JP 6702556 B2 JP6702556 B2 JP 6702556B2 JP 2016212712 A JP2016212712 A JP 2016212712A JP 2016212712 A JP2016212712 A JP 2016212712A JP 6702556 B2 JP6702556 B2 JP 6702556B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
conductivity type
impurity concentration
partial region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016212712A
Other languages
English (en)
Other versions
JP2018074013A (ja
Inventor
真也 京極
真也 京極
良介 飯島
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016212712A priority Critical patent/JP6702556B2/ja
Priority to US15/690,481 priority patent/US10243037B2/en
Publication of JP2018074013A publication Critical patent/JP2018074013A/ja
Priority to US16/157,191 priority patent/US10600863B2/en
Priority to JP2020073294A priority patent/JP6952826B2/ja
Application granted granted Critical
Publication of JP6702556B2 publication Critical patent/JP6702556B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体装置において、オン抵抗の低減が望まれる。
特開２００９−１１７５９３号公報
本発明の実施形態は、オン抵抗を低減できる半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、第１〜第４半導体領域と、第１電極と、第１絶縁膜と、を含む。前記第１半導体領域は、第１部分領域と第２部分領域とを含み第１導電形である。前記第２半導体領域は、前記第１部分領域から前記第２部分領域に向かう第１方向と交差する第２方向において前記第１部分領域から離れ、前記第１導電形である。前記第３半導体領域は、前記第１部分領域と前記第２半導体領域との間に設けられ、第２導電形である。前記第３半導体領域は、第３部分領域と、前記第１部分領域と前記第３部分領域との間に位置する第４部分領域と、を含む。前記第１電極は、前記第２方向において前記第２部分領域から離れ前記第１方向において前記第２半導体領域及び前記第３半導体領域から離れる。前記第１絶縁膜は、第１絶縁領域と第２絶縁領域とを含む。前記第１絶縁領域は、前記第１方向において、前記第２半導体領域と前記第１電極との間、及び、前記第１方向において前記第３半導体領域と前記第１電極との間に設けられる。前記第１絶縁領域の一部は、前記第３部分領域と接する。前記第２絶縁領域は、前記第２方向において前記第２部分領域と前記第１電極との間に設けられる。前記第４半導体領域は、第１部分を含み、前記第１導電形である。前記第１部分は、前記第１方向において前記第１絶縁膜の少なくとも一部と前記第４部分領域との間に設けられる。前記第１〜第４半導体領域は、炭化珪素を含む。前記第４半導体領域は、III族元素及びＶ族元素を含む。前記第４半導体領域における前記第１導電形の第１不純物濃度は、前記第１部分領域における前記第１導電形の第２不純物濃度よりも高い。前記第３部分領域における前記第２導電形の不純物濃度は、前記第４部分領域における前記第２導電形の不純物濃度よりも高い。前記第３半導体領域は、前記第２方向において前記第４部分領域と前記第１部分領域との間に設けられた第５部分領域をさらに含む。前記第４部分領域における前記第２導電形の前記不純物濃度は、前記第５部分領域における前記第２導電形の不純物濃度よりも高い。前記第５部分領域から前記第１半導体領域の一部への方向は、前記第１方向に沿う。前記第１不純物濃度は、１×１０ １７ ／ｃｍ ３ 以上５×１０ １８ ／ｃｍ ３ 以下である。前記第１不純物濃度と、前記第４部分領域における前記第２導電形の不純物濃度と、の差の、前記第４部分領域における前記第２導電形の前記不純物濃度に対する比は、１以上である。
本発明の実施形態によれば、半導体装置の製造方法は、基板の上に設けられた第１導電形の第１半導体膜と、前記第１半導体膜の上に設けられた第２導電形の第３半導体膜と、前記第３半導体膜の上に設けられた第１導電形の第２半導体膜と、を含む、積層体であって、前記第１半導体膜の一部は、前記第３半導体膜の２つの領域の間にある、前記積層体に、前記第２半導体膜からトレンチを形成することを含む。前記トレンチの底部は、前記第１半導体膜の前記一部に到達する。前記製造方法は、前記トレンチの側壁において露出する前記第３半導体膜の側面の下側部分に前記第１導電形の不純物を導入することを含む。前記不純物は、前記トレンチの底部には導入されない。前記下側部分における前記第１導電形の不純物濃度は、前記下側部分における前記第２導電形の前記不純物の濃度よりも高い。前記製造方法は、前記下側部分への前記不純物の前記導入の後に前記トレンチの表面に第１絶縁膜を形成することを含む。前記製造方法は、前記第１絶縁膜の前記形成の後に前記トレンチの残余の空間に導電材料を導入して第１電極を形成することを含む。
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体装置を例示する模式図である。 実施形態に係る半導体装置の特性を例示する模式図である。 図３（ａ）及び図３（ｂ）半導体装置の特性を例示するグラフ図である。 図４（ａ）及び図４（ｂ）は、半導体装置の特性を例示するグラフ図である。 半導体装置の特性を例示するグラフ図である。 図６（ａ）及び図６（ｂ）は、半導体装置の特性を例示するグラフ図である。 図７（ａ）及び図７（ｂ）は、半導体装置の特性を例示するグラフ図である。 半導体装置の特性を例示するグラフ図である。 図９（ａ）〜図９（ｄ）は、第１の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図１０（ａ）及び図１０（ｂ）は、第２の実施形態に係る半導体装置を例示する模式図である。 図１１（ａ）〜図１１（ｅ）は、第２の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 第３の実施形態に係る半導体装置を例示する模式的断面図である。 第３の実施形態に係る別の半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体装置を例示する模式図である。
図１（ａ）は、図１（ｂ）に示すＢ１−Ｂ２線による断面に相当する断面図である。図１（ｂ）は、図１（ａ）のＡ１−Ａ２線で切断したときの斜視図である。
図１（ａ）及び図１（ｂ）に示すように、本実施形態に係る半導体装置１１０は、第１〜第４半導体領域１１〜１４と、第１電極２１と、第１絶縁膜３１と、を含む。
第１半導体領域１１は、第１部分領域１１ａ及び第２部分領域１１ｂを含む。第１半導体領域１１は、第１導電形である。
第１部分領域１１ａから第２部分領域１１ｂに向かう方向を第１方向Ｄ１とする。
第１方向Ｄ１をＸ軸方向とする。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第２半導体領域１２は、第２方向Ｄ２において、第１部分領域１１ａから離れる。第２方向Ｄ２は、第１方向Ｄ１と交差する。例えば、第２方向Ｄ２は、例えば、Ｚ軸方向である。
第２方向Ｄ２は、第１部分領域１１ａ及び第２半導体領域１２の積層方向である。この積層方向をＺ軸方向とし、Ｚ軸方向に対して交差する方向を第１方向Ｄ１としても良い。
第２半導体領域１２は、第１導電形である。
第３半導体領域１３は、第１部分領域１１ａと第２半導体領域１２との間に設けられる。第３半導体領域１３は、第２導電形である。
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。実施形態において、第１導電形がｐ形で、第２導電形がｎ形でも良い。以下の説明では、第１導電形がｎ形で、第２導電形がｐ形とする。
第３半導体領域１３は、第３部分領域１３ｃ及び第４部分領域１３ｄを含む。この例では、第３半導体領域１３は、第５部分領域１３ｅをさらに含む。
第４部分領域１３ｄは、第２方向Ｄ２において、第１部分領域１１ａと第３部分領域１３ｃとの間に位置する。第５部分領域１３ｅは、第２方向Ｄ２において、第４部分領域１３ｄと第１部分領域１１ａとの間に設けられる。
例えば、第１半導体領域１１の第１部分領域１１ａの上に、第３半導体領域１３が設けられ、第３半導体領域１３の上に第２半導体領域１２が設けられる。第３半導体領域１３において、第１部分領域１１ａの上に、第５部分領域１３ｅが設けられる。第５部分領域１３ｅの上に、第４部分領域１３ｄが設けられる。第４部分領域１３ｄの上に、第３部分領域１３ｃが設けられる。
例えば、第３部分領域１３ｃにおける第２導電形（例えばｐ形）の不純物濃度は、第４部分領域１３ｄにおける第２導電形の不純物濃度よりも高い。例えば、第４部分領域１３ｄにおける第２導電形の不純物濃度は、第５部分領域１３ｅにおける第２導電形の不純物濃度よりも高い。例えば、下から上に向かうに従って、第２導電形（例えばｐ形）の不純物濃度が上昇する。
第１電極２１は、第２方向Ｄ２（例えば、Ｚ軸方向）において、第２部分領域１１ｂから離れる。第１電極２１は、第１方向Ｄ１（例えば、Ｘ軸方向）において、第２半導体領域１２及び第３半導体領域１３から離れる。
後述するように、第１電極２１は、ゲート電極となる。第１半導体領域１１の第２部分領域１１ｂは、ゲート電極の下に位置する領域である。
第１絶縁膜３１は、第１絶縁領域３１ａ及び第２絶縁領域３１ｂを含む。第１絶縁領域３１ａは、第１方向Ｄ１（例えば、Ｘ軸方向）において、第２半導体領域１２と第１電極２１との間、及び、第１方向において第３半導体領域１３と第１電極２１との間に設けられる。第１絶縁領域３１ａの一部は、第３部分領域１３ｃと接する。
第２絶縁領域３１ｂは、第２方向Ｄ２（例えば、Ｚ軸方向）において、第２部分領域１１ｂと第１電極２１との間に設けられる。
第１絶縁領域３１ａは、第１絶縁膜３１の側部に対応する。第２絶縁領域３１ｂは、第１絶縁膜３１の底部に対応する。
第４半導体領域１４は、第１部分１４ｐを含む。後述するように、第４半導体領域１４は、第２部分１４ｑをさらに含んでも良い。第４半導体領域１４は、第１導電形（例えば、ｎ形）である。
第１部分１４ｐは、第１方向Ｄ１（例えば、Ｘ軸方向）において、第１絶縁膜３１の少なくとも一部と、第４部分領域１３ｄとの間に設けられる。
例えば、第１部分１４ｐの少なくとも一部は、第１方向Ｄ１（例えば、Ｘ軸方向）において、第２絶縁領域３１ｂ（底部）と第４部分領域１３ｄとの間に位置する。例えば、第１部分１４ｐの一部は、第１方向Ｄ１において、第１絶縁領域３１ａ（側部）と第４部分領域１３ｄとの間に位置しても良い。
この例では、半導体装置１１０は、第６半導体領域１６、第７半導体領域１７、第２電極２２、第３電極２３及び第２絶縁膜３２をさらに含む。後述する第５半導体領域１５がさらに設けられても良い。
第２電極２２は、第２半導体領域１２と電気的に接続される。第２絶縁膜３２は、第２電極２２の一部と、第１電極２１との間に設けられる。第２絶縁膜３２は、第１電極２１と第２電極２２との間を電気的に絶縁する。
第６半導体領域１６は、第２電極２２と電気的に接続される。第６半導体領域１６は、第２導電形（例えばｐ形）である。第２半導体領域１２は、第１方向Ｄ１（例えばＸ軸方向）において、第６半導体領域１６と第１絶縁膜３１の一部との間に設けられる。第３半導体領域１３の一部は、第２方向Ｄ２（例えばＺ軸方向）において、第６半導体領域１６と第１半導体領域１１との間に設けられる。
第３電極２３は、第１半導体領域１１と電気的に接続される。第１半導体領域１１は、第３電極２３と第３半導体領域１３との間、及び、第３電極２３と第１絶縁膜３１との間に設けられる。
第７半導体領域１７は、第３電極２３と第１半導体領域１１との間に設けられる。第７半導体領域１７は、第１導電形（例えばｎ形）である。例えば、第７半導体領域１７は、半導体基板である。
実施形態において、例えば、第１〜第４半導体領域１１〜１４は、例えば、炭化珪素（ＳｉＣ）を含む。第６半導体領域１６及び第７半導体領域１７も炭化珪素を含んでも良い。
第２導電形（例えば、ｐ形）の不純物は、例えば、III属元素である。第２導電形の不純物は、例えば、Ａｌ及びＢからなる群から選択された少なくとも１つを含む。第１導電形（例えば、ｎ形）の不純物は、例えば、Ｖ属元素である。第１導電形の不純物は、例えば、Ｎ、Ｐ及びＡｓからなる群から選択された少なくとも１つを含む。
第１半導体領域１１は、例えば、ｎ形のドリフト層として機能する。第２半導体領域１２は、例えば、ｎ形のソース領域として機能する。第３半導体領域１３は、例えば、ｐ形のベース領域として機能する。第１電極２１は、例えば、ゲート電極として機能する。第１絶縁膜３１は、例えば、ゲート絶縁膜として機能する。第２電極２２は、例えば、ソース電極として機能する。第３電極２３は、例えば、ドレイン電極として機能する。第２絶縁膜３２は、例えば、層間絶縁膜として機能する。
図１（ｂ）に示すように、第１電極２１は、第２方向Ｄ２及び第３方向Ｄ３に沿って延びる。第３方向Ｄ３は、第１方向Ｄ１及び第２方向Ｄ２と交差する。第３方向Ｄ３は、例えば、Ｙ軸方向である。第１電極２１は、例えば、トレンチ状のゲート電極である。例えば、第７半導体領域１７（例えば、半導体基板）の上に、半導体領域を含む積層体が設けられ、積層体にトレンチが形成される。このトレンチの内側の内壁に第１絶縁膜３１が形成される。そして、トレンチの残余の空間に導電材料が埋め込まれて第１電極２１が形成される。半導体装置１１０は、例えば、トレンチ状のゲート電極を有する、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）型のＳｉＣトランジスタである。
図１（ｂ）に示すように、第４半導体領域１４は、第１電極２１に沿って延びる。第４半導体領域１４は、第３方向Ｄ３に沿って延びる。
実施形態において、第４半導体領域１４における第１導電形（例えば、ｎ形）の第１不純物濃度は、第１部分領域１１ａにおける第１導電形の第２不純物濃度よりも高い。
このように、実施形態に係る半導体装置１１０おいては、第１導電形の不純物濃度が高い第４半導体領域１４が、第３半導体領域１３の一部と、第１絶縁膜３１の一部と、の間に設けられる。これにより、オン抵抗が低減できる半導体装置を提供できることが分かった。
半導体装置１１０において、第４半導体領域１４が、電流経路の別の一部となる。ゲートバイアスを印加したときに、この第４半導体領域１４のうちの第１絶縁膜３１の近傍部分に、例えば、高いキャリア密度の領域（例えば蓄積チャネル）が局所的に誘起されると考えられる。この蓄積チャネルの領域は、狭い。このため、第４半導体領域１４が薄い（Ｘ軸方向の長さが短い）場合においても、低いオン抵抗が得られる。
第４半導体領域１４の第１部分１４ｐの厚さ（Ｘ軸方向の長さ）は、薄い。例えば、第１部分１４ｐの第１方向Ｄ１に沿う厚さｗ４（図１（ａ）参照）は、０．０１５μｍ以上０．４５μｍ以下である。厚さｗ４が薄いため、セルピッチの縮小が容易である。厚さｗ４と特性との関係の例については、後述する。
例えば、ダブルトレンチ構造の第１参考例においては、ゲート絶縁膜における電界を緩和するためのトレンチが設けられる。しかしながら，電界を緩和するためのこのトレンチのために、セルピッチを縮小することが困難である。これに対して、実施形態においては、セルピッチの縮小が容易である。これにより、さらに低いオン抵抗が得られる。
以下、半導体装置１１０の特性のシミュレーション結果の例について説明する。
シミュレーションにおいては、以下のモデルが用いられる。第１半導体領域１１のＺ軸方向の厚さは、９μｍである。第１半導体領域１１におけるｎ形の不純物濃度は、８×１０１５／ｃｍ３である。第２半導体領域１２のＺ軸方向の厚さは、０．１５μｍである。第２半導体領域１２におけるｎ形の不純物濃度は、１×１０２０／ｃｍ３である。第３部分領域１３ｃのＺ軸方向の厚さは、０．３５μｍである。第３部分領域１３ｃにおけるｐ形の不純物濃度は、８×１０１７／ｃｍ３である。第４部分領域１３ｄのＺ軸方向の厚さは、０．３μｍである。第４部分領域１３ｄにおけるｐ形の不純物濃度は、５×１０１７／ｃｍ３である。第５部分領域１３ｅのＺ軸方向の厚さは、０．１５μｍである。第５部分領域１３ｅにおけるｐ形の不純物濃度は、５×１０１６／ｃｍ３である。第４半導体領域１４のＺ軸方向の厚さは、０．３５μｍである。第４半導体領域１４のＸ軸方向の厚さ（厚さｗ４）は、０．０５μｍである。第４半導体領域１４におけるｎ形の不純物濃度は、４×１０１７／ｃｍ３である。第１絶縁領域３１ａの厚さ（図１（ａ）に示す長さｔａ）は８０ｎｍである。第２絶縁領域３１ｂの厚さ（図１（ａ）に示す長さｔｂ）は２５０ｎｍである。以下、第１電極２１に２５Ｖ、第２電極２２に０Ｖ、第３電極２３に０．３Ｖを印加したとき（オン時）の特性についてのシミュレーション結果の例について説明する。
図２は、実施形態に係る半導体装置の特性を例示する模式図である。
図２においては、半導体装置１１０をＹＺ平面で切断したときの断面に対応する。切断の位置は、第１電極２１のＸ軸方向の中心の位置を含む。図２において、曲線の等高線は、電子の擬フェルミポテンシャルの等高線に対応する。図２において、画像の濃度は、電流密度に対応する。濃度が高い領域における電流密度は、濃度が低い領域における電流密度よりも高い。
図２に示すように、電流密度は、第２半導体領域１２の下部と第１絶縁膜３１との間の界面の近傍、第４半導体領域１４と第１絶縁膜３１との間の界面、及び、第１半導体領域１１の上部と第１絶縁膜３１との間の界面の近傍において、局所的に高い。第２半導体領域１２と第１半導体領域１１との間の電流経路において、第４半導体領域１４の第１絶縁膜３１との間の界面部分に、局所的に電流が流れる。
この電流経路における抵抗（オン抵抗）は、低い。特性オン抵抗（ＲｏｎＡ）は、例えば、約１．４ｍΩ・ｃｍ２である。特性オン抵抗は、オン抵抗（Ｒｏｎ）と、チャネル形成領域の面積（Ａ）と、の積である。このように低いオン抵抗（または特性オン抵抗）が得られるのは、実施形態に係る第４半導体領域１４による。
一方、このシミュレーション条件の構成において、第１絶縁膜３１に印加される最大電界が求められる。例えば、ゲート−ソース電圧を０Ｖとし、ドレイン‐ソース電圧を１２００Ｖとした時、最大電界は、３ＭＶ／ｃｍ以下である。この値よりも第１絶縁膜３１の耐圧は、十分に高い。例えば、良好な長期信頼性が得られる。さらに、後述するように、アバランシェ降伏が生じる電圧は、１６００Ｖを超える。
このように、実施形態においては、第１絶縁膜３１に印加される最大電界を抑制し、アバランシェ降伏が生じる電圧を高く維持しつつ、オン抵抗を小さくできる。
一方、上記のような第４半導体領域１４を設けない第２参考例において、第１絶縁膜３１に印加される最大電界を３ＭＶ／ｃｍ以下とし、アバランシェ降伏が生じる電圧を１６００Ｖを超える構成も考えられる。この場合、電界緩和のために、トレンチの下の領域の不純物濃度が十分に高く設定される。例えば、この領域のｎ形の不純物濃度は、上部に位置するｐ形の領域（第３半導体領域１３）の不純物濃度よりも高く、例えば、１×１０１８／ｃｍ３を超える。しかしながら、第２参考例の構成においては、オン抵抗（ＪＦＥＴ抵抗成分）が大きくなる。
このように、実施形態においては、最大電界を抑制し、アバランシェ降伏を抑制しつつ、低いオン抵抗が得られる。
例えば、第４半導体領域１４の第１部分１４ｐの第１方向Ｄ１に沿う厚さｗ４（幅）が薄く（狭く）設定されても低いオン抵抗が得られる。厚さｗ４（幅）が薄いため、例えば、トレンチ底の等電位線の曲率が抑制される。例えば、電界の集中が緩和される。これにより、実施形態においては、第１絶縁膜３１の高い耐圧が得られると考えられる。例えば、高耐圧の半導体装置が得られると考えられる。
このように、実施形態によれば、低いオン抵抗が得られる。
図３（ａ）及び図３（ｂ）は、半導体装置の特性を例示するグラフ図である。
これらの図は、第４半導体領域１４の第１部分１４ｐの第１方向Ｄ１に沿う厚さｗ４（幅）と、半導体装置の特性と、の関係を例示している。これらの図の横軸は、厚さｗ４である。図３（ａ）の縦軸は、特性オン抵抗ＲｏｎＡ（ｍΩ・ｃｍ２）である。図３（ｂ）の縦軸は、耐圧Ｖｂ（Ｖ）である。耐圧Ｖｂ（Ｖ）は、例えば、アバランシェ降伏が生じる電圧に対応する。図３（ａ）及び図３（ｂ）において、厚さｗ４を除いて、シミュレーションの条件は、図２に関して説明した条件と同じである。特性オン抵抗ＲｏｎＡが小さいことは、オン抵抗Ｒｏｎが小さい（低い）ことに対応する。
図３（ａ）に示すように、厚さｗ４が過度に小さくなると、特性オン抵抗ＲｏｎＡが大きくなる。例えば、厚さｗ４が０．０１５μｍよりも小さいときには、特性オン抵抗ＲｏｎＡが著しく上昇する。これは、蓄積チャネルの形成が不十分になることが原因であると考えられる。厚さｗ４が０．０１５μｍ以上において、小さい特性オン抵抗ＲｏｎＡが得られる。厚さｗ４が０．０４μｍ以上において、小さい特性オン抵抗ＲｏｎＡが安定して得られる。
図３（ｂ）に示すように、厚さｗ４が大きくなると、耐圧Ｖｂが低下する。例えば、厚さｗ４が０．４５μｍを超えると、耐圧Ｖｂが急激に低下する。
実施形態においては、例えば、厚さｗ４は、０．０１５μｍ以上０．４５μｍ以下であることが好ましい。これにより、小さい特性オン抵抗ＲｏｎＡと、高い耐圧Ｖｂと、が得られる。厚さｗ４は、０．０４μｍ以上であることがさらに好ましい。小さい特性オン抵抗ＲｏｎＡが安定して得られる。
例えば、第１不純物濃度（第４半導体領域１４における第１導電形の不純物濃度）が高くなると、耐圧Ｖｂが低下し易くなる。このため、第１不純物濃度が高い場合は、厚さｗ４は、小さいこと（例えば、０．４０μｍ以下）がさらに好ましい。耐圧Ｖｂの観点では、厚さｗ４は、０．３０μｍ以下であることがさらに好ましく、厚さｗ４は、０．２０μｍ以下であることがさらに好ましい。
実施形態において、実用的な第１電極２１を考慮すると、厚さｗ４が０．０１５μｍ以上０．４５μｍ以下であるときに、例えば、厚さｗ４が第１電極２１の第１方向Ｄ１に沿う長さｗ２１（幅）の０．０２倍以上０．７５倍以下となる。
実施形態においては、高い耐圧を維持できる。実施形態において、第１絶縁膜３１（ゲート絶縁膜）の最大電界を悪化することが実質的にない。実施形態においては、ゲート絶縁膜の高い信頼性を維持できる。セルピッチが、縮小可能である。低いオン抵抗が得られる。
既に説明したように、第１不純物濃度（第４半導体領域１４における第１導電形の不純物濃度）は、第２不純物濃度（第１部分領域１１ａにおける第１導電形の不純物濃度）よりも高い。例えば、第１不純物濃度は、１×１０１７／ｃｍ３以上５×１０１８／ｃｍ３以下である。一方、第２不純物濃度は、例えば、１×１０１５／ｃｍ３以上１×１０１８／ｃｍ３以下である。
第１不純物濃度が、１×１０１７／ｃｍ３よりも低いときは、例えば、第３半導体領域１３から第４半導体領域１４へ延びる空乏化領域が拡大し、蓄積チャネルが形成されにくくなる。このため、オン抵抗が増大する場合がある。第１不純物濃度が、５×１０１８／ｃｍ３よりも高いときは、例えば、トレンチ側壁の第１絶縁膜３１（ゲート絶縁膜）の最大電界が上昇する。このため、例えば、ゲート絶縁膜の信頼性が低下する場合がある。例えば、耐圧が低下する場合がある。
厚さｗ４が大きくなると第１絶縁膜３１（ゲート絶縁膜）に加わる最大電界が高くなる傾向がある。第１不純物濃度（第４半導体領域１４における第１導電形の不純物濃度）が高くなると、第１絶縁膜３１に加わる最大電界が高くなる傾向がある。厚さｗ４が、０．４５μｍ以下であるときに、最大電界が過度に高くなることが抑制できる。例えば、厚さｗ４が、０．４０μｍ以下であると、第１不純物濃度が高くても、最大電界が過度に高くなることが効果的に抑制できる。最大電界の観点では、厚さｗ４は、０．３０μｍ以下であることがさらに好ましく、厚さｗ４は、０．２０μｍ以下であることがさらに好ましい。
以下、半導体領域における不純物濃度を変えたときの特性の変化の例について説明する。以下では、第４半導体領域１４における不純物濃度、及び、第４部分領域１３ｄにおける不純物濃度に着目する。例えば、第１不純物濃度（第４半導体領域１４における第１導電形の不純物濃度）が変更される。
一方、第４部分領域１３ｄにおける第２導電形の不純物濃度（不純物濃度Ｃ１３ｄ）が変更される。後述するように、例えば、第１導電形の半導体領域に第２導電形の不純物がイオン注入されて、第４部分領域１３ｄが形成されても良い。このような場合、第４部分領域１３ｄは、第２導電形の不純物に加えて、第１導電形の不純物も含む。しかしながら第４部分領域１３ｄに含まれる第１導電形の不純物濃度は、第２導電形の不純物濃度に比べて十分に低い。第４部分領域１３ｄにおける不純物濃度Ｃ１３ｄ（第２導電形の不純物濃度）は、第４部分領域１３ｄにおける実効的なキャリア濃度に対応すると考えて良い。
一方、第４半導体領域１４も、例えば、イオン注入により形成される。例えば、第４半導体領域１４も、第１導電形の不純物と、第２導電形の不純物を含む。以下のモデルでは、第４半導体領域１４に含まれる第２導電形の不純物濃度（第２不純物濃度）は、第４部分領域１３ｄに含まれる第２導電形の不純物濃度と同じである。このときに、第４半導体領域１４に含まれる第１導電形の不純物濃度（第１不純物濃度）が変更される。
図４（ａ）及び図４（ｂ）は、半導体装置の特性を例示するグラフ図である。
これらの図は、第１不純物濃度Ｃ１（第４半導体領域１４における第１導電形の不純物濃度）を変えたときの特性のシミュレーション結果を例示している。このシミュレーションにおいては、第４部分領域１３ｄにおける第２導電形の不純物濃度Ｃ１３ｄは、一定であり、２×１０１７／ｃｍ３である。このときに、第１不純物濃度Ｃ１が変更される。これ以外の条件は、図２に関して説明したのと同じである。図４（ａ）の横軸は、厚さｗ４である。図４（ａ）の縦軸は、特性オン抵抗ＲｏｎＡである。
図４（ａ）から分かる通り、第１不純物濃度Ｃ１が高いと、特性オン抵抗ＲｏｎＡは、小さくなる。そして、厚さｗ４（幅）が狭くなると（小さくなる）と、特性オン抵抗ＲｏｎＡが急激に上昇する。４種類の第１不純物濃度Ｃ１のいずれの場合も、特性オン抵抗ＲｏｎＡが１．７ｍΩ・ｃｍ２を超えると、特性オン抵抗ＲｏｎＡが急激に上昇する。特性オン抵抗ＲｏｎＡが１．７ｍΩ・ｃｍ２以下において、幅ｗ４が変化しても、小さい特性オン抵抗ＲｏｎＡが得られる。
幅ｗ４に関する幅パラメータＬｗ４を導入する。幅パラメータＬｗ４は、特性オン抵抗ＲｏｎＡが１．７ｍΩ・ｃｍ２以下となる最小の厚さｗ４（幅）である。図４（ａ）の結果から、４種類の第１不純物濃度Ｃ１について、幅パラメータＬｗ４が導出できる。
図４（ｂ）の横軸は、第１不純物濃度Ｃ１である。図４（ｂ）の縦軸は、幅パラメータＬｗ４（μｍ）である。第１不純物濃度Ｃ１が高くなると、幅パラメータＬｗ４は、小さくなる。例えば、第１不純物濃度Ｃ１が高いと、幅ｗ４が小さくても、小さい特性オン抵抗ＲｏｎＡが得られる。
図５は、半導体装置の特性を例示するグラフ図である。
図５においては、第４部分領域１３ｄにおける第２導電形の不純物濃度Ｃ１３ｄは、４×１０１７／ｃｍ３である。図５の横軸は、厚さｗ４である。図５の縦軸は、特性オン抵抗ＲｏｎＡである。図５から分かるように、第４部分領域１３ｄにおける第２導電形の不純物濃度Ｃ１３ｄが４×１０１７／ｃｍ３である場合も、第１不純物濃度Ｃ１が高いと、特性オン抵抗ＲｏｎＡは、小さくなる。そして、厚さｗ４（幅）が狭くなると（小さくなる）と、特性オン抵抗ＲｏｎＡが急激に上昇する。図４（ａ）と図５を比較すると、特性オン抵抗ＲｏｎＡが１．７ｍΩ・ｃｍ２以下となる幅ｗ４は、第１不純物濃度Ｃ１及び不純物濃度Ｃ１３ｄにより変化する。
第１不純物濃度Ｃ１と不純物濃度Ｃ１３ｄとの相対関係を変えたときの特性について説明する。既に説明したように、第４半導体領域１４は、第１導電形の不純物と、第２導電形の不純物を含む。第４半導体領域１４における第１導電形の不純物濃度が、第１不純物濃度Ｃ１である。第４半導体領域１４における第２導電形の不純物濃度が、第２不純物濃度である。第２不純物濃度は、不純物濃度Ｃ１３ｄと同じである。
不純物濃度について、濃度パラメータＲＣを導入する。濃度パラメータＲＣは、（Ｃ１−Ｃ１３ｄ）／Ｃ１３ｄである。（Ｃ１−Ｃ１３ｄ）は、第４半導体領域１４における、第１導電形の不純物濃度と第２導電形の不純物濃度との差に対応する。（Ｃ１−Ｃ１３ｄ）は、第４半導体領域１４における実効的な不純物濃度（実効的な第１導電形の不純物濃度）に対応する。一方、既に説明したように、第４部分領域１３ｄにおける第１導電形の不純物濃度は十分に低い。このため、不純物濃度Ｃ１３ｄは、第４部分領域１３ｄにおける実効的なキャリア濃度（実効的な第２導電形の不純物濃度）に対応する。
図６（ａ）、図６（ｂ）、図７（ａ）及び図７（ｂ）は、半導体装置の特性を例示するグラフ図である。
図６（ａ）においては、濃度パラメータＲＣは、０．５である。図６（ｂ）においては、濃度パラメータＲＣは、１．０である。図７（ａ）においては、濃度パラメータＲＣは、２．０である。図７（ｂ）においては、濃度パラメータＲＣは、４．０である。これらの図において、第４部分領域１３ｄにおける第２導電形の不純物濃度Ｃ１３ｄが変更される。これらの図において横軸は、厚さｗ４である。縦軸は、特性オン抵抗ＲｏｎＡである。
これらの図から分かるように、不純物濃度Ｃ１３ｄが低いと、特性オン抵抗ＲｏｎＡは、小さくなる。そして、厚さｗ４（幅）が狭くなると（小さくなる）と、特性オン抵抗ＲｏｎＡが急激に上昇する。
図８は、半導体装置の特性を例示するグラフ図である。
図８の横軸は、濃度パラメータＲＣである。図８の縦軸は、幅パラメータＬｗ４である。図８から分かるように、濃度パラメータＲＣが高いと幅パラメータＬｗ４は小さい。濃度パラメータＲＣが高いと、厚さｗ４（幅）が小さくても小さい特性オン抵抗ＲｏｎＡが得られる。
例えば、第４半導体領域１４と第４部分領域１３ｄとの間において、空乏層が形成される場合がある。空乏層は、例えば、Ｘ軸方向に沿って延びる。第２導電形の不純物濃度Ｃ１３ｄ（第４半導体領域１４における第２導電形の不純物濃度に対応する）が一定で、第１不純物濃度Ｃ１（第４半導体領域１４における第１導電形の不純物濃度）が上昇すると、第４半導体領域１４に向かって延びる空乏層の幅が狭く抑えられると考えられる。これにより、太い電流経路が得られ、低いオン抵抗が得られると考えられる。
図１（ａ）に示すように、例えば、第３半導体領域１３の第５部分領域１３ｅは、第１方向Ｄ１（例えば、Ｘ軸方向）において、第１絶縁膜３１の第２絶縁領域３１ｂと重ならない。第１部分領域１１ａの上に第５部分領域１３ｅが設けられている。第３半導体領域１３の下端は、第１絶縁膜３１の下端よりも下に位置する。
第１方向Ｄ１（例えば、Ｘ軸方向）において、第１電極２１の一部は、第４半導体領域１４の一部と重なる。例えば、第１電極２１の下端は、第４半導体領域１４の下端よりも上に位置する。
この例では、第４半導体領域１４は、第１部分１４ｐに加えて、第２部分１４ｑをさらに含む。第２部分１４ｑは、第２方向Ｄ２（Ｚ軸方向）において、第１絶縁領域３１ａと重なる。第２部分１４ｑは、第２方向Ｄ２（Ｚ軸方向）において、第２絶縁領域３１ｂの一部と重なっても良い。第２部分１４ｑは、第２方向Ｄ２（Ｚ軸方向）において、第１電極２１の一部と重なっても良い。第２部分１４ｑは、第１部分１４ｐと連続している。
例えば、第１部分１４ｐの第１方向Ｄ１に沿う厚さｗ４（図１（ａ）参照）は、例えば、第１電極２１の第１方向Ｄ１に沿う長さｗ２１（幅）の０．０２倍以上０．７５倍以下である。第１部分１４ｐの第１方向Ｄ１に沿う厚さｗ４は、例えば、第１絶縁領域３１ａの第１方向Ｄ１（例えば、Ｘ軸方向）に沿った長さｔａの０．１５倍以上０．７５倍以下である。
図１（ａ）に示す例においては、第１絶縁膜３１の底部の厚さは、側部の厚さよりも厚い。例えば、第１絶縁領域３１ａの第１方向Ｄ１（例えば、Ｘ軸方向）に沿った長さｔａは、第２絶縁領域３１ｂの第２方向Ｄ２（例えば、Ｚ軸方向）に沿った長さｔｂよりも短い。底部の厚さが側部の厚さよりも厚いことで、例えば、第１絶縁膜３１（ゲート絶縁膜）の最大電界を抑制することができる。
既に説明したように、第３半導体領域１３における第２導電形の不純物濃度は、下から上に向かって上昇する。第３半導体領域１３に、上記の第５部分領域１３ｅ、第４部分領域１３ｄ及び第３部分領域１３ｃが設けられる。
第５部分領域１３ｅの第２方向Ｄ２に沿った長さｔｅ（図１（ａ）参照）は、例えば、０．１０μｍ以上０．４０μｍ以下である。第５部分領域１３ｅにおける第２導電形の不純物濃度は、例えば、１×１０１５／ｃｍ３以上１×１０１８／ｃｍ３以下である。
第４部分領域１３ｄの第２方向Ｄ２に沿った長さｔｄ（図１（ａ）参照）は、例えば、０．２０μｍ以上０．５０μｍ以下である。第４部分領域１３ｄにおける第２導電形の不純物濃度は、例えば、５×１０１６／ｃｍ３を超え１×１０１８／ｃｍ３以下である。
第３部分領域１３ｃの第２方向Ｄ２に沿った長さｔｃ（図１（ａ）参照）は、例えば、０．３０μｍ以上０．５０μｍ以下である。第３部分領域１３ｃにおける第２導電形の不純物濃度は、例えば、１×１０１７／ｃｍ３を超え３×１０１８／ｃｍ３以下である。
第１絶縁膜３１の第２方向Ｄ２に沿う長さｄ３１は、例えば、０．７μｍ以上１．０μｍ以下である。第１絶縁膜３１の第１方向Ｄ１に沿う長さｗ３１は、例えば、０．５μｍ以上１．０μｍ以下である。
例えば、第１絶縁膜３１の底部の下端は、第４半導体領域１４の上端よりも浅く位置する。
第１電極２１の下端は、第４半導体領域１４の上端よりも深く位置する。
実施形態において、第１電極２１は、例えば、ポリシリコンを含む。第１電極２１は、Ｎ、Ｂ、Ｐ、Ａｓ及びＡｌの少なくとも１つを含んでも良い。第２電極２２及び第３電極２３の少なくともいずれかは、例えば、Ｎｉ、Ｔｉ、Ａｌ、Ａｕ、Ｐｔ、Ｗ及びＭｏの少なくとも１つなどの金属を含む。
第１絶縁膜３１及び第２絶縁膜３２の少なくともいずれかは、酸化シリコン、窒化シリコン、酸窒化シリコン、及び、酸化アルミニウムの少なくともいずれかを含む。
材料に関する上記の説明は例であり、実施形態において、これらの電極及び絶縁膜に他の材料が用いられても良い。
以下、半導体装置１１０の製造方法の例について説明する。
図９（ａ）〜図９（ｄ）は、第１の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図９（ａ）に示すように、積層体ＳＢを準備する。積層体ＳＢは、基板１７ｓの上に設けられた第１導電形の第１半導体膜１１Ｆと、第１半導体膜１１Ｆの上に設けられた第２導電形の第３半導体膜１３Ｆと、第３半導体膜１３Ｆの上に設けられた第１導電形の第２半導体膜１２Ｆと、を含む。基板１７ｓは、例えば、第７半導体領域１７となる。基板１７ｓ、及び、上記の半導体膜は、例えば、炭化珪素を含む。
例えば、第３半導体膜１３Ｆは、第５部分領域１３ｅ、第４部分領域１３ｄ及び第３部分領域１３ｃを含む。
第５部分領域１３ｅにおける第２導電形（例えばｐ形）の不純物の濃度は、例えば、１×１０１５／ｃｍ３以上１×１０１８／ｃｍ３以下である。
第４部分領域１３ｄは、第５部分領域１３ｅの上に設けられる。第４部分領域１３ｄにおける第２導電形（例えばｐ形）の不純物の濃度は、例えば、５×１０１６／ｃｍ３を超え１×１０１８／ｃｍ３以下である。
第３部分領域１３ｃは、第４部分領域１３ｄの上に設けられる。第３部分領域１３ｃにおける第２導電形（例えばｐ形）の不純物の濃度は、例えば、１×１０１７／ｃｍ３を超え３×１０１８／ｃｍ３以下である。
この例では、積層体ＳＢは、第６半導体領域１６をさらに含む。例えば、第１半導体領域１１を含む層がエピタキシャル成長により形成される。この後、第２半導体膜１２Ｆ及び第６半導体領域１６が、例えばイオン注入により形成される。さらに、マスクＭ１を用いたイオン注入により、第３半導体領域１３が設けられる。第１半導体膜１１Ｆは、マスクＭ１と重なる領域を有しており、この領域には、第２導電形の不純物は導入されない。
この後、マスクＭ１を除去する。
図９（ｂ）に示すように、積層体ＳＢに、第２半導体膜１２Ｆの側から、トレンチＴ１を形成する。例えば、第２半導体膜１２Ｆ及び第６半導体領域１６の上に、マスクＭ２を形成する。マスクＭ２は、例えば、シリコン酸化膜である。マスクＭ２の開口部において、例えば、ＲＩＥ（Reactive Ion Etching)などの処理を行うことで、トレンチＴ１が形成される。
トレンチＴ１は、例えば、炭化珪素の（１１−２０）面に沿って延びる。トレンチＴ１は、炭化珪素の（１−１００）面に沿って延びても良い。
図９（ｃ）に示すように、第３半導体膜１３Ｆの側面に、第１導電形（例えばｎ形）の不純物Ｉ１を導入する。導入は、例えば、イオン注入を含む。不純物Ｉ１の導入は、第３半導体膜１３Ｆの側面の全面に行われても良い。
既に説明したように、第３半導体膜１３Ｆは、第５部分領域１３ｅ（最も下の部分）、第４部分領域１３ｄ（下側部分）及び第３部分領域１３ｃ（上側部分）を含む。第３部分領域１３ｃにおいては、第２導電形（例えばｐ形）の不純物の濃度は、高い。このため、第１導電形（例えばｎ形）の不純物Ｉ１が導入された後も、第３部分領域１３ｃにおける導電形は、ｐ形である。一方、第５部分領域１３ｅ（最も下の部分）及び第４部分領域１３ｄ（下側部分）における第２導電形（例えばｐ形）の不純物の濃度は、低い。このため、第１導電形（例えばｎ形）の不純物Ｉ１が導入された後には、これらの領域の導電形は、ｎ形となる。
例えば、不純物Ｉ１の導入は、第３半導体膜１３Ｆの側面の下部に行われても良い。第３半導体膜１３Ｆの側面は、下側部分１３ｂｐを有する。この下側部分１３ｂｐは、トレンチＴ１の側壁において露出する。第３半導体膜１３Ｆの側面のこの下側部分１３ｂｐに不純物Ｉ１を導入しても良い。この導入は、例えば、イオン注入を含む。
この下側部分１３ｂｐにおける第１導電形の不純物濃度は、下側部分１３ｂｐにおける第２導電形の不純物の濃度よりも高い。これにより、第１導電形の第４半導体領域１４が形成される。一方、上側部分においては、不純物Ｉ１が導入された後において、ｎ形の不純物よりもｐ形の不純物濃度が高い。この領域が、第３半導体領域１３の一部となる。第４半導体領域１４における第１導電形の不純物濃度は、第１半導体領域１１の第１導電形の不純物濃度よりも高い。
例えば、第３部分領域１３ｃは、第１絶縁膜３１に近い領域（第１領域１３ｃａ、図９（ｃ）参照）と、第１絶縁膜３１から遠い領域（第２領域１３ｃｂ、図９（ｃ）参照）と、を含む。第１領域１３ｃａは、Ｘ軸方向（第１方向Ｄ１）において、第２領域１３ｃｂと第１絶縁膜３１との間に位置する。例えば、第１領域１３ｃａにおける第１導電形（ｎ形）の不純物濃度は、第２領域１３ｃｂにおける第１導電形（ｎ形）の不純物濃度よりも高い。例えば、第１領域１３ｃａにおける、第１導電形の不純物濃度と第２導電形の不純物濃度との差は、第２領域１３ｃｂにおける第１導電形の不純物濃度と第２導電形の不純物濃度との差よりも小さい。
図９（ｄ）に示すように、下側部分１３ｂｐへの不純物Ｉ１の導入の後に、トレンチＴ１の表面に第１絶縁膜３１を形成する。さらに、第１絶縁膜３１の形成の後に、トレンチＴ１の残余の空間に導電材料を導入して、第１電極２１を形成する。
この後、第２絶縁膜３２、第２電極２２及び第３電極２３を形成する。これにより、半導体装置１１０が製造できる。
上記の製造方法によれば、オン抵抗を低減できる半導体装置の製造方法を提供できる。
上記の製造方法においては、第４半導体領域１４に対して、第１電極２１及び第１絶縁膜３１がセルフアラインにより形成される。第４半導体領域１４の、第１電極２１及び第１絶縁膜３１に対する位置精度は高い。セルピッチが縮小したときにおいても、電流経路の幅の変動が小さい。例えば、蓄積抵抗の低減が容易になる。
上記の製造方法により第４半導体領域１４が形成される場合、第４半導体領域１４は、第２導電形の不純物、及び、第１導電形の不純物を含む。例えば、第４半導体領域１４は、III族元素及びＶ族元素を含む。
例えば、半導体装置１１０において、第１不純物濃度（第４半導体領域１４における第１導電形の不純物濃度）と、第４半導体領域１４における第２導電形の不純物濃度（第３不純物濃度）と、の差を第１差とする。第１不純物濃度は、第３不純物濃度よりも高い。
一方、第１半導体領域１１（第１部分領域１１ａ）は、第１導電形の不純物を含み、第２導電形の不純物を含まなくても良い。第１半導体領域１１（第１部分領域１１ａ）が、第１導電形の不純物に加えて、第２導電形の不純物を含む場合において、第２不純物濃度（第１部分領域１１ａにおける第１導電形の不純物濃度）と、第１部分領域１１ａにおける第２導電形の不純物濃度（第４不純物濃度）と、の差を第２差とする。第２不純物濃度は、第４不純物濃度よりも高い。
実施形態において、第１差は、第２差よりも大きい。第１差は、例えば、第２差の１０倍以上６０倍以下である。
（第２の実施形態）
図１０（ａ）及び図１０（ｂ）は、第２の実施形態に係る半導体装置を例示する模式図である。
図１０（ａ）は、図１０（ｂ）に示すＢ１−Ｂ２線による断面に相当する断面図である。図１（ｂ）は、図１（ａ）のＡ１−Ａ２線で切断したときの斜視図である。
図１０（ａ）及び図１０（ｂ）に示すように、本実施形態に係る半導体装置１２０は、第１〜第４半導体領域１１〜１４、第１電極２１、及び、第１絶縁膜３１に加えて、第５半導体領域１５をさらに含む。これ以外は、半導体装置１１０と同様である。例えば、半導体装置１２０は、第６半導体領域１６、第７半導体領域１７、第２電極２２、第３電極２３及び第２絶縁膜３２をさらに含んでも良い。以下、第５半導体領域１５について説明する。半導体装置１１０と同様の部分については、説明を省略する。
半導体装置１２０において、第５半導体領域１５は、第２方向Ｄ２（例えばＺ軸方向）において、第２部分領域１１ｂと第１絶縁膜３１との間に設けられる。第５半導体領域１５は、第１導電形（例えばｎ形）である。第５半導体領域１５は、第１電極２１の下に設けられる。第５半導体領域１５は、例えば、炭化珪素を含む。
第５半導体領域１５における第１導電形の不純物濃度は、第２部分領域１１ｂにおける第１導電形の不純物濃度よりも高い。第５半導体領域１５における第１導電形の不純物濃度は、第１不純物濃度（第４半導体領域１４における第１導電形の不純物濃度）よりも低くても良い。
第５半導体領域１５における第２導電形の不純物濃度は、例えば、１×１０１５／ｃｍ３以上４×１０１７／ｃｍ３以下である。第４半導体領域１４における第２導電形の不純物濃度は、例えば、１×１０１７／ｃｍ３以上５×１０１８／ｃｍ３以下である。第１半導体領域１１（例えば、第１部分領域１１ａ）における第２導電形の不純物濃度は、例えば、１×１０１５／ｃｍ３以上８×１０１６／ｃｍ３以下である。
このような半導体装置１２０においても、低いオン抵抗が得られる。さらに、実施形態においては、セルピッチの縮小が容易であるので、さらに低いオン抵抗が得られる。
例えば、既に説明したように、第３半導体領域１３は、第５部分領域１３ｅを含む。第５部分領域１３ｅは、第２方向Ｄ２（例えばＺ軸方向）において第４部分領域１３ｄと第１部分領域１１ａとの間に設けられる。第５部分領域１３ｅは、第１方向Ｄ１（例えばＸ軸方向）において、第５半導体領域１５と重なる。
例えば、第５半導体領域１５は、第２導電形の不純物を含んでも良い。例えば、第５半導体領域１５は、III族元素及びＶ族元素を含んでも良い。例えば、第５半導体領域１５における第１導電形の不純物濃度と、第５半導体領域１５における第２導電形の不純物濃度と、の差は、第１部分領域１１ａにおける第１導電形の不純物濃度と、第１部分領域１１ａにおける第２導電形の不純物濃度と、の差よりも大きい。
以下、半導体装置１２０の製造方法の例について説明する。
半導体装置１２０の製造方法において、半導体装置１１０の製造方法の少なくとも一部が適用されても良い。
図１１（ａ）〜図１１（ｅ）は、第２の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図１１（ａ）に示すように、積層体ＳＢを準備する。積層体ＳＢは、基板１７ｓの上に設けられた第１導電形の第１半導体膜１１Ｆと、第１半導体膜１１Ｆの上に設けられた第２導電形の第３半導体膜１３Ｆと、第３半導体膜１３Ｆの上に設けられた第１導電形の第２半導体膜１２Ｆと、を含む。基板１７ｓは、例えば、第７半導体領域１７となる。基板１７ｓ、及び、上記半導体膜は、例えば、炭化珪素を含む。例えば、第３半導体膜１３Ｆは、第５部分領域１３ｅ、第４部分領域１３ｄ及び第３部分領域１３ｃを含む。この例では、積層体ＳＢは、第６半導体領域１６をさらに含む。
図１１（ｂ）に示すように、積層体ＳＢに、第２半導体膜１２ＦからトレンチＴ１を形成する。
図１１（ｃ）に示すように、第３半導体膜１３Ｆの側面は、下側部分１３ｂｐを有する。この下側部分１３ｂｐは、トレンチＴ１の側壁において露出する。第３半導体膜１３Ｆの側面のこの下側部分１３ｂｐに、第１導電形（例えばｎ形）の不純物Ｉ１を導入する。この導入は、例えば、イオン注入を含む。
図１１（ｄ）に示すように、トレンチＴ１は、底部Ｔｂ１を有する。例えば、第３半導体膜１３Ｆの一部（例えば、第５部分領域１３ｅ）は、底部Ｔｂ１において露出している。トレンチＴ１の底部Ｔｂ１に、第１導電形の不純物Ｉ２を導入する。これにより、底部Ｔｂ１に対応する第５部分領域１３ｅの一部は、第１導電形となる。この部分が、第５半導体領域１５となる。不純物Ｉ２が実質的に導入されない領域は、第３半導体領域１３の一部となる。
図１１（ｃ）及び図１１（ｄ）に示すように、不純物Ｉ１の導入方向と、第２方向Ｄ２（積層体ＳＢの積層方向）と、の間の角度は、不純物Ｉ２の導入方向と、第２方向Ｄ２と、の間の角度よりも小さい。このような不純物Ｉ１の導入により、第４半導体領域１４が形成され易くなる。このような不純物Ｉ２の導入により、第５半導体領域１５が形成され易くなる。第４半導体領域１４の形成と、第５半導体領域１５の形成と、が互いに実質的に独立して行われる。これらの半導体領域の形成の制御性が高まる。
図１１（ｅ）に示すように、下側部分１３ｂｐへの不純物Ｉ１の導入の後に、トレンチＴ１の表面に第１絶縁膜３１を形成する。さらに、第１絶縁膜３１の形成の後に、トレンチＴ１の残余の空間に導電材料を導入して、第１電極２１を形成する。
この後、第２絶縁膜３２、第２電極２２及び第３電極２３を形成する。これにより、半導体装置１２０が製造できる。
このように、上記の製造方法においては、第１絶縁膜３１の形成の前に、トレンチＴ１の底部Ｔｂ１に第１導電形の不純物を導入する。これにより、第５半導体領域１５が形成できる。
上記の製造方法によれば、オン抵抗を低減できる半導体装置の製造方法を提供できる。
（第３の実施形態）
図１２は、第３の実施形態に係る半導体装置を例示する模式的断面図である。
図１２に示すように、本実施形態に係る半導体装置１３０は、第１〜第４半導体領域１１〜１４、第１電極２１、及び、第１絶縁膜３１に加えて、第７半導体領域１７Ａを含む。これ以外は、半導体装置１１０と同様である。例えば、半導体装置１３０は、第６半導体領域１６、第２電極２２、第３電極２３及び第２絶縁膜３２をさらに含んでも良い。半導体装置１３０における第７半導体領域１７Ａは、第２導電形である。これ以外は、半導体装置１１０と同様である。
図１３は、第３の実施形態に係る別の半導体装置を例示する模式的断面図である。
図１３に示すように、本実施形態に係る半導体装置１４０は、第１〜第４半導体領域１１〜１４、第１電極２１、及び、第１絶縁膜３１に加えて、第５半導体領域１５をさらに含む。これ以外は、半導体装置１３０と同様である。例えば、半導体装置１４０は、第６半導体領域１６、第７半導体領域１７Ａ、第２電極２２、第３電極２３及び第２絶縁膜３２をさらに含んでも良い。
半導体装置１３０及び１４０において、第７半導体領域１７Ａは、例えば、第２導電形の基板である。第７半導体領域１７Ａは、第３電極２３と第１半導体領域１１との間に設けられる。
半導体装置１３０及び１４０は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。半導体装置１３０及び１４０においても、オン抵抗を低減できる半導体装置が提供できる。
半導体装置１３０は、例えば、図９（ａ）〜図９（ｄ）に関して説明した製造方法を適宜変更して製造することができる。半導体装置１４０は、例えば、図１１（ａ）〜図１１（ｅ）に関して説明した製造方法を適宜変更して製造することができる。
実施形態によれば、オン抵抗を低減できる半導体装置及びその製造方法を提供することができる。
実施形態において、不純物濃度に関する情報は、例えば、ＳＩＭＳ（Secondary Ion Mass Spectrometry）などにより得られる。上記において、例えば、キャリア濃度に関する情報をＳＣＭ（Scanning Capacitance Microscopy）などにより得て、キャリア濃度に基づいて不純物濃度を得ても良い。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体領域、電極及び絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１〜１７…第１〜第７半導体領域、 １１Ｆ〜１３Ｆ…第１〜第３半導体膜、 １１ａ…第１部分領域、 １１ｂ…第２部分領域、 １３ｂｐ…下側部分、 １３ｃ…第３部分領域、 １３ｄ…第４部分領域、 １３ｅ…第５部分領域、 １４ｐ…第１部分、 １４ｑ…第２部分、 １７Ａ…第７半導体領域、 １７ｓ…基板、 ２１〜２３…第１〜第３電極、 ３１…第１絶縁膜、 ３１ａ…第１絶縁領域、 ３１ｂ…第２絶縁領域、 ３２…第２絶縁膜、 １１０、１１１、１２０、１３０、１４０…半導体装置、 Ｃ１…第１不純物濃度、 Ｃ１３ｄ…不純物濃度、 Ｄ１〜Ｄ３…第１〜第３方向、 Ｉ１、Ｉ２…不純物、 Ｌｗ４…幅パラメータ、 Ｍ１、Ｍ２…マスク、 Ｒ１…抵抗、 ＲＣ…濃度パラメータ、 ＲｏｎＡ…特性オン抵抗、 ＳＢ…積層体、 Ｔ１…トレンチ、 Ｔｂ１…底部、 Ｖｂ…耐圧、 ｄ３１…長さ、 ｔａ、ｔｂ、ｔｃ、ｔｄ、ｔｅ…長さ、 ｗ２１、ｗ３１…長さ、 ｗ４…厚さ

Claims (7)

  1. 第１部分領域と第２部分領域とを含み第１導電形の第１半導体領域と、
    前記第１部分領域から前記第２部分領域に向かう第１方向と交差する第２方向において前記第１部分領域から離れた前記第１導電形の第２半導体領域と、
    前記第１部分領域と前記第２半導体領域との間に設けられた第２導電形の第３半導体領域であって、前記第３半導体領域は、第３部分領域と、前記第１部分領域と前記第３部分領域との間に位置する第４部分領域と、を含む、前記第３半導体領域と、
    前記第２方向において前記第２部分領域から離れ前記第１方向において前記第２半導体領域及び前記第３半導体領域から離れた第１電極と、
    第１絶縁領域と第２絶縁領域とを含む第１絶縁膜であって、前記第１絶縁領域は、前記第１方向において、前記第２半導体領域と前記第１電極との間、及び、前記第１方向において前記第３半導体領域と前記第１電極との間に設けられ、前記第１絶縁領域の一部は、前記第３部分領域と接し、前記第２絶縁領域は、前記第２方向において前記第２部分領域と前記第１電極との間に設けられた、前記第１絶縁膜と、
    前記第１方向において前記第１絶縁膜の少なくとも一部と前記第４部分領域との間に設けられた第１部分を含む、前記第１導電形の第４半導体領域と、
    を備え、
    前記第１〜第４半導体領域は、炭化珪素を含み、
    前記第４半導体領域は、III族元素及びＶ族元素を含み、
    前記第４半導体領域における前記第１導電形の第１不純物濃度は、前記第１部分領域における前記第１導電形の第２不純物濃度よりも高く、
    前記第３部分領域における前記第２導電形の不純物濃度は、前記第４部分領域における前記第２導電形の不純物濃度よりも高く、
    前記第３半導体領域は、前記第２方向において前記第４部分領域と前記第１部分領域との間に設けられた第５部分領域をさらに含み、
    前記第４部分領域における前記第２導電形の前記不純物濃度は、前記第５部分領域における前記第２導電形の不純物濃度よりも高く、
    前記第５部分領域から前記第１半導体領域の一部への方向は、前記第１方向に沿い、
    前記第１不純物濃度は、１×１０ １７ ／ｃｍ ３ 以上５×１０ １８ ／ｃｍ ３ 以下であり、
    前記第１不純物濃度と、前記第４部分領域における前記第２導電形の不純物濃度と、の差の、前記第４部分領域における前記第２導電形の前記不純物濃度に対する比は、１以上である、半導体装置。
  2. 前記第３半導体領域の下端は、前記第１絶縁膜の下端よりも下に位置する、請求項１記載の半導体装置。
  3. 前記第１絶縁領域の前記第１方向に沿った長さは、前記第２絶縁領域の前記第２方向に沿った長さよりも短い、請求項１または２に記載の半導体装置。
  4. 前記第１部分の前記第１方向に沿う厚さは、前記第１絶縁領域の前記第１方向に沿った長さの０．１５倍以上０．７５倍以下である、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第１部分の前記第１方向に沿う厚さは、０．０１５μｍ以上０．４５μｍ以下である、請求項１〜３のいずれか１つに記載の半導体装置。
  6. 前記第２部分領域と前記第１絶縁膜との間に設けられ前記第１導電形の第５半導体領域をさらに備え、
    前記第５半導体領域における前記第１導電形の不純物濃度は、前記第２部分領域における前記第１導電形の不純物濃度よりも高い、請求項１〜５のいずれか１つに記載の半導体装置。
  7. 基板の上に設けられた第１導電形の第１半導体膜と、前記第１半導体膜の上に設けられた第２導電形の第３半導体膜と、前記第３半導体膜の上に設けられた第１導電形の第２半導体膜と、を含む積層体であって、前記第１半導体膜の一部は、前記第３半導体膜の２つの領域の間にある、前記積層体に、前記第２半導体膜からトレンチを形成し、前記トレンチの底部は、前記第１半導体膜の前記一部に到達し、
    前記トレンチの側壁において露出する前記第３半導体膜の側面の下側部分に前記第１導電形の不純物を導入し、前記不純物は、前記トレンチの底部には導入されず、前記下側部分における前記第１導電形の不純物濃度は、前記下側部分における前記第２導電形の前記不純物の濃度よりも高く、
    前記下側部分への前記不純物の前記導入の後に前記トレンチの表面に第１絶縁膜を形成し、
    前記第１絶縁膜の前記形成の後に前記トレンチの残余の空間に導電材料を導入して第１電極を形成する、
    半導体装置の製造方法。
JP2016212712A 2016-10-31 2016-10-31 半導体装置及びその製造方法 Active JP6702556B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016212712A JP6702556B2 (ja) 2016-10-31 2016-10-31 半導体装置及びその製造方法
US15/690,481 US10243037B2 (en) 2016-10-31 2017-08-30 Semiconductor device and method for manufacturing the same
US16/157,191 US10600863B2 (en) 2016-10-31 2018-10-11 Semiconductor device and method for manufacturing the same
JP2020073294A JP6952826B2 (ja) 2016-10-31 2020-04-16 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016212712A JP6702556B2 (ja) 2016-10-31 2016-10-31 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020073294A Division JP6952826B2 (ja) 2016-10-31 2020-04-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018074013A JP2018074013A (ja) 2018-05-10
JP6702556B2 true JP6702556B2 (ja) 2020-06-03

Family

ID=62021781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016212712A Active JP6702556B2 (ja) 2016-10-31 2016-10-31 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US10243037B2 (ja)
JP (1) JP6702556B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6981890B2 (ja) * 2018-01-29 2021-12-17 ルネサスエレクトロニクス株式会社 半導体装置
JP6860522B2 (ja) * 2018-04-17 2021-04-14 株式会社東芝 半導体装置
JP2022052774A (ja) * 2019-02-07 2022-04-05 住友電気工業株式会社 炭化珪素半導体装置
JP7278902B2 (ja) 2019-08-07 2023-05-22 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7458217B2 (ja) 2020-03-19 2024-03-29 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN117317026B (zh) * 2023-11-29 2024-03-01 山东大学 一种半导体器件及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53109678A (en) 1977-03-08 1978-09-25 Iwatsu Electric Co Ltd Sweeper
JP3954541B2 (ja) * 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
JP4899405B2 (ja) * 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7393065B2 (en) * 2006-06-01 2008-07-01 Lockheed Martin Corporation Redundant braking system
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4798119B2 (ja) 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5680326B2 (ja) * 2010-04-01 2015-03-04 トヨタ自動車株式会社 半導体装置の製造方法
JP5728992B2 (ja) 2011-02-11 2015-06-03 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5745997B2 (ja) * 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
EP2924739B1 (en) 2012-11-21 2019-08-14 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP6211933B2 (ja) * 2014-01-15 2017-10-11 株式会社豊田中央研究所 半導体装置
KR102257718B1 (ko) * 2014-10-01 2021-05-28 매그나칩 반도체 유한회사 발광 다이오드 구동 회로 및 이를 포함하는 발광 다이오드 조명 장치
JP2016100466A (ja) * 2014-11-21 2016-05-30 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6032337B1 (ja) * 2015-09-28 2016-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US10600863B2 (en) 2020-03-24
JP2018074013A (ja) 2018-05-10
US10243037B2 (en) 2019-03-26
US20190043942A1 (en) 2019-02-07
US20180122894A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
JP6702556B2 (ja) 半導体装置及びその製造方法
US9917183B2 (en) Semiconductor device
US9214526B2 (en) Semiconductor device
JP6416142B2 (ja) 半導体装置
US10236341B2 (en) Semiconductor device and method for manufacturing the same
JP6378220B2 (ja) 半導体装置
US10236339B2 (en) Semiconductor device
JP6649216B2 (ja) 半導体装置およびその製造方法
US20150380545A1 (en) Power semiconductor device
US10439060B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9660071B2 (en) Semiconductor device
US10243038B1 (en) Semiconductor device
US9577054B2 (en) Semiconductor device with varied electrodes
US9871131B2 (en) Semiconductor device with insulating section of varying thickness
US20170271507A1 (en) Semiconductor device
CN108231761A (zh) 半导体器件及制造其的方法
JP6448513B2 (ja) 半導体装置
JP2017034156A (ja) 半導体装置およびその製造方法
US9614072B2 (en) Semiconductor device
JP6970068B2 (ja) 半導体装置
JP6952826B2 (ja) 半導体装置及びその製造方法
US20170040414A1 (en) Semiconductor device
US9082847B2 (en) Trench MISFET
US11862698B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10522620B2 (en) Semiconductor device having a varying length conductive portion between semiconductor regions

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200424

R150 Certificate of patent or registration of utility model

Ref document number: 6702556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150