JP2017187759A - 表示パネル、入出力パネル、情報処理装置 - Google Patents

Abstract

【課題】利便性または信頼性に優れた新規な表示パネルを提供する。また、利便性または信頼性に優れた新規な入出力パネルを提供する。また、利便性または信頼性に優れた新規な情報処理装置を提供する。
【解決手段】液晶材料を含む層と、第１の画素と、第２の画素と、反射防止構造と、を有する表示パネルであって、液晶材料を含む層は、第１の領域、第２の領域、第３の領域を備える。そして、第１の画素は第１の領域を備え、第２の画素は第２の領域を備え、反射防止構造は第３の領域と重なる領域を備える。また、反射防止構造は液晶材料を含む層を透過して入射してくる可視光に対する反射率を低減する機能を備える。
【選択図】図５

Description

本発明の一態様は、表示パネル、入出力パネルまたは情報処理装置に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

基板の同一面側に集光手段と画素電極を設け、集光手段の光軸上に画素電極の可視光を透過する領域を重ねて設ける構成を有する液晶表示装置や、集光方向Ｘと非集光方向Ｙを有する異方性の集光手段を用い、非集光方向Ｙと画素電極の可視光を透過する領域の長軸方向を一致して設ける構成を有する液晶表示装置が、知られている（特許文献１）。

特開２０１１−１９１７５０号公報

本発明の一態様は、利便性または信頼性に優れた新規な表示パネルを提供することを課題の一とする。または、利便性または信頼性に優れた新規な入出力パネルを提供することを課題の一とする。または、利便性または信頼性に優れた新規な情報処理装置を提供することを課題の一とする。または、新規な表示パネル、新規な入出力パネル、新規な情報処理装置または新規な半導体装置を提供することを課題の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

（１）本発明の一態様は、液晶材料を含む層と、第１の画素と、第２の画素と、反射防止構造と、を有する表示パネルである。

液晶材料を含む層は、第１の領域、第２の領域、第３の領域を備える。第３の領域は、第１の領域および第２の領域に挟まれる領域を備える。

第１の画素は第１の領域を備え、第２の画素は第２の領域を備える。

反射防止構造は第３の領域と重なる領域を備え、反射防止構造は液晶材料を含む層を透過して入射してくる可視光に対する反射率を低減する機能を備える。

（２）また、本発明の一態様は、上記の反射防止構造が、半透過半反射膜と、反射膜と、光学調整膜とを有する表示パネルである。

反射膜は、半透過半反射膜と重なる領域を備える。

光学調整膜は、半透過半反射膜および反射膜の間に挟まれる領域を備える。

半透過半反射膜は、可視光の一部を透過する機能および他の一部を反射する機能を備える。

反射膜は、可視光の一部を反射する機能を備える。

光学調整膜は、可視光の一部を透過する機能を備える。光学調整膜は、半透過半反射膜が反射する可視光の他の一部を打ち消すように、反射膜が反射する可視光の一部の位相を調整する厚さを備える。

上記本発明の一態様の表示パネルは、液晶材料を含む層を透過して入射してくる可視光に対する反射率を低減することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

（３）また、本発明の一態様は、着色膜を有する上記の表示パネルである。

着色膜は反射防止構造と第３の領域の間に挟まれる領域を備える。または、着色膜は反射防止構造との間に第３の領域を挟む領域を備える。着色膜は可視光の他の一部を吸収する機能を備える。

上記本発明の一態様の表示パネルは、液晶材料を含む層を透過して入射してくる可視光に対する反射率を低減することができる。または、当該可視光を吸収することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

（４）また、本発明の一態様は、上記の第１の画素が、第１の１の表示素子を備える表示パネルである。

第２の画素は、第１の２の表示素子を備える。

第１の１の表示素子は第１の１の電極および第２の電極を備える。

第１の２の表示素子は第１の２の電極および第２の電極を備える。

第１の１の電極は、第１の領域に含まれる液晶材料の配向を制御する電界を、第２の電極との間に形成するように配置される。

第１の２の電極は、第２の領域に含まれる液晶材料の配向を制御する電界を、第２の電極との間に形成するように配置される。

（５）また、本発明の一態様は、上記の第２の電極が、第１の１の電極との間に第１の領域を挟む領域を備える表示パネルである。

第２の電極は、第１の２の電極との間に第２の領域を挟む領域を備える。

上記本発明の一態様の表示パネルは、液晶材料を含む層の第３の領域、例えば、液晶材料の配向が乱れ易く、配向の制御が困難な領域を透過して入射してくる可視光に対する反射率を低減することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

（６）また、本発明の一態様は、第１の画素が、第２の表示素子を備える上記の表示パネルである。

第２の表示素子は、第３の電極と、第４の電極と、発光性の材料を含む層と、を有する。

第３の電極は半透過半反射膜を備える。

第４の電極は反射膜を備える。

光学調整膜は発光性の材料を含む層を備える。

上記本発明の一態様の表示パネルは、液晶材料を含む層の第３の領域、例えば、液晶材料の配向が乱れ易く、配向の制御が困難な領域を透過して入射してくる可視光に対する反射率を第２の表示素子を用いて低減することができる。また、当該領域を有効に利用することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

（７）また、本発明の一態様は、上記の第２の表示素子が、第１の１の表示素子を用いた表示を視認できる範囲の一部において第２の表示素子を用いた表示を視認できるように配設される表示パネルである。

上記本発明の一態様の表示パネルは、例えば、使用環境の照度等に基づいて、第１の１の表示素子または第２の表示素子を選択して利用することができる。または、第１の１の表示素子および第２の表示素子を併用することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

（８）また、本発明の一態様は、上記の第２の表示素子が、第１の１の表示素子とは異なる色を表示する機能を備える表示パネルである。

（９）また、本発明の一態様は、上記の第１の画素が、第３の表示素子、第４の表示素子および第５の表示素子を備える表示パネルである。

第３の表示素子は、第１の１の表示素子を用いた表示を視認できる範囲の一部において第３の表示素子を用いた表示を視認できるように配設される。

第４の表示素子は、第１の１の表示素子を用いた表示を視認できる範囲の一部において第４の表示素子を用いた表示を視認できるように配設される。

第５の表示素子は、第１の１の表示素子を用いた表示を視認できる範囲の一部において第５の表示素子を用いた表示を視認できるように配設される。

第３の表示素子は、第１の１の表示素子が表示する色および第２の表示素子が表示する色とは異なる色を表示する機能を備える。

第４の表示素子は、第１の１の表示素子が表示する色、第２の表示素子が表示する色および第３の表示素子が表示する色とは異なる色を表示する機能を備える。

第５の表示素子は、第１の１の表示素子が表示する色、第２の表示素子が表示する色、第３の表示素子が表示する色および第４の表示素子が表示する色とは異なる色を表示する機能を備える。

第１の１の表示素子は、白色の表示をする機能を備える。

第２の表示素子は、青色、緑色、赤色または白色の表示をする機能を備える。

第３の表示素子は、青色、緑色、赤色または白色の表示をする機能を備える。

第４の表示素子は、青色、緑色、赤色または白色の表示をする機能を備える。

第５の表示素子は、青色、緑色、赤色または白色の表示をする機能を備える。

上記本発明の一態様の表示パネルは、第１の１の表示素子を用いて画像情報の表示をすることができる。または、表示する画像情報の種類に基づいて、第１の１の表示素子または第２の表示素子を選択して利用することができる。または、第２の表示素子、第３の表示素子、第４の表示素子および第５の表示素子を用いてマルチカラーまたはフルカラーの表示をすることができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

（１０）また、本発明の一態様は、第１の導電膜と、第２の導電膜と、第２の絶縁膜と、画素回路と、を有する上記の表示パネルである。

第１の導電膜は、第１の１の電極と電気的に接続される。

第２の導電膜は、第１の導電膜と重なる領域を備える。

第２の絶縁膜は第１の導電膜および第２の導電膜の間に挟まれる領域を備え、第２の絶縁膜は開口部を備える。

第２の導電膜は、開口部において第１の導電膜と電気的に接続される。

画素回路は、第２の導電膜と電気的に接続される。

第３の電極は、画素回路と電気的に接続される。

第２の表示素子は、第２の絶縁膜に向けて光を射出する機能を備える。

上記本発明の一態様の表示パネルは、例えば同一の工程を用いて形成することができる画素回路を用いて、第１の１の表示素子と、第１の１の表示素子とは異なる方法を用いて表示をする第２の表示素子と、を駆動することができる。また、第２の絶縁膜を用いて、第１の表示素子および第２の表示素子の間における不純物の拡散を抑制することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

（１１）また、本発明の一態様は、一群の複数の画素と、他の一群の複数の画素と、走査線と、信号線と、を有する上記の表示パネルである。

一群の複数の画素は第１の画素を含み、一群の複数の画素は行方向に配設される。

他の一群の複数の画素は第１の画素を含み、他の一群の複数の画素は行方向と交差する列方向に配設される。

走査線は一群の複数の画素と電気的に接続される。

信号線は他の一群の複数の画素と電気的に接続される。

（１２）また、本発明の一態様は、上記の表示パネルと、入力部と、を有する入出力パネルである。

入力部は、表示パネルと重なる領域に近接するものを検知する機能を備える。

（１３）また、本発明の一態様は、上記の入力部が表示パネルと重なる領域を備える入出力パネルである。

入力部は、制御線と、検知信号線と、検知素子と、を備える。

検知素子は、制御線および検知信号線と電気的に接続される。

制御線は、制御信号を供給する機能を備える。

検知素子は制御信号を供給され、検知素子は制御信号および表示パネルと重なる領域に近接するものとの距離に基づいて変化する検知信号を供給する機能を備える。

検知信号線は、検知信号を供給される機能を備える。

検知素子は透光性を備え、検知素子は第１の電極と、第２の電極と、を備える。

第１の電極は、制御線と電気的に接続される。

第２の電極は検知信号線と電気的に接続され、第２の電極は表示パネルと重なる領域に近接するものによって一部が遮られる電界を、第１の電極との間に形成するように配置される。

上記本発明の一態様の表示パネルは、表示パネルと重なる領域に近接するものを検知することができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。

（１４）また、本発明の一態様は、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視点入力装置、姿勢検出装置、のうち一以上と、上記の表示パネルと、を含む、情報処理装置である。

上記本発明の一態様の情報処理装置は、消費電力を低減し、明るい場所でも優れた視認性を確保することができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。

なお、本明細書中において、表示パネルまたは入出力パネルは、フレキシブルプリント基板が取り付けられた構成、テープキャリアパッケージが取り付けられた構成、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法またはＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法等を用いて集積回路が取り付けられた構成を含む。

本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。

本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。

本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。

本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。

本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。

本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソース電極を、他方がドレイン電極を指す。

本発明の一態様によれば、利便性または信頼性に優れた新規な表示パネルを提供できる。または、利便性または信頼性に優れた新規な入出力パネルを提供できる。または、利便性または信頼性に優れた新規な情報処理装置を提供できる。または、新規な表示パネル、新規な入出力パネルまたは、新規な情報処理装置または新規な半導体装置を提供できる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る表示パネルの画素の構成を説明する下面図。 実施の形態に係る表示パネルの構成を説明する断面図。 実施の形態に係る表示パネルの構成を説明する断面図。 実施の形態に係る表示パネルの画素の構成を説明する断面図。 実施の形態に係る表示パネルの画素の配置を説明する下面図。 実施の形態に係る表示パネルの画素の構成を説明する回路図。 実施の形態に係る表示パネルの構成を説明するブロック図。 実施の形態に係る入出力パネルの構成を説明する図。 実施の形態に係る入出力パネルの構成を説明する断面図。 実施の形態に係る入出力パネルの構成を説明する断面図。 実施の形態に係る入出力パネルの構成を説明するブロック図。 実施の形態に係るトランジスタの構成を説明する上面図および断面図。 実施の形態に係るトランジスタの構成を説明する断面図。 実施の形態に係るトランジスタの積層膜のバンド構造を説明する模式図。 実施の形態に係る情報処理装置の構成を説明する図。 実施の形態に係る表示装置の構成を説明するブロック図。 実施の形態に係る情報処理装置の駆動方法を説明するフロー図。 実施の形態に係る半導体装置の構成を説明する断面図および回路図。 実施の形態に係るＣＰＵの構成を説明するブロック図。 実施の形態に係るフリップフロップ回路の構成を説明する回路図。 実施の形態に係る電子機器の構成を説明する図。 実施例に係る表示パネルの構成と効果を説明する図。 実施例に係る表示パネルの構成と効果を説明する図。 実施例に係る表示パネルの構成と効果を説明する図。

本発明の一態様の表示パネルは、液晶材料を含む層と、第１の画素と、第２の画素と、反射防止構造と、を有し、液晶材料を含む層は、第１の領域、第２の領域、第３の領域を備える。そして、第１の画素は第１の領域を備え、第２の画素は第２の領域を備え、反射防止構造は第３の領域と重なる領域を備える。また、反射防止構造は液晶材料を含む層を透過して入射してくる可視光に対する反射率を低減する機能を備える。

これにより、液晶材料を含む層を透過して入射してくる可視光に対する反射率を低減することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、本発明の一態様の表示パネルの構成について、図１乃至図８を参照しながら説明する。

図１は本発明の一態様の表示パネルの構成を説明する図である。図１（Ａ）は表示パネルの上面図であり、図１（Ｂ）は表示パネルが備える画素の構成を説明する下面図である。

図２は本発明の一態様の表示パネルが備える画素の構成を説明する下面図である。図２（Ａ）は画素の構成を説明する下面図であり、図２（Ｂ）は図２（Ａ）の一部を説明する図である。

図３は本発明の一態様の表示パネルの構成を説明する図である。図３（Ａ）は図１（Ａ）および図１（Ｂ）の切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４または切断線Ｘ５−Ｘ６における断面図であり、図３（Ｂ）は図３（Ａ）の一部を説明する図である。

図４は本発明の一態様の表示パネルの構成を説明する図である。図４（Ａ）は図１（Ａ）および図１（Ｂ）の切断線Ｘ７−Ｘ８または切断線Ｘ９−Ｘ１０における断面図であり、図４（Ｂ）は図４（Ａ）の一部を説明する図である。

図５は本発明の一態様の表示パネルが備える画素の構成を説明する図である。図５（Ａ）は本発明の一態様の表示パネルの図２（Ａ）の切断線Ｙ１−Ｙ２における断面図である。図５（Ｂ−１）は図５（Ａ）の一部を説明する断面図であり、図５（Ｂ−２）および図５（Ｂ−３）は図５（Ｂ−１）の変形例を説明する断面図である。図５（Ｃ）は図５（Ａ）の他の一部を説明する断面図である。

図６は本発明の一態様の表示パネルが備える複数の隣接する画素の配置を説明する下面図である。

図７は本発明の一態様の表示パネルが備える画素回路の構成を説明する回路図である。

図８は本発明の一態様の表示パネルの構成を説明するブロック図である。

なお、本明細書において、１以上の整数を値にとる変数を符号に用いる場合がある。例えば、１以上の整数の値をとる変数ｐを含む（ｐ）を、最大ｐ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。また、例えば、１以上の整数の値をとる変数ｍおよび変数ｎを含む（ｍ，ｎ）を、最大ｍ×ｎ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。

＜表示パネルの構成例１．＞
本実施の形態で説明する表示パネル７００は、液晶材料を含む層７５３と、第１の画素７０２（ｉ，ｊ）と、第２の画素７０２（ｉ，ｊ＋１）と、反射防止構造ＡＲＲと、を有する（図２（Ａ）、図５（Ａ）および図６参照）。

液晶材料を含む層７５３は、第１の領域７５３Ａ、第２の領域７５３Ｂおよび第３の領域７５３Ｃを備える（図５（Ａ）参照）。第３の領域７５３Ｃは、第１の領域７５３Ａおよび第２の領域７５３Ｂに挟まれる領域を備える。

第１の画素７０２（ｉ，ｊ）は第１の領域７５３Ａを備え、第２の画素（ｉ，ｊ＋１）は第２の領域７５３Ｂを備える。

反射防止構造ＡＲＲは第３の領域７５３Ｃと重なる領域を備え、反射防止構造ＡＲＲは液晶材料を含む層７５３を透過して入射してくる可視光に対する反射率を、低減する機能を備える。例えば、第３の領域７５３Ｃと重なる領域の反射率を、反射防止構造ＡＲＲが配置されていない状態に比べて低減することができる。

（２）また、本実施の形態で説明する表示パネル７００の反射防止構造ＡＲＲは、半透過半反射膜ＡＲ１と、反射膜ＡＲ２と、光学調整膜ＡＲ３とを有する（図５（Ｂ−１）参照）。

反射膜ＡＲ２は、半透過半反射膜ＡＲ１と重なる領域を備える。光学調整膜ＡＲ３は、半透過半反射膜ＡＲ１および反射膜ＡＲ２の間に挟まれる領域を備える。

半透過半反射膜ＡＲ１は、可視光の一部Ｌａを透過する機能および他の一部Ｌｂを反射する機能を備える。

反射膜ＡＲ２は、可視光の一部Ｌａを反射する機能を備える。

光学調整膜ＡＲ３は可視光の一部Ｌａを透過する機能を備える。光学調整膜ＡＲ３は、半透過半反射膜ＡＲ１が反射する可視光の他の一部Ｌｂを打ち消すように、反射膜が反射する可視光の一部Ｌａの位相を調整する厚さを備える。

例えば、光学調整膜ＡＲ３の内部を往復する光学距離を、入射してくる可視光の波長λの（ｋ＋１／２）倍程度に調整する（なお、光学距離は屈折率と距離の積であり、ｋは０以上の整数である。）。これにより、半透過半反射膜ＡＲ１が反射する可視光の他の一部Ｌｂを、可視光の一部Ｌａを用いて打ち消すことができる。または、可視光の他の一部Ｌｂを、可視光の一部Ｌａを用いて弱めることができる。なお、屈折率の異なる複数の膜を積層した多層膜を、光学調整膜ＡＲ３に用いることができる。これにより、さまざまな波長の光に対し、反射率を低減することができる。

上記本発明の一態様の表示パネルは、液晶材料を含む層を透過して入射してくる可視光に対する反射率を低減することができる。または、遮光膜を設けることなく液晶材料を含む層を透過して入射してくる可視光に対する反射を抑制することができる。または、例えば、画素の開口率の低減を伴うことなく液晶材料を含む層を透過して入射してくる可視光に対する反射を抑制することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

また、本実施の形態で説明する表示パネル７００は、反射防止構造ＡＲＧおよび反射防止構造ＡＲＢを有する（図６参照）。反射防止構造ＡＲＧは、半透過半反射膜ＡＲ１、反射膜ＡＲ２および図示されていない光学調整膜を備え、反射防止構造ＡＲＢは、半透過半反射膜ＡＲ１、反射膜ＡＲ２および図示されていない光学調整膜を備える。

また、本実施の形態で説明する表示パネル７００は、着色膜ＣＦ２Ｒを有する（図５（Ａ）参照）。着色膜ＣＦ２Ｒは、反射防止構造ＡＲＲおよび第３の領域７５３Ｃの間に挟まれる領域を備える。また、着色膜ＣＦ２Ｒは、可視光の他の一部Ｌｂを吸収する機能を備える。なお、反射防止構造ＡＲＲとの間に第３の領域７５３Ｃを挟む領域を備える構成を、着色膜ＣＦ２Ｒに用いることができる。

例えば、反射防止構造ＡＲＲが反射率を低減する効果を奏する光の波長に比べて短い波長の光を、長い波長の光より効率よく吸収する材料を、着色膜ＣＦ２Ｒに用いることができる。具体的には、反射防止構造ＡＲＲが赤い光に対する反射率を低減する効果を奏する場合に、青色や緑色の光を吸収する材料を、着色膜ＣＦ２Ｒに用いることができる。

または、反射防止構造ＡＲＢが反射率を低減する効果を奏する光の波長に比べて長い波長の光を、短い波長の光より効率よく吸収する材料を、着色膜ＣＦ２Ｒに用いることができる。具体的には、反射防止構造ＡＲＢが青い光に対する反射率を低減する効果を奏する場合に、緑色や赤色の光を吸収する材料を、着色膜ＣＦ２Ｒに用いることができる。

上記本発明の一態様の表示パネルは、液晶材料を含む層を透過して入射してくる可視光に対する反射率を低減することができる。または、当該可視光を吸収することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

また、本実施の形態で説明する表示パネル７００は、図示されていない着色膜ＣＦ２Ｇおよび着色膜ＣＦ２Ｂを備える。

着色膜ＣＦ２Ｇは第２の絶縁膜５０１Ｃおよび反射防止構造ＡＲＧの間に挟まれる領域を備え、着色膜ＣＦ２Ｇは第３の表示素子５５０（ｉ，ｊ）Ｇと重なる領域を備える。

着色膜ＣＦ２Ｂは第２の絶縁膜５０１Ｃおよび反射防止構造ＡＲＢの間に挟まれる領域を備え、着色膜ＣＦ２Ｇは第４の表示素子５５０（ｉ，ｊ）Ｂと重なる領域を備える。

また、本実施の形態で説明する表示パネル７００の第１の画素７０２（ｉ，ｊ）は、第１の表示素子７５０（ｉ，ｊ）を備える。また、第２の画素７０２（ｉ，ｊ＋１）は第１の表示素子７５０（ｉ，ｊ＋１）を備える（図５（Ａ）参照）。

第１の表示素子７５０（ｉ，ｊ）は、第１の電極７５１（ｉ，ｊ）および第２の電極７５２を備える。

第１の表示素子７５０（ｉ，ｊ＋１）は、第１の電極７５１（ｉ，ｊ＋１）および第２の電極７５２を備える。

第１の電極７５１（ｉ，ｊ）は、第１の領域７５３Ａに含まれる液晶材料の配向を制御する電界を、第２の電極７５２との間に形成するように配置される。

第１の電極７５１（ｉ，ｊ＋１）は、第２の領域７５３Ｂに含まれる液晶材料の配向を制御する電界を、第２の電極７５２との間に形成するように配置される。

例えば、第１の電極７５１（ｉ，ｊ＋１）の電位を、第１の電極７５１（ｉ，ｊ）と異なる電位にすることができる。これにより、第３の領域７５３Ｃに電界が印加され、第３の領域７５３Ｃに含まれる液晶材料の配向を変化する場合がある。なお、本明細書において、第１の表示素子７５０（ｉ，ｊ）を第１の１の表示素子と、第１の表示素子７５０（ｉ，ｊ＋１）を第１の２の表示素子という場合がある。また、第１の電極７５１（ｉ，ｊ）を第１の１の電極と、第１の電極７５１（ｉ，ｊ＋１）を第１の２の電極という場合がある。

また、本実施の形態で説明する表示パネル７００の第２の電極７５２は、第１の電極７５１（ｉ，ｊ）との間に第１の領域７５３Ａを挟む領域を備える。また、第２の電極７５２は、第１の電極７５１（ｉ，ｊ＋１）との間に第２の領域７５３Ｂを挟む領域を備える。

上記本発明の一態様の表示パネルは、液晶材料を含む層の第３の領域、例えば、液晶材料の配向が乱れ易く、配向の制御が困難な領域を透過して入射してくる可視光に対する反射率を低減することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

また、本実施の形態で説明する表示パネル７００の第１の画素７０２（ｉ，ｊ）は、第２の表示素子５５０（ｉ，ｊ）Ｒを備える（図５（Ａ）参照）。

第２の表示素子５５０（ｉ，ｊ）Ｒは、第３の電極５５１（ｉ，ｊ）Ｒと、第４の電極５５２と、発光性の材料を含む層５５３Ｒと、を有する。また、第３の電極５５１（ｉ，ｊ）Ｒは半透過半反射膜ＡＲ１を備え、第４の電極５５２は反射膜ＡＲ２を備える。また、光学調整膜ＡＲ３は、発光性の材料を含む層５５３Ｒを備える（図５（Ａ）および図５（Ｂ−１）参照）。

上記本発明の一態様の表示パネルは、液晶材料を含む層の第３の領域、例えば、液晶材料の配向が乱れ易く、配向の制御が困難な領域を透過して入射してくる可視光に対する反射率を第２の表示素子を用いて低減することができる。また、当該領域を有効に利用することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

また、本実施の形態で説明する表示パネル７００の第１の画素７０２（ｉ，ｊ）は、第３の表示素子５５０（ｉ，ｊ）Ｇ、第４の表示素子５５０（ｉ，ｊ）Ｂまたは第５の表示素子５５０（ｉ，ｊ）Ｗを備える（図１（Ｂ）参照）。なお、第３の表示素子５５０（ｉ，ｊ）Ｇは第３の電極５５１（ｉ，ｊ）Ｇを備え、第４の表示素子５５０（ｉ，ｊ）Ｂは第３の電極５５１（ｉ，ｊ）Ｂを備え、第５の表示素子５５０（ｉ，ｊ）Ｗは第３の電極５５１（ｉ，ｊ）Ｗを備える。

また、第３の表示素子５５０（ｉ，ｊ）Ｇは、第３の電極５５１（ｉ，ｊ）Ｇと、第４の電極５５２と、発光性の材料を含む層５５３Ｇと、を備える（図２（Ｂ）および図５（Ｂ−２）参照）。

また、第４の表示素子５５０（ｉ，ｊ）Ｂは、第３の電極５５１（ｉ，ｊ）Ｂと、第４の電極５５２と、発光性の材料を含む層５５３Ｂと、を備える（図２（Ｂ）および図５（Ｂ−３）参照）。

また、第５の表示素子５５０（ｉ，ｊ）Ｗは、第３の電極５５１（ｉ，ｊ）Ｗと、第４の電極５５２と、発光性の材料を含む層５５３Ｗと、を備える。

第４の電極５５２は、第３の電極５５１（ｉ，ｊ）Ｒと重なる領域を備える（図３（Ａ）および図５（Ｂ−１）参照）。または、第４の電極５５２は、第３の電極５５１（ｉ，ｊ）Ｇと重なる領域、第３の電極５５１（ｉ，ｊ）Ｂまたは第３の電極５５１（ｉ，ｊ）Ｗと重なる領域を備える。

発光性の材料を含む層５５３Ｒは、第３の電極５５１（ｉ，ｊ）Ｒおよび第４の電極５５２の間に挟まれる領域を備える。

発光性の材料を含む層５５３Ｇは、第３の電極５５１（ｉ，ｊ）Ｇおよび第４の電極５５２の間に挟まれる領域を備える。

発光性の材料を含む層５５３Ｂは、第３の電極５５１（ｉ，ｊ）Ｂおよび第４の電極５５２の間に挟まれる領域を備える。

発光性の材料を含む層５５３Ｗは、第３の電極５５１（ｉ，ｊ）Ｗおよび第４の電極５５２の間に挟まれる領域を備える。

また、本実施の形態で説明する表示パネル７００の第２の表示素子５５０（ｉ，ｊ）Ｒは、第１の表示素子７５０（ｉ，ｊ）を用いた表示を視認できる範囲の一部において第２の表示素子５５０（ｉ，ｊ）Ｒを用いた表示を視認できるように配設される（図５（Ａ）参照）。例えば、外光を反射する強度を制御して表示に用いる第１の表示素子７５０（ｉ，ｊ）に外光が入射し反射する方向を、破線の矢印で図中に示す（図４（Ａ）参照）。また、第１の表示素子７５０（ｉ，ｊ）を用いた表示を視認できる範囲の一部に第２の表示素子５５０（ｉ，ｊ）Ｒが光を射出する方向を、実線の矢印で図中に示す（図３（Ａ）参照）。

上記本発明の一態様の表示パネルは、例えば、使用環境の照度等に基づいて、第１の１の表示素子または第２の表示素子を選択して利用することができる。または、第１の１の表示素子および第２の表示素子を併用することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

また、本実施の形態で説明する表示パネル７００の第２の表示素子５５０（ｉ，ｊ）Ｒは、第１の表示素子７５０（ｉ，ｊ）とは異なる色を表示する機能を備える。例えば、白色または黒色の表示をすることができる表示素子を、第１の表示素子７５０（ｉ，ｊ）に用い、赤色の表示をすることができる表示素子を第２の表示素子５５０（ｉ，ｊ）Ｒに用いることができる。

また、本実施の形態で説明する表示パネル７００の第１の画素７０２（ｉ，ｊ）は、第３の表示素子５５０（ｉ，ｊ）Ｇ、第４の表示素子５５０（ｉ，ｊ）Ｂおよび第５の表示素子５５０（ｉ，ｊ）Ｗを備える（図１（Ｂ）および図７参照）。

第３の表示素子５５０（ｉ，ｊ）Ｇは、第１の表示素子７５０（ｉ，ｊ）を用いた表示を視認できる範囲の一部において第３の表示素子５５０（ｉ，ｊ）Ｇを用いた表示を視認できるように配設される。

第４の表示素子５５０（ｉ，ｊ）Ｂは、第１の表示素子７５０（ｉ，ｊ）を用いた表示を視認できる範囲の一部において第４の表示素子５５０（ｉ，ｊ）Ｂを用いた表示を視認できるように配設される。

第５の表示素子５５０（ｉ，ｊ）Ｗは、第１の表示素子７５０（ｉ，ｊ）を用いた表示を視認できる範囲の一部において第５の表示素子５５０（ｉ，ｊ）Ｗを用いた表示を視認できるように配設される。

第３の表示素子５５０（ｉ，ｊ）Ｇは、第１の表示素子７５０（ｉ，ｊ）が表示する色および第２の表示素子５５０（ｉ，ｊ）Ｒが表示する色とは異なる色を表示する機能を備える。

第４の表示素子５５０（ｉ，ｊ）Ｂは、第１の表示素子７５０（ｉ，ｊ）が表示する色、第２の表示素子５５０（ｉ，ｊ）Ｒが表示する色および第３の表示素子５５０（ｉ，ｊ）Ｇが表示する色とは異なる色を表示する機能を備える。

第５の表示素子５５０（ｉ，ｊ）Ｗは、第１の表示素子７５０（ｉ，ｊ）が表示する色、第２の表示素子５５０（ｉ，ｊ）Ｒが表示する色、第３の表示素子５５０（ｉ，ｊ）Ｇが表示する色および第４の表示素子５５０（ｉ，ｊ）Ｂが表示する色とは異なる色を表示する機能を備える。

第１の表示素子７５０（ｉ，ｊ）は、白色の表示をする機能を備える。

第２の表示素子５５０（ｉ，ｊ）Ｒは、青色、緑色、赤色または白色の表示をする機能を備える。

第３の表示素子５５０（ｉ，ｊ）Ｇは、青色、緑色、赤色または白色の表示をする機能を備える。

第４の表示素子５５０（ｉ，ｊ）Ｂは、青色、緑色、赤色または白色の表示をする機能を備える。

第５の表示素子５５０（ｉ，ｊ）Ｗは、青色、緑色、赤色または白色の表示をする機能を備える。

上記本発明の一態様の表示パネルは、第１の１の表示素子を用いて画像情報を表示をすることができる。または、表示する画像情報の種類に基づいて、第１の１の表示素子または第２の表示素子を選択して利用することができる。または、第２の表示素子、第３の表示素子、第４の表示素子および第５の表示素子を用いてマルチカラーまたはフルカラーの表示をすることができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

また、本実施の形態で説明する表示パネル７００は、第１の導電膜と、第２の導電膜と、第２の絶縁膜５０１Ｃと、画素回路５３０（ｉ，ｊ）と、を有する（図３、図４および図７参照）。

第１の導電膜は、第１の電極７５１（ｉ，ｊ）と電気的に接続される。例えば、第１の電極７５１（ｉ，ｊ）を、第１の導電膜に用いることができる。

第２の導電膜は、第１の導電膜と重なる領域を備える。例えば、画素回路５３０（ｉ，ｊ）のスイッチＳＷ１に用いるトランジスタのソース電極またはドレイン電極として機能する導電膜５１２Ｂを、第２の導電膜に用いることができる（図４（Ａ）および図７参照）。

第２の絶縁膜５０１Ｃは第１の導電膜および第２の導電膜の間に挟まれる領域を備え、第２の絶縁膜５０１Ｃは開口部５９１Ａを備える。また、第２の絶縁膜５０１Ｃは、第１の絶縁膜５０１Ａおよび導電膜５１１Ｂに挟まれる領域を備える。また、第２の絶縁膜５０１Ｃは、第１の絶縁膜５０１Ａおよび導電膜５１１Ｂに挟まれる領域に開口部５９１Ｂを備える。第２の絶縁膜５０１Ｃは、第１の絶縁膜５０１Ａおよび導電膜５１１Ｃに挟まれる領域に開口部５９１Ｃを備える（図３および図４参照）。

第２の導電膜は、開口部５９１Ａにおいて第１の導電膜と電気的に接続される。例えば、導電膜５１２Ｂは第１の電極７５１（ｉ，ｊ）と電気的に接続される。ところで、第２の絶縁膜５０１Ｃに設けられた開口部５９１Ａにおいて第２の導電膜と電気的に接続される第１の導電膜を、貫通電極ということができる。

画素回路５３０（ｉ，ｊ）は第２の導電膜と電気的に接続され、第３の電極５５１（ｉ，ｊ）Ｒは画素回路５３０（ｉ，ｊ）と電気的に接続される。

第２の表示素子５５０（ｉ，ｊ）Ｒは、第２の絶縁膜５０１Ｃに向けて光を射出する機能を備える。

第３の表示素子５５０（ｉ，ｊ）Ｇは画素回路５３０（ｉ，ｊ）と電気的に接続され、第３の表示素子５５０（ｉ，ｊ）Ｇは第２の絶縁膜５０１Ｃに向けて光を射出する機能を備える（図７参照）。

第４の表示素子５５０（ｉ，ｊ）Ｂは画素回路５３０（ｉ，ｊ）と電気的に接続され、第４の表示素子５５０（ｉ，ｊ）Ｂは第２の絶縁膜５０１Ｃに向けて光を射出する機能を備える。

第５の表示素子５５０（ｉ，ｊ）Ｗは画素回路５３０（ｉ，ｊ）と電気的に接続され、第５の表示素子５５０（ｉ，ｊ）Ｗは第２の絶縁膜５０１Ｃに向けて光を射出する機能を備える。

上記本発明の一態様の表示パネルは、例えば同一の工程を用いて形成することができる画素回路を用いて、第１の１の表示素子と、第１の１の表示素子とは異なる方法を用いて表示をする第２の表示素子と、を駆動することができる。また、第２の絶縁膜を用いて、第１の表示素子および第２の表示素子の間における不純物の拡散を抑制することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

また、本実施の形態で説明する表示パネル７００は、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と、走査線Ｇ１（ｉ）乃至走査線Ｇ３（ｉ）と、信号線Ｓ１（ｊ）乃至信号線Ｓ３（ｊ）と、を有する（図７および図８参照）。なお、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。

一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は第１の画素７０２（ｉ，ｊ）を含み、行方向（図中に矢印Ｒ１で示す）に配設される。

他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は第１の画素７０２（ｉ，ｊ）を含み、行方向と交差する列方向（図中に矢印Ｃ１で示す）に配設される。

走査線Ｇ１（ｉ）乃至走査線Ｇ３（ｉ）は、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と電気的に接続される。

信号線Ｓ１（ｊ）乃至信号線Ｓ３（ｊ）は、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と電気的に接続される。

また、本実施の形態で説明する表示パネル７００は、第１の絶縁膜５０１Ａを有する（図３または図４参照）。

第１の絶縁膜５０１Ａは、第１の開口部５９２Ａ、第２の開口部５９２Ｂおよび開口部５９２Ｃを備える。

第１の開口部５９２Ａは、第１の中間膜７５４Ａおよび第１の電極７５１（ｉ，ｊ）と重なる領域または第１の中間膜７５４Ａおよび第２の絶縁膜５０１Ｃと重なる領域を備える。

第２の開口部５９２Ｂは、第２の中間膜７５４Ｂおよび第３の導電膜５１１Ｂと重なる領域を備える。また、開口部５９２Ｃは、中間膜７５４Ｃおよび導電膜５１１Ｃと重なる領域を備える。

第１の絶縁膜５０１Ａは、第１の開口部５９２Ａの周縁に沿って、第１の中間膜７５４Ａおよび第２の絶縁膜５０１Ｃの間に挟まれる領域を備え、第１の絶縁膜５０１Ａは、第２の開口部５９２Ｂの周縁に沿って、第２の中間膜７５４Ｂおよび第３の導電膜５１１Ｂの間に挟まれる領域を備える。

また、本実施の形態で説明する表示パネル７００は、走査線Ｇ１（ｉ）乃至走査線Ｇ３（ｉ）と、信号線Ｓ１（ｊ）乃至信号線Ｓ３（ｊ）と、配線ＶＣＯＭ１と、配線ＣＳＣＯＭと、配線ＶＣＯＭ２と、配線ＡＮＯと、を有する（図７および図８参照）。

また、第１の電極７５１（ｉ，ｊ）は、領域７５１（ｉ，ｊ）Ｔと、領域７５１（ｉ，ｊ）Ｒとを備える（図２（Ｂ）および図５（Ｃ）参照）。領域７５１（ｉ，ｊ）Ｔは導電性を備え、可視光に対し透光性を備える。領域７５１（ｉ，ｊ）Ｒは導電性を備え、可視光に対し反射性を備える。

例えば、透光性を備える複数の導電膜が積層された膜を、領域７５１（ｉ，ｊ）Ｔに用いることができる。または、透光性を備える導電膜の間に反射性を備える膜が積層された膜を、領域７５１（ｉ，ｊ）Ｒに用いることができる。

領域７５１（ｉ，ｊ）Ｔは、第２の表示素子５５０（ｉ，ｊ）Ｒと重なる領域を備える（図２（Ａ）、図２（Ｂ）および図５（Ａ）参照）。または、領域７５１（ｉ，ｊ）Ｔは、第３の表示素子５５０（ｉ，ｊ）Ｇ、第４の表示素子５５０（ｉ，ｊ）Ｂまたは第５の表示素子５５０（ｉ，ｊ）Ｗと重なる領域を備える。

第３の電極５５１（ｉ，ｊ）Ｒは、接続部５２２において、画素回路５３０（ｉ，ｊ）と電気的に接続される（図３（Ａ）参照）。第３の電極５５１（ｉ，ｊ）Ｇは、図示されていない接続部において、画素回路５３０（ｉ，ｊ）と電気的に接続される。第３の電極５５１（ｉ，ｊ）Ｂは、図示されていない接続部において、画素回路５３０（ｉ，ｊ）と電気的に接続される。第３の電極５５１（ｉ，ｊ）Ｗは、図示されていない接続部において、画素回路５３０（ｉ，ｊ）と電気的に接続される。

また、本実施の形態で説明する表示パネル７００の第１の表示素子７５０（ｉ，ｊ）は、液晶材料を含む層７５３と、第１の電極７５１（ｉ，ｊ）および第２の電極７５２と、を備える。第２の電極７５２は、第１の電極７５１（ｉ，ｊ）との間に液晶材料の配向を制御する電界が形成されるように配置される（図３（Ａ）および図４（Ａ）参照）。

また、本実施の形態で説明する表示パネル７００は、配向膜ＡＦ１および配向膜ＡＦ２を備える。配向膜ＡＦ２は、配向膜ＡＦ１との間に液晶材料を含む層７５３を挟む領域を備える。

また、本実施の形態で説明する表示パネル７００は、第１の中間膜７５４Ａと、第２の中間膜７５４Ｂと、を有する。

第１の中間膜７５４Ａは、第２の絶縁膜５０１Ｃとの間に第１の導電膜を挟む領域を備え、第１の中間膜７５４Ａは、第１の電極７５１（ｉ，ｊ）と接する領域を備える。第２の中間膜７５４Ｂは第３の導電膜５１１Ｂと接する領域を備える。中間膜７５４Ｃは導電膜５１１Ｃと接する領域を備える。

また、本実施の形態で説明する表示パネル７００は、機能膜７７０Ｐと、機能膜７７０Ｄと、を有する。

機能膜７７０Ｐは、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。

機能膜７７０Ｄは、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。機能膜７７０Ｄは、第１の表示素子７５０（ｉ，ｊ）との間に基板７７０を挟む領域を備える。これにより、例えば、第１の表示素子７５０（ｉ，ｊ）が反射する光を拡散することができる。

また、本実施の形態で説明する表示パネル７００は、基板５７０と、基板７７０と、機能層５２０と、を有する。

基板７７０は、基板５７０と重なる領域を備える。

機能層５２０は、基板５７０および基板７７０の間に挟まれる領域を備える（図３（Ａ）参照）。機能層５２０は、画素回路５３０（ｉ，ｊ）と、第２の表示素子５５０（ｉ，ｊ）Ｒと、絶縁膜５２１と、絶縁膜５２８と、を含む。また、機能層５２０は、絶縁膜５１８および絶縁膜５１６を含む（図３（Ａ）および図３（Ｂ）参照）。また、機能層５２０は、図示されていない第２の表示素子５５０（ｉ，ｊ）Ｇ、第２の表示素子５５０（ｉ，ｊ）Ｂおよび第２の表示素子５５０（ｉ，ｊ）Ｗを含む。

絶縁膜５２１は、画素回路５３０（ｉ，ｊ）および第２の表示素子５５０（ｉ，ｊ）Ｂの間に挟まれる領域を備える。

絶縁膜５２８は絶縁膜５２１および基板５７０の間に挟まれる領域を備える。絶縁膜５２８は、第２の表示素子５５０（ｉ，ｊ）Ｒと重なる領域と、第２の表示素子５５０（ｉ，ｊ）Ｇと重なる領域と、第２の表示素子５５０（ｉ，ｊ）Ｂと重なる領域と、第２の表示素子５５０（ｉ，ｊ）Ｗと重なる領域と、に開口部を備える。

第３の電極５５１（ｉ，ｊ）Ｒの周縁に沿って形成される絶縁膜５２８は、第３の電極５５１（ｉ，ｊ）Ｒおよび第４の電極５５２の短絡を防止する。

第３の電極５５１（ｉ，ｊ）Ｇの周縁に沿って形成される絶縁膜５２８は、第３の電極５５１（ｉ，ｊ）Ｇおよび第４の電極５５２の短絡を防止する。

第３の電極５５１（ｉ，ｊ）Ｂの周縁に沿って形成される絶縁膜５２８は、第３の電極５５１（ｉ，ｊ）Ｂおよび第４の電極５５２の短絡を防止する。

第３の電極５５１（ｉ，ｊ）Ｗの周縁に沿って形成される絶縁膜５２８は、第３の電極５５１（ｉ，ｊ）Ｗおよび第４の電極５５２の短絡を防止する。

絶縁膜５１８は、絶縁膜５２１および画素回路５３０（ｉ，ｊ）の間に挟まれる領域を備え、絶縁膜５１６は、絶縁膜５１８および画素回路５３０（ｉ，ｊ）の間に挟まれる領域を備える。

また、本実施の形態で説明する表示パネル７００は、接合層５０５と、封止材７０５と、構造体ＫＢ１と、を有する。

接合層５０５は、機能層５２０および基板５７０の間に挟まれる領域を備え、機能層５２０および基板５７０を貼り合せる機能を備える。

封止材７０５は、機能層５２０および基板７７０の間に挟まれる領域を備え、機能層５２０および基板７７０を貼り合わせる機能を備える。

構造体ＫＢ１は、機能層５２０および基板７７０の間に挟まれる領域を備え、機能層５２０および基板７７０の間に所定の間隙を設ける機能を備える。

また、本実施の形態で説明する表示パネルは、端子５１９Ｂおよび端子５１９Ｃを有する。端子５１９Ｂは、例えば信号線Ｓ１（ｊ）と電気的に接続される。また、導電膜５１１Ｃは、例えば配線ＶＣＯＭ１と電気的に接続される。

端子５１９Ｂは、導電膜５１１Ｂと、中間膜７５４Ｂと、を備え、中間膜７５４Ｂは、導電膜５１１Ｂと接する領域を備える。端子５１９Ｃは、導電膜５１１Ｃと、中間膜７５４Ｃと、を備え、中間膜７５４Ｃは、導電膜５１１Ｃと接する領域を備える。

導電材料ＣＰは、端子５１９Ｃと第２の電極７５２の間に挟まれ、端子５１９Ｃと第２の電極７５２を電気的に接続する。例えば、導電性の粒子を導電材料ＣＰに用いることができる。

また、本実施の形態で説明する表示パネルは、駆動回路ＧＤと、駆動回路ＳＤと、を有する（図１および図８参照）。

駆動回路ＧＤは、走査線Ｇ１（ｉ）乃至走査線Ｇ３（ｉ）と電気的に接続される。駆動回路ＧＤは、例えばトランジスタＭＤを備える。具体的には、画素回路５３０（ｉ，ｊ）に含まれるトランジスタと同じ工程で形成することができる半導体膜を含むトランジスタを、トランジスタＭＤに用いることができる（図３（Ａ）および図３（Ｂ）参照）。

駆動回路ＳＤは、信号線Ｓ１（ｊ）乃至信号線Ｓ３（ｊ）と電気的に接続される。駆動回路ＳＤは、例えば端子５１９Ｂと電気的に接続される。

以下に、表示パネルを構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。

例えば第１の導電膜を第１の電極７５１（ｉ，ｊ）に用いることができる。また、第１の導電膜を反射膜に用いることができる。

また、第２の導電膜をトランジスタのソース電極またはドレイン電極の機能を備える導電膜５１２Ｂに用いることができる。

また、第３の電極５５１（ｉ，ｊ）Ｒを半透過半反射膜ＡＲ１に用いることができる。

第４の電極５５２を反射膜ＡＲ２に用いることができる。

発光性の材料を含む層５５３Ｒを光学調整膜ＡＲ３に用いることができる。

《構成例》
本発明の一態様の表示パネルは、基板５７０、基板７７０、構造体ＫＢ１、封止材７０５または接合層５０５を有する。

また、本発明の一態様の表示パネルは、機能層５２０、絶縁膜５２１、絶縁膜５２８、絶縁膜５１６または絶縁膜５１８を有する。

また、本発明の一態様の表示パネルは、第１の絶縁膜５０１Ａ、第２の絶縁膜５０１Ｃ、中間膜７５４Ａ、中間膜７５４Ｂまたは中間膜７５４Ｃ、を有する。

また、本発明の一態様の表示パネルは、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、信号線Ｓ３（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、走査線Ｇ３（ｉ）、配線ＶＣＯＭ１、配線ＶＣＯＭ２、配線ＣＳＣＯＭまたは配線ＡＮＯを有する。

また、本発明の一態様の表示パネルは、端子５１９Ｂ、端子５１９Ｃ、導電膜５１１Ｂまたは導電膜５１１Ｃを有する。

また、本発明の一態様の表示パネルは、第１の導電膜または第２の導電膜を有する。

また、本発明の一態様の表示パネルは、画素７０２（ｉ，ｊ）、画素回路５３０（ｉ，ｊ）、導電膜５１２ＢまたはスイッチＳＷ１を有する。

また、本発明の一態様の表示パネルは、第１の表示素子７５０（ｉ，ｊ）、第１の電極７５１（ｉ，ｊ）、反射膜、液晶材料を含む層７５３または第２の電極７５２を有する。

また、本発明の一態様の表示パネルは、配向膜ＡＦ１、配向膜ＡＦ２、着色膜ＣＦ２Ｂ、着色膜ＣＦ２Ｇ、着色膜ＣＦ２Ｒ、機能膜７７０Ｐまたは機能膜７７０Ｄを有する。

また、本発明の一態様の表示パネルは、第２の表示素子５５０（ｉ，ｊ）Ｒ、第３の電極５５１（ｉ，ｊ）Ｒ、第４の電極５５２または発光性の材料を含む層５５３Ｒを有する。

また、本発明の一態様の表示パネルは、反射防止構造ＡＲＲ、半透過半反射膜ＡＲ１、反射膜ＡＲ２または光学調整膜ＡＲ３を有する。

また、本発明の一態様の表示パネルは、選択回路２３９、駆動回路ＧＤまたは駆動回路ＳＤを有する。

《基板５７０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板５７０等に用いることができる。例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を基板５７０に用いることができる。具体的には、厚さ０．１ｍｍ程度まで研磨した材料を用いることができる。

例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基板５７０等に用いることができる。これにより、大型の表示装置を作製することができる。

有機材料、無機材料または有機材料と無機材料等の複合材料等を基板５７０等に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基板５７０等に用いることができる。

具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、アルミノ珪酸ガラス、強化ガラス、化学強化ガラス、石英またはサファイア等を、基板５７０等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基板５７０等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を、基板５７０等に用いることができる。ステンレス・スチールまたはアルミニウム等を、基板５７０等に用いることができる。

例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基板５７０等に用いることができる。これにより、半導体素子を基板５７０等に形成することができる。

例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板５７０等に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板５７０等に用いることができる。

例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基板５７０等に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板５７０等に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基板５７０等に用いることができる。

また、単層の材料または複数の層が積層された材料を、基板５７０等に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板５７０等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を、基板５７０等に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基板５７０等に用いることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層材料等を基板５７０等に用いることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシリコーン等のシロキサン結合を有する樹脂を含む材料を基板５７０等に用いることができる。

具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル等を基板５７０等に用いることができる。

また、紙または木材などを基板５７０等に用いることができる。

例えば、可撓性を有する基板を基板５７０等に用いることができる。

なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板５７０等に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。

《基板７７０》
例えば、透光性を備える材料を基板７７０に用いることができる。具体的には、基板５７０に用いることができる材料から選択された材料を基板７７０に用いることができる。

例えば、アルミノ珪酸ガラス、強化ガラス、化学強化ガラスまたはサファイア等を、表示パネルの使用者に近い側に配置される基板７７０に好適に用いることができる。これにより、使用に伴う表示パネルの破損や傷付きを防止することができる。

また、例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を基板７７０に用いることができる。具体的には、厚さを薄くするために研磨した基板を用いることができる。これにより、機能膜７７０Ｄを第１の表示素子７５０（ｉ，ｊ）に近づけて配置することができる。その結果、画像のボケを低減し、画像を鮮明に表示することができる。

《構造体ＫＢ１》
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体ＫＢ１等に用いることができる。これにより、所定の間隔を、構造体ＫＢ１等を挟む構成の間に設けることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複合材料などを構造体ＫＢ１に用いることができる。また、感光性を有する材料を用いて形成してもよい。

《封止材７０５》
無機材料、有機材料または無機材料と有機材料の複合材料等を封止材７０５等に用いることができる。

例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材７０５等に用いることができる。

例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着剤等の有機材料を封止材７０５等に用いることができる。

具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を封止材７０５等に用いることができる。

《接合層５０５》
例えば、封止材７０５に用いることができる材料を接合層５０５に用いることができる。

《機能層５２０》
例えば、画素回路５３０（ｉ，ｊ）、第２の表示素子５５０（ｉ，ｊ）Ｒ、絶縁膜５２１または絶縁膜５２８を機能層５２０に用いることができる。

《絶縁膜５２１》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜５２１等に用いることができる。

具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選ばれた複数を積層した積層材料を、絶縁膜５２１等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜５２１等に用いることができる。

具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料などを絶縁膜５２１等に用いることができる。また、感光性を有する材料を用いて形成してもよい。

これにより、例えば絶縁膜５２１と重なるさまざまな構造に由来する段差を平坦化することができる。

《絶縁膜５２８》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５２８等に用いることができる。具体的には、厚さ１μｍのポリイミドを含む膜を絶縁膜５２８に用いることができる。

《絶縁膜５１６、絶縁膜５１８》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５１６または絶縁膜５１８等に用いることができる。具体的には、酸化シリコン膜を絶縁膜５１６に用いることができる。または、窒化シリコン膜を絶縁膜５１８に用いることができる。

《第１の絶縁膜５０１Ａ》
例えば、絶縁膜５２１に用いることができる材料を第１の絶縁膜５０１Ａに用いることができる。また、例えば、水素を供給する機能を備える材料を第１の絶縁膜５０１Ａに用いることができる。

具体的には、シリコンおよび酸素を含む材料と、シリコンおよび窒素を含む材料と、を積層した材料を、第１の絶縁膜５０１Ａに用いることができる。例えば、加熱等により水素を放出し、放出した水素を他の構成に供給する機能を備える材料を、第１の絶縁膜５０１Ａに用いることができる。具体的には、作製工程中に取り込まれた水素を加熱等により放出し、他の構成に供給する機能を備える材料を第１の絶縁膜５０１Ａに用いることができる。

例えば、原料ガスにシラン等を用いる化学気相成長法により形成されたシリコンおよび酸素を含む膜を、第１の絶縁膜５０１Ａに用いることができる。

具体的には、シリコンおよび酸素を含む厚さ２００ｎｍ以上６００ｎｍ以下の材料と、シリコンおよび窒素を含む厚さ２００ｎｍ程度の材料と、を積層した材料を第１の絶縁膜５０１Ａに用いることができる。

《第２の絶縁膜５０１Ｃ》
例えば、絶縁膜５２１に用いることができる材料を第２の絶縁膜５０１Ｃに用いることができる。具体的には、シリコンおよび酸素を含む材料を第２の絶縁膜５０１Ｃに用いることができる。これにより、画素回路または第２の表示素子等への不純物の拡散を抑制することができる。

例えば、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜を第２の絶縁膜５０１Ｃに用いることができる。

《中間膜７５４Ａ、中間膜７５４Ｂ、中間膜７５４Ｃ》
例えば、１０ｎｍ以上５００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下の厚さを有する膜を、中間膜７５４Ａ、中間膜７５４Ｂまたは中間膜７５４Ｃに用いることができる。なお、本明細書において、中間膜７５４Ａ、中間膜７５４Ｂまたは中間膜７５４Ｃを中間膜という。

例えば、水素を透過または供給する機能を備える材料を中間膜に用いることができる。

例えば、導電性を備える材料を中間膜に用いることができる。

例えば、透光性を備える材料を中間膜に用いることができる。

具体的には、インジウムおよび酸素を含む材料、インジウム、ガリウム、亜鉛および酸素を含む材料またはインジウム、スズおよび酸素を含む材料等を中間膜に用いることができる。なお、これらの材料は水素を透過する機能を備える。

具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜または厚さ１００ｎｍの膜を中間膜に用いることができる。

なお、エッチングストッパーとして機能する膜が積層された材料を中間膜に用いることができる。具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜と、インジウム、スズおよび酸素を含む厚さ２０ｎｍの膜と、をこの順で積層した積層材料を中間膜に用いることができる。

《配線、端子、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、信号線Ｓ３（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、走査線Ｇ３（ｉ）、配線ＣＳＣＯＭ、配線ＡＮＯ、端子５１９Ｂ、端子５１９Ｃ、導電膜５１１Ｂまたは導電膜５１１Ｃ等に用いることができる。

例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等に用いることができる。

具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。

具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を配線等に用いることができる。

具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。

具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。

例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。

例えば、金属ナノワイヤーを含む膜を配線等に用いることができる。具体的には、銀を含むナノワイヤーを用いることができる。

具体的には、導電性高分子を配線等に用いることができる。

なお、例えば、導電材料ＡＣＦ１を用いて、端子５１９Ｂとフレキシブルプリント基板ＦＰＣ１を電気的に接続することができる。

《第１の導電膜、第２の導電膜》
例えば、配線等に用いることができる材料を第１の導電膜または第２の導電膜に用いることができる。

また、第１の電極７５１（ｉ，ｊ）または配線等を第１の導電膜に用いることができる。

また、スイッチＳＷ１に用いることができるトランジスタのソース電極またはドレイン電極として機能する導電膜５１２Ｂまたは配線等を第２の導電膜に用いることができる。

《画素７０２（ｉ，ｊ）》
例えば、画素回路５３０（ｉ，ｊ）、第１の表示素子７５０（ｉ，ｊ）、第２の表示素子５５０（ｉ，ｊ）Ｒ、第３の表示素子５５０（ｉ，ｊ）Ｇ、第４の表示素子５５０（ｉ，ｊ）Ｂまたは第５の表示素子５５０（ｉ，ｊ）Ｗを画素７０２（ｉ，ｊ）に用いることができる。

《画素回路５３０（ｉ，ｊ）》
画素回路５３０（ｉ，ｊ）は、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、信号線Ｓ３（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、走査線Ｇ３（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続される（図７参照）。

画素回路５３０（ｉ，ｊ）は、スイッチＳＷ１、容量素子Ｃ１１を含む。

画素回路５３０（ｉ，ｊ）は、スイッチＳＷ２Ｒ、トランジスタＭＲ、容量素子Ｃ２１Ｒおよび容量素子Ｃ２２Ｒを含む。

画素回路５３０（ｉ，ｊ）は、スイッチＳＷ２Ｇ、トランジスタＭＧ、容量素子Ｃ２１Ｇおよび容量素子Ｃ２２Ｇを含む。

画素回路５３０（ｉ，ｊ）は、スイッチＳＷ２Ｂ、トランジスタＭＢ、容量素子Ｃ２１Ｂおよび容量素子Ｃ２２Ｂを含む。

画素回路５３０（ｉ，ｊ）は、スイッチＳＷ２Ｗ、トランジスタＭＷ、容量素子Ｃ２１Ｗおよび容量素子Ｃ２２Ｗを含む。

例えば、走査線Ｇ１（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ１（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ１に用いることができる。

容量素子Ｃ１１は、スイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続される第１の電極と、配線ＣＳＣＯＭと電気的に接続される第２の電極と、を有する。

なお、第１の表示素子７５０（ｉ，ｊ）の第１の電極をスイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続し、第１の表示素子７５０（ｉ，ｊ）の第２の電極を配線ＶＣＯＭ１と電気的に接続する。これにより、第１の表示素子７５０を駆動することができる。

例えば、走査線Ｇ２（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ２（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ２Ｒに用いることができる。

トランジスタＭＲは、スイッチＳＷ２Ｒに用いるトランジスタの第２の電極と電気的に接続されるゲート電極と、配線ＡＮＯと電気的に接続される第１の電極と、を有する。

容量素子Ｃ２１Ｒは、スイッチＳＷ２Ｒに用いるトランジスタの第２の電極と電気的に接続される第１の電極と、配線ＡＮＯと電気的に接続される第２の電極と、を有する。

容量素子Ｃ２２Ｒは、スイッチＳＷ２Ｒに用いるトランジスタの第２の電極と電気的に接続される第１の電極と、配線ＣＳＣＯＭと電気的に接続される第２の電極と、を有する。

なお、ゲート電極との間に半導体膜を挟む領域を備える導電膜を有するトランジスタを、トランジスタＭＲに用いることができる。例えば、トランジスタＭＲのゲート電極と同じ電位を供給することができる配線と電気的に接続される導電膜を当該導電膜に用いることができる。

また、第２の表示素子５５０（ｉ，ｊ）Ｒの第１の電極をトランジスタＭＲの第２の電極と電気的に接続し、第２の表示素子５５０（ｉ，ｊ）Ｒの第２の電極を第４の配線ＶＣＯＭ２と電気的に接続する。これにより、第２の表示素子５５０（ｉ，ｊ）Ｒを駆動することができる。

例えば、走査線Ｇ２（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ３（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ２Ｗに用いることができる。

トランジスタＭＷは、スイッチＳＷ２Ｗに用いるトランジスタの第２の電極と電気的に接続されるゲート電極と、配線ＡＮＯと電気的に接続される第１の電極と、を有する。

容量素子Ｃ２１Ｗは、スイッチＳＷ２Ｗに用いるトランジスタの第２の電極と電気的に接続される第１の電極と、配線ＡＮＯと電気的に接続される第２の電極と、を有する。

容量素子Ｃ２２Ｗは、スイッチＳＷ２Ｗに用いるトランジスタの第２の電極と電気的に接続される第１の電極と、配線ＣＳＣＯＭと電気的に接続される第２の電極と、を有する。

なお、ゲート電極との間に半導体膜を挟む領域を備える導電膜を有するトランジスタを、トランジスタＭＷに用いることができる。例えば、トランジスタＭＷのゲート電極と同じ電位を供給することができる配線と電気的に接続される導電膜を当該導電膜に用いることができる。

また、第２の表示素子５５０（ｉ，ｊ）Ｗの第１の電極をトランジスタＭＷの第２の電極と電気的に接続し、第２の表示素子５５０（ｉ，ｊ）Ｗの第２の電極を第４の配線ＶＣＯＭ２と電気的に接続する。これにより、第３の表示素子５５０（ｉ，ｊ）Ｗを駆動することができる。

例えば、走査線Ｇ３（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ２（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ２Ｂに用いることができる。

トランジスタＭＢは、スイッチＳＷ２Ｂに用いるトランジスタの第２の電極と電気的に接続されるゲート電極と、配線ＡＮＯと電気的に接続される第１の電極と、を有する。

容量素子Ｃ２１Ｂは、スイッチＳＷ２Ｂに用いるトランジスタの第２の電極と電気的に接続される第１の電極と、配線ＡＮＯと電気的に接続される第２の電極と、を有する。

容量素子Ｃ２２Ｂは、スイッチＳＷ２Ｂに用いるトランジスタの第２の電極と電気的に接続される第１の電極と、配線ＣＳＣＯＭと電気的に接続される第２の電極と、を有する。

なお、ゲート電極との間に半導体膜を挟む領域を備える導電膜を有するトランジスタを、トランジスタＭＢに用いることができる。例えば、トランジスタＭＢのゲート電極と同じ電位を供給することができる配線と電気的に接続される導電膜を当該導電膜に用いることができる。

また、第２の表示素子５５０（ｉ，ｊ）Ｂの第１の電極をトランジスタＭＢの第２の電極と電気的に接続し、第２の表示素子５５０（ｉ，ｊ）Ｂの第２の電極を第４の配線ＶＣＯＭ２と電気的に接続する。これにより、第４の表示素子５５０（ｉ，ｊ）Ｂを駆動することができる。

例えば、走査線Ｇ３（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ３（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ２Ｇに用いることができる。

トランジスタＭＧは、スイッチＳＷ２Ｇに用いるトランジスタの第２の電極と電気的に接続されるゲート電極と、配線ＡＮＯと電気的に接続される第１の電極と、を有する。

容量素子Ｃ２１Ｇは、スイッチＳＷ２Ｇに用いるトランジスタの第２の電極と電気的に接続される第１の電極と、配線ＡＮＯと電気的に接続される第２の電極と、を有する。

容量素子Ｃ２２Ｇは、スイッチＳＷ２Ｇに用いるトランジスタの第２の電極と電気的に接続される第１の電極と、配線ＣＳＣＯＭと電気的に接続される第２の電極と、を有する。

なお、ゲート電極との間に半導体膜を挟む領域を備える導電膜を有するトランジスタを、トランジスタＭＧに用いることができる。例えば、トランジスタＭＧのゲート電極と同じ電位を供給することができる配線と電気的に接続される導電膜を当該導電膜に用いることができる。

また、第２の表示素子５５０（ｉ，ｊ）Ｇの第１の電極をトランジスタＭＧの第２の電極と電気的に接続し、第２の表示素子５５０（ｉ，ｊ）Ｇの第２の電極を第４の配線ＶＣＯＭ２と電気的に接続する。これにより、第５の表示素子５５０（ｉ，ｊ）Ｇを駆動することができる。

《スイッチ、トランジスタ》
例えば、ボトムゲート型またはトップゲート型等のトランジスタをスイッチまたはトランジスタに用いることができる。具体的には、スイッチＳＷ１、スイッチＳＷ２Ｒ、スイッチＳＷ２Ｇ、スイッチＳＷ２Ｂ、スイッチＳＷ２Ｗ、トランジスタＭＲ、トランジスタＭＧ、トランジスタＭＢ、トランジスタＭＷまたはトランジスタＭＤ等に用いることができる。

例えば、１４族の元素を含む半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いるトランジスタを利用することができる。

例えば、酸化物半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に用いることができる。

一例を挙げれば、オフ状態におけるリーク電流が、アモルファスシリコンを半導体膜に用いたトランジスタと比較して小さいトランジスタをスイッチまたはトランジスタ等に用いることができる。

具体的には、酸化物半導体を半導体膜５０８に用いたトランジスタをスイッチＳＷ１、スイッチＳＷ２Ｒ、スイッチＳＷ２Ｇ、スイッチＳＷ２Ｂ、スイッチＳＷ２Ｗ、トランジスタＭＲ、トランジスタＭＧ、トランジスタＭＢ、トランジスタＭＷまたはトランジスタＭＤ等に用いることができる。

これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。

スイッチＳＷ１に用いることができるトランジスタは、半導体膜５０８および半導体膜５０８と重なる領域を備える導電膜５０４を備える（図４（Ｂ）参照）。また、スイッチＳＷ１に用いることができるトランジスタは、半導体膜５０８と電気的に接続される導電膜５１２Ａおよび導電膜５１２Ｂを備える。

なお、導電膜５０４はゲート電極の機能を備え、絶縁膜５０６はゲート絶縁膜の機能を備える。また、導電膜５１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜５１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。

また、導電膜５０４との間に半導体膜５０８を挟むように設けられた導電膜５２４を備えるトランジスタを、トランジスタＭＤに用いることができる（図３（Ｂ）参照）。

例えば、タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と、をこの順で積層した導電膜を導電膜５０４に用いることができる。

例えば、シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜と、を積層した材料を絶縁膜５０６に用いることができる。

例えば、インジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、半導体膜５０８に用いることができる。

例えば、タングステンを含む厚さ５０ｎｍの膜と、アルミニウムを含む厚さ４００ｎｍの膜と、チタンを含む厚さ１００ｎｍの膜と、をこの順で積層した導電膜を、導電膜５１２Ａまたは導電膜５１２Ｂに用いることができる。

《第１の表示素子７５０（ｉ，ｊ）》
例えば、光の反射または透過を制御する機能を備える表示素子を、第１の表示素子７５０（ｉ，ｊ）等に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のＭＥＭＳ表示素子等を用いることができる。具体的には、反射型の液晶表示素子を第１の表示素子７５０（ｉ，ｊ）に用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。

例えば、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。

また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。

第１の表示素子７５０（ｉ，ｊ）は、第１電極と、第２電極と、液晶層と、を有する。液晶層は、第１電極および第２電極の間の電圧を用いて配向を制御することができる液晶材料を含む。例えば、液晶層の厚さ方向（縦方向ともいう）、縦方向と交差する方向（横方向または斜め方向ともいう）の電界を、液晶材料の配向を制御する電界に用いることができる。

《液晶材料を含む層７５３》
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を、液晶材料を含む層に用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。

《第１の電極７５１（ｉ，ｊ）》
例えば、配線等に用いる材料を第１の電極７５１（ｉ，ｊ）に用いることができる。具体的には、反射膜または透光性を備える導電材料を第１の電極７５１（ｉ，ｊ）に用いることができる。例えば、透光性を備える導電材料と、開口部を備える反射膜と、を積層した材料を第１の電極７５１（ｉ，ｊ）に用いることができる。

《反射膜》
例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。

反射膜は、例えば、液晶材料を含む層７５３を透過してくる光を反射する。これにより、反射型の液晶表示素子として第１の表示素子７５０（ｉ，ｊ）を用いることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。

例えば、第１の電極７５１（ｉ，ｊ）を反射膜に用いることができる。

なお、第１の電極７５１（ｉ，ｊ）を反射膜に用いる構成に限られない。例えば、液晶材料を含む層７５３との間に、透光性の導電膜を用いた第１の電極７５１（ｉ，ｊ）を挟む領域を備え、可視光を反射する材料を、反射膜に用いることができる。または、液晶材料を含む層７５３と第１の電極７５１（ｉ，ｊ）の間に挟まれる領域を備える可視光を反射する材料を、反射膜に用いることができる。

《領域７５１（ｉ，ｊ）Ｔ、領域７５１（ｉ，ｊ）Ｒ》
例えば、領域７５１（ｉ，ｊ）Ｒの端部に接する領域または領域７５１（ｉ，ｊ）Ｒに囲まれた領域を領域７５１（ｉ，ｊ）Ｔに用いることができる。

例えば、多角形、四角形、楕円形、円形、十字型、細長い筋状、スリット状、市松模様状等の形状を領域７５１（ｉ，ｊ）Ｔまたは領域７５１（ｉ，ｊ）Ｒに用いることができる。

《第２の電極７５２》
例えば、可視光について透光性を有し且つ導電性を備える材料を、第２の電極７５２に用いることができる。

例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを第２の電極７５２に用いることができる。

具体的には、インジウムを含む導電性酸化物を第２の電極７５２に用いることができる。または、厚さ１ｎｍ以上１０ｎｍ以下の金属薄膜を第２の電極７５２に用いることができる。また、銀を含む金属ナノワイヤーを第２の電極７５２に用いることができる。

具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、第２の電極７５２に用いることができる。

《配向膜ＡＦ１、配向膜ＡＦ２》
例えば、ポリイミド等を含む材料を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。具体的には、液晶材料が所定の方向に配向するようにラビング処理または光配向技術を用いて形成された材料を用いることができる。

例えば、可溶性のポリイミドを含む膜を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。これにより、配向膜ＡＦ１を形成する際に必要とされる温度を低くすることができる。その結果、配向膜ＡＦ１を形成する際に他の構成に与える損傷を軽減することができる。

《着色膜ＣＦ２》
所定の色の光を透過する材料を着色膜ＣＦ２に用いることができる。これにより、着色膜ＣＦ２を例えばカラーフィルターに用いることができる。例えば、青色、緑色または赤色の光を透過する材料を着色膜ＣＦ２に用いることができる。また、黄色の光または白色の光等を透過する材料を着色膜ＣＦ２に用いることができる。また、シアンの光、マゼンタの光等を透過する材料を着色膜ＣＦ２に用いることができる。

なお、照射された光を所定の色の光に変換する機能を備える材料を着色膜ＣＦ２に用いることができる。具体的には、量子ドットを着色膜ＣＦ２に用いることができる。これにより、色純度の高い表示をすることができる。

《機能膜７７０Ｐ、機能膜７７０Ｄ》
例えば、反射防止フィルム、偏光フィルム、位相差フィルム、光拡散フィルムまたは集光フィルム等を機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。

具体的には、２色性色素を含む膜を機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。または、基材の表面と交差する方向に沿った軸を備える柱状構造を有する材料を、機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。これにより、光を軸に沿った方向に透過し易く、他の方向に散乱し易くすることができる。

また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。

具体的には、円偏光フィルムを機能膜７７０Ｐに用いることができる。また、光拡散フィルムを機能膜７７０Ｄに用いることができる。

《第２の表示素子５５０（ｉ，ｊ）Ｒ、第３の表示素子５５０（ｉ，ｊ）Ｇ、第４の表示素子５５０（ｉ，ｊ）Ｂ、第５の表示素子５５０（ｉ，ｊ）Ｗ》
例えば、発光素子を第２の表示素子５５０（ｉ，ｊ）Ｒ、第３の表示素子５５０（ｉ，ｊ）Ｇ、第４の表示素子５５０（ｉ，ｊ）Ｂまたは第５の表示素子５５０（ｉ，ｊ）Ｗに用いることができる。具体的には、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子または発光ダイオードなどを、第２の表示素子５５０（ｉ，ｊ）Ｒ等に用いることができる。

例えば、発光性の有機化合物を発光性の材料を含む層５５３Ｒ等に用いることができる。

例えば、量子ドットを発光性の材料を含む層５５３Ｒ等に用いることができる。これにより、半値幅が狭く、鮮やかな色の光を発することができる。

例えば、青色の光を射出するように積層された積層材料を、発光性の材料を含む層５５３Ｂに用いることができる。緑色の光を射出するように積層された積層材料を、発光性の材料を含む層５５３Ｇに用いることができる。または赤色の光を射出するように積層された積層材料を、発光性の材料を含む層５５３Ｒに用いることができる。

例えば、信号線Ｓ２（ｊ）に沿って列方向に長い帯状の積層材料を、発光性の材料を含む層５５３Ｒ等に用いることができる。

また、例えば、白色の光を射出するように積層された積層材料を、発光性の材料を含む層５５３Ｒ等に用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の材料を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層材料を、発光性の材料を含む層５５３Ｒ等に用いることができる。

例えば、配線等に用いることができる材料を第３の電極５５１（ｉ，ｊ）Ｒ、第３の電極５５１（ｉ，ｊ）Ｇまたは第３の電極５５１（ｉ，ｊ）Ｂ、第３の電極５５１（ｉ，ｊ）Ｗ、等に用いることができる。

例えば、配線等に用いることができる材料から選択された、可視光について透光性を有する材料を、第３の電極５５１（ｉ，ｊ）Ｒ等に用いることができる。

具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを、第３の電極５５１（ｉ，ｊ）Ｒ等に用いることができる。または、光が透過する程度に薄い金属膜を第３の電極５５１（ｉ，ｊ）Ｒ等に用いることができる。

または、光の一部を透過し、光の他の一部を反射する金属膜を第３の電極５５１（ｉ，ｊ）Ｒ等に用いることができる。これにより、微小共振器構造を第２の表示素子５５０（ｉ，ｊ）Ｒ等に設けることができる。その結果、所定の波長の光を他の光より効率よく取り出すことができる。

例えば、配線等に用いることができる材料を第４の電極５５２に用いることができる。具体的には、可視光について反射性を有する材料を、第４の電極５５２に用いることができる。

《反射防止構造ＡＲＲ、反射防止構造ＡＲＧ、反射防止構造ＡＲＢ》
例えば、光の一部を透過し、光の他の一部を反射する材料を半透過半反射膜ＡＲ１に用いることができる。具体的には、光が透過する程度に薄い金属膜を半透過半反射膜ＡＲ１に用いることができる。例えば、第３の電極５５１（ｉ，ｊ）Ｒを半透過半反射膜ＡＲ１に用いることができる。

例えば、可視光の一部を反射する材料を反射膜ＡＲ２に用いることができる。具体的には、金属膜等を反射膜ＡＲ２に用いることができる。例えば、第４の電極５５２を反射膜ＡＲ２に用いることができる。

例えば、可視光の一部を透過する材料を光学調整膜ＡＲ３に用いることができる。具体的には、透光性を備える有機材料または透光性を備える無機材料を光学調整膜ＡＲ３に用いることができる。または、透光性を備える導電性の材料を光学調整膜ＡＲ３に用いることができる。例えば、透光性を備える導電性の材料と発光性の材料を含む層５５３Ｒ等を積層した積層材料を光学調整膜ＡＲ３に用いることができる。

《駆動回路ＧＤ》
シフトレジスタ等のさまざまな順序回路等を駆動回路ＧＤに用いることができる。例えば、トランジスタＭＤ、容量素子等を駆動回路ＧＤに用いることができる。具体的には、スイッチＳＷ１に用いることができるトランジスタまたはトランジスタＭと同一の工程で形成することができる半導体膜を備えるトランジスタを用いることができる。

例えば、スイッチＳＷ１に用いることができるトランジスタと異なる構成をトランジスタＭＤに用いることができる。具体的には、導電膜５２４を有するトランジスタをトランジスタＭＤに用いることができる（図３（Ｂ）参照）。

導電膜５０４との間に半導体膜５０８を挟むように導電膜５２４を配設し、導電膜５２４および半導体膜５０８の間に絶縁膜５１６を配設し、半導体膜５０８および導電膜５０４の間に絶縁膜５０６を配設する。例えば、導電膜５０４と同じ電位を供給する配線に導電膜５２４を電気的に接続する。

なお、トランジスタＭと同一の構成を、トランジスタＭＤに用いることができる。

《駆動回路ＳＤ、駆動回路ＳＤ１、駆動回路ＳＤ２》
駆動回路ＳＤ１は、情報Ｖ１１に基づいて画像信号を供給する機能を有し、駆動回路ＳＤ２は、情報Ｖ１２に基づいて画像信号を供給する機能を有する。

駆動回路ＳＤ１は、例えば反射型の表示素子と電気的に接続される画素回路に供給する画像信号を生成する機能を備える。具体的には、極性が反転する信号を生成する機能を備える。これにより、例えば、反射型の液晶表示素子を駆動することができる。

駆動回路ＳＤ２は、例えば発光素子と電気的に接続される画素回路に供給する画像信号を生成する機能を備える。

例えば、シフトレジスタ等のさまざまな順序回路等を駆動回路ＳＤ１または駆動回路ＳＤ２に用いることができる。なお、駆動回路ＳＤ１および駆動回路ＳＤ２に換えて、駆動回路ＳＤ１および駆動回路ＳＤ２が集積された駆動回路ＳＤを用いることができる。具体的には、シリコン基板上に形成された集積回路を駆動回路ＳＤに用いることができる。

例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて、駆動回路ＳＤを端子５１９Ｂに実装することができる。具体的には、異方性導電膜を用いて、集積回路を端子５１９Ｂに実装することができる。または、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）法を用いて、集積回路を端子５１９Ｂに実装することができる。

《選択回路２３９》
例えば、第１のマルチプレクサおよび第２のマルチプレクサを選択回路２３９に用いることができる（図８参照）。第１のマルチプレクサおよび第２のマルチプレクサは制御情報ＳＳに基づいて動作する機能を備える。

第１のマルチプレクサは、画像情報Ｖ１が供給される第１の入力部および第３の入力部と、背景情報ＶＢＧが供給される第２の入力部と、を備え、制御情報ＳＳを供給される。第１のマルチプレクサは、第１のステータスまたは第３のステータスの制御情報ＳＳが供給された場合に、画像情報Ｖ１を出力し、第２のステータスの制御情報ＳＳが供給された場合に、背景情報ＶＢＧを出力する。なお、第１のマルチプレクサが出力する情報を情報Ｖ１１とする。

第２のマルチプレクサは、背景情報ＶＢＧが供給される第１の入力部と、画像情報Ｖ１が供給される第２の入力部および第３の入力部と、を備え、制御情報ＳＳを供給される。第２のマルチプレクサは、第１のステータスの制御情報ＳＳが供給された場合に、背景情報ＶＢＧを出力し、第２のステータスまたは第３のステータスの制御情報ＳＳが供給された場合に、画像情報Ｖ１を出力する。なお、第２のマルチプレクサが出力する情報を情報Ｖ１２とする。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、本発明の一態様の入出力パネルの構成について、図９乃至図１２を参照しながら説明する。なお、入出力パネルはタッチパネルまたはタッチスクリーンともいう。

図９は本発明の一態様の入出力パネルの構成を説明する図である。図９（Ａ）は入出力パネルの上面図である。図９（Ｂ−１）は本発明の一態様の入出力パネルの入力部の一部を説明する模式図であり、図９（Ｂ−２）は図９（Ｂ−１）に示す構成の一部を説明する模式図である。

図１０（Ａ）は本発明の一態様の入出力パネルの断面図であり、図１０（Ｂ）は図１０（Ａ）の一部を説明する図である。

図１１（Ａ）は本発明の一態様の入出力パネルの断面図であり、図１１（Ｂ）は図１１（Ａ）の一部を説明する図である。

図１２は入出力パネルの入力部の構成を説明するブロック図である。

なお、入出力パネルは、入力部を有する点が、図１乃至図８を参照しながら説明する表示パネルとは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。

＜入出力パネルの構成例１．＞
本実施の形態で説明する入出力パネル７００ＴＰ１は、実施の形態１に記載の表示パネルと、入力部と、を有する（図９乃至図１１参照）。

入力部は、表示パネルと重なる領域に近接するものを検知する機能を備える。

入力部は表示パネルと重なる領域を備え、入力部は制御線ＣＬ（ｇ）と、検知信号線ＭＬ（ｈ）と、検知素子７７５（ｇ，ｈ）と、を備える（図９（Ｂ−２）参照）。

検知素子７７５（ｇ，ｈ）は、制御線ＣＬ（ｇ）および検知信号線ＭＬ（ｈ）と電気的に接続される。

制御線ＣＬ（ｇ）は、制御信号を供給する機能を備える。

検知素子７７５（ｇ，ｈ）は制御信号を供給され、検知素子７７５（ｇ，ｈ）は制御信号および表示パネルと重なる領域に近接するものとの距離に基づいて変化する検知信号を供給する機能を備える。

検知信号線ＭＬ（ｈ）は、検知信号を供給される機能を備える。

検知素子７７５（ｇ，ｈ）は透光性を備え、検知素子７７５（ｇ，ｈ）は電極Ｃ（ｇ）と、電極Ｍ（ｈ）と、を備える。

電極Ｃ（ｇ）は、制御線ＣＬ（ｇ）と電気的に接続される。

電極Ｍ（ｈ）は検知信号線ＭＬ（ｈ）と電気的に接続され、電極Ｍ（ｈ）は表示パネルと重なる領域に近接するものによって一部が遮られる電界を、電極Ｃ（ｇ）との間に形成するように配置される（図１０（Ａ）参照）。

上記本発明の一態様の表示パネルは、表示パネルと重なる領域に近接するものを検知することができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。

また、本実施の形態で説明する入力部は、基板７１０と、接合層７０９と、を備える（図１０（Ａ）または図１１（Ａ）参照）。

基板７１０は、基板７７０との間に検知素子７７５（ｇ，ｈ）を挟む領域を備える。

接合層７０９は、基板７７０および検知素子７７５（ｇ，ｈ）の間に挟まれる領域を備え、基板７７０および検知素子７７５（ｇ，ｈ）を貼り合わせる機能を備える。

機能膜７７０Ｐは、第１の表示素子７５０（ｉ，ｊ）との間に検知素子７７５（ｇ，ｈ）を挟む領域を備える。これにより、例えば、検知素子７７５（ｇ，ｈ）が反射する光の強度を低減することができる。

また、本実施の形態で説明する入力部は、一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）と、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）と、を有する（図１２参照）。なお、ｇは１以上ｐ以下の整数であり、ｈは１以上ｑ以下の整数であり、ｐおよびｑは１以上の整数である。

一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、検知素子７７５（ｇ，ｈ）を含み、行方向（図中に矢印Ｒ２で示す方向）に配設される。なお、図１２に矢印Ｒ２で示す方向は、図８に矢印Ｒ１で示す方向と同じであっても良いし、異なっていてもよい。

また、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、検知素子７７５（ｇ，ｈ）を含み、行方向と交差する列方向（図中に矢印Ｃ２で示す方向）に配設される。

行方向に配設される一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、制御線ＣＬ（ｇ）と電気的に接続される電極Ｃ（ｇ）を含む。

列方向に配設される他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、検知信号線ＭＬ（ｈ）と電気的に接続される電極Ｍ（ｈ）を含む。

また、本実施の形態で説明する入出力装置の制御線ＣＬ（ｇ）は、導電膜ＢＲ（ｇ，ｈ）を含む（図１０（Ａ）参照）。導電膜ＢＲ（ｇ，ｈ）は、検知信号線ＭＬ（ｈ）と重なる領域を備える。

絶縁膜７０６は、検知信号線ＭＬ（ｈ）および導電膜ＢＲ（ｇ，ｈ）の間に挟まれる領域を備える。これにより、検知信号線ＭＬ（ｈ）および導電膜ＢＲ（ｇ，ｈ）の短絡を防止することができる。

また、本実施の形態で説明する入出力パネルは、発振回路ＯＳＣおよび検知回路ＤＣを備える（図１２参照）。

発振回路ＯＳＣは、制御線ＣＬ（ｇ）と電気的に接続され、制御信号を供給する機能を備える。例えば、矩形波、のこぎり波また三角波等を制御信号に用いることができる。

検知回路ＤＣは、検知信号線ＭＬ（ｈ）と電気的に接続され、検知信号線ＭＬ（ｈ）の電位の変化に基づいて検知信号を供給する機能を備える。

以下に、入出力パネルを構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。

例えば、検知信号線ＭＬ（ｈ）を電極Ｍ（ｈ）に用いることができる。

《構成例》
本発明の一態様の入出力パネルは、表示パネルまたは入力部を有する。

入力部は、基板７１０と、機能層７２０と、接合層７０９と、端子７１９と、を備える（図１０（Ａ）および図１１（Ａ）参照）。

機能層７２０は、基板７７０および基板７１０の間に挟まれる領域を備える。機能層７２０は、検知素子７７５（ｇ，ｈ）と、絶縁膜７０６と、を備える。

接合層７０９は、機能層７２０および基板７７０の間に挟まれる領域を備え、機能層７２０および基板７７０を貼り合せる機能を備える。

端子７１９は、検知素子７７５（ｇ，ｈ）と電気的に接続される。

《基板７１０》
例えば、透光性を備える材料を基板７１０に用いることができる。具体的には、基板５７０に用いることができる材料から選択された材料を基板７１０に用いることができる。

例えば、アルミノ珪酸ガラス、強化ガラス、化学強化ガラスまたはサファイア等を、表示パネルの使用者に近い側に配置される基板７１０に好適に用いることができる。これにより、使用に伴う表示パネルの破損や傷付きを防止することができる。

《検知素子７７５（ｇ，ｈ）》
例えば静電容量、照度、磁力、電波または圧力等を検知して、検知した物理量に基づく情報を供給する素子を、検知素子７７５（ｇ，ｈ）に用いることができる。

具体的には、容量素子、光電変換素子、磁気検知素子、圧電素子または共振器等を検知素子７７５（ｇ，ｈ）に用いることができる。

例えば、大気中において、大気より大きな誘電率を備える指などが導電膜に近接すると、指などと導電膜の間の静電容量が変化する。この静電容量の変化を検知して検知情報を供給することができる。具体的には、自己容量方式の検知素子を用いることができる。

例えば、電極Ｃ（ｇ）と、電極Ｍ（ｈ）と、を検知素子に用いることができる。具体的には、制御信号が供給される電極Ｃ（ｇ）と、電極Ｃ（ｇ）との間に近接するものによって一部が遮られる電界が形成されるように配設される電極Ｍ（ｈ）と、を用いることができる。これにより、近接するものに遮られて変化する電界を検知信号線ＭＬ（ｈ）の電位を用いて検知して、検知信号として供給することができる。その結果、電界を遮るように近接するものを検知することができる。具体的には、相互容量方式の検知素子を用いることができる。

《制御線ＣＬ（ｇ）、検知信号線ＭＬ（ｈ）、導電膜ＢＲ（ｇ，ｈ）》
例えば、可視光について透光性を有し且つ導電性を備える材料を、制御線ＣＬ（ｇ）、検知信号線ＭＬ（ｈ）または導電膜ＢＲ（ｇ，ｈ）に用いることができる。

具体的には、第２の電極７５２に用いる材料を制御線ＣＬ（ｇ）、検知信号線ＭＬ（ｈ）または導電膜ＢＲ（ｇ，ｈ）に用いることができる。

《絶縁膜７０６》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜７０６等に用いることができる。具体的には、シリコンおよび酸素を含む膜を絶縁膜７０６に用いることができる。

《端子７１９》
例えば、配線等に用いることができる材料を端子７１９に用いることができる。なお、例えば、導電材料ＡＣＦ２を用いて、端子７１９とフレキシブルプリント基板ＦＰＣ２を電気的に接続することができる（図１１（Ａ）参照）。

なお、端子７１９を用いて、制御線ＣＬ（ｇ）に制御信号を供給することができる。または、検知信号線ＭＬ（ｈ）から検知信号を供給されることができる。

《接合層７０９》
例えば、封止材７０５に用いることができる材料を接合層７０９に用いることができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態３）
本実施の形態では、本発明の一態様の入出力装置に用いることができる半導体装置の構成について、図１３を参照しながら説明する。

図１３は、本発明の一態様の入出力装置に用いることができるトランジスタＴＲの構成を説明する図である。図１３（Ａ）は、本発明の一態様の入出力装置に用いることができるトランジスタＴＲに用いることができるトランジスタの上面図である。図１３（Ｂ）は、図１３（Ａ）を参照しながら説明するトランジスタのチャネル長（Ｌ）方向の断面を含む断面図である。図１３（Ｃ）は、図１３（Ａ）を参照しながら説明するトランジスタのチャネル幅（Ｗ）方向の断面を含む断面図である。なお、切断線Ｌ１−Ｌ２方向をチャネル長方向、切断線Ｗ１−Ｗ２方向をチャネル幅方向と呼称する場合がある。

なお、トランジスタＴＲを実施の形態２において説明する入出力装置等に用いることができる。

例えば、トランジスタＴＲをスイッチＳＷ１に用いる場合は、絶縁膜１０２を第２の絶縁膜５０１Ｃに、導電膜１０４を導電膜５０４に、絶縁膜１０６を絶縁膜５０６に、半導体膜１０８を半導体膜５０８に、導電膜１１２ａを導電膜５１２Ａに、導電膜１１２ｂを導電膜５１２Ｂに、絶縁膜１１４および絶縁膜１１６が積層された積層膜を絶縁膜５１６に、絶縁膜１１８を絶縁膜５１８に、それぞれ読み替えることができる。

＜トランジスタの構成例１＞
本発明の一態様の入出力装置に用いることができるトランジスタは、第２の絶縁膜１０２上の導電膜１０４と、第２の絶縁膜１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の半導体膜１０８と、半導体膜１０８上の導電膜１１２ｂと、半導体膜１０８上の導電膜１１２ａと、半導体膜１０８、導電膜１１２ｂ、及び導電膜１１２ａ上の絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１６上の導電膜１２４と、を有する（図１３（Ｂ）参照）。

例えば、導電膜１０４が第１のゲート電極として機能し、導電膜１１２ｂがソース電極として機能し、導電膜１１２ａがドレイン電極として機能し、導電膜１２４が第２のゲート電極として機能する。絶縁膜１０６が第１のゲート絶縁膜として機能し、絶縁膜１１４、１１６が第２のゲート絶縁膜として機能する。

例えば、酸化物半導体を半導体膜１０８に用いることができる。具体的には、インジウムを含む酸化物半導体膜またはインジウムとガリウムと亜鉛を含む酸化物半導体膜を半導体膜１０８に用いることができる。

また、半導体膜１０８は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する。

例えば、半導体膜１０８は、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。ただし、本発明の一態様の半導体装置は、これに限定されず、Ｉｎの原子数比がＭの原子数比よりも少ない領域を有する構成、あるいはＩｎの原子数比がＭの原子数比と同じ領域を有する構成としてもよい。

半導体膜１０８は、Ｉｎの原子数比がＭの原子数比より多い領域を有する。これにより、トランジスタの電界効果移動度を高くすることができる。具体的には、トランジスタの電界効果移動度が１０ｃｍ^２／Ｖｓを超えることが可能となる。さらに好ましくはトランジスタの電界効果移動度が３０ｃｍ^２／Ｖｓを超えることが可能となる。

《２つのゲート電極が奏する効果》
本発明の一態様の入出力装置に用いることができるトランジスタはゲート電極を２つ備えることができる。

２つのゲート電極がトランジスタの特性に奏する効果を図１３（Ｃ）を参照しながら説明する。

図１３（Ｃ）に示すように、第２のゲート電極として機能する導電膜１２４は、開口部１２２を介して第１のゲート電極として機能する導電膜１０４と電気的に接続される。よって、導電膜１０４と導電膜１２４には、同じ電位が与えられる。

図１３（Ｃ）に示すように、半導体膜１０８は、導電膜１０４、及び導電膜１２４と対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。

導電膜１０４及び導電膜１２４のチャネル幅方向の長さは、それぞれ半導体膜１０８のチャネル幅方向の長さよりも長い。また、半導体膜１０８の全体は、絶縁膜１０６、１１４、１１６を介して導電膜１０４と導電膜１２４とによって覆われている。

別言すると、導電膜１０４及び導電膜１２４は、絶縁膜１０６、１１４、１１６に設けられる開口部１２２において接続され、且つ半導体膜１０８の側端部よりも外側に位置する領域を有する。

このような構成とすることで、トランジスタに含まれる半導体膜１０８を、導電膜１０４及び導電膜１２４の電界によって電気的に囲むことができる。第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を、電気的に囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。

トランジスタは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電膜１０４によってチャネルを誘起させるための電界を効果的に半導体膜１０８に印加することができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。また、トランジスタは、半導体膜１０８が第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２４によって囲まれた構造を有するため、機械的強度を高めることができる。

なお、上記の説明においては、第１のゲート電極と、第２のゲート電極とを接続させる構成について例示したがこれに限定されない。例えば、第２のゲート電極として機能する導電膜５２４をトランジスタＭのソース電極またはドレイン電極として機能する導電膜５１２Ｂと電気的に接続させる構成としてもよい。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、本発明の一態様の情報処理装置に用いることができるトランジスタの構成について、図１４および図１５を参照しながら説明する。具体的には、トランジスタの半導体膜に用いることができる酸化物半導体膜の構成について説明する。

なお、本実施の形態で説明するトランジスタは、例えば、スイッチＳＷ１またはスイッチＳＷ２に用いることができる。トランジスタＭまたはトランジスタＭＤなどに用いることができる。

図１４はトランジスタのチャネル長（Ｌ）方向の断面図である。図１４（Ａ）は３つの膜が積層された酸化物半導体膜を有するトランジスタのチャネル長（Ｌ）方向の断面図である。図１４（Ｂ）は２つの膜が積層された酸化物半導体膜を有するトランジスタのチャネル長（Ｌ）方向の断面図である。

図１５は、積層膜のバンド構造を説明する模式図である。積層膜は酸化物半導体膜およびそれに接する絶縁膜を有する。なお、バンド構造の理解を容易にするために、積層膜を構成する各酸化物半導体膜及び各絶縁膜の伝導帯下端のエネルギー準位（Ｅｃ）を図示する。

図１５（Ａ）は、絶縁膜１０６、半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び絶縁膜１１４を有する積層構造の膜厚方向のバンド構造の一例である。

また、図１５（Ｂ）は、絶縁膜１０６、半導体膜１０８ｂ、１０８ｃ、及び絶縁膜１１４を有する積層構造の膜厚方向のバンド構造の一例である。

＜半導体装置の構成例１＞
例えば、２つの絶縁膜の間に挟まれる、３つの膜が積層された半導体膜を、トランジスタに用いることができる。具体的には、絶縁膜１０６および絶縁膜１１６の間に挟まれる、半導体膜１０８ａと、半導体膜１０８ｃと、半導体膜１０８ｂと、が積層された半導体膜をトランジスタに用いることができる（図１４（Ａ）および図１５（Ａ）参照）。

半導体膜１０８ｃは、半導体膜１０８ａと互いに重なる領域を備え、半導体膜１０８ｂは、半導体膜１０８ａおよび半導体膜１０８ｃの間に挟まれる領域を備える。

絶縁膜１１６は、絶縁膜１０６と互いに重なる領域を備える。

半導体膜１０８ａは、絶縁膜１０６と接する領域を備え、半導体膜１０８ｃは、絶縁膜１１６と接する領域を備え、いずれの領域も互いに重なる領域を備える。

また、図１５（Ａ）は、絶縁膜１０６、及び絶縁膜１１４として酸化シリコン膜を用い、半導体膜１０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、半導体膜１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、半導体膜１０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。

＜半導体装置の構成例２＞
例えば、２つの絶縁膜の間に挟まれる、２つの膜が積層された半導体膜を、トランジスタに用いることができる。具体的には、絶縁膜１０６および絶縁膜１１６の間に挟まれる、半導体膜１０８ｂと、半導体膜１０８ｃと、が積層された酸化物半導体膜をトランジスタに用いることができる（図１４（Ｂ）および図１５（Ｂ）参照）。

半導体膜１０８ｃは、半導体膜１０８ｂと互いに重なる領域を備える。

絶縁膜１１６は、絶縁膜１０６と互いに重なる領域を備える。

半導体膜１０８ｂは、絶縁膜１０６と接する領域を備え、半導体膜１０８ｃは、絶縁膜１１６と接する領域を備え、いずれの領域も互いに重なる領域を備える。

また、図１５（Ｂ）は、絶縁膜１０６、及び絶縁膜１１４として酸化シリコン膜を用い、半導体膜１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、半導体膜１０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される膜を用いる、積層構造のバンド図である。

＜半導体膜のバンド構造＞
図１５（Ａ）（Ｂ）に示すように、半導体膜１０８ａ、１０８ｂ、１０８ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、半導体膜１０８ａと半導体膜１０８ｂとの界面、または半導体膜１０８ｂと半導体膜１０８ｃとの界面において、トラップ中心や再結合中心のような欠陥準位、を形成するような不純物が存在しないとする。

半導体膜１０８ａ、１０８ｂ、１０８ｃに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。

図１５（Ａ）（Ｂ）に示す構成とすることで半導体膜１０８ｂがウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が半導体膜１０８ｂに形成されることがわかる。

なお、半導体膜１０８ａ、１０８ｃを設けることにより、半導体膜１０８ｂに形成されうるトラップ準位を半導体膜１０８ｂより遠ざけることができる。

また、トラップ準位がチャネル領域として機能する半導体膜１０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が半導体膜１０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。

また、半導体膜１０８ａ、１０８ｃは、半導体膜１０８ｂよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、半導体膜１０８ｂの伝導帯下端のエネルギー準位と、半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、半導体膜１０８ａ、１０８ｃの電子親和力と、半導体膜１０８ｂの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。

このような構成を有することで、半導体膜１０８ｂが電流の主な経路となり、チャネル領域として機能する。また、半導体膜１０８ａ、１０８ｃは、チャネル領域が形成される半導体膜１０８ｂを構成する金属元素の一種以上から構成される酸化物半導体膜であるため、半導体膜１０８ａと半導体膜１０８ｂとの界面、または半導体膜１０８ｂと半導体膜１０８ｃとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。

また、半導体膜１０８ａ、１０８ｃは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。または、半導体膜１０８ａ、１０８ｃには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が半導体膜１０８ｂよりも小さく、伝導帯下端のエネルギー準位が半導体膜１０８ｂの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位が、半導体膜１０８ｂの伝導帯下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、半導体膜１０８ｂの伝導帯下端のエネルギー準位と、半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ以上とすることが好ましい。

また、半導体膜１０８ａ、１０８ｃは、膜中にスピネル型の結晶構造が含まれないことが好ましい。半導体膜１０８ａ、１０８ｃの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１１２ａ、１１２ｂの構成元素が半導体膜１０８ｂへ拡散してしまう場合がある。

半導体膜１０８ａ、１０８ｃの膜厚は、導電膜１１２ａ、１１２ｂの構成元素が半導体膜１０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁膜１１４から半導体膜１０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば、半導体膜１０８ａ、１０８ｃの膜厚が１０ｎｍ以上であると、導電膜１１２ａ、１１２ｂの構成元素が半導体膜１０８ｂへ拡散するのを抑制することができる。また、半導体膜１０８ａ、１０８ｃの膜厚を１００ｎｍ以下とすると、絶縁膜１１４から半導体膜１０８ｂへ効果的に酸素を供給することができる。

半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）であるとき、ＭをＩｎより高い原子数比で有することで、半導体膜１０８ａ、１０８ｃのエネルギーギャップを大きく、電子親和力を小さくしうる。よって、半導体膜１０８ｂとの電子親和力の差をＭの組成によって制御することが可能となる場合がある。また、Ｍは、酸素との結合力が強い金属元素であるため、これらの元素をＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。

また、半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、半導体膜１０８ａ、１０８ｃとして、酸化ガリウム膜を用いてもよい。

また、半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、半導体膜１０８ｂと比較して、半導体膜１０８ａ、１０８ｃに含まれるＭの原子数比が大きく、代表的には、半導体膜１０８ｂに含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。

また、半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、半導体膜１０８ｂをＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１［原子数比］、半導体膜１０８ａ、１０８ｃをＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２［原子数比］とすると、ｙ_２／ｘ_２がｙ_１／ｘ_１よりも大きく、好ましくは、ｙ_２／ｘ_２がｙ_１／ｘ_１よりも１．５倍以上である。より好ましくは、ｙ_２／ｘ_２がｙ_１／ｘ_１よりも２倍以上大きく、さらに好ましくは、ｙ_２／ｘ_２がｙ_１／ｘ_１よりも３倍以上または４倍以上大きい。このとき、半導体膜１０８ｂにおいて、ｙ_１がｘ_１以上であると、半導体膜１０８ｂを用いるトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ_１がｘ_１の３倍以上になると、半導体膜１０８ｂを用いるトランジスタの電界効果移動度が低下してしまうため、ｙ_１はｘ_１の３倍未満であると好ましい。

半導体膜１０８ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、半導体膜１０８ｂを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１とすると_、ｘ_１／ｙ_１は、１／３以上６以下、さらには１以上６以下であって、ｚ_１／ｙ_１は、１／３以上６以下、さらには１以上６以下であることが好ましい。

また、半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、半導体膜１０８ａ、１０８ｃを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２とすると_、ｘ_２／ｙ_２＜ｘ_１／ｙ_１であって、ｚ_２／ｙ_２は、１／３以上６以下、さらには１以上６以下であることが好ましい。また、Ｉｎに対するＭの原子数比率を大きくすることで、半導体膜１０８ａ、１０８ｃのエネルギーギャップを大きく、電子親和力を小さくすることが可能であるため、ｙ_２／ｘ_２を３以上、または４以上とすることが好ましい。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：５、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：２、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：５等がある。

また、半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ酸化物の場合、Ｍとして２価の金属原子（例えば、亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有しない半導体膜１０８ａ、１０８ｃを形成することができる。また、半導体膜１０８ａ、１０８ｃとしては、例えば、Ｉｎ−Ｇａ酸化物膜を用いることができる。該Ｉｎ−Ｇａ酸化物としては、例えば、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７：９３）を用いて、スパッタリング法により形成することができる。また、半導体膜１０８ａ、１０８ｃを、ＤＣ放電を用いたスパッタリング法で成膜するためには、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０．９５以下、例えば０．９３とするとよい。

なお、半導体膜１０８ａ、１０８ｂ、１０８ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態５）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図１６および図１７を参照しながら説明する。

図１６は本発明の一態様の情報処理装置の構成を説明する図である。図１６（Ａ）は本発明の一態様の情報処理装置のブロック図である。図１６（Ｂ）および図１６（Ｃ）は、情報処理装置２００の外観の一例を説明する投影図である。

図１７（Ａ）は、表示部２３０の構成を説明するブロック図である。図１７（Ｂ）は、表示部２３０Ｂの構成を説明するブロック図である。

図１８は、本発明の一態様のプログラムを説明するフローチャートである。図１８（Ａ）は、本発明の一態様のプログラムの主の処理を説明するフローチャートであり、図１８（Ｂ）は、割り込み処理を説明するフローチャートである。

＜情報処理装置の構成例１．＞
本実施の形態で説明する情報処理装置は、入出力装置２２０と、演算装置２１０と、を有する（図１６（Ａ）参照）。例えば、実施の形態１に記載の入出力装置を入出力装置２２０に用いることができる。

入出力装置２２０は、検知信号に基づいて位置情報Ｐ１を供給する機能を備える。

演算装置２１０は、入出力装置２２０と電気的に接続される。

演算装置２１０は、画像情報Ｖ１を供給する機能を備える。演算装置２１０は、演算部２１１および記憶部２１２を備え、記憶部２１２は、演算部２１１に実行させるプログラムを記憶する機能を備える。

プログラムは位置情報Ｐ１から所定のイベントを識別するステップを備え、プログラムは所定のイベントが供給された場合に、モードを変更するステップを備える。

演算装置２１０はモードに基づいて画像情報Ｖ１を生成する機能を備え、演算装置２１０はモードに基づいて制御情報ＳＳを供給する機能を備える。

入出力装置２２０は、駆動回路ＧＤを備える。

駆動回路ＧＤは、制御情報を供給される機能を備える。

駆動回路ＧＤは、第２のモードに基づいて制御情報ＳＳを供給される場合に、第１のモードに基づいて制御情報ＳＳを供給される場合より低い頻度で選択信号を供給する機能を備える。言い換えると、駆動回路ＧＤは、第２のモードにおいて第１のモードより低い頻度で選択信号を供給する機能を備える。

これにより、入出力装置を用いて供給する位置情報に基づいて、画像情報または制御情報を演算装置に生成させることができる。または、生成させた画像情報または制御情報を用いて、消費電力を低減することができる。または、視認性に優れた表示をすることができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。

＜構成＞
本発明の一態様は、演算装置２１０または入出力装置２２０を備える。

《演算装置２１０》
演算装置２１０は、演算部２１１および記憶部２１２を備える。また、伝送路２１４および入出力インターフェース２１５を備える（図１６（Ａ）参照）。

《演算部２１１》
演算部２１１は、例えばプログラムを実行する機能を備える。例えば、実施の形態６で説明するＣＰＵを用いることができる。これにより、消費電力を十分に低減することができる。

《記憶部２１２》
記憶部２１２は、例えば演算部２１１が実行するプログラム、初期情報、設定情報または画像等を記憶する機能を有する。

具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタを用いたメモリ等を用いることができる。

《入出力インターフェース２１５、伝送路２１４》
入出力インターフェース２１５は端子または配線を備え、情報を供給し、情報を供給される機能を備える。例えば、伝送路２１４と電気的に接続することができる。また、入出力装置２２０と電気的に接続することができる。

伝送路２１４は配線を備え、情報を供給し、情報を供給される機能を備える。例えば、入出力インターフェース２１５と電気的に接続することができる。また、演算部２１１、記憶部２１２または入出力インターフェース２１５と電気的に接続することができる。

《入出力装置２２０》
入出力装置２２０は、表示部２３０、入力部２４０、検知部２５０または通信部２９０を備える。例えば、実施の形態１で説明する入出力装置を用いることができる。これにより、消費電力を低減することができる。

《表示部２３０》
表示部２３０は、表示領域２３１と、駆動回路ＧＤと、駆動回路ＳＤと、を有する（図１７（Ａ）参照）。また、表示部は、配線Ｇ（１）乃至Ｇ（ｍ）および配線Ｓ（１）乃至Ｓ（ｎ）を有する。例えば、配線Ｇ（ｉ）は走査線Ｇ１（ｉ）を含み、配線Ｓ（ｉ）は信号線Ｓ１（ｊ）を含む。

表示領域２３１は、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と、走査線Ｇ１（ｉ）と、を有する（図１７（Ａ）参照）。なお、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。

一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は画素７０２（ｉ，ｊ）を含み、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は行方向（図中に矢印Ｒ１で示す方向）に配設される。

他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は画素７０２（ｉ，ｊ）を含み、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は行方向と交差する列方向（図中に矢印Ｃ１で示す方向）に配設される。

走査線Ｇ１（ｉ）は、行方向に配設される一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と電気的に接続される。

列方向に配設される他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される。

また、表示部２３０は、複数の駆動回路を有することができる。例えば、表示部２３０Ｂは、駆動回路ＧＤＡおよび駆動回路ＧＤＢを有することができる（図１７（Ｂ）参照）。

《駆動回路ＧＤ》
駆動回路ＧＤは、制御情報に基づいて選択信号を供給する機能を有する。

一例を挙げれば、制御情報に基づいて、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示することができる。

例えば、制御情報に基づいて、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッカーが抑制された状態で静止画像を表示することができる。

また、例えば、複数の駆動回路を備える場合、駆動回路ＧＤＡが選択信号を供給する頻度と、駆動回路ＧＤＢが選択信号を供給する頻度を、異ならせることができる。具体的には、動画像を滑らかに表示する領域に、静止画像をフリッカーが抑制された状態で表示する領域より高い頻度で選択信号を供給することができる。

《駆動回路ＳＤ》
駆動回路ＳＤは、画像情報Ｖ１に基づいて画像信号を供給する機能を有する。

《画素７０２（ｉ，ｊ）》
画素７０２（ｉ，ｊ）は、第１の表示素子７５０（ｉ，ｊ）または第２の表示素子５５０（ｉ，ｊ）を備える。また、第１の表示素子７５０（ｉ，ｊ）または第２の表示素子５５０（ｉ，ｊ）を駆動する画素回路を備える。例えば、実施の形態１で説明する表示パネルに用いることができる画素の構成を、画素７０２（ｉ，ｊ）に利用することができる。

《第１の表示素子７５０（ｉ，ｊ）》
例えば、光の反射または透過を制御する機能を備える表示素子を、第１の表示素子７５０（ｉ，ｊ）に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のＭＥＭＳ表示素子等を用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。具体的には、反射型の液晶表示素子を第１の表示素子７５０（ｉ，ｊ）に用いることができる。

《第２の表示素子５５０（ｉ，ｊ）》
例えば、光を射出する機能を備える表示素子を第２の表示素子５５０（ｉ，ｊ）に用いることができる。具体的には、有機ＥＬ素子を用いることができる。

《画素回路》
第１の表示素子７５０（ｉ，ｊ）、第２の表示素子５５０（ｉ，ｊ）を駆動する機能を備える回路を画素回路に用いることができる。

スイッチ、トランジスタ、ダイオード、抵抗素子、インダクタまたは容量素子等を画素回路に用いることができる。

例えば、単数または複数のトランジスタをスイッチに用いることができる。または、並列に接続された複数のトランジスタ、直列に接続された複数のトランジスタ、直列と並列が組み合わされて接続された複数のトランジスタを、一のスイッチに用いることができる。

《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を駆動回路および画素回路のトランジスタに用いることができる。

例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを用いることができる。

ところで、例えば、アモルファスシリコンを半導体に用いるボトムゲート型のトランジスタの製造ラインは、酸化物半導体を半導体に用いるボトムゲート型のトランジスタの製造ラインに容易に改造できる。また、例えばポリシリコンを半導体に用いるトップゲート型のトランジスタの製造ラインは、酸化物半導体を半導体に用いるトップゲート型のトランジスタの製造ラインに容易に改造できる。

例えば、１４族の元素を含む半導体を用いるトランジスタを利用することができる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いたトランジスタを用いることができる。

なお、半導体にポリシリコンを用いるトランジスタの作製に要する温度は、半導体に単結晶シリコンを用いるトランジスタに比べて低い。

また、ポリシリコンを半導体に用いるトランジスタの電界効果移動度は、アモルファスシリコンを半導体に用いるトランジスタに比べて高い。これにより、画素の開口率を向上することができる。また、極めて高い精細度で設けられた画素と、ゲート駆動回路およびソース駆動回路を同一の基板上に形成することができる。その結果、電子機器を構成する部品数を低減することができる。

また、ポリシリコンを半導体に用いるトランジスタの信頼性は、アモルファスシリコンを半導体に用いるトランジスタに比べて優れる。

例えば、酸化物半導体を用いるトランジスタを利用することができる。具体的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に用いることができる。

一例を挙げれば、オフ状態におけるリーク電流が、半導体膜にアモルファスシリコンを用いたトランジスタより小さいトランジスタを用いることができる。具体的には、半導体膜に酸化物半導体を用いたトランジスタを用いることができる。

これにより、画素回路が画像信号を保持することができる時間を、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路が保持することができる時間より長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。

また、例えば、化合物半導体を用いるトランジスタを利用することができる。具体的には、ガリウムヒ素を含む半導体を半導体膜に用いることができる。

例えば、有機半導体を用いるトランジスタを利用することができる。具体的には、ポリアセン類またはグラフェンを含む有機半導体を半導体膜に用いることができる。

《入力部２４０》
さまざまなヒューマンインターフェイス等を入力部２４０に用いることができる（図１６（Ａ）参照）。

例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部２４０に用いることができる。なお、表示部２３０に重なる領域を備えるタッチセンサを用いることができる。表示部２３０と表示部２３０に重なる領域を備えるタッチセンサを備える入出力装置を、タッチパネルということができる。

例えば、使用者は、タッチパネルに触れた指をポインタに用いて様々なジェスチャー（タップ、ドラッグ、スワイプまたはピンチイン等）をすることができる。

例えば、演算装置２１０は、タッチパネルに接触する指の位置または軌跡等の情報を解析し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとすることができる。これにより、使用者は、所定のジェスチャーにあらかじめ関連付けられた所定の操作命令を、当該ジェスチャーを用いて供給できる。

一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タッチパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる。

《検知部２５０》
検知部２５０は、周囲の状態を検知して検知情報Ｐ２を供給する機能を備える。具体的には、圧力情報等を供給できる。

例えば、カメラ、加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、照度センサまたはＧＰＳ（Ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号受信回路等を、検知部２５０に用いることができる。

例えば、検知部２５０の照度センサが検知した周囲の明るさを、演算装置２１０が、所定の照度と比較して十分に明るいと判断した場合、画像情報を第１の表示素子７５０（ｉ，ｊ）を使用して表示する。または、薄暗いと判断した場合、画像情報を第１の表示素子７５０（ｉ，ｊ）および第５の表示素子５５０（ｉ，ｊ）Ｗを使用して表示する。または、暗いと判断した場合、画像情報を第５の表示素子５５０（ｉ，ｊ）Ｗを使用して表示する。

具体的には、反射型の液晶素子または／および有機ＥＬ素子を用いて、周囲の明るさに基づいて画像を表示する。

これにより、例えば、外光の強い環境において反射型の表示素子を用い、薄暗い環境において自発光型の表示素子を用いて画像情報を表示することができる。その結果、消費電力が低減された、利便性または信頼性に優れた新規な情報処理装置を提供することができる。

例えば、環境光の色度を検出する機能を備えるセンサを検知部２５０に用いることができる。具体的には、ＣＣＤカメラ等を用いることができる。これにより、例えば、検知部２５０が検出した環境光の色度に基づいて、ホワイトバランスの偏りを補うことができる。

具体的には、第１のステップにおいて、環境光のホワイトバランスの偏りを検知する。

第２のステップにおいて、第１の表示素子７５０（ｉ，ｊ）を用いて環境光を反射して表示する画像に不足する色の光の強さを予測する。

第３のステップにおいて、第１の表示素子７５０（ｉ，ｊ）を用いて環境光を反射して画像を表示し、第２の表示素子５５０（ｉ，ｊ）Ｒ、第３の表示素子５５０（ｉ，ｊ）Ｇ、第４の表示素子５５０（ｉ，ｊ）Ｂおよび第５の表示素子５５０（ｉ，ｊ）Ｗを用いて、不足する色を補う光を射出して画像を表示する。

これにより、第１の表示素子７５０（ｉ，ｊ）が反射する光のホワイトバランスの偏りを、第２の表示素子５５０（ｉ，ｊ）Ｒ、第３の表示素子５５０（ｉ，ｊ）Ｇ、第４の表示素子５５０（ｉ，ｊ）Ｂおよび第５の表示素子５５０（ｉ，ｊ）Ｗが射出する光を用いて、補正することができる。その結果、ホワイトバランスが整えられた画像を表示することができる。例えば、紙の白さを表現することができる。または、消費電力を低減することができる。または、利便性または信頼性に優れた新規な情報処理装置を提供することができる。

または、第１の表示素子７５０（ｉ，ｊ）が表示する色に偏りがある場合、第２の表示素子５５０（ｉ，ｊ）Ｒ、第３の表示素子５５０（ｉ，ｊ）Ｇ、第４の表示素子５５０（ｉ，ｊ）Ｂおよび第５の表示素子５５０（ｉ，ｊ）Ｗを用いて、ホワイトバランスの偏りが補正された表示をすることができる。

例えば、第１の表示素子７５０（ｉ，ｊ）が黄味を帯びた表示をする場合、第４の表示素子５５０（ｉ，ｊ）Ｂを用いて青色の表示を加えて補正する。

例えば、第１の表示素子７５０（ｉ，ｊ）が青味を帯びた表示をする場合、第２の表示素子５５０（ｉ，ｊ）Ｒおよび第３の表示素子５５０（ｉ，ｊ）Ｇを用いて黄色の表示を加えて補正する。

その結果、ホワイトバランスが整えられた画像を表示することができる。例えば、紙の白さを表現することができる。または、消費電力を低減することができる。または、利便性または信頼性に優れた新規な情報処理装置を提供することができる。

《通信部２９０》
通信部２９０は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を備える。

＜プログラム＞
本発明の一態様のプログラムは、下記のステップを有するプログラムである（図１８（Ａ）参照）。

《第１のステップ》
第１のステップにおいて、設定を初期化する（図１８（Ａ）（Ｓ１）参照）。

例えば、起動時に表示する所定の画像情報と、当該画像情報を表示する方法を特定する情報と、を記憶部２１２から取得する。具体的には、静止画像を所定の画像情報に用いることができる。また、動画像を用いる場合より低い頻度で画像情報を更新する方法を、画像情報を表示する方法に用いることができる。

《第２のステップ》
第２のステップにおいて、割り込み処理を許可する（図１８（Ａ）（Ｓ２）参照）。なお、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことができる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果を主の処理に反映することができる。

なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラムを起動した後に常に割り込み処理をさせることができる。

《第３のステップ》
第３のステップにおいて、第１のステップまたは割り込み処理において選択された所定のモードで、画像情報を表示する（図１８（Ａ）（Ｓ３）参照）。例えば、画像情報Ｖ１を表示する異なる２つの方法を、第１のモードおよび第２のモードに関連付けておく。これにより、モードに基づいて表示方法を選択することができる。

《第１のモード》
具体的には、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供給し、選択信号に基づいて表示をする方法を、第１のモードに関連付けることができる。

３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で選択信号を供給すると、動画像の動きを滑らかに表示することができる。

例えば、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で画像を更新すると、使用者の操作に滑らかに追従するように変化する画像を、使用者が操作中の情報処理装置２００に表示することができる。

《第２のモード》
具体的には、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給し、選択信号に基づいて表示をする方法を、第２のモードに関連付けることができる。

３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で選択信号を供給すると、フリッカーまたはちらつきが抑制された表示をすることができる。また、消費電力を低減することができる。

ところで、例えば、発光素子を第２の表示素子に用いる場合、発光素子をパルス状に発光させて、画像情報を表示することができる。具体的には、パルス状に有機ＥＬ素子を発光させて、その残光を表示に用いることができる。有機ＥＬ素子は優れた周波数特性を備えるため、発光素子を駆動する時間を短縮し、消費電力を低減することができる場合がある。または、発熱が抑制されるため、発光素子の劣化を軽減することができる場合がある。

例えば、情報処理装置２００を時計に用いる場合、１秒に一回の頻度または１分に一回の頻度等で表示を更新することができる。

《第４のステップ》
第４のステップにおいて、終了命令が供給されている場合は第５のステップに進み、終了命令が供給されていない場合は第３のステップに進むように選択する（図１８（Ａ）（Ｓ４）参照）。

例えば、割り込み処理において供給された終了命令を用いてもよい。

《第５のステップ》
第５のステップにおいて、終了する（図１８（Ａ）（Ｓ５）参照）。

《割り込み処理》
割り込み処理は以下の第６のステップ乃至第８のステップを備える（図１８（Ｂ）参照）。

《第６のステップ》
第６のステップにおいて、所定のイベントが供給された場合は、第７のステップに進み、所定のイベントが供給されなかった場合は、第８のステップに進む（図１８（Ｂ）（Ｓ６）参照）。例えば、所定の期間に所定のイベントが供給されたか否かを条件に用いることができる。具体的には、５秒以下、１秒以下または０．５秒以下好ましくは０．１秒以下であって０秒より長い期間を所定の期間とすることができる。

《第７のステップ》
第７のステップにおいて、モードを変更する（図１８（Ｂ）（Ｓ７）参照）。具体的には、第１のモードを選択していた場合は、第２のモードを選択し、第２のモードを選択していた場合は、第１のモードを選択する。

《第８のステップ》
第８のステップにおいて、割り込み処理を終了する（図１８（Ｂ）（Ｓ８）参照）。なお、主の処理を実行している期間に割り込み処理を繰り返し実行してもよい。

《所定のイベント》
例えば、マウス等のポインティング装置を用いて供給する、「クリック」や「ドラッグ」等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラッグ」または「スワイプ」等のイベントを用いることができる。

例えば、ポインタが指し示すスライドバーの位置、スワイプの速度、ドラッグの速度等を用いて、所定のイベントに関連付けられた命令の引数を与えることができる。

例えば、入力部２４０が検知した位置情報を、設定された閾値と比較して、比較結果をイベントに用いることができる。または、検知部２５０が検知した情報を、設定された閾値と比較して、比較結果をイベントに用いることができる。

具体的には、筐体に押し込むことができるように配設された竜頭または竜頭等と接する感圧検知器等を検知部２５０に用いることができる（図１６（Ｂ）参照）。

具体的には、筐体に設けられた光電変換素子等を検知部２５０に用いることができる（図１６（Ｃ）参照）。

《所定のイベントに関連付ける命令》
例えば、終了命令を、特定のイベントに関連付けることができる。

例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめくり命令」を、所定のイベントに関連付けることができる。なお、「ページめくり命令」を実行する際に用いるページをめくる速度などを決定する引数を、所定のイベントを用いて与えることができる。

例えば、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続する他の部分を表示する「スクロール命令」などを、所定のイベントに関連付けることができる。なお、「スクロール命令」を実行する際に用いる表示を移動する速度などを決定する引数を、所定のイベントを用いて与えることができる。

例えば、画像情報を生成する命令などを、所定のイベントに関連付けることができる。なお、生成する画像の明るさを決定する引数を、入力部２４０や検知部２５０を用いて取得してもよい。具体的には、環境の明るさを検知して用いてもよい。

例えば、プッシュ型のサービスを用いて配信される情報を、通信部２９０を用いて取得する命令などを、所定のイベントに関連付けることができる。

なお、情報を取得する資格の有無の判断に、検知部２５０が検知する位置情報を用いてもよい。具体的には、特定の教室、学校、会議室、企業、建物等の内部または領域にいる場合に、情報を取得する資格を有すると判断してもよい。例えば、学校または大学等の教室で配信される教材を受信して表示して、情報処理装置２００を教科書等に用いることができる（図１６（Ｃ）参照）。または、企業等の会議室で配信される資料を受信して表示することができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態６）
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）、およびそれを含むＣＰＵについて説明する。本実施の形態において説明するＣＰＵは、例えば、実施の形態１において説明する情報処理装置に用いることができる。

＜記憶装置＞
電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図１９に示す。なお、図１９（Ｂ）は図１９（Ａ）を回路図で表したものである。

図１９（Ａ）及び（Ｂ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有している。

第１の半導体材料と第２の半導体材料は異なるエネルギーギャップを持つ材料とすることが好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。

トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。

図１９（Ｂ）において、第１の配線３００１はトランジスタ３２００のソース電極と電気的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接続されている。また、第３の配線３００３はトランジスタ３３００のソース電極またはドレイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極、およびトランジスタ３３００のソース電極またはドレイン電極の他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。

図１９（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。

情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、および容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲートに与えられた電荷が保持される（保持）。

トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲートの電荷は長時間にわたって保持される。

次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲートに保持された電荷量に応じて、第２の配線３００２は異なる電位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ３２００のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。このため、第２の配線３００２の電位を判別することで、保持されている情報を読み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。例えば、情報を読み出さないメモリセルにおいては、ゲート電極に与えられている電位にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構造とすればよい。または、情報を読み出さないメモリセルにおいては、ゲート電極に与えられている電位にかかわらず、トランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。

図１９（Ｃ）に示す半導体装置は、トランジスタ３２００を設けていない点で図１９（Ａ）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が可能である。

次に、図１９（Ｃ）に示す半導体装置の情報の読み出しについて説明する。トランジスタ３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。

例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセルの状態として、容量素子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。

この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトランジスタを駆動回路上に積層して設ける構成とすればよい。

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、本実施の形態に示す半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。

なお、上記の記憶装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の他に、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。

＜ＣＰＵ＞
図２０に示す半導体装置１４００は、ＣＰＵコア１４０１、パワーマネージメントユニット１４２１および周辺回路１４２２を有する。パワーマネージメントユニット１４２１は、パワーコントローラ１４０２、およびパワースイッチ１４０３を有する。周辺回路１４２２は、キャッシュメモリを有するキャッシュ１４０４、バスインターフェース（ＢＵＳ Ｉ／Ｆ）１４０５、及びデバッグインターフェース（Ｄｅｂｕｇ Ｉ／Ｆ）１４０６を有する。ＣＰＵコア１４０１は、データバス１４２３、制御装置１４０７、ＰＣ（プログラムカウンタ）１４０８、パイプラインレジスタ１４０９、パイプラインレジスタ１４１０、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）１４１１、及びレジスタファイル１４１２を有する。ＣＰＵコア１４０１と、キャッシュ１４０４等の周辺回路１４２２とのデータのやり取りは、データバス１４２３を介して行われる。

半導体装置（セル）は、パワーコントローラ１４０２、制御装置１４０７をはじめ、多くの論理回路に適用することができる。特に、スタンダードセルを用いて構成することができる全ての論理回路に適用することができる。その結果、小型の半導体装置１４００を提供できる。また、消費電力低減することが可能な半導体装置１４００を提供できる。また、動作速度を向上することが可能な半導体装置１４００を提供できる。また、電源電圧の変動を低減することが可能な半導体装置１４００を提供できる。

半導体装置（セル）に、ｐチャネル型Ｓｉトランジスタと、先の実施の形態に記載の酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタとを用い、該半導体装置（セル）を半導体装置１４００に適用することで、小型の半導体装置１４００を提供できる。また、消費電力低減することが可能な半導体装置１４００を提供できる。また、動作速度を向上することが可能な半導体装置１４００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。

制御装置１４０７は、ＰＣ１４０８、パイプラインレジスタ１４０９、パイプラインレジスタ１４１０、ＡＬＵ１４１１、レジスタファイル１４１２、キャッシュ１４０４、バスインターフェース１４０５、デバッグインターフェース１４０６、及びパワーコントローラ１４０２の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。

ＡＬＵ１４１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。

キャッシュ１４０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。ＰＣ１４０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお、図２０では図示していないが、キャッシュ１４０４には、キャッシュメモリの動作を制御するキャッシュコントローラが設けられている。

パイプラインレジスタ１４０９は、命令データを一時的に記憶する機能を有するレジスタである。

レジスタファイル１４１２は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはＡＬＵ１４１１の演算処理の結果得られたデータ、などを記憶することができる。

パイプラインレジスタ１４１０は、ＡＬＵ１４１１の演算処理に利用するデータ、またはＡＬＵ１４１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレジスタである。

バスインターフェース１４０５は、半導体装置１４００と半導体装置１４００の外部にある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース１４０６は、デバッグの制御を行うための命令を半導体装置１４００に入力するための信号の経路としての機能を有する。

パワースイッチ１４０３は、半導体装置１４００が有する、パワーコントローラ１４０２以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つかのパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワースイッチ１４０３によって電源電圧の供給の有無が制御される。また、パワーコントローラ１４０２はパワースイッチ１４０３の動作を制御する機能を有する。

上記構成を有する半導体装置１４００は、パワーゲーティングを行うことが可能である。パワーゲーティングの動作の流れについて、一例を挙げて説明する。

まず、ＣＰＵコア１４０１が、電源電圧の供給を停止するタイミングを、パワーコントローラ１４０２のレジスタに設定する。次いで、ＣＰＵコア１４０１からパワーコントローラ１４０２へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置１４００内に含まれる各種レジスタとキャッシュ１４０４が、データの退避を開始する。次いで、半導体装置１４００が有するパワーコントローラ１４０２以外の各種回路への電源電圧の供給が、パワースイッチ１４０３により停止される。次いで、割込み信号がパワーコントローラ１４０２に入力されることで、半導体装置１４００が有する各種回路への電源電圧の供給が開始される。なお、パワーコントローラ１４０２にカウンタを設けておき、電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタを用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ１４０４が、データの復帰を開始する。次いで、制御装置１４０７における命令の実行が再開される。

このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の削減を行うことができる。

パワーゲーティングを行う場合、ＣＰＵコア１４０１や周辺回路１４２２が保持する情報を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能となり、省電力の効果が大きくなる。

ＣＰＵコア１４０１や周辺回路１４２２が保持する情報を短期間に退避するためには、フリップフロップ回路がその回路内でデータ退避できることが好ましい（バックアップ可能なフリップフロップ回路と呼ぶ）。また、ＳＲＡＭセルがセル内でデータ退避できることが好ましい（バックアップ可能なＳＲＡＭセルと呼ぶ）。バックアップ可能なフリップフロップ回路やＳＲＡＭセルは、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トランジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは短期間のデータ退避および復帰が可能となる場合がある。

バックアップ可能なフリップフロップ回路の例について、図２１を用いて説明する。

図２１に示す半導体装置１５００は、バックアップ可能なフリップフロップ回路の一例である。半導体装置１５００は、第１の記憶回路１５０１と、第２の記憶回路１５０２と、第３の記憶回路１５０３と、読み出し回路１５０４と、を有する。半導体装置１５００には、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２は一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電位Ｖ２がハイレベルの場合を例に挙げて、半導体装置１５００の構成例について説明するものとする。

第１の記憶回路１５０１は、半導体装置１５００に電源電圧が供給されている期間において、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして、半導体装置１５００に電源電圧が供給されている期間において、第１の記憶回路１５０１からは、保持されているデータを含む信号Ｑが出力される。一方、第１の記憶回路１５０１は、半導体装置１５００に電源電圧が供給されていない期間においては、データを保持することができない。すなわち、第１の記憶回路１５０１は、揮発性の記憶回路と呼ぶことができる。

第２の記憶回路１５０２は、第１の記憶回路１５０１に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。第３の記憶回路１５０３は、第２の記憶回路１５０２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。読み出し回路１５０４は、第２の記憶回路１５０２または第３の記憶回路１５０３に保持されたデータを読み出して第１の記憶回路１５０１に記憶する（あるいは復帰する）機能を有する。

特に、第３の記憶回路１５０３は、半導体装置１５００に電源電圧が供給されてない期間においても、第２の記憶回路１５０２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。

図２１に示すように、第２の記憶回路１５０２はトランジスタ１５１２と容量素子１５１９とを有する。第３の記憶回路１５０３はトランジスタ１５１３と、トランジスタ１５１５と、容量素子１５２０とを有する。読み出し回路１５０４はトランジスタ１５１０と、トランジスタ１５１８と、トランジスタ１５０９と、トランジスタ１５１７と、を有する。

トランジスタ１５１２は、第１の記憶回路１５０１に保持されているデータに応じた電荷を、容量素子１５１９に充放電する機能を有する。トランジスタ１５１２は、第１の記憶回路１５０１に保持されているデータに応じた電荷を容量素子１５１９に対して高速に充放電できることが望ましい。具体的には、トランジスタ１５１２が、結晶性を有するシリコン（好ましくは多結晶シリコン、更に好ましくは単結晶シリコン）をチャネル形成領域に含むことが望ましい。

トランジスタ１５１３は、容量素子１５１９に保持されている電荷に従って導通状態または非導通状態が選択される。トランジスタ１５１５は、トランジスタ１５１３が導通状態であるときに、配線１５４４の電位に応じた電荷を容量素子１５２０に充放電する機能を有する。トランジスタ１５１５は、オフ電流が著しく小さいことが望ましい。具体的には、トランジスタ１５１５が、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むことが望ましい。

各素子の接続関係を具体的に説明すると、トランジスタ１５１２のソース及びドレインの一方は、第１の記憶回路１５０１に接続されている。トランジスタ１５１２のソース及びドレインの他方は、容量素子１５１９の一方の電極、トランジスタ１５１３のゲート、及びトランジスタ１５１８のゲートに接続されている。容量素子１５１９の他方の電極は、配線１５４２に接続されている。トランジスタ１５１３のソース及びドレインの一方は、配線１５４４に接続されている。トランジスタ１５１３のソース及びドレインの他方は、トランジスタ１５１５のソース及びドレインの一方に接続されている。トランジスタ１５１５のソース及びドレインの他方は、容量素子１５２０の一方の電極、及びトランジスタ１５１０のゲートに接続されている。容量素子１５２０の他方の電極は、配線１５４３に接続されている。トランジスタ１５１０のソース及びドレインの一方は、配線１５４１に接続されている。トランジスタ１５１０のソース及びドレインの他方は、トランジスタ１５１８のソース及びドレインの一方に接続されている。トランジスタ１５１８のソース及びドレインの他方は、トランジスタ１５０９のソース及びドレインの一方に接続されている。トランジスタ１５０９のソース及びドレインの他方は、トランジスタ１５１７のソース及びドレインの一方、及び第１の記憶回路１５０１に接続されている。トランジスタ１５１７のソース及びドレインの他方は、配線１５４０に接続されている。また、図２１においては、トランジスタ１５０９のゲートは、トランジスタ１５１７のゲートと接続されているが、トランジスタ１５０９のゲートは、必ずしもトランジスタ１５１７のゲートと接続されていなくてもよい。

トランジスタ１５１５に先の実施の形態で例示したトランジスタを適用することができる。トランジスタ１５１５のオフ電流が小さいために、半導体装置１５００は、長期間電源供給なしに情報を保持することができる。トランジスタ１５１５のスイッチング特性が良好であるために、半導体装置１５００は、高速のバックアップとリカバリを行うことができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態７）
本実施の形態では、本発明の一態様の情報処理装置を有する電子機器について、図２２を用いて説明を行う。

図２２（Ａ）乃至図２２（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。

図２２（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図２２（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図２２（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図２２（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図２２（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図２２（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図２２（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。

図２２（Ａ）乃至図２２（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図２２（Ａ）乃至図２２（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

図２２（Ｈ）は、スマートウオッチであり、筐体７３０２、表示パネル７３０４、操作ボタン７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有する。

ベゼル部分を兼ねる筐体７３０２に搭載された表示パネル７３０４は、非矩形状の表示領域を有している。なお、表示パネル７３０４としては、矩形状の表示領域としてもよい。表示パネル７３０４は、時刻を表すアイコン７３０５、その他のアイコン７３０６等を表示することができる。

なお、図２２（Ｈ）に示すスマートウオッチは、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。

また、筐体７３０２の内部に、スピーカ、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子をその表示パネル７３０４に用いることにより作製することができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。

ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。

ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。

なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。

なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

本実施例では、本発明の一態様の表示パネルの構成と評価結果について、図２３乃至図２５を参照しながら説明する。

図２３は本発明の一態様の表示パネルの構成と効果を説明する図である。図２３（Ａ）は反射防止構造の構成を説明する模式図であり、図２３（Ｂ）および図２３（Ｃ）は反射防止構造の効果を説明する図である。

図２４は本発明の一態様の表示パネルの構成と効果を説明する図である。図２４（Ａ）は反射防止構造の配置を説明する模式図であり、図２４（Ｂ）は反射防止構造の効果を説明する模式図である。

図２５は本発明の一態様の表示パネルの構成と効果を説明する図である。図２５は図２４（Ａ）とは異なる反射防止構造の配置を説明する模式図である。

《構成例１．》
反射防止構造ＡＲＲは、半透過半反射膜ＡＲ１、反射膜ＡＲ２および光学調整膜ＡＲ３を備える（図２３（Ａ）参照）。反射膜ＡＲ２は、半透過半反射膜ＡＲ１と重なる領域を備える。光学調整膜ＡＲ３は、半透過半反射膜ＡＲ１および反射膜ＡＲ２の間に挟まれる領域を備える。

また、発光性の材料を含む層５５３Ｒを光学調整膜ＡＲ３に用いた。半透過半反射膜ＡＲ１を第３の電極５５１（ｉ，ｊ）Ｒに用いた。反射膜ＡＲ２を第４の電極５５２に用いた。これにより、反射防止構造ＡＲＲを微小共振器構造を備える第２の表示素子５５０（ｉ，ｊ）Ｒに用いることができた。

着色膜ＣＦ２Ｒは反射防止構造ＡＲＲおよび液晶材料を含む層７５３との間に挟まれる領域を備え、着色膜ＣＦ２Ｒはおよそ６００ｎｍより短い波長を有する可視光を吸収する機能を備える。

《構成例２．》
本実施例の構成例２．で説明する表示パネルは、画素７０２（ｉ，ｊ）乃至画素７０２（ｉ＋１，ｊ＋１）を備える（図２４（Ａ）参照）。また、反射防止構造ＡＲＲ、反射防止構造ＡＲＧおよび反射防止構造ＡＲＢを備える。

画素７０２（ｉ，ｊ）および画素７０２（ｉ，ｊ＋１）は行方向Ｒ１に配設され、画素７０２（ｉ＋１，ｊ）および画素７０２（ｉ＋１，ｊ＋１）は行方向Ｒ１に配設される。

また、反射防止構造ＡＲＲを画素７０２（ｉ，ｊ）および画素７０２（ｉ，ｊ＋１）の間に備える。また、反射防止構造ＡＲＲを画素７０２（ｉ＋１，ｊ）および画素７０２（ｉ＋１，ｊ＋１）の間に備える。

画素７０２（ｉ，ｊ）および画素７０２（ｉ＋１，ｊ）は列方向Ｃ１に配設され、画素７０２（ｉ，ｊ＋１）および画素７０２（ｉ＋１，ｊ＋１）は列方向Ｃ１に配設される。

画素７０２（ｉ，ｊ）は画素回路５３０（ｉ，ｊ）および第１の表示素子７５０（ｉ，ｊ）を備え、画素７０２（ｉ，ｊ＋１）は画素回路５３０（ｉ，ｊ＋１）および第１の表示素子７５０（ｉ，ｊ＋１）を備える。また、画素７０２（ｉ＋１，ｊ）は画素回路５３０（ｉ＋１，ｊ）および第１の表示素子７５０（ｉ＋１，ｊ）を備え、画素７０２（ｉ＋１，ｊ＋１）は画素回路５３０（ｉ＋１，ｊ＋１）および第１の表示素子７５０（ｉ＋１，ｊ＋１）を備える。

なお、反射型の液晶表示素子を第１の表示素子７５０（ｉ，ｊ）乃至第１の表示素子７５０（ｉ＋１，ｊ＋１）に用いた。

画素回路５３０（ｉ，ｊ）および画素回路５３０（ｉ＋１，ｊ）は図示されていない信号線Ｓ１（ｊ）と電気的に接続され、信号線Ｓ１（ｊ）は第１の表示素子７５０（ｉ，ｊ）および第１の表示素子７５０（ｉ＋１，ｊ）に画像信号を供給する機能を備える。

画素回路５３０（ｉ，ｊ＋１）および画素回路５３０（ｉ＋１，ｊ＋１）は図示されていない信号線Ｓ１（ｊ＋１）と電気的に接続され、信号線Ｓ１（ｊ＋１）は第１の表示素子７５０（ｉ，ｊ＋１）および第１の表示素子７５０（ｉ＋１，ｊ＋１）に画像信号を供給する機能を備える。

《構成例３．》
本実施例の構成例３で説明する表示パネルは、第１の表示素子７５０（ｉ，ｊ）および第１の表示素子７５０（ｉ，ｊ＋１）の間に反射防止構造ＡＲＲを有しない点が、図２４を参照しながら説明する表示パネルの構成例２．と異なる。

《評価結果１．》
反射防止構造ＡＲＲにおいて、反射率を低減する効果を確認することができた（図２３（Ｂ）参照）。例えば、液晶材料を含む層７５３を透過して入射してくる可視光に含まれる光の一部、具体的には波長が４４０ｎｍ近辺および６２０ｎｍ近辺の光に対する規格化反射強度を低減する効果を確認することができた。

また、反射防止構造ＡＲＲと共に着色膜ＣＦ２Ｒを用いると、６００ｎｍより短い波長を有する可視光に対する反射率を低減する効果を確認できた。なお、人の視感度を考慮した場合、波長がおよそ６００ｎｍから６８０ｎｍまでの可視光に対する規格化反射強度をおよそ０．０５以下にすることができた。また、他の領域の可視光を反射しなかった。

また、緑色の光を透過する着色膜ＣＦ２Ｇを用いると、波長がおよそ４８０ｎｍから６３０ｎｍまでの可視光に対する規格化反射強度をおよそ０．２以下にすることができた（図２３（Ｃ）参照）。また、他の領域の可視光に対しては反射を防止することができた。

また、青色の光を透過する着色膜ＣＦ２Ｂを用いると、波長がおよそ４６０ｎｍから５６０ｎｍまでの可視光に対する規格化反射強度をおよそ０．１以下にすることができた。また、他の領域の可視光に対しては反射を防止することができた。

《評価結果２．》
第１の表示素子７５０（ｉ，ｊ）に用いる画像信号と異なる極性の画像信号を用いて、第１の表示素子７５０（ｉ，ｊ＋１）を駆動した。具体的には、第２の電極７５２に対し高い電位を第１の表示素子７５０（ｉ，ｊ）に黒色の表示をする画像信号に用いた。また、第２の電極７５２に対し低い電位を、第１の表示素子７５０（ｉ，ｊ＋１）に黒色の表示をする画像信号に用いた。換言すると、いわゆるソースライン反転駆動を用いて、黒色の表示をした。

これにより、第１の表示素子７５０（ｉ，ｊ）および第１の表示素子７５０（ｉ，ｊ＋１）の間に液晶材料の配向が乱れる領域が形成された（図２４（Ｂ）参照）。その結果、画素７０２（ｉ，ｊ）および画素７０２（ｉ，ｊ＋１）の間において、液晶材料を含む層７５３を透過した光が反射する現象が生じた。しかしながら、第１の表示素子７５０（ｉ，ｊ）および第１の表示素子７５０（ｉ，ｊ＋１）の間に反射防止構造ＡＲＲが配設されているため、当該領域において、液晶材料を含む層７５３を透過した光の反射を抑制することができた。

なお、第１の表示素子７５０（ｉ，ｊ）に用いる画像信号と同じ極性の画像信号を用いて、第１の表示素子７５０（ｉ＋１，ｊ）を駆動した。これにより、第１の表示素子７５０（ｉ，ｊ）および第１の表示素子７５０（ｉ，ｊ＋１）の間に液晶材料の配向が乱れる領域は形成されなかった。

《評価結果３．》
構成例３．において説明する第１の表示素子７５０（ｉ，ｊ）は５５．５％の開口率を備える（図２５参照）。構成例２．において説明する第１の表示素子７５０（ｉ，ｊ）は６５．９％の開口率を備える（図２４参照）。

画素７０２（ｉ，ｊ）および画素７０２（ｉ，ｊ＋１）の間の領域に、第２の表示素子の機能を備える反射防止構造ＡＲＲを配置した。これにより、当該領域が有効に利用され、第１の表示素子の開口率を高めることができる。

ＡＣＦ１ 導電材料
ＡＣＦ２ 導電材料
ＡＦ１ 配向膜
ＡＦ２ 配向膜
ＡＲＲ 反射防止構造
ＡＲＧ 反射防止構造
ＡＲＢ 反射防止構造
ＡＲ１ 半透過半反射膜
ＡＲ２ 反射膜
ＡＲ３ 光学調整膜
ＡＮＯ 配線
ＢＲ（ｇ，ｈ） 導電膜
ＣＳＣＯＭ 配線
Ｃ１１ 容量素子
Ｃ２１Ｒ 容量素子
Ｃ２１Ｇ 容量素子
Ｃ２１Ｂ 容量素子
Ｃ２１Ｗ 容量素子
Ｃ２２Ｒ 容量素子
Ｃ２２Ｇ 容量素子
Ｃ２２Ｂ 容量素子
Ｃ２２Ｗ 容量素子
ＣＦ２ 着色膜
ＣＦ２Ｂ 着色膜
ＣＦ２Ｇ 着色膜
ＣＦ２Ｒ 着色膜
ＣＰ 導電材料
Ｃ（ｇ） 電極
ＣＬ（ｇ） 制御線
Ｍ（ｈ） 電極
ＭＬ（ｈ） 検知信号線
ＦＰＣ１ フレキシブルプリント基板
ＦＰＣ２ フレキシブルプリント基板
Ｇ１ 走査線
Ｇ２ 走査線
Ｇ３ 走査線
ＧＤ 駆動回路
ＧＤＡ 駆動回路
ＧＤＢ 駆動回路
ＤＣ 検知回路
ＯＳＣ 発振回路
ＫＢ１ 構造体
Ｍ トランジスタ
ＭＤ トランジスタ
ＭＲ トランジスタ
ＭＧ トランジスタ
ＭＢ トランジスタ
ＭＷ トランジスタ
ＴＲ トランジスタ
Ｐ１ 位置情報
Ｐ２ 検知情報
Ｓ１ 信号線
Ｓ２ 信号線
Ｓ３ 信号線
ＳＤ 駆動回路
ＳＤ１ 駆動回路
ＳＤ２ 駆動回路
ＳＳ 制御情報
ＳＷ１ スイッチ
ＳＷ２ スイッチ
ＳＷ２Ｒ スイッチ
ＳＷ２Ｇ スイッチ
ＳＷ２Ｂ スイッチ
ＳＷ２Ｗ スイッチ
Ｖ１ 画像情報
Ｖ１１ 情報
Ｖ１２ 情報
ＶＢＧ 背景情報
ＶＣＯＭ１ 配線
ＶＣＯＭ２ 配線
１０２ 絶縁膜
１０４ 導電膜
１０６ 絶縁膜
１０８ 半導体膜
１０８ａ 半導体膜
１０８ｂ 半導体膜
１０８ｃ 半導体膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２２ 開口部
１２４ 導電膜
２００ 情報処理装置
２１０ 演算装置
２１１ 演算部
２１２ 記憶部
２１４ 伝送路
２１５ 入出力インターフェース
２２０ 入出力装置
２３０ 表示部
２３０Ｂ 表示部
２３１ 表示領域
２３９ 選択回路
２４０ 入力部
２５０ 検知部
２９０ 通信部
５０１Ａ 絶縁膜
５０１Ｃ 絶縁膜
５０４ 導電膜
５０５ 接合層
５０６ 絶縁膜
５０８ 半導体膜
５１１Ｂ 導電膜
５１１Ｃ 導電膜
５１２Ａ 導電膜
５１２Ｂ 導電膜
５１６ 絶縁膜
５１８ 絶縁膜
５１９Ｂ 端子
５１９Ｃ 端子
５２０ 機能層
５２１ 絶縁膜
５２２ 接続部
５２４ 導電膜
５２８ 絶縁膜
５３０ 画素回路
５５０ 表示素子
５５１ 電極
５５２ 電極
５５３Ｒ 発光性の材料を含む層
５５３Ｇ 発光性の材料を含む層
５５３Ｂ 発光性の材料を含む層
５５３Ｗ 発光性の材料を含む層
５７０ 基板
５９１Ａ 開口部
５９１Ｂ 開口部
５９１Ｃ 開口部
５９２Ａ 開口部
５９２Ｂ 開口部
５９２Ｃ 開口部
７００ 表示パネル
７００ＴＰ１ 入出力パネル
７０２ 画素
７０５ 封止材
７０６ 絶縁膜
７０９ 接合層
７１０ 基板
７１９ 端子
７２０ 機能層
７５０ 表示素子
７５１（ｉ，ｊ） 電極
７５１（ｉ，ｊ）Ｒ 領域
７５１（ｉ，ｊ）Ｔ 領域
７５２ 電極
７５３ 液晶材料を含む層
７５３Ａ 領域
７５３Ｂ 領域
７５３Ｃ 領域
７５４Ａ 中間膜
７５４Ｂ 中間膜
７５４Ｃ 中間膜
７７０ 基板
７７０Ｄ 機能膜
７７０Ｐ 機能膜
７７５（ｇ，ｈ） 検知素子
１４００ 半導体装置
１４０１ ＣＰＵコア
１４０２ パワーコントローラ
１４０３ パワースイッチ
１４０４ キャッシュ
１４０５ バスインターフェース
１４０６ デバッグインターフェース
１４０７ 制御装置
１４０８ ＰＣ
１４０９ パイプラインレジスタ
１４１０ パイプラインレジスタ
１４１１ ＡＬＵ
１４１２ レジスタファイル
１４２１ パワーマネージメントユニット
１４２２ 周辺回路
１４２３ データバス
１５００ 半導体装置
１５０１ 記憶回路
１５０２ 記憶回路
１５０３ 記憶回路
１５０４ 読み出し回路
１５０９ トランジスタ
１５１０ トランジスタ
１５１２ トランジスタ
１５１３ トランジスタ
１５１５ トランジスタ
１５１７ トランジスタ
１５１８ トランジスタ
１５１９ 容量素子
１５２０ 容量素子
１５４０ 配線
１５４１ 配線
１５４２ 配線
１５４３ 配線
１５４４ 配線
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
７３０２ 筐体
７３０４ 表示パネル
７３０５ アイコン
７３０６ アイコン
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金

Claims (14)

1. 液晶材料を含む層と、第１の画素と、第２の画素と、反射防止構造と、を有し、
   前記液晶材料を含む層は、第１の領域、第２の領域、第３の領域を備え、
   前記第３の領域は、第１の領域および第２の領域に挟まれる領域を備え、
   前記第１の画素は、前記第１の領域を備え、
   前記第２の画素は、前記第２の領域を備え、
   前記反射防止構造は、前記第３の領域と重なる領域を備え、
   前記反射防止構造は、前記液晶材料を含む層を透過して入射してくる可視光に対する反射率を低減する機能を備える、表示パネル。
2. 前記反射防止構造は、半透過半反射膜と、反射膜と、光学調整膜とを有し、
   前記反射膜は、前記半透過半反射膜と重なる領域を備え、
   前記光学調整膜は、前記半透過半反射膜および前記反射膜の間に挟まれる領域を備え、
   前記半透過半反射膜は、可視光の一部を透過する機能および他の一部を反射する機能を備え、
   前記反射膜は、可視光の前記一部を反射する機能を備え、
   前記光学調整膜は、可視光の前記一部を透過する機能を備え、
   前記光学調整膜は、前記半透過半反射膜が反射する可視光の前記他の一部を打ち消すように、前記反射膜が反射する可視光の前記一部の位相を調整する厚さを備える、請求項１に記載の表示パネル。
3. 着色膜を有し、
   前記着色膜は、前記反射防止構造と前記第３の領域の間に挟まれる領域または前記反射防止構造との間に前記第３の領域を挟む領域を備え、
   前記着色膜は、可視光の前記他の一部を吸収する機能を備える、請求項１または請求項２に記載の表示パネル。
4. 前記第１の画素は、第１の１の表示素子を備え、
   前記第２の画素は、第１の２の表示素子を備え、
   前記第１の１の表示素子は、第１の１の電極および第２の電極を備え、
   前記第１の２の表示素子は、第１の２の電極および前記第２の電極を備え、
   前記第１の１の電極は、前記第１の領域に含まれる液晶材料の配向を制御する電界を、前記第２の電極との間に形成するように配置され、
   前記第１の２の電極は、前記第２の領域に含まれる液晶材料の配向を制御する電界を、前記第２の電極との間に形成するように配置される、請求項１乃至請求項３のいずれか一に記載の表示パネル。
5. 前記第２の電極は、前記第１の１の電極との間に前記第１の領域を挟む領域を備え、
   前記第２の電極は、前記第１の２の電極との間に前記第２の領域を挟む領域を備える、請求項１乃至請求項４のいずれか一に記載の表示パネル。
6. 前記第１の画素は、第２の表示素子を備え、
   前記第２の表示素子は、第３の電極と、第４の電極と、発光性の材料を含む層と、を有し、
   前記第３の電極は、前記半透過半反射膜を備え、
   前記第４の電極は、前記反射膜を備え、
   前記光学調整膜は、前記発光性の材料を含む層を備える、請求項２乃至請求項５のいずれか一に記載の表示パネル。
7. 前記第２の表示素子は、前記第１の１の表示素子を用いた表示を視認できる範囲の一部において前記第２の表示素子を用いた表示を視認できるように配設される、請求項６に記載の表示パネル。
8. 前記第２の表示素子は、前記第１の１の表示素子とは異なる色を表示する機能を備える、請求項６または請求項７に記載の表示パネル。
9. 前記第１の画素は、第３の表示素子、第４の表示素子および第５の表示素子を備え、
   前記第３の表示素子は、前記第１の１の表示素子を用いた表示を視認できる範囲の一部において前記第３の表示素子を用いた表示を視認できるように配設され、
   前記第４の表示素子は、前記第１の１の表示素子を用いた表示を視認できる範囲の一部において前記第４の表示素子を用いた表示を視認できるように配設され、
   前記第５の表示素子は、前記第１の１の表示素子を用いた表示を視認できる範囲の一部において前記第５の表示素子を用いた表示を視認できるように配設され、
   前記第３の表示素子は、前記第１の１の表示素子が表示する色および前記第２の表示素子が表示する色とは異なる色を表示する機能を備え、
   前記第４の表示素子は、前記第１の１の表示素子が表示する色、前記第２の表示素子が表示する色および前記第３の表示素子が表示する色とは異なる色を表示する機能を備え、
   前記第５の表示素子は、前記第１の１の表示素子が表示する色、前記第２の表示素子が表示する色、前記第３の表示素子が表示する色および前記第４の表示素子が表示する色とは異なる色を表示する機能を備え、
   前記第１の１の表示素子は、白色の表示をする機能を備え、
   前記第２の表示素子は、青色、緑色、赤色または白色の表示をする機能を備え、
   前記第３の表示素子は、青色、緑色、赤色または白色の表示をする機能を備え、
   前記第４の表示素子は、青色、緑色、赤色または白色の表示をする機能を備え、
   前記第５の表示素子は、青色、緑色、赤色または白色の表示をする機能を備える請求項６乃至請求項８のいずれか一に記載の表示パネル。
10. 第１の導電膜と、
    第２の導電膜と、
    第２の絶縁膜と、
    画素回路と、を有し、
    前記第１の導電膜は、前記第１の１の電極と電気的に接続され、
    前記第２の導電膜は、前記第１の導電膜と重なる領域を備え、
    前記第２の絶縁膜は、前記第１の導電膜および前記第２の導電膜の間に挟まれる領域を備え、
    前記第２の絶縁膜は、開口部を備え、
    前記第２の導電膜は、前記開口部において前記第１の導電膜と電気的に接続され、
    前記画素回路は、前記第２の導電膜と電気的に接続され、
    前記第３の電極は、前記画素回路と電気的に接続され、
    前記第２の表示素子は、前記第２の絶縁膜に向けて光を射出する機能を備える、請求項６乃至請求項８のいずれか一に記載の表示パネル。
11. 一群の複数の画素と、他の一群の複数の画素と、走査線と、信号線と、を有し、
    前記一群の複数の画素は、前記第１の画素を含み、
    前記一群の複数の画素は、行方向に配設され、
    前記他の一群の複数の画素は、前記第１の画素を含み、
    前記他の一群の複数の画素は、前記行方向と交差する列方向に配設され、
    前記走査線は、前記一群の複数の画素と電気的に接続され、
    前記信号線は、前記他の一群の複数の画素と電気的に接続される、請求項１乃至請求項１０のいずれか一に記載の表示パネル。
12. 請求項１乃至請求項１１のいずれか一に記載の表示パネルと、
    入力部と、を有し、
    前記入力部は、前記表示パネルと重なる領域に近接するものを検知する機能を備える入出力パネル。
13. 前記入力部は、前記表示パネルと重なる領域を備え、
    前記入力部は、制御線と、検知信号線と、検知素子と、を備え、
    前記検知素子は、前記制御線および前記検知信号線と電気的に接続され、
    前記制御線は、制御信号を供給する機能を備え、
    前記検知素子は、前記制御信号を供給され、
    前記検知素子は、前記制御信号および前記表示パネルと重なる領域に近接するものとの距離に基づいて変化する検知信号を供給する機能を備え、
    前記検知信号線は、前記検知信号を供給される機能を備え、
    前記検知素子は、透光性を備え、
    前記検知素子は、第１の電極と、第２の電極と、を備え、
    前記第１の電極は、前記制御線と電気的に接続され、
    前記第２の電極は、前記検知信号線と電気的に接続され、
    前記第２の電極は、前記表示パネルと重なる領域に近接するものによって一部が遮られる電界を、前記第１の電極との間に形成するように配置される、請求項１２に記載の入出力パネル。
14. キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視点入力装置、姿勢検出装置、のうち一以上と、請求項１乃至請求項１１のいずれか一に記載の表示パネルと、を含む、情報処理装置。