[go: up one dir, main page]

JP2017107194A - 表示装置、入出力装置、情報処理装置、情報処理装置の駆動方法 - Google Patents

表示装置、入出力装置、情報処理装置、情報処理装置の駆動方法 Download PDF

Info

Publication number
JP2017107194A
JP2017107194A JP2016231973A JP2016231973A JP2017107194A JP 2017107194 A JP2017107194 A JP 2017107194A JP 2016231973 A JP2016231973 A JP 2016231973A JP 2016231973 A JP2016231973 A JP 2016231973A JP 2017107194 A JP2017107194 A JP 2017107194A
Authority
JP
Japan
Prior art keywords
film
conductive film
transistor
oxide semiconductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016231973A
Other languages
English (en)
Other versions
JP7083594B2 (ja
JP2017107194A5 (ja
Inventor
川島　進
Susumu Kawashima
進 川島
英明 宍戸
Hideaki Shishido
英明 宍戸
裕司 岩城
Yuji Iwaki
裕司 岩城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017107194A publication Critical patent/JP2017107194A/ja
Publication of JP2017107194A5 publication Critical patent/JP2017107194A5/ja
Application granted granted Critical
Publication of JP7083594B2 publication Critical patent/JP7083594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1643—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being associated to a digitizer, e.g. laptops that can be used as penpads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0456—Pixel structures with a reflective area and a transmissive area combined in one pixel, such as in transflectance pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/14—Electronic books and readers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】利便性または信頼性に優れた新規な表示装置を提供する。また、利便性または信頼性に優れた新規な入出力装置を提供する。また、利便性または信頼性に優れた新規な情報処理装置を提供する。また、利便性または信頼性に優れた新規な情報処理装置の駆動方法を提供する。【解決手段】制御情報に基づいて、第１の電位または第２の電位を供給する機能を備える選択回路と、第１の電位が供給される第１の導電膜および第１の電位または第２の電位が供給される第２の導電膜と電気的に接続される画素回路を備える表示パネルと、を含む構成に想到した。【選択図】図１

Description

本発明の一態様は、表示装置、入出力装置、情報処理装置または情報処理装置の駆動方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
基板の同一面側に集光手段と画素電極を設け、集光手段の光軸上に画素電極の可視光を透過する領域を重ねて設ける構成を有する液晶表示装置や、集光方向Ｘと非集光方向Ｙを有する異方性の集光手段を用い、非集光方向Ｙと画素電極の可視光を透過する領域の長軸方向を一致して設ける構成を有する液晶表示装置が、知られている（特許文献１）。
特開２０１１−１９１７５０号公報
本発明の一態様は、利便性または信頼性に優れた新規な表示装置を提供することを課題の一とする。または、利便性または信頼性に優れた新規な入出力装置を提供することを課題の一とする。または、利便性または信頼性に優れた新規な情報処理装置を提供することを課題の一とする。または、利便性または信頼性に優れた新規な情報処理装置の駆動方法を提供することを課題の一とする。または、新規な表示装置、新規な入出力装置、新規な情報処理装置、新規な情報処理装置の駆動方法または新規な半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）本発明の一態様は、選択回路と、表示パネルと、を有する表示装置である。
表示パネルは、選択回路と電気的に接続される。
選択回路は制御情報、画像情報または背景情報を供給される機能を備え、選択回路は制御情報に基づいて、画像情報または背景情報を供給する機能を備える。また、選択回路は、制御情報に基づいて、第１の電位または第２の電位を供給する機能を備える。
表示パネルは、信号線、第１の導電膜、第２の導電膜および画素を備える。画素は、信号線、第１の導電膜および第２の導電膜と電気的に接続される。
信号線は、画像情報または背景情報を供給される機能を備える。
第１の導電膜は、第１の電位を供給される機能を備える。
第２の導電膜は、第１の電位または第２の電位を供給される機能を備える。
画素は、画素回路および表示素子を備える。表示素子は、画素回路と電気的に接続される。
画素回路は第１の導電膜および第２の導電膜と電気的に接続され、画素回路は第１の導電膜および第２の導電膜の間の電圧を、表示素子に供給する機能を備える。
上記本発明の一態様の表示装置は、制御情報に基づいて、第１の電位または第２の電位を供給する機能を備える選択回路と、第１の電位が供給される第１の導電膜および第１の電位または第２の電位が供給される第２の導電膜と電気的に接続される画素回路を備える表示パネルと、を含んで構成される。これにより、制御情報に基づいて制御された電圧を、表示素子に供給することができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。
（２）また、本発明の一態様は、一群の複数の画素と、他の一群の複数の画素と、走査線と、を有する上記の表示装置である。
一群の複数の画素は、画素を含み、一群の複数の画素は行方向に配設される。
他の一群の複数の画素は画素を含み、他の一群の複数の画素は行方向と交差する列方向に配設される。
走査線は、一群の複数の画素と電気的に接続され、他の一群の複数の画素は、信号線と電気的に接続される。
（３）また、本発明の一態様は、上記の画素が、第４の導電膜と、第３の導電膜と、第２の絶縁膜と、第１の表示素子と、を備える表示装置である。
第４の導電膜は、画素回路と電気的に接続される。
第３の導電膜は、第４の導電膜と重なる領域を備える。
第２の絶縁膜は第４の導電膜と第３の導電膜の間に挟まれる領域を備え、第２の絶縁膜は第３の導電膜と第４の導電膜の間に挟まれる領域に開口部を備える。
第３の導電膜は、開口部において第４の導電膜と電気的に接続される。
第１の表示素子は第３の導電膜と電気的に接続され、第１の表示素子は反射膜を有し、反射膜が反射する光の強さを制御する機能を備える。
第２の表示素子は、第２の絶縁膜に向けて光を射出する機能を備える。
反射膜は、第２の表示素子が射出する光を遮らない領域が形成される形状を備える。
（４）また、本発明の一態様は、上記の反射膜が、単数または複数の開口部を備える表示装置である。
第２の表示素子は、開口部に向けて光を射出する機能を備える。
これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、第１の表示素子と、第１の表示素子とは異なる方法を用いて表示をする第２の表示素子と、を駆動することができる。具体的には、反射型の表示素子を第１の表示素子に用いて、消費電力を低減することができる。または、外光が明るい環境下において高いコントラストで画像を良好に表示することができる。または、光を射出する第２の表示素子を用いて、暗い環境下で画像を良好に表示することができる。また、第２の絶縁膜を用いて、第１の表示素子および第２の表示素子の間または第１の表示素子および画素回路の間における不純物の拡散を抑制することができる。また、制御情報に基づいて制御された電圧を供給される第２の表示素子が射出する光の一部は、第１の表示素子が備える反射膜に遮られない。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。
（５）また、本発明の一態様は、第１の表示素子を用いた表示を視認できる範囲の一部において第２の表示素子を用いた表示が視認できるように上記の第２の表示素子が配設される表示装置である。
これにより、第１の表示素子を用いた表示を視認することができる領域の一部において、第２の表示素子を用いた表示を視認することができる。または、表示パネルの姿勢等を変えることなく使用者は表示を視認することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。
（６）また、本発明の一態様は、上記の表示装置と、入力部と、を有する入出力装置である。
入力部は表示パネルと重なる領域を備え、入力部は制御線と、検知信号線と、検知素子と、を備える。
検知素子は、制御線および検知信号線と電気的に接続される。
制御線は、制御信号を供給する機能を備える。
検知素子は制御信号を供給され、検知素子は制御信号および表示パネルと重なる領域に近接するものとの距離に基づいて変化する検知信号を供給する機能を備える。
検知信号線は、検知信号を供給される機能を備える。
検知素子は透光性を備え、検知素子は第１の電極と、第２の電極と、を備える。
第１の電極は、制御線と電気的に接続される。
第２の電極は検知信号線と電気的に接続され、第２の電極は表示パネルと重なる領域に近接するものによって一部が遮られる電界を、第１の電極との間に形成するように配置される。
これにより、表示パネルを用いて画像情報を表示しながら、表示パネルと重なる領域に近接するものを検知することができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することができる。
（７）また、本発明の一態様は、上記の入出力装置と、演算装置と、を有する情報処理装置である。
入出力装置は、検知信号に基づいて位置情報を供給する機能を備える。
演算装置は入出力装置と電気的に接続され、演算装置は画像情報を供給する機能を備える。
演算装置は、演算部および記憶部を備える。
記憶部は、演算部に実行させるプログラムを記憶する機能を備える。
プログラムは位置情報から所定のイベントを識別するステップを備え、プログラムは所定のイベントが供給された場合に、モードを変更するステップを備える。
演算装置はモードに基づいて画像情報を生成する機能を備え、演算装置はモードに基づいて制御情報を供給する機能を備える。
入出力装置は、駆動回路を備える。
駆動回路は、制御情報を供給される機能を備える。
駆動回路は、第２のモードに基づいて制御情報を供給される場合に、第１のモードに基づいて制御情報を供給される場合より低い頻度で選択信号を供給する機能を備える。
（８）また、本発明の一態様は、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視点入力装置、姿勢検出装置、のうち一以上と、上記の表示装置と、を含む、情報処理装置である。
これにより、さまざまな入力装置を用いて供給する情報に基づいて、画像情報または制御情報を演算装置に生成させることができる。または、生成させた画像情報または制御情報を用いて、消費電力を低減することができる。または、明るい場所でも視認性に優れた表示をすることができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。
（９）また、本発明の一態様は、第１のステップ乃至第２３のステップを有する上記の情報処理装置の駆動方法である。
第１のステップにおいて、初期化をする。
第２のステップにおいて、割り込み処理を許可する。
第３のステップにおいて、ステータスが第１のステータスである場合は第４のステップに進み、第１のステータスでない場合は第６のステップに進む。
第４のステップにおいて、第１の処理を実行する。
第５のステップにおいて、終了命令が供給されている場合は第７のステップに進み、終了命令が供給されていない場合は第３のステップに進む。
第６のステップにおいて、第２の処理を実行し、その後に第５のステップに進む。
第７のステップにおいて、終了する。
割り込み処理は、第８のステップ乃至第１１のステップを備える。
第８のステップにおいて、所定のイベントが供給された場合は第９のステップに進み、所定のイベントが供給されていない場合は第１１のステップに進む。
第９のステップにおいて、ステータスを現状とは異なるステータスに変更する。
第１０のステップにおいて、変更フラグを立てる。
第１１のステップにおいて、割り込み処理を終了する。
第１の処理は、第１２ステップ乃至第１７のステップを備える。
第１２のステップにおいて、変更フラグが立っている場合は第１３のステップに進み、変更フラグが立っていない場合は第１６のステップに進む。
第１３のステップにおいて、第２の導電膜に第１の電位を供給する。
第１４のステップにおいて、第１の選択信号および第１の情報を供給する。
第１５のステップにおいて、変更フラグを倒す。
第１６のステップにおいて、第１の選択信号および第１の情報を供給する。
第１７のステップにおいて、第１の処理から復帰する。
第２の処理は、第１８のステップ乃至第２３のステップを備える。
第１８のステップにおいて、第１の選択信号および第１の情報を供給する。
第１９のステップにおいて、第２の選択信号および第２の情報を供給する。
第２０のステップにおいて、変更フラグが立っている場合は第２１のステップに進み、変更フラグが立っていない場合は第２３のステップに進む。
第２１のステップにおいて、第２の導電膜に第２の電位を供給する。
第２２のステップにおいて、変更フラグを倒す。
第２３のステップにおいて、第２の処理から復帰する。
上記本発明の一態様の情報処理装置の駆動方法は、第１の選択信号および第１の情報を供給するステップ並びに第１の導電膜に第２の電位を供給するステップを含む第１の処理と、第２の選択信号および第２の情報を供給するステップ並びに第１の導電膜に第１の電位を供給するステップを含む第２の処理と、を含んで構成される。これにより、第２の表示素子の予期しない動作を抑制することができる。その結果、利便性または信頼性に優れた新規な情報処理装置の駆動方法を提供することができる。
本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。
本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソース電極を、他方がドレイン電極を指す。
本発明の一態様によれば、利便性または信頼性に優れた新規な表示装置を提供できる。または、利便性または信頼性に優れた新規な入出力装置を提供できる。または、利便性または信頼性に優れた新規な情報処理装置を提供できる。または、利便性または信頼性に優れた新規な情報処理装置の駆動方法を提供できる。または、新規な表示装置、新規な入出力装置、新規な情報処理装置、新規な情報処理装置の駆動方法または新規な半導体装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る入出力装置の表示部の構成を説明する図。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る入出力装置の表示パネルの画素の構成を説明する図。 実施の形態に係る入出力装置の断面の構成を説明する断面図。 実施の形態に係る入出力装置の断面の構成を説明する断面図。 実施の形態に係る入出力装置の画素回路を説明する回路図。 実施の形態に係る入出力装置の表示パネルの反射膜の形状を説明する模式図。 実施の形態に係る入出力装置の入力部の構成を説明するブロック図。 実施の形態に係る入出力装置の構成を説明する図。 実施の形態に係る入出力装置の断面の構成を説明する断面図。 実施の形態に係る入出力装置の断面の構成を説明する断面図。 実施の形態に係るトランジスタの構成を説明する図。 実施の形態に係るトランジスタの構成を説明する図。 実施の形態に係る情報処理装置の構成を説明する図。 実施の形態に係る表示装置の構成を説明するブロック図。 実施の形態に係る情報処理装置の駆動方法を説明するフロー図。 実施の形態に係る情報処理装置の駆動方法を説明するフロー図。 実施の形態に係る情報処理装置の駆動方法を説明するフロー図。 実施の形態に係る情報処理装置の駆動方法を説明するフロー図。 実施の形態に係る情報処理装置の駆動方法を説明するフロー図。 実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る表示パネルの駆動方法を説明する図。 実施の形態に係る表示パネルの駆動方法を説明する図。 実施の形態に係る表示パネルの駆動方法を説明する図。 実施の形態に係る半導体装置の構成を説明する断面図および回路図。 実施の形態に係るＣＰＵの構成を説明するブロック図。 実施の形態に係る記憶素子の構成を説明する回路図。 実施の形態に係る電子機器の構成を説明する図。 実施例１または比較例１に係る情報処理装置の動作を説明する図。 実施例２または比較例２に係る情報処理装置の動作を説明する図。
本発明の一態様の表示装置は、制御情報に基づいて、第１の電位または第２の電位を供給する機能を備える選択回路と、第１の電位が供給される第１の導電膜および第１の電位または第２の電位が供給される第２の導電膜と電気的に接続される画素回路を備える表示パネルと、を含んで構成される。
これにより、制御情報に基づいて制御された電圧を、表示素子に供給することができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一態様の入出力装置７００ＴＰ１の構成について、図１乃至図８を参照しながら説明する。
図１は本発明の一態様の入出力装置が備える表示部２３０の構成を説明するブロック図である。
図２は本発明の一態様の入出力装置７００ＴＰ１の構成を説明する図である。図２（Ａ）は本発明の一態様の入出力装置の上面図であり、図２（Ｂ−１）は本発明の一態様の入出力装置の入力部の一部を説明する模式図であり、図２（Ｂ−２）は図２（Ｂ−１）に示す構成の一部を説明する模式図である。図２（Ｃ）は、入出力装置が備える表示部２３０の一部を説明する模式図である。
図３（Ａ）は図２（Ｃ）に示す構成の一部を説明する下面図であり、図３（Ｂ）は図３（Ａ）に示す構成の一部を省略して説明する下面図である。
図４および図５は本発明の一態様の入出力装置の構成を説明する断面図である。図４（Ａ）は図２（Ａ）の切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４、切断線Ｘ５−Ｘ６における断面図であり、図４（Ｂ）は図４（Ａ）の一部を説明する図である。
図５（Ａ）は図２（Ａ）の切断線Ｘ７−Ｘ８、切断線Ｘ９−Ｘ１０、切断線Ｘ１１−Ｘ１２における断面図であり、図５（Ｂ）は図５（Ａ）の一部を説明する図である。
図６は本発明の一態様の入出力装置が備える画素回路５３０（ｉ，ｊ）の構成を説明する回路図である。
図７は本発明の一態様の入出力装置の画素に用いることができる反射膜の形状を説明する模式図である。
図８は本発明の一態様の入出力装置の入力部の構成を説明するブロック図である。
なお、本明細書において、１以上の整数を値にとる変数を符号に用いる場合がある。例えば、１以上の整数の値をとる変数ｐを含む（ｐ）を、最大ｐ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。また、例えば、１以上の整数の値をとる変数ｍおよび変数ｎを含む（ｍ，ｎ）を、最大ｍ×ｎ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。
＜入出力装置の構成例１．＞
本実施の形態で説明する入出力装置は、表示部と、入力部と、を有する。なお、本実施の形態で説明する表示部は、表示装置として用いることができる。
《表示装置の構成例》
本実施の形態で説明する表示装置として用いることができる表示部２３０は、選択回路２３９と、表示パネル７００と、を有する（図１参照）。
表示パネル７００は、選択回路２３９と電気的に接続される。
選択回路２３９は、制御情報ＳＳ、画像情報Ｖ１または背景情報ＶＢＧを供給される機能を備える。
選択回路２３９は、制御情報ＳＳに基づいて、画像情報Ｖ１または背景情報ＶＢＧを供給する機能を備える。
選択回路２３９は、制御情報ＳＳに基づいて、第１の電位ＶＨまたは第２の電位ＶＬを供給する機能を備える。例えば、第１の電位ＶＨより低い電位を、第２の電位ＶＬに用いることができる。具体的には、第２の表示素子５５０（ｉ，ｊ）を駆動することができる電圧以上の電位差が、第１の電位ＶＨとの間に生じる電位を、第２の電位ＶＬに用いることができる。
表示パネル７００は、信号線Ｓ１（ｊ）、第１の導電膜ＡＮＯ、第２の導電膜ＶＣＯＭ２および画素７０２（ｉ，ｊ）を備える。
画素７０２（ｉ，ｊ）は、信号線Ｓ１（ｊ）、第１の導電膜ＡＮＯおよび第２の導電膜ＶＣＯＭ２と電気的に接続される。
信号線Ｓ１（ｊ）は、画像情報Ｖ１または背景情報ＶＢＧを供給される機能を備える。
第１の導電膜ＡＮＯは、第１の電位ＶＨを供給される機能を備える。
第２の導電膜ＶＣＯＭ２は、第１の電位ＶＨまたは第２の電位ＶＬを供給される機能を備える。
画素７０２（ｉ，ｊ）は、画素回路５３０（ｉ，ｊ）および第２の表示素子５５０（ｉ，ｊ）を備える（図６参照）。
第２の表示素子５５０（ｉ，ｊ）は、画素回路５３０（ｉ，ｊ）と電気的に接続される。
画素回路５３０（ｉ，ｊ）は第１の導電膜ＡＮＯおよび第２の導電膜ＶＣＯＭ２と電気的に接続される。画素回路５３０（ｉ，ｊ）は第１の導電膜ＡＮＯおよび第２の導電膜ＶＣＯＭ２の間の電圧を、第２の表示素子５５０（ｉ，ｊ）に供給する機能を備える。
本実施の形態で説明する表示装置は、制御情報に基づいて、第１の電位または第２の電位を供給する機能を備える選択回路と、第１の電位が供給される第１の導電膜および第１の電位または第２の電位が供給される第２の導電膜と電気的に接続される画素回路を備える表示パネルと、を含んで構成される。これにより、制御情報に基づいて制御された電圧を、第２の表示素子に供給することができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。
また、本実施の形態で説明する表示装置は、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と、走査線Ｇ１（ｉ）と、を有する（図１参照）。なお、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数であり、ｍまたはｎの一方は１より大きい整数である。
一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は、画素７０２（ｉ，ｊ）を含む。一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は、行方向（図中に矢印Ｒ１で示す）に配設される。
他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、画素７０２（ｉ，ｊ）を含む。他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、行方向と交差する列方向（図中に矢印Ｃ１で示す）に配設される。
走査線Ｇ１（ｉ）は、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と電気的に接続される。
他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される。
また、本実施の形態で説明する表示装置の画素７０２（ｉ，ｊ）は、第３の導電膜と、第４の導電膜と、第２の絶縁膜５０１Ｃと、第１の表示素子７５０（ｉ，ｊ）と、を備える（図５（Ａ）参照）。
第４の導電膜は、画素回路５３０（ｉ，ｊ）と電気的に接続される。例えば、画素回路５３０（ｉ，ｊ）のスイッチＳＷ１に用いるトランジスタのソース電極またはドレイン電極として機能する導電膜５１２Ｂを、第４の導電膜に用いることができる（図５（Ａ）および図６参照）。
第３の導電膜は、第４の導電膜と重なる領域を備える。例えば、第１の表示素子７５０（ｉ，ｊ）の第１の電極７５１（ｉ，ｊ）を、第３の導電膜に用いることができる。
第２の絶縁膜５０１Ｃは、第４の導電膜と第３の導電膜の間に挟まれる領域を備え、第３の導電膜と第４の導電膜の間に挟まれる領域に開口部５９１Ａを備える。また、第２の絶縁膜５０１Ｃは、第１の絶縁膜５０１Ａおよび導電膜５１１Ｂに挟まれる領域を備える。また、第２の絶縁膜５０１Ｃは、第１の絶縁膜５０１Ａおよび導電膜５１１Ｂに挟まれる領域に開口部５９１Ｂを備える。第２の絶縁膜５０１Ｃは、第１の絶縁膜５０１Ａおよび導電膜５１１Ｃに挟まれる領域に開口部５９１Ｃを備える（図４（Ａ）および図５（Ａ）参照）。
第３の導電膜は、開口部５９１Ａにおいて第４の導電膜と電気的に接続される。例えば、第１の電極７５１（ｉ，ｊ）は、導電膜５１２Ｂと電気的に接続される。ところで、第２の絶縁膜５０１Ｃに設けられた開口部５９１Ａにおいて第４の導電膜と電気的に接続される第３の導電膜を、貫通電極ということができる。
第１の表示素子７５０（ｉ，ｊ）は、第３の導電膜と電気的に接続される。
第１の表示素子７５０（ｉ，ｊ）は、反射膜を有し、反射膜が反射する光の強さを制御する機能を備える。例えば、第１の表示素子７５０（ｉ，ｊ）の反射膜に、第３の導電膜または第１の電極７５１（ｉ，ｊ）等を用いることができる。
第２の表示素子５５０（ｉ，ｊ）は、第２の絶縁膜５０１Ｃに向けて光を射出する機能を備える（図４（Ａ）参照）。
反射膜は、第２の表示素子５５０（ｉ，ｊ）が射出する光を遮らない領域が形成される形状を備える。
また、本実施の形態で説明する表示装置の反射膜は、単数または複数の開口部７５１Ｈを備える。
第２の表示素子５５０（ｉ，ｊ）は、開口部７５１Ｈに向けて光を射出する機能を備える（図４（Ａ）参照）。なお、開口部７５１Ｈは第２の表示素子５５０（ｉ，ｊ）が射出する光を透過する。
例えば、画素７０２（ｉ，ｊ）に隣接する画素７０２（ｉ，ｊ＋１）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈを通る行方向（図中に矢印Ｒ１で示す方向）に延びる直線上に配設されない（図７（Ａ）参照）。または、例えば、画素７０２（ｉ，ｊ）に隣接する画素７０２（ｉ＋１，ｊ）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈを通る、列方向（図中に矢印Ｃ１で示す方向）に延びる直線上に配設されない（図７（Ｂ）参照）。
例えば、画素７０２（ｉ，ｊ＋２）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈを通る、行方向に延びる直線上に配設される（図７（Ａ）参照）。また、画素７０２（ｉ，ｊ＋１）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈおよび画素７０２（ｉ，ｊ＋２）の開口部７５１Ｈの間において当該直線と直交する直線上に配設される。
または、例えば、画素７０２（ｉ＋２，ｊ）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈを通る、列方向に延びる直線上に配設される（図７（Ｂ）参照）。また、例えば、画素７０２（ｉ＋１，ｊ）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈおよび画素７０２（ｉ＋２，ｊ）の開口部７５１Ｈの間において当該直線と直交する直線上に配設される。
これにより、第１の表示素子に近接する位置に第１の表示素子とは異なる色を表示する第２の表示素子を、容易に配設することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。
なお、例えば、第２の表示素子５５０（ｉ，ｊ）が射出する光を遮らない領域７５１Ｅが形成されるように、端部が切除されたような形状を備える材料を、反射膜に用いることができる（図７（Ｃ）参照）。具体的には、列方向（図中に矢印Ｃ１で示す方向）が短くなるように端部が切除された第１の電極７５１（ｉ，ｊ）を反射膜に用いることができる。
これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、第１の表示素子と、第１の表示素子とは異なる方法を用いて表示をする第２の表示素子と、を駆動することができる。具体的には、反射型の表示素子を第１の表示素子に用いて、消費電力を低減することができる。または、外光が明るい環境下において高いコントラストで画像を良好に表示することができる。または、光を射出する第２の表示素子を用いて、暗い環境下で画像を良好に表示することができる。また、第２の絶縁膜を用いて、第１の表示素子および第２の表示素子の間または第１の表示素子および画素回路の間における不純物の拡散を抑制することができる。また、制御情報に基づいて制御された電圧を供給される第２の表示素子が射出する光の一部は、第１の表示素子が備える反射膜に遮られない。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。
また、本実施の形態で説明する表示装置の第２の表示素子５５０（ｉ，ｊ）は、第１の表示素子７５０（ｉ，ｊ）を用いた表示を視認できる範囲の一部において第２の表示素子５５０（ｉ，ｊ）を用いた表示が視認できるように配設される。例えば、外光を反射する強度を制御して表示する第１の表示素子７５０（ｉ，ｊ）に外光が入射し反射する方向を、破線の矢印で図中に示す（図５（Ａ）参照）。また、第１の表示素子７５０（ｉ，ｊ）を用いた表示を視認できる範囲の一部に第２の表示素子５５０（ｉ，ｊ）が光を射出する方向を、実線の矢印で図中に示す（図４（Ａ）参照）。
これにより、第１の表示素子を用いた表示を視認することができる領域の一部において、第２の表示素子を用いた表示を視認することができる。または、表示パネルの姿勢等を変えることなく使用者は表示を視認することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。
また、画素回路５３０（ｉ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される。なお、導電膜５１２Ａは、信号線Ｓ１（ｊ）と電気的に接続される（図５（Ａ）および図６参照）。また、例えば、第４の導電膜をソース電極またはドレイン電極として機能する導電膜５１２Ｂに用いたトランジスタを、画素回路５３０（ｉ，ｊ）のスイッチＳＷ１に用いることができる。
また、本実施の形態で説明する表示パネルは、第１の絶縁膜５０１Ａを有する（図４（Ａ）参照）。
第１の絶縁膜５０１Ａは、第１の開口部５９２Ａ、第２の開口部５９２Ｂおよび開口部５９２Ｃを備える（図４（Ａ）または図５（Ａ）参照）。
第１の開口部５９２Ａは、第１の中間膜７５４Ａおよび第１の電極７５１（ｉ，ｊ）と重なる領域または第１の中間膜７５４Ａおよび第２の絶縁膜５０１Ｃと重なる領域を備える。
第２の開口部５９２Ｂは、第２の中間膜７５４Ｂおよび導電膜５１１Ｂと重なる領域を備える。また、開口部５９２Ｃは、中間膜７５４Ｃおよび導電膜５１１Ｃと重なる領域を備える。
第１の絶縁膜５０１Ａは、第１の開口部５９２Ａの周縁に沿って、第１の中間膜７５４Ａおよび第２の絶縁膜５０１Ｃの間に挟まれる領域を備え、第１の絶縁膜５０１Ａは、第２の開口部５９２Ｂの周縁に沿って、第２の中間膜７５４Ｂおよび導電膜５１１Ｂの間に挟まれる領域を備える。
また、本実施の形態で説明する表示パネルは、走査線Ｇ２（ｉ）と、配線ＣＳＣＯＭと、第１の導電膜ＡＮＯと、信号線Ｓ２（ｊ）と、を有する（図６参照）。
また、本実施の形態で説明する表示パネルの第２の表示素子５５０（ｉ，ｊ）は、第３の電極５５１（ｉ，ｊ）と、第４の電極５５２と、発光性の材料を含む層５５３（ｊ）と、を備える（図４（Ａ）参照）。なお、第３の電極５５１（ｉ，ｊ）は、第１の導電膜ＡＮＯと電気的に接続され、第４の電極５５２は、第２の導電膜ＶＣＯＭ２と電気的に接続される（図６参照）。
第４の電極５５２は、第３の電極５５１（ｉ，ｊ）と重なる領域を備える。
発光性の材料を含む層５５３（ｊ）は、第３の電極５５１（ｉ，ｊ）および第４の電極５５２の間に挟まれる領域を備える。
第３の電極５５１（ｉ，ｊ）は、接続部５２２において、画素回路５３０（ｉ，ｊ）と電気的に接続される。
また、本実施の形態で説明する表示パネルの第１の表示素子７５０（ｉ，ｊ）は、液晶材料を含む層７５３と、第１の電極７５１（ｉ，ｊ）および第２の電極７５２と、を備える。第２の電極７５２は、第１の電極７５１（ｉ，ｊ）との間に液晶材料の配向を制御する電界が形成されるように配置される（図４（Ａ）および図５（Ａ）参照）。
また、本実施の形態で説明する表示パネルは、配向膜ＡＦ１および配向膜ＡＦ２を備える。配向膜ＡＦ２は、配向膜ＡＦ１との間に液晶材料を含む層７５３を挟むように配設される。
また、本実施の形態で説明する表示パネルは、第１の中間膜７５４Ａと、第２の中間膜７５４Ｂと、を有する。
第１の中間膜７５４Ａは、第２の絶縁膜５０１Ｃとの間に第３の導電膜を挟む領域を備え、第１の中間膜７５４Ａは、第１の電極７５１（ｉ，ｊ）と接する領域を備える。第２の中間膜７５４Ｂは導電膜５１１Ｂと接する領域を備える。
また、本実施の形態で説明する表示パネルは、遮光膜ＢＭと、絶縁膜７７１と、機能膜７７０Ｐと、機能膜７７０Ｄと、を有する。また、着色膜ＣＦ１および着色膜ＣＦ２を有する。
遮光膜ＢＭは、第１の表示素子７５０（ｉ，ｊ）と重なる領域に開口部を備える。着色膜ＣＦ２は、第２の絶縁膜５０１Ｃおよび第２の表示素子５５０（ｉ，ｊ）の間に配設され、開口部７５１Ｈと重なる領域を備える（図４（Ａ）参照）。
絶縁膜７７１は、着色膜ＣＦ１と液晶材料を含む層７５３の間または遮光膜ＢＭと液晶材料を含む層７５３の間に挟まれる領域を備える。これにより、着色膜ＣＦ１の厚さに基づく凹凸を平坦にすることができる。または、遮光膜ＢＭまたは着色膜ＣＦ１等から液晶材料を含む層７５３への不純物の拡散を、抑制することができる。
機能膜７７０Ｐは、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。
機能膜７７０Ｄは、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。機能膜７７０Ｄは、第１の表示素子７５０（ｉ，ｊ）との間に基板７７０を挟むように配設される。これにより、例えば、第１の表示素子７５０（ｉ，ｊ）が反射する光を拡散することができる。
また、本実施の形態で説明する表示パネルは、基板５７０と、基板７７０と、機能層５２０と、を有する。
基板７７０は、基板５７０と重なる領域を備える。
機能層５２０は、基板５７０および基板７７０の間に挟まれる領域を備える。機能層５２０は、画素回路５３０（ｉ，ｊ）と、第２の表示素子５５０（ｉ，ｊ）と、絶縁膜５２１と、絶縁膜５２８と、を含む。また、機能層５２０は、絶縁膜５１８および絶縁膜５１６を含む（図４（Ａ）および図４（Ｂ）参照）。
絶縁膜５２１は、画素回路５３０（ｉ，ｊ）および第２の表示素子５５０（ｉ，ｊ）の間に挟まれる領域を備える。
絶縁膜５２８は、絶縁膜５２１および基板５７０の間に配設され、第２の表示素子５５０（ｉ，ｊ）と重なる領域と、に開口部を備える。
第３の電極５５１（ｉ，ｊ）の周縁に沿って形成される絶縁膜５２８は、第３の電極５５１（ｉ，ｊ）および第４の電極の短絡を防止する。
絶縁膜５１８は、絶縁膜５２１および画素回路５３０（ｉ，ｊ）の間に挟まれる領域を備える。絶縁膜５１６は、絶縁膜５１８および画素回路５３０（ｉ，ｊ）の間に挟まれる領域を備える。
また、本実施の形態で説明する表示パネルは、接合層５０５と、封止材７０５と、構造体ＫＢ１と、を有する。
接合層５０５は、機能層５２０および基板５７０の間に挟まれる領域を備え、機能層５２０および基板５７０を貼り合せる機能を備える。
封止材７０５は、機能層５２０および基板７７０の間に挟まれる領域を備え、機能層５２０および基板７７０を貼り合わせる機能を備える。
構造体ＫＢ１は、機能層５２０および基板７７０の間に所定の間隙を設ける機能を備える。
また、本実施の形態で説明する表示パネルは、端子５１９Ｂおよび端子５１９Ｃを有する。
端子５１９Ｂは、導電膜５１１Ｂと、中間膜７５４Ｂと、を備え、中間膜７５４Ｂは、導電膜５１１Ｂと接する領域を備える。端子５１９Ｂは、例えば信号線Ｓ１（ｊ）と電気的に接続される。
端子５１９Ｃは、導電膜５１１Ｃと、中間膜７５４Ｃと、を備え、中間膜７５４Ｃは、導電膜５１１Ｃと接する領域を備える。導電膜５１１Ｃは、例えば配線ＶＣＯＭ１と電気的に接続される。
導電材料ＣＰは、端子５１９Ｃと第２の電極７５２の間に挟まれ、端子５１９Ｃと第２の電極７５２を電気的に接続する機能を備える。例えば、導電性の粒子を導電材料ＣＰに用いることができる。
また、本実施の形態で説明する表示パネルは、駆動回路ＧＤと、駆動回路ＳＤと、を有する（図１および図２参照）。
駆動回路ＧＤは、走査線Ｇ１（ｉ）と電気的に接続される。駆動回路ＧＤは、例えばトランジスタＭＤを備える（図４（Ａ）参照）。具体的には、画素回路５３０（ｉ，ｊ）が備えるトランジスタに含まれる半導体膜と同じ工程で形成することができる半導体膜を含むトランジスタを、トランジスタＭＤに用いることができる。
駆動回路ＳＤは、信号線Ｓ１（ｊ）と電気的に接続される。駆動回路ＳＤは、例えば端子５１９Ｂと電気的に接続される。
《入力部の構成例》
本実施の形態で説明する入力部は、表示パネル７００と重なる領域を備える（図２（Ａ）、図４（Ａ）または図５（Ａ）参照）。
入力部は、制御線ＣＬ（ｇ）と、検知信号線ＭＬ（ｈ）と、検知素子７７５（ｇ，ｈ）と、を備える（図２（Ｂ−２）参照）。
検知素子７７５（ｇ，ｈ）は、制御線ＣＬ（ｇ）および検知信号線ＭＬ（ｈ）と電気的に接続される。
制御線ＣＬ（ｇ）は、制御信号を供給する機能を備える。
検知素子７７５（ｇ，ｈ）は制御信号を供給され、検知素子７７５（ｇ，ｈ）は制御信号および表示パネルと重なる領域に近接するものとの距離に基づいて変化する検知信号を供給する機能を備える。
検知信号線ＭＬ（ｈ）は、検知信号を供給される機能を備える。
検知素子７７５（ｇ，ｈ）は、透光性を備える。
検知素子７７５（ｇ，ｈ）は、電極Ｃ（ｇ）と、電極Ｍ（ｈ）と、を備える。
電極Ｃ（ｇ）は、制御線ＣＬ（ｇ）と電気的に接続される。
電極Ｍ（ｈ）は検知信号線ＭＬ（ｈ）と電気的に接続され、電極Ｍ（ｈ）は表示パネルと重なる領域に近接するものによって一部が遮られる電界を、電極Ｃ（ｇ）との間に形成するように配置される。
これにより、表示パネルを用いて画像情報を表示しながら、表示パネルと重なる領域に近接するものを検知することができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することができる。
また、本実施の形態で説明する入力部は、基板７１０と、接合層７０９と、を備える（図４（Ａ）または図５（Ａ）参照）。
基板７１０は、基板７７０との間に検知素子７７５（ｇ，ｈ）を挟むように配設される。
接合層７０９は、基板７７０および検知素子７７５（ｇ，ｈ）の間に配設され、基板７７０および検知素子７７５（ｇ，ｈ）を貼り合わせる機能を備える。
機能膜７７０Ｐは、第１の表示素子７５０（ｉ，ｊ）との間に検知素子７７５（ｇ，ｈ）を挟むように配設される。これにより、例えば、検知素子７７５（ｇ，ｈ）が反射する光の強度を低減することができる。
また、本実施の形態で説明する入力部は、一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）と、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）と、を有する（図８参照）。なお、ｇは１以上ｐ以下の整数であり、ｈは１以上ｑ以下の整数であり、ｐおよびｑは１以上の整数である。
一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、検知素子７７５（ｇ，ｈ）を含み、行方向（図中に矢印Ｒ２で示す方向）に配設される。なお、図８に矢印Ｒ２で示す方向は、図１に矢印Ｒ１で示す方向と同じであっても良いし、異なっていてもよい。
また、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、検知素子７７５（ｇ，ｈ）を含み、行方向と交差する列方向（図中に矢印Ｃ２で示す方向）に配設される。
行方向に配設される一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、制御線ＣＬ（ｇ）と電気的に接続される電極Ｃ（ｇ）を含む。
列方向に配設される他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、検知信号線ＭＬ（ｈ）と電気的に接続される電極Ｍ（ｈ）を含む。
また、本実施の形態で説明する入出力装置の制御線ＣＬ（ｇ）は、導電膜ＢＲ（ｇ，ｈ）を含む（図４（Ａ）参照）。導電膜ＢＲ（ｇ，ｈ）は、検知信号線ＭＬ（ｈ）と重なる領域を備える。
絶縁膜７０６は、検知信号線ＭＬ（ｈ）および導電膜ＢＲ（ｇ，ｈ）の間に挟まれる領域を備える。これにより、検知信号線ＭＬ（ｈ）および導電膜ＢＲ（ｇ，ｈ）の短絡を防止することができる。
また、本実施の形態で説明する入出力装置は、発振回路ＯＳＣおよび検知回路ＤＣを備える（図８参照）。
発振回路ＯＳＣは、制御線ＣＬ（ｇ）と電気的に接続され、制御信号を供給する機能を備える。例えば、矩形波、のこぎり波また三角波等を制御信号に用いることができる。
検知回路ＤＣは、検知信号線ＭＬ（ｈ）と電気的に接続され、検知信号線ＭＬ（ｈ）の電位の変化に基づいて検知信号を供給する機能を備える。
以下に、入出力装置を構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
例えば第３の導電膜を第１の電極７５１（ｉ，ｊ）に用いることができる。また、第３の導電膜を反射膜に用いることができる。
また、第４の導電膜をトランジスタのソース電極またはドレイン電極の機能を備える導電膜５１２Ｂに用いることができる。
《構成例》
本発明の一態様の表示パネルは、基板５７０、基板７７０、構造体ＫＢ１、封止材７０５または接合層５０５を有する。
また、本発明の一態様の表示パネルは、機能層５２０、絶縁膜５２１または絶縁膜５２８を有する。
また、本発明の一態様の表示パネルは、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭまたは第１の導電膜ＡＮＯを有する。
また、本発明の一態様の表示パネルは、第３の導電膜または第４の導電膜を有する。
また、本発明の一態様の表示パネルは、端子５１９Ｂ、端子５１９Ｃ、導電膜５１１Ｂまたは導電膜５１１Ｃを有する。
また、本発明の一態様の表示パネルは、画素回路５３０（ｉ，ｊ）またはスイッチＳＷ１を有する。
また、本発明の一態様の表示パネルは、第１の表示素子７５０（ｉ，ｊ）、第１の電極７５１（ｉ，ｊ）、反射膜、開口部、液晶材料を含む層７５３または第２の電極７５２を有する。
また、本発明の一態様の表示パネルは、配向膜ＡＦ１、配向膜ＡＦ２、着色膜ＣＦ１、着色膜ＣＦ２、遮光膜ＢＭ、絶縁膜７７１、機能膜７７０Ｐまたは機能膜７７０Ｄを有する。
また、本発明の一態様の表示パネルは、第２の表示素子５５０（ｉ，ｊ）、第３の電極５５１（ｉ，ｊ）、第４の電極５５２または発光性の材料を含む層５５３（ｊ）を有する。
また、本発明の一態様の表示パネルは、第１の絶縁膜５０１Ａおよび第２の絶縁膜５０１Ｃを有する。
また、本発明の一態様の表示パネルは、駆動回路ＧＤまたは駆動回路ＳＤを有する。
また、入力部は、基板７１０と、機能層７２０と、接合層７０９と、端子７１９と、を有する（図４（Ａ）および図５（Ａ）参照）。
機能層７２０は、基板７７０および基板７１０の間に挟まれる領域を備える。機能層７２０は、検知素子７７５（ｇ，ｈ）と、絶縁膜７０６と、を備える。
接合層７０９は、機能層７２０および基板７７０の間に配設され、機能層７２０および基板７７０を貼り合せる機能を備える。
端子７１９は、検知素子７７５（ｇ，ｈ）と電気的に接続される。
《基板５７０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板５７０等に用いることができる。例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を基板５７０に用いることができる。具体的には、厚さ０．１ｍｍ程度まで研磨した材料を用いることができる。
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基板５７０等に用いることができる。これにより、大型の表示装置を作製することができる。
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板５７０等に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基板５７０等に用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、アルミノ珪酸ガラス、強化ガラス、化学強化ガラス、石英またはサファイア等を、基板５７０等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基板５７０等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を、基板５７０等に用いることができる。ステンレス・スチールまたはアルミニウム等を、基板５７０等に用いることができる。
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基板５７０等に用いることができる。これにより、半導体素子を基板５７０等に形成することができる。
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板５７０等に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板５７０等に用いることができる。
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基板５７０等に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板５７０等に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基板５７０等に用いることができる。
また、単層の材料または複数の層が積層された材料を、基板５７０等に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板５７０等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を、基板５７０等に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基板５７０等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層材料等を基板５７０等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシリコーン等のシロキサン結合を有する樹脂を含む材料を基板５７０等に用いることができる。
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル等を基板５７０等に用いることができる。
また、紙または木材などを基板５７０等に用いることができる。
例えば、可撓性を有する基板を基板５７０等に用いることができる。
なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板５７０等に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。
《基板７７０》
例えば、透光性を備える材料を基板７７０に用いることができる。具体的には、基板５７０に用いることができる材料から選択された材料を基板７７０に用いることができる。
例えば、アルミノ珪酸ガラス、強化ガラス、化学強化ガラスまたはサファイア等を、表示パネルの使用者に近い側に配置される基板７７０に好適に用いることができる。これにより、使用に伴う表示パネルの破損や傷付きを防止することができる。
また、例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を基板７７０に用いることができる。具体的には、厚さを薄くするために研磨した基板を用いることができる。これにより、機能膜７７０Ｄを第１の表示素子７５０（ｉ，ｊ）に近づけて配置することができる。その結果、画像のボケを低減し、画像を鮮明に表示することができる。
《構造体ＫＢ１》
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体ＫＢ１等に用いることができる。これにより、所定の間隔を、構造体ＫＢ１等を挟む構成の間に設けることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複合材料などを構造体ＫＢ１に用いることができる。また、感光性を有する材料を用いて形成してもよい。
《封止材７０５》
無機材料、有機材料または無機材料と有機材料の複合材料等を封止材７０５等に用いることができる。
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材７０５等に用いることができる。
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着剤等の有機材料を封止材７０５等に用いることができる。
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を封止材７０５等に用いることができる。
《接合層５０５》
例えば、封止材７０５に用いることができる材料を接合層５０５に用いることができる。
《絶縁膜５２１》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜５２１等に用いることができる。
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選ばれた複数を積層した積層材料を、絶縁膜５２１等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜５２１等に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料などを絶縁膜５２１等に用いることができる。また、感光性を有する材料を用いて形成してもよい。
これにより、例えば絶縁膜５２１と重なるさまざまな構造に由来する段差を平坦化することができる。
《絶縁膜５２８》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５２８等に用いることができる。具体的には、厚さ１μｍのポリイミドを含む膜を絶縁膜５２８に用いることができる。
《第１の絶縁膜５０１Ａ》
例えば、絶縁膜５２１に用いることができる材料を第１の絶縁膜５０１Ａに用いることができる。また、例えば、水素を供給する機能を備える材料を第１の絶縁膜５０１Ａに用いることができる。
具体的には、シリコンおよび酸素を含む材料と、シリコンおよび窒素を含む材料と、を積層した材料を、第１の絶縁膜５０１Ａに用いることができる。例えば、加熱等により水素を放出し、放出した水素を他の構成に供給する機能を備える材料を、第１の絶縁膜５０１Ａに用いることができる。具体的には、作製工程中に取り込まれた水素を加熱等により放出し、他の構成に供給する機能を備える材料を第１の絶縁膜５０１Ａに用いることができる。
例えば、原料ガスにシラン等を用いる化学気相成長法により形成されたシリコンおよび酸素を含む膜を、第１の絶縁膜５０１Ａに用いることができる。
具体的には、シリコンおよび酸素を含む厚さ２００ｎｍ以上６００ｎｍ以下の材料と、シリコンおよび窒素を含む厚さ２００ｎｍ程度の材料と、を積層した材料を第１の絶縁膜５０１Ａに用いることができる。
《第２の絶縁膜５０１Ｃ》
例えば、絶縁膜５２１に用いることができる材料を第２の絶縁膜５０１Ｃに用いることができる。具体的には、シリコンおよび酸素を含む材料を第２の絶縁膜５０１Ｃに用いることができる。これにより、画素回路または第２の表示素子等への不純物の拡散を抑制することができる。
例えば、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜を第２の絶縁膜５０１Ｃに用いることができる。
《中間膜７５４Ａ、中間膜７５４Ｂ、中間膜７５４Ｃ》
例えば、１０ｎｍ以上５００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下の厚さを有する膜を、中間膜７５４Ａ、中間膜７５４Ｂまたは中間膜７５４Ｃに用いることができる。なお、本明細書において、中間膜７５４Ａ、中間膜７５４Ｂまたは中間膜７５４Ｃを中間膜という。
例えば、水素を透過または供給する機能を備える材料を中間膜に用いることができる。
例えば、導電性を備える材料を中間膜に用いることができる。
例えば、透光性を備える材料を中間膜に用いることができる。
具体的には、インジウムおよび酸素を含む材料、インジウム、ガリウム、亜鉛および酸素を含む材料またはインジウム、スズおよび酸素を含む材料等を中間膜に用いることができる。なお、これらの材料は水素を透過する機能を備える。
具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜または厚さ１００ｎｍの膜を中間膜に用いることができる。
なお、エッチングストッパーとして機能する膜が積層された材料を中間膜に用いることができる。具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜と、インジウム、スズおよび酸素を含む厚さ２０ｎｍの膜と、をこの順で積層した積層材料を中間膜に用いることができる。
《配線、端子、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭ、第１の導電膜ＡＮＯ、端子５１９Ｂ、端子５１９Ｃ、端子７１９、導電膜５１１Ｂまたは導電膜５１１Ｃ等に用いることができる。
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等に用いることができる。
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を配線等に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。
具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。
例えば、金属ナノワイヤーを含む膜を配線等に用いることができる。具体的には、銀を含むナノワイヤーを用いることができる。
具体的には、導電性高分子を配線等に用いることができる。
なお、例えば、導電材料ＡＣＦ１を用いて、端子５１９Ｂとフレキシブルプリント基板ＦＰＣ１を電気的に接続することができる。
《第３の導電膜、第４の導電膜》
例えば、配線等に用いることができる材料を第３の導電膜または第４の導電膜に用いることができる。
また、第１の電極７５１（ｉ，ｊ）または配線等を第３の導電膜に用いることができる。
また、スイッチＳＷ１に用いることができるトランジスタのソース電極またはドレイン電極として機能する導電膜５１２Ｂまたは配線等を第４の導電膜に用いることができる。
《画素回路５３０（ｉ，ｊ）》
画素回路５３０（ｉ，ｊ）は、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび第１の導電膜ＡＮＯと電気的に接続される（図６参照）。
画素回路５３０（ｉ，ｊ）は、スイッチＳＷ１、容量素子Ｃ１１を含む。
画素回路５３０（ｉ，ｊ）は、スイッチＳＷ２、トランジスタＭおよび容量素子Ｃ１２を含む。
例えば、走査線Ｇ１（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ１（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ１に用いることができる。
容量素子Ｃ１１は、スイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続される第１の電極と、配線ＣＳＣＯＭと電気的に接続される第２の電極と、を有する。
例えば、走査線Ｇ２（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ２（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ２に用いることができる。
トランジスタＭは、スイッチＳＷ２に用いるトランジスタの第２の電極と電気的に接続されるゲート電極と、第１の導電膜ＡＮＯと電気的に接続される第１の電極と、を有する。
なお、半導体膜をゲート電極との間に挟むように設けられた導電膜を備えるトランジスタを、トランジスタＭに用いることができる。例えば、トランジスタＭのゲート電極と同じ電位を供給することができる配線と電気的に接続される導電膜を当該導電膜に用いることができる。
容量素子Ｃ１２は、スイッチＳＷ２に用いるトランジスタの第２の電極と電気的に接続される第１の電極と、トランジスタＭの第１の電極と電気的に接続される第２の電極と、を有する。
なお、第１の表示素子７５０（ｉ，ｊ）の第１の電極をスイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続し、第１の表示素子７５０（ｉ，ｊ）の第２の電極を配線ＶＣＯＭ１と電気的に接続する。これにより、第１の表示素子７５０を駆動することができる。
また、第２の表示素子５５０（ｉ，ｊ）の第３の電極をトランジスタＭの第２の電極と電気的に接続し、第２の表示素子５５０（ｉ，ｊ）の第４の電極を第２の導電膜ＶＣＯＭ２と電気的に接続する。これにより、第２の表示素子５５０（ｉ，ｊ）を駆動することができる。
《スイッチＳＷ１、スイッチＳＷ２、トランジスタＭ、トランジスタＭＤ》
例えば、ボトムゲート型またはトップゲート型等のトランジスタをスイッチＳＷ１、スイッチＳＷ２、トランジスタＭ、トランジスタＭＤ等に用いることができる。
例えば、１４族の元素を含む半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いるトランジスタを利用することができる。
例えば、酸化物半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に用いることができる。
一例を挙げれば、オフ状態におけるリーク電流が、アモルファスシリコンを半導体膜に用いたトランジスタと比較して小さいトランジスタをスイッチＳＷ１、スイッチＳＷ２、トランジスタＭまたはトランジスタＭＤ等に用いることができる。具体的には、酸化物半導体を半導体膜５０８に用いたトランジスタをスイッチＳＷ１、スイッチＳＷ２、トランジスタＭまたはトランジスタＭＤ等に用いることができる。
これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。
スイッチＳＷ１に用いることができるトランジスタは、半導体膜５０８および半導体膜５０８と重なる領域を備える導電膜５０４を備える（図５（Ｂ）参照）。また、スイッチＳＷ１に用いることができるトランジスタは、半導体膜５０８と電気的に接続される導電膜５１２Ａおよび導電膜５１２Ｂを備える。
なお、導電膜５０４はゲート電極の機能を備え、絶縁膜５０６はゲート絶縁膜の機能を備える。また、導電膜５１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜５１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。
また、導電膜５０４との間に半導体膜５０８を挟むように設けられた導電膜５２４を備えるトランジスタを、トランジスタＭに用いることができる（図４（Ｂ）参照）。
例えば、タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と、をこの順で積層した導電膜を導電膜５０４に用いることができる。
例えば、シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜と、を積層した材料を絶縁膜５０６に用いることができる。
例えば、インジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、半導体膜５０８に用いることができる。
例えば、タングステンを含む厚さ５０ｎｍの膜と、アルミニウムを含む厚さ４００ｎｍの膜と、チタンを含む厚さ１００ｎｍの膜と、をこの順で積層した導電膜を、導電膜５１２Ａまたは導電膜５１２Ｂに用いることができる。
《第１の表示素子７５０（ｉ，ｊ）》
例えば、光の反射または透過を制御する機能を備える表示素子を、第１の表示素子７５０（ｉ，ｊ）等に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のＭＥＭＳ表示素子等を用いることができる。具体的には、反射型の液晶表示素子を第１の表示素子７５０（ｉ，ｊ）に用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。
例えば、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
第１の表示素子７５０（ｉ，ｊ）は、第１電極と、第２電極と、液晶層と、を有する。液晶層は、第１電極および第２電極の間の電圧を用いて配向を制御することができる液晶材料を含む。例えば、液晶層の厚さ方向（縦方向ともいう）、縦方向と交差する方向（横方向または斜め方向ともいう）の電界を、液晶材料の配向を制御する電界に用いることができる。
《液晶材料を含む層７５３》
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を、液晶材料を含む層に用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。
《第１の電極７５１（ｉ，ｊ）》
例えば、配線等に用いる材料を第１の電極７５１（ｉ，ｊ）に用いることができる。具体的には、反射膜を第１の電極７５１（ｉ，ｊ）に用いることができる。例えば、透光性を備える導電材料と、開口部を備える反射膜と、を積層した材料を第１の電極７５１（ｉ，ｊ）に用いることができる。
《反射膜》
例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。
反射膜は、例えば、液晶材料を含む層７５３を透過してくる光を反射する。これにより、第１の表示素子７５０を反射型の液晶素子にすることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。
なお、第１の電極７５１（ｉ，ｊ）を反射膜に用いる構成に限られない。例えば、液晶材料を含む層７５３と第１の電極７５１（ｉ，ｊ）の間に反射膜を配設する構成を用いることができる。または、反射膜と液晶材料を含む層７５３の間に透光性を有する第１の電極７５１（ｉ，ｊ）を配置する構成を用いることができる。
《開口部７５１Ｈ、領域７５１Ｅ》
多角形、四角形、楕円形、円形または十字等の形状を開口部７５１Ｈまたは領域７５１Ｅの形状に用いることができる。また、細長い筋状、スリット状、市松模様状の形状を開口部７５１Ｈまたは領域７５１Ｅの形状に用いることができる。
また、単数の開口または一群の複数の開口を開口部７５１Ｈに用いることができる。
非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が大きすぎると、第１の表示素子７５０（ｉ，ｊ）を用いた表示が暗くなってしまう。
また、非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が小さすぎると、第２の表示素子５５０（ｉ，ｊ）を用いた表示が暗くなってしまう。
《第２の電極７５２》
例えば、可視光について透光性を有し且つ導電性を備える材料を、第２の電極７５２に用いることができる。
例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを第２の電極７５２に用いることができる。
具体的には、インジウムを含む導電性酸化物を第２の電極７５２に用いることができる。または、厚さ１ｎｍ以上１０ｎｍ以下の金属薄膜を第２の電極７５２に用いることができる。また、銀を含む金属ナノワイヤーを第２の電極７５２に用いることができる。
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、第２の電極７５２に用いることができる。
《配向膜ＡＦ１、配向膜ＡＦ２》
例えば、ポリイミド等を含む材料を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。具体的には、液晶材料が所定の方向に配向するようにラビング処理または光配向技術を用いて形成された材料を用いることができる。
例えば、可溶性のポリイミドを含む膜を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。これにより、配向膜ＡＦ１または配向膜ＡＦ２を形成する際に必要とされる温度を低くすることができる。その結果、配向膜ＡＦ１または配向膜ＡＦ２を形成する際に他の構成に与える損傷を軽減することができる。
《着色膜ＣＦ１、着色膜ＣＦ２》
所定の色の光を透過する材料を着色膜ＣＦ１または着色膜ＣＦ２に用いることができる。これにより、着色膜ＣＦ１または着色膜ＣＦ２を例えばカラーフィルターに用いることができる。例えば、青色、緑色または赤色の光を透過する材料を着色膜ＣＦ１または着色膜ＣＦ２に用いることができる。また、黄色の光または白色の光等を透過する材料を着色膜ＣＦ１または着色膜ＣＦ２に用いることができる。
なお、照射された光を所定の色の光に変換する機能を備える材料を着色膜ＣＦ２に用いることができる。具体的には、量子ドットを着色膜ＣＦ２に用いることができる。これにより、色純度の高い表示をすることができる。
《遮光膜ＢＭ》
光の透過を妨げる材料を遮光膜ＢＭに用いることができる。これにより、遮光膜ＢＭを例えばブラックマトリクスに用いることができる。
《絶縁膜７７１》
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜７７１に用いることができる。
《機能膜７７０Ｐ、機能膜７７０Ｄ》
例えば、反射防止フィルム、偏光フィルム、位相差フィルム、光拡散フィルムまたは集光フィルム等を機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。
具体的には、２色性色素を含む膜を機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。または、基材の表面と交差する方向に沿った軸を備える柱状構造を有する材料を、機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。これにより、光を軸に沿った方向に透過し易く、他の方向に散乱し易くすることができる。
また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。
具体的には、円偏光フィルムを機能膜７７０Ｐに用いることができる。また、光拡散フィルムを機能膜７７０Ｄに用いることができる。
《第２の表示素子５５０（ｉ，ｊ）》
例えば、発光素子を第２の表示素子５５０（ｉ，ｊ）に用いることができる。具体的には、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子または発光ダイオードなどを、第２の表示素子５５０（ｉ，ｊ）に用いることができる。
例えば、発光性の有機化合物を発光性の材料を含む層５５３（ｊ）に用いることができる。
例えば、量子ドットを発光性の材料を含む層５５３（ｊ）に用いることができる。これにより、半値幅が狭く、鮮やかな色の光を発することができる。
例えば、青色の光を射出するように積層された積層材料、緑色の光を射出するように積層された積層材料または赤色の光を射出するように積層された積層材料等を、発光性の材料を含む層５５３（ｊ）に用いることができる。
例えば、信号線Ｓ２（ｊ）に沿って列方向に長い帯状の積層材料を、発光性の材料を含む層５５３（ｊ）に用いることができる。
また、例えば、白色の光を射出するように積層された積層材料を、発光性の材料を含む層５５３（ｊ）に用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の材料を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層材料を、発光性の材料を含む層５５３（ｊ）に用いることができる。
例えば、配線等に用いることができる材料を第３の電極５５１（ｉ，ｊ）に用いることができる。
例えば、配線等に用いることができる材料から選択された、可視光について透光性を有する材料を、第３の電極５５１（ｉ，ｊ）に用いることができる。
具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを、第３の電極５５１（ｉ，ｊ）に用いることができる。または、光が透過する程度に薄い金属膜を第３の電極５５１（ｉ，ｊ）に用いることができる。または、光の一部を透過し、光の他の一部を反射する金属膜を第３の電極５５１（ｉ，ｊ）に用いることができる。これにより、微小共振器構造を第２の表示素子５５０（ｉ，ｊ）に設けることができる。その結果、所定の波長の光を他の光より効率よく取り出すことができる。
例えば、配線等に用いることができる材料を第４の電極５５２に用いることができる。具体的には、可視光について反射性を有する材料を、第４の電極５５２に用いることができる。
《選択回路２３９》
例えば、第１のマルチプレクサ乃至第３のマルチプレクサを選択回路２３９に用いることができる（図１参照）。第１のマルチプレクサ乃至第３のマルチプレクサは、複数の入力から一の情報を制御情報ＳＳに基づいて選択し、選択した制御情報を出力する機能を備える。なお、第１のマルチプレクサ乃至第３のマルチプレクサの間で、一の情報を選択するタイミングを異ならせることもできる。具体的には、第３のマルチプレクサが一の情報を選択するタイミングを、第１のマルチプレクサまたは第２のマルチプレクサより遅くすることができる。例えば、第１のマルチプレクサまたは第２のマルチプレクサを制御する信号とは異なる信号を、第３のマルチプレクサを制御する信号に用いることができる。または、ラッチ回路などを用いて第３のマルチプレクサに制御信号を供給することができる。
第１のマルチプレクサは、画像情報Ｖ１が供給される第１の入力部と、背景情報ＶＢＧが供給される第２の入力部と、を備え、制御情報ＳＳを供給される。第１のマルチプレクサは、第１のステータスの制御情報ＳＳが供給された場合に、画像情報Ｖ１を出力し、第２のステータスの制御情報ＳＳが供給された場合に、背景情報ＶＢＧを出力する。なお、第１のマルチプレクサが出力する情報を情報Ｖ１１とする。
第２のマルチプレクサは、背景情報ＶＢＧが供給される第１の入力部と、画像情報Ｖ１が供給される第２の入力部と、を備え、制御情報ＳＳを供給される。第２のマルチプレクサは、第１のステータスの制御情報ＳＳが供給された場合に、背景情報ＶＢＧを出力し、第２のステータスの制御情報ＳＳが供給された場合に、画像情報Ｖ１を出力する。なお、第２のマルチプレクサが出力する情報を情報Ｖ１２とする。
第３のマルチプレクサは、第１の電位ＶＨが供給される第１の入力部と、第２の電位ＶＬが供給される第２の入力部と、を備え、制御情報ＳＳを供給される。第３のマルチプレクサは、第１のステータスの制御情報ＳＳが供給された場合に、第１の電位ＶＨを出力し、第２のステータスの制御情報ＳＳが供給された場合に、第２の電位ＶＬを出力する。
《駆動回路ＧＤ》
シフトレジスタ等のさまざまな順序回路等を駆動回路ＧＤに用いることができる。例えば、トランジスタＭＤ、容量素子等を駆動回路ＧＤに用いることができる。具体的には、スイッチＳＷ１に用いることができるトランジスタまたはトランジスタＭと同一の工程で形成することができる半導体膜を備えるトランジスタを用いることができる。
例えば、スイッチＳＷ１に用いることができるトランジスタと異なる構成をトランジスタＭＤに用いることができる。具体的には、導電膜５２４を有するトランジスタをトランジスタＭＤに用いることができる（図４（Ｂ）参照）。
導電膜５０４との間に半導体膜５０８を挟むように導電膜５２４を配設し、導電膜５２４および半導体膜５０８の間に絶縁膜５１６を配設し、半導体膜５０８および導電膜５０４の間に絶縁膜５０６を配設する。例えば、導電膜５０４と同じ電位を供給する配線に導電膜５２４を電気的に接続する。
なお、トランジスタＭと同一の構成を、トランジスタＭＤに用いることができる。
《駆動回路ＳＤ、駆動回路ＳＤ１、駆動回路ＳＤ２》
駆動回路ＳＤ１は、情報Ｖ１１に基づいて画像信号を供給する機能を有し、駆動回路ＳＤ２は、情報Ｖ１２に基づいて画像信号を供給する機能を有する。
駆動回路ＳＤ１は、例えば反射型の表示素子と電気的に接続される画素回路に供給する画像信号を生成する機能を備える。具体的には、極性が反転する信号を生成する機能を備える。これにより、例えば、反射型の液晶表示素子を駆動することができる。
駆動回路ＳＤ２は、例えば発光素子と電気的に接続される画素回路に供給する画像信号を生成する機能を備える。
例えば、シフトレジスタ等のさまざまな順序回路等を駆動回路ＳＤ１または駆動回路ＳＤ２に用いることができる。なお、駆動回路ＳＤ１および駆動回路ＳＤ２に換えて、駆動回路ＳＤ１および駆動回路ＳＤ２が集積された駆動回路ＳＤを用いることができる。具体的には、シリコン基板上に形成された集積回路を駆動回路ＳＤに用いることができる。
例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法を用いて、駆動回路ＳＤを端子５１９Ｂに実装することができる。具体的には、異方性導電膜を用いて、集積回路を端子５１９Ｂに実装することができる。または、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）法を用いて、集積回路を端子５１９Ｂに実装することができる。
＜酸化物半導体膜の抵抗率の制御方法＞
酸化物半導体膜の抵抗率を制御する方法について説明する。
所定の抵抗率を備える酸化物半導体膜を、半導体膜５０８または導電膜５２４等に用いることができる。
例えば、酸化物半導体膜に含まれる水素、水等の不純物の濃度及び／又は膜中の酸素欠損を制御する方法を、酸化物半導体膜の抵抗率を制御する方法に用いることができる。
具体的には、プラズマ処理を水素、水等の不純物濃度及び／又は膜中の酸素欠損を増加または低減する方法に用いることができる。
具体的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、ボロン、リン及び窒素の中から選ばれた一種以上を含むガスを用いて行うプラズマ処理を適用できる。例えば、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などを適用できる。これにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。
または、イオン注入法、イオンドーピング法またはプラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リンまたは窒素を酸化物半導体膜に注入して、抵抗率が低い酸化物半導体膜にすることができる。
または、水素を含む絶縁膜を酸化物半導体膜に接して形成し、絶縁膜から酸化物半導体膜に水素を拡散させる方法を用いることができる。これにより、酸化物半導体膜のキャリア密度を高め、抵抗率を低くすることができる。
例えば、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上の絶縁膜を酸化物半導体膜に接して形成することで、効果的に水素を酸化物半導体膜に含有させることができる。具体的には、窒化シリコン膜を酸化物半導体膜に接して形成する絶縁膜に用いることができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。これにより、キャリア密度が高く、抵抗率が低い酸化物半導体膜にすることができる。
具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物半導体を導電膜５２４に好適に用いることができる。
一方、抵抗率の高い酸化物半導体をトランジスタのチャネルが形成される半導体膜に用いることができる。具体的には半導体膜５０８に好適に用いることができる。
例えば、酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を酸化物半導体膜に接して形成し、絶縁膜から酸化物半導体膜に酸素を供給させて、膜中または界面の酸素欠損を補填することができる。これにより、抵抗率が高い酸化物半導体膜にすることができる。
例えば、酸化シリコン膜または酸化窒化シリコン膜を、酸素を放出することが可能な絶縁膜に用いることができる。
酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜を備えるトランジスタは、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を備えることができる。
上述した高純度真性または実質的に高純度真性である酸化物半導体膜をチャネル領域に用いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度が、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を、トランジスタのチャネルが形成される半導体に好適に用いることができる。
なお、半導体膜５０８よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜を、導電膜５２４に用いる。
また、半導体膜５０８に含まれる水素濃度の２倍以上、好ましくは１０倍以上の濃度の水素を含む膜を、導電膜５２４に用いることができる。
また、半導体膜５０８の抵抗率の１×１０−８倍以上１×１０−１倍未満の抵抗率を備える膜を、導電膜５２４に用いることができる。
具体的には、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、好ましくは、１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満である膜を、導電膜５２４に用いることができる。
《基板７１０》
例えば、透光性を備える材料を基板７１０に用いることができる。具体的には、基板５７０に用いることができる材料から選択された材料を基板７１０に用いることができる。
例えば、アルミノ珪酸ガラス、強化ガラス、化学強化ガラスまたはサファイア等を、表示パネルの使用者に近い側に配置される基板７１０に好適に用いることができる。これにより、使用に伴う表示パネルの破損や傷付きを防止することができる。
《検知素子７７５（ｇ，ｈ）》
例えば静電容量、照度、磁力、電波または圧力等を検知して、検知した物理量に基づく情報を供給する素子を、検知素子７７５（ｇ，ｈ）に用いることができる。
具体的には、容量素子、光電変換素子、磁気検知素子、圧電素子または共振器等を検知素子７７５（ｇ，ｈ）に用いることができる。
例えば、大気中において、大気より大きな誘電率を備える指などが導電膜に近接すると、指などと導電膜の間の静電容量が変化する。この静電容量の変化を検知して検知情報を供給することができる。具体的には、自己容量方式の検知素子を用いることができる。
例えば、電極Ｃ（ｇ）と、電極Ｍ（ｈ）と、を検知素子に用いることができる。具体的には、制御信号が供給される電極Ｃ（ｇ）と、電極Ｃ（ｇ）との間に近接するものによって一部が遮られる電界が形成されるように配設される電極Ｍ（ｈ）と、を用いることができる。これにより、近接するものに遮られて変化する電界を検知信号線ＭＬ（ｈ）の電位を用いて検知して、検知信号として供給することができる。その結果、電界を遮るように近接するものを検知することができる。具体的には、相互容量方式の検知素子を用いることができる。
《制御線ＣＬ（ｇ）、検知信号線ＭＬ（ｈ）、導電膜ＢＲ（ｇ，ｈ）》
例えば、可視光について透光性を有し且つ導電性を備える材料を、制御線ＣＬ（ｇ）、検知信号線ＭＬ（ｈ）または導電膜ＢＲ（ｇ，ｈ）に用いることができる。
具体的には、第２の電極７５２に用いる材料を制御線ＣＬ（ｇ）、検知信号線ＭＬ（ｈ）または導電膜ＢＲ（ｇ，ｈ）に用いることができる。
《絶縁膜７０６》
例えば、絶縁膜５２１に用いることができる材料を絶縁膜７０６等に用いることができる。具体的には、シリコンおよび酸素を含む膜を絶縁膜７０６に用いることができる。
《端子７１９》
例えば、配線等に用いることができる材料を端子７１９に用いることができる。なお、例えば、導電材料ＡＣＦ２を用いて、端子７１９とフレキシブルプリント基板ＦＰＣ２を電気的に接続することができる（図５（Ａ）参照）。
なお、端子７１９を用いて、制御線ＣＬ（ｇ）に制御信号を供給することができる。または、検知信号線ＭＬ（ｈ）から検知信号を供給されることができる。
《接合層７０９》
例えば、封止材７０５に用いることができる材料を接合層７０９に用いることができる。
＜入出力装置の構成例２．＞
本発明の一態様の入出力装置の別の構成について、図９乃至図１１を参照しながら説明する。
図９は本発明の一態様の入出力装置７００ＴＰ２の構成を説明する図である。図９（Ａ）は本発明の一態様の入出力装置の上面図である。図９（Ｂ−１）は本発明の一態様の入出力装置の入力部の一部を説明する模式図であり、図９（Ｂ−２）は図９（Ｂ−１）の一部を説明する模式図である。
図１０および図１１は本発明の一態様の入出力装置の構成を説明する図である。図１０（Ａ）は図９（Ａ）の切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４、図９（Ｂ−２）の切断線Ｘ５−Ｘ６における断面図であり、図１０（Ｂ）は図１０（Ａ）の一部の構成を説明する断面図である。
図１１は図９（Ｂ−２）の切断線Ｘ７−Ｘ８、図９（Ａ）の切断線Ｘ９−Ｘ１０、Ｘ１１−Ｘ１２における断面図である。
なお、入出力装置７００ＴＰ２は、トップゲート型のトランジスタを有する点、基板７７０、第２の絶縁膜５０１Ｃおよび封止材７０５に囲まれる領域に入力部を含む機能層７２０を有する点、画素と重なる領域に開口部を備える電極Ｃ（ｇ）を有する点、画素と重なる領域に開口部を備える電極Ｍ（ｈ）を有する点、制御線ＣＬ（ｇ）または検知信号線ＭＬ（ｈ）と電気的に接続する導電膜５１１Ｄを有する点、導電膜５１１Ｄと電気的に接続する端子５１９Ｄを有する点が、図２乃至図５を参照しながら説明する入出力装置７００ＴＰ１とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。
本実施の形態で説明する入出力装置の制御線ＣＬ（ｇ）は開口部が設けられた電極Ｃ（ｇ）と電気的に接続され、検知信号線ＭＬ（ｈ）は開口部が設けられた電極Ｍ（ｈ）と電気的に接続される。また、開口部は画素と重なる領域を備える。例えば、制御線ＣＬ（ｇ）が備える導電膜の開口部は、画素７０２（ｉ，ｊ）と重なる領域を備える（図９（Ｂ−１）、図９（Ｂ−２）および図１０（Ａ）参照）。
本実施の形態で説明する入出力装置は、制御線ＣＬ（ｇ）および第２の電極７５２の間または検知信号線ＭＬ（ｈ）および第２の電極７５２の間に０．２μｍ以上１６μｍ以下、好ましくは１μｍ以上８μｍ以下、より好ましくは２．５μｍ以上４μｍ以下の間隔を備える。
上記本発明の一態様の入出力装置は、画素と重なる領域に開口部が設けられた第１の電極と、画素と重なる領域に開口部が設けられた第２の電極と、を含んで構成される。これにより、表示パネルの表示を遮ることなく、表示パネルと重なる領域に近接するものを検知することができる。また、入出力装置の厚さを薄くすることができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することができる。
また、本実施の形態で説明する入出力装置は、機能層７２０を、基板７７０、第２の絶縁膜５０１Ｃおよび封止材７０５に囲まれる領域に有する。これにより、基板７１０および接合層７０９を用いることなく入出力装置を構成することができる。
また、本実施の形態で説明する入出力装置は、導電膜５１１Ｄを有する（図１１参照）。
なお、制御線ＣＬ（ｇ）および導電膜５１１Ｄの間に導電材料ＣＰ等を配設し、制御線ＣＬ（ｇ）と導電膜５１１Ｄを電気的に接続することができる。または、検知信号線ＭＬ（ｈ）および導電膜５１１Ｄの間に導電材料ＣＰ等を配設し、検知信号線ＭＬ（ｈ）と導電膜５１１Ｄを、電気的に接続することができる。
また、本実施の形態で説明する入出力装置は、導電膜５１１Ｄと電気的に接続する端子５１９Ｄを有する。端子５１９Ｄは、導電膜５１１Ｄと、中間膜７５４Ｄと、を備え、中間膜７５４Ｄは、導電膜５１１Ｄと接する領域を備える。
なお、例えば、導電材料ＡＣＦ２を用いて、端子５１９Ｄとフレキシブルプリント基板ＦＰＣ２を電気的に接続することができる（図１１参照）。これにより、例えば、端子５１９Ｄを用いて制御信号を制御線ＣＬ（ｇ）に供給することができる。または、端子５１９Ｄを用いて検知信号を、検知信号線ＭＬ（ｈ）から供給されることができる。
《導電膜５１１Ｄ》
例えば、配線等に用いることができる材料を導電膜５１１Ｄに用いることができる。
《端子５１９Ｄ》
例えば、配線等に用いることができる材料を端子５１９Ｄに用いることができる。具体的には、端子５１９Ｂまたは端子５１９Ｃと同じ構成を端子５１９Ｄに用いることができる。
《スイッチＳＷ１、トランジスタＭ、トランジスタＭＤ》
スイッチＳＷ１に用いることができるトランジスタ、トランジスタＭおよびトランジスタＭＤは、第２の絶縁膜５０１Ｃと重なる領域を備える導電膜５０４と、第２の絶縁膜５０１Ｃおよび導電膜５０４の間に挟まれる領域を備える半導体膜５０８と、を備える。なお、導電膜５０４はゲート電極の機能を備える（図１０（Ｂ）参照）。
半導体膜５０８は、導電膜５０４と重ならない第１の領域５０８Ａおよび第２の領域５０８Ｂと、第１の領域５０８Ａおよび第２の領域５０８Ｂの間に導電膜５０４と重なる第３の領域５０８Ｃと、を備える。
トランジスタＭＤは、第３の領域５０８Ｃおよび導電膜５０４の間に絶縁膜５０６を備える。なお、絶縁膜５０６はゲート絶縁膜の機能を備える。
第１の領域５０８Ａおよび第２の領域５０８Ｂは、第３の領域５０８Ｃに比べて抵抗率が低く、ソース領域の機能またはドレイン領域の機能を備える。
なお、例えば上記において詳細に説明する酸化物半導体膜の抵抗率の制御方法を用いて、第１の領域５０８Ａおよび第２の領域５０８Ｂを半導体膜５０８に形成することができる。具体的には、希ガスを含むガスを用いるプラズマ処理を適用することができる。
また、例えば、導電膜５０４をマスクに用いることができる。これにより、第３の領域５０８Ｃの一部の形状を、導電膜５０４の端部の形状に自己整合させることができる。
トランジスタＭＤは、第１の領域５０８Ａと接する導電膜５１２Ａと、第２の領域５０８Ｂと接する導電膜５１２Ｂと、を備える。導電膜５１２Ａおよび導電膜５１２Ｂは、ソース電極またはドレイン電極の機能を備える。
トランジスタＭＤと同一の工程で形成することができるトランジスタをトランジスタＭに用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の表示パネルに用いることができるトランジスタの構成について、図１２を参照しながら説明する。
＜半導体装置の構成例＞
図１２（Ａ）は、トランジスタ１００の上面図であり、図１２（Ｃ）は、図１２（Ａ）に示す切断線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１２（Ｄ）は、図１２（Ａ）に示す切断線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１２（Ａ）において、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、切断線Ｘ１−Ｘ２方向をチャネル長方向、切断線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１２（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
なお、トランジスタ１００を実施の形態１において説明する表示パネル等に用いることができる。
例えば、トランジスタ１００をスイッチＳＷ１に用いる場合は、基板１０２を第２の絶縁膜５０１Ｃに、導電膜１０４を導電膜５０４に、絶縁膜１０６および絶縁膜１０７が積層された積層膜を絶縁膜５０６に、酸化物半導体膜１０８を半導体膜５０８に、導電膜１１２ａを導電膜５１２Ａに、導電膜１１２ｂを導電膜５１２Ｂに、絶縁膜１１４および絶縁膜１１６が積層された積層膜を絶縁膜５１６に、絶縁膜１１８を絶縁膜５１８に、それぞれ読み替えることができる。
トランジスタ１００は、基板１０２上のゲート電極として機能する導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８と電気的に接続されるソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８と電気的に接続されるドレイン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１００上、より詳しくは、導電膜１１２ａ、１１２ｂ及び酸化物半導体膜１０８上には絶縁膜１１４、１１６、及び絶縁膜１１８が設けられる。絶縁膜１１４、１１６、１１８は、トランジスタ１００の保護絶縁膜としての機能を有する。
また、酸化物半導体膜１０８は、ゲート電極として機能する導電膜１０４側の酸化物半導体膜１０８ａと、酸化物半導体膜１０８ａ上の酸化物半導体膜１０８ｂと、を有する。また、絶縁膜１０６及び絶縁膜１０７は、トランジスタ１００のゲート絶縁膜としての機能を有する。
酸化物半導体膜１０８としては、Ｉｎ−Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。とくに、酸化物半導体膜１０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。
また、酸化物半導体膜１０８ａは、Ｉｎの原子数比がＭの原子数比より多い第１の領域を有する。また、酸化物半導体膜１０８ｂは、酸化物半導体膜１０８ａよりもＩｎの原子数比が少ない第２の領域を有する。また、第２の領域は、第１の領域よりも薄い部分を有する。
酸化物半導体膜１０８ａにＩｎの原子数比がＭの原子数比より多い第１の領域を有することで、トランジスタ１００の電界効果移動度（単に移動度、またはμＦＥという場合がある）を高くすることができる。具体的には、トランジスタ１００の電界効果移動度が１０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置を提供することができる。
一方で、Ｉｎの原子数比がＭの原子数比より多い第１の領域を有する酸化物半導体膜１０８ａとすることで、光照射時にトランジスタ１００の電気特性が変動しやすくなる。しかしながら、本発明の一態様の半導体装置においては、酸化物半導体膜１０８ａ上に酸化物半導体膜１０８ｂが形成されている。また、酸化物半導体膜１０８ｂのチャネル領域の膜厚が酸化物半導体膜１０８ａの膜厚よりも小さい。
また、酸化物半導体膜１０８ｂは、酸化物半導体膜１０８ａよりもＩｎの原子数比が少ない第２の領域を有するため、酸化物半導体膜１０８ａよりもＥｇが大きくなる。したがって、酸化物半導体膜１０８ａと、酸化物半導体膜１０８ｂとの積層構造である酸化物半導体膜１０８は、光負バイアスストレス試験による耐性が高くなる。
上記構成の酸化物半導体膜とすることで、光照射時における酸化物半導体膜１０８の光吸収量を低減させることができる。したがって、光照射時におけるトランジスタ１００の電気特性の変動を抑制することができる。また、本発明の一態様の半導体装置においては、絶縁膜１１４または絶縁膜１１６中に過剰の酸素を含有する構成のため、光照射におけるトランジスタ１００の電気特性の変動をさらに、抑制することができる。
ここで、酸化物半導体膜１０８について、図１２（Ｂ）を用いて詳細に説明する。
図１２（Ｂ）は、図１２（Ｃ）を用いて示すトランジスタ１００の断面の、酸化物半導体膜１０８の近傍を拡大した断面図である。
図１２（Ｂ）において、酸化物半導体膜１０８ａの膜厚をｔ１として、酸化物半導体膜１０８ｂの膜厚をｔ２−１、及びｔ２−２として、それぞれ示している。酸化物半導体膜１０８ａ上には、酸化物半導体膜１０８ｂが設けられているため、導電膜１１２ａ、１１２ｂの形成時において、酸化物半導体膜１０８ａがエッチングガスまたはエッチング溶液等に曝されることがない。したがって、酸化物半導体膜１０８ａにおいては、膜減りがない、または極めて少ない。一方で、酸化物半導体膜１０８ｂにおいては、導電膜１１２ａ、１１２ｂの形成時において、酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂと重ならない部分がエッチングされ、凹部が形成される。すなわち、酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂと重なる領域の膜厚がｔ２−１となり、酸化物半導体膜１０８ｂの導電膜１１２ａ、１１２ｂと重ならない領域の膜厚がｔ２−２となる。
酸化物半導体膜１０８ａと酸化物半導体膜１０８ｂの膜厚の関係は、ｔ２−１＞ｔ１＞ｔ２−２となると好ましい。このような膜厚の関係とすることによって、高い電界効果移動度を有し、且つ光照射時における、しきい値電圧の変動量が少ないトランジスタとすることが可能となる。
また、トランジスタ１００が有する酸化物半導体膜１０８は、酸素欠損が形成されるとキャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体膜１０８中の酸素欠損、とくに酸化物半導体膜１０８ａ中の酸素欠損を減らすことが、安定したトランジスタ特性を得る上でも重要となる。そこで、本発明の一態様のトランジスタの構成においては、酸化物半導体膜１０８上の絶縁膜、ここでは、酸化物半導体膜１０８上の絶縁膜１１４及び／又は絶縁膜１１６に過剰な酸素を導入することで、絶縁膜１１４及び／又は絶縁膜１１６から酸化物半導体膜１０８中に酸素を移動させ、酸化物半導体膜１０８中、とくに酸化物半導体膜１０８ａ中の酸素欠損を補填することを特徴とする。
なお、絶縁膜１１４、１１６としては、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１１４、１１６は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１４、１１６に酸素過剰領域を設けるには、例えば、成膜後の絶縁膜１１４、１１６に酸素を導入して、酸素過剰領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、酸化物半導体膜１０８ａ中の酸素欠損を補填するためには、酸化物半導体膜１０８ｂのチャネル領域近傍の膜厚を薄くした方が好適である。したがって、ｔ２−２＜ｔ１の関係を満たせばよい。例えば、酸化物半導体膜１０８ｂのチャネル領域近傍の膜厚としては、好ましくは１ｎｍ以上２０ｎｍ以下、さらに好ましくは、３ｎｍ以上１０ｎｍ以下である。
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明する。
《基板》
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。
また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能である。
また、これらの基板上に半導体素子または絶縁膜等が設けられたものを、基板１０２として用いてもよい。
なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐熱性の劣る基板や可撓性の基板にも転載できる。
《ゲート電極、ソース電極、及びドレイン電極として機能する導電膜》
ゲート電極として機能する導電膜１０４、及びソース電極として機能する導電膜１１２ａ、及びドレイン電極として機能する導電膜１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電膜１０４、１１２ａ、１１２ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１０４、１１２ａ、１１２ｂには、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
《ゲート絶縁膜として機能する絶縁膜》
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１０６、１０７としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜１０６、１０７の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。
また、絶縁膜１０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜１０７、１１４、１１６及び／または酸化物半導体膜１０８中に過剰の酸素を供給する場合において、絶縁膜１０６は酸素の透過を抑制することができる。
なお、トランジスタ１００のチャネル領域として機能する酸化物半導体膜１０８と接する絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜後の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、絶縁膜１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いる場合に比べて膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ１００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１００の静電破壊を抑制することができる。
《酸化物半導体膜》
酸化物半導体膜１０８としては、先に示す材料を用いることができる。
酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。
また、酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜１０８を形成しやすくなる。なお、成膜される酸化物半導体膜１０８の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜１０８の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
例えば、酸化物半導体膜１０８ａとしては、上述のＩｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等のスパッタリングターゲットを用いて形成すればよい。また、酸化物半導体膜１０８ｂとしては、上述のＩｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２等を用いて形成すればよい。なお、酸化物半導体膜１０８ｂに用いるスパッタリングターゲットの金属元素の原子数比としては、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たす必要はなく、Ｉｎ≧Ｍ、Ｚｎ＜Ｍを満たす組成でもよい。具体的には、Ｉｎ：Ｍ：Ｚｎ＝１：３：２等が挙げられる。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。とくに、酸化物半導体膜１０８ａには、エネルギーギャップが２ｅＶ以上、好ましくは２ｅＶ以上３．０ｅＶ以下の酸化物半導体膜を用い、酸化物半導体膜１０８ｂには、エネルギーギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、好適である。また、酸化物半導体膜１０８ａよりも酸化物半導体膜１０８ｂのエネルギーギャップが大きい方が好ましい。
また、酸化物半導体膜１０８ａ、及び酸化物半導体膜１０８ｂの厚さは、それぞれ３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。なお、先に記載の膜厚の関係を満たすと好ましい。
また、酸化物半導体膜１０８ｂとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜１０８ｂは、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１０８ａ、及び酸化物半導体膜１０８ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１０８ａ、及び酸化物半導体膜１０８ｂとしては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０８ａにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１０８ａにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１０８ａにおけるシリコンや炭素の濃度と、酸化物半導体膜１０８ａとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０８ａにおいて、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１０８ａのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜１０８ａに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１０８ａ、及び酸化物半導体膜１０８ｂは、それぞれ非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。また、絶縁膜１１８は、トランジスタ１００の保護絶縁膜としての機能を有する。また、絶縁膜１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能する。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素の透過量が減少してしまうためである。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から脱離する酸素を、絶縁膜１１４を介して酸化物半導体膜１０８に移動させることができる。
また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及び酸化物半導体膜１０８の界面において、電子がトラップされにくい。
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上３５０℃未満の加熱処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
膜の表面温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳにおける膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導体膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、これに限定されず、例えば、絶縁膜１１４の単層構造としてもよい。
絶縁膜１１８は、窒素を有する。また、絶縁膜１１８は、窒素及びシリコンを有する。また、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸素の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の入り込みを防ぐことができる。絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の表示パネルに用いることができるトランジスタの構成について、図１３を参照しながら説明する。
＜半導体装置の構成例＞
図１３（Ａ）は、トランジスタ１００の上面図であり、図１３（Ｂ）は、図１３（Ａ）に示す切断線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１３（Ｃ）は、図１３（Ａ）に示す切断線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１３（Ａ）において、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、切断線Ｘ１−Ｘ２方向をチャネル長方向、切断線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１３（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
なお、トランジスタ１００を実施の形態１において説明する表示パネル等に用いることができる。
例えば、トランジスタ１００をトランジスタＭまたはトランジスタＭＤに用いる場合は、基板１０２を第２の絶縁膜５０１Ｃに、導電膜１０４を導電膜５０４に、絶縁膜１０６および絶縁膜１０７が積層された積層膜を絶縁膜５０６に、酸化物半導体膜１０８を半導体膜５０８に、導電膜１１２ａを導電膜５１２Ａに、導電膜１１２ｂを導電膜５１２Ｂに、絶縁膜１１４および絶縁膜１１６が積層された積層膜を絶縁膜５１６に、絶縁膜１１８を絶縁膜５１８に、導電膜１２０ｂを導電膜５２４に、それぞれ読み替えることができる。
トランジスタ１００は、基板１０２上の第１のゲート電極として機能する導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８と電気的に接続されるソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８と電気的に接続されるドレイン電極として機能する導電膜１１２ｂと、酸化物半導体膜１０８、導電膜１１２ａ、及び１１２ｂ上の絶縁膜１１４、１１６と、絶縁膜１１６上に設けられ、且つ導電膜１１２ｂと電気的に接続される導電膜１２０ａと、絶縁膜１１６上の導電膜１２０ｂと、絶縁膜１１６及び導電膜１２０ａ、１２０ｂ上の絶縁膜１１８と、を有する。
また、トランジスタ１００において、絶縁膜１０６、１０７は、トランジスタ１００の第１のゲート絶縁膜としての機能を有し、絶縁膜１１４、１１６は、トランジスタ１００の第２のゲート絶縁膜としての機能を有し、絶縁膜１１８は、トランジスタ１００の保護絶縁膜としての機能を有する。なお、本明細書等において、絶縁膜１０６、１０７を第１の絶縁膜と、絶縁膜１１４、１１６を第２の絶縁膜と、絶縁膜１１８を第３の絶縁膜と、それぞれ呼称する場合がある。
なお、導電膜１２０ｂをトランジスタ１００の第２のゲート電極に用いることができる。
また、トランジスタ１００を表示パネルに用いる場合は、導電膜１２０ａを表示素子の電極等に用いることができる。
また、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０４側の酸化物半導体膜１０８ｂと、酸化物半導体膜１０８ｂ上の酸化物半導体膜１０８ｃと、を有する。また、酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃは、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する。
例えば、酸化物半導体膜１０８ｂとしては、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。また、酸化物半導体膜１０８ｃとしては、酸化物半導体膜１０８ｂよりもＩｎの原子数が少ない領域を有すると好ましい。
酸化物半導体膜１０８ｂが、Ｉｎの原子数比がＭの原子数比より多い領域を有することで、トランジスタ１００の電界効果移動度（単に移動度、またはμＦＥという場合がある）を高くすることができる。具体的には、トランジスタ１００の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ１００の電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置を提供することができる。
一方で、酸化物半導体膜１０８ｂが、Ｉｎの原子数比がＭの原子数比より多い領域を有する場合、光照射時にトランジスタ１００の電気特性が変動しやすくなる。しかしながら、本発明の一態様の半導体装置においては、酸化物半導体膜１０８ｂ上に酸化物半導体膜１０８ｃが形成されている。また、酸化物半導体膜１０８ｃは、酸化物半導体膜１０８ｂよりもＩｎの原子数比が少ない領域を有するため、酸化物半導体膜１０８ｂよりもＥｇが大きくなる。したがって、酸化物半導体膜１０８ｂと、酸化物半導体膜１０８ｃとの積層構造である酸化物半導体膜１０８は、光負バイアスストレス試験による耐性を高めることが可能となる。
また、酸化物半導体膜１０８中、特に酸化物半導体膜１０８ｂのチャネル領域に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、酸化物半導体膜１０８ｂ中のチャネル領域においては、水素または水分などの不純物が少ないほど好ましい。また、酸化物半導体膜１０８ｂ中のチャネル領域に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体膜１０８ｂのチャネル領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。酸化物半導体膜１０８ｂのチャネル領域中にキャリア供給源が生成されると、酸化物半導体膜１０８ｂを有するトランジスタ１００の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜１０８ｂのチャネル領域においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、酸化物半導体膜１０８に接する絶縁膜、具体的には、酸化物半導体膜１０８の下方に形成される絶縁膜１０７、及び酸化物半導体膜１０８の上方に形成される絶縁膜１１４、１１６が過剰酸素を含有する構成である。絶縁膜１０７、及び絶縁膜１１４、１１６から酸化物半導体膜１０８へ酸素または過剰酸素を移動させることで、酸化物半導体膜中の酸素欠損を低減することが可能となる。よって、トランジスタ１００の電気特性、特に光照射におけるトランジスタ１００の変動を抑制することが可能となる。
また、本発明の一態様においては、絶縁膜１０７、及び絶縁膜１１４、１１６に過剰酸素を含有させるために、作製工程の増加がない、または作製工程の増加が極めて少ない作製方法を用いる。よって、トランジスタ１００の歩留まりを高くすることが可能である。
具体的には、酸化物半導体膜１０８ｂを形成する工程において、スパッタリング法を用い、酸素ガスを含む雰囲気にて酸化物半導体膜１０８ｂを形成することで、酸化物半導体膜１０８ｂの被形成面となる、絶縁膜１０７に酸素または過剰酸素を添加する。
また、導電膜１２０ａ、１２０ｂを形成する工程において、スパッタリング法を用い、酸素ガスを含む雰囲気にて導電膜１２０ａ、１２０ｂを形成することで、導電膜１２０ａ、１２０ｂの被形成面となる、絶縁膜１１６に酸素または過剰酸素を添加する。なお、絶縁膜１１６に酸素または過剰酸素を添加する際に、絶縁膜１１６の下方に位置する絶縁膜１１４、及び酸化物半導体膜１０８にも酸素または過剰酸素が添加される場合がある。
＜酸化物導電体＞
次に、酸化物導電体について説明する。導電膜１２０ａ、１２０ｂを形成する工程において、導電膜１２０ａ、１２０ｂは、絶縁膜１１４、１１６から酸素の放出を抑制する保護膜として機能する。また、導電膜１２０ａ、１２０ｂは、絶縁膜１１８を形成する工程の前においては、半導体としての機能を有し、絶縁膜１１８を形成する工程の後においては、導電膜１２０ａ、１２０ｂは、導電体としての機能を有する。
導電膜１２０ａ、１２０ｂを導電体として機能させるためには、導電膜１２０ａ、１２０ｂに酸素欠損を形成し、該酸素欠損に絶縁膜１１８から水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、導電膜１２０ａ、１２０ｂは、導電性が高くなり導電体化する。導電体化された導電膜１２０ａ、１２０ｂを、それぞれ酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
＜半導体装置の構成要素＞
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
なお、以下の材料については、実施の形態２において説明する材料と同様の材料を用いることができる。
実施の形態２において説明する基板１０２に用いることができる材料を基板１０２に用いることができる。また、実施の形態２において説明する絶縁膜１０６、１０７に用いることができる材料を絶縁膜１０６、１０７に用いることができる。
また、実施の形態２において説明するゲート電極、ソース電極、及びドレイン電極として機能する導電膜に用いることができる材料を、第１のゲート電極、ソース電極、及びドレイン電極として機能する導電膜に用いることができる。
《酸化物半導体膜》
酸化物半導体膜１０８としては、先に示す材料を用いることができる。
酸化物半導体膜１０８ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等が挙げられる。
また、酸化物半導体膜１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≦Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：５等が挙げられる。
また、酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃを形成しやすくなる。なお、成膜される酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃの原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、酸化物半導体膜１０８ｂのスパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜１０８ｂの原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。とくに、酸化物半導体膜１０８ｂには、エネルギーギャップが２ｅＶ以上、好ましくは２ｅＶ以上３．０ｅＶ以下の酸化物半導体膜を用い、酸化物半導体膜１０８ｃには、エネルギーギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると、好適である。また、酸化物半導体膜１０８ｂよりも酸化物半導体膜１０８ｃのエネルギーギャップが大きい方が好ましい。
また、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃの厚さは、それぞれ３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体膜１０８ｃとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜１０８ｃは、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃとしては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０８ｂは、酸化物半導体膜１０８ｃよりも水素濃度が少ない領域を有すると好ましい。酸化物半導体膜１０８ｂの方が、酸化物半導体膜１０８ｃよりも水素濃度が少ない領域を有すことにより、信頼性の高い半導体装置とすることができる。
また、酸化物半導体膜１０８ｂにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１０８ｂにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１０８ｂにおけるシリコンや炭素の濃度と、酸化物半導体膜１０８ｂとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０８ｂにおいて、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１０８ｂのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜１０８ｂに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１０８ｂ、及び酸化物半導体膜１０８ｃは、それぞれ非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
《第２のゲート絶縁膜として機能する絶縁膜》
絶縁膜１１４、１１６は、トランジスタ１００の第２のゲート絶縁膜として機能する。また、絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。すなわち、絶縁膜１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能する。
例えば、実施の形態２において説明する絶縁膜１１４、１１６を絶縁膜１１４、１１６に用いることができる。
《導電膜として機能する酸化物半導体膜、及び第２のゲート電極として機能する酸化物半導体膜》
先に記載の酸化物半導体膜１０８と同様の材料を、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導電膜１２０ｂに用いることができる。
すなわち、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導電膜１２０ｂは、酸化物半導体膜１０８（酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃ）に含まれる金属元素を有する。例えば、第２のゲート電極として機能する導電膜１２０ｂと、酸化物半導体膜１０８（酸化物半導体膜１０８ｂ及び酸化物半導体膜１０８ｃ）と、が同一の金属元素を有する構成とすることで、製造コストを抑制することが可能となる。
例えば、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導電膜１２０ｂとしては、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等が挙げられる。
また、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導電膜１２０ｂの構造としては、単層構造または２層以上の積層構造とすることができる。なお、導電膜１２０ａ、１２０ｂが積層構造の場合においては、上記のスパッタリングターゲットの組成に限定されない。
《トランジスタの保護絶縁膜として機能する絶縁膜》
絶縁膜１１８は、トランジスタ１００の保護絶縁膜として機能する。
絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜１１８は、窒素及びシリコンを有する。また、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸素の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の入り込みを防ぐことができる。
また、絶縁膜１１８は、導電膜として機能する導電膜１２０ａ、及び第２のゲート電極として機能する導電膜１２０ｂに、水素及び窒素のいずれか一方または双方を供給する機能を有する。特に絶縁膜１１８としては、水素を含み、当該水素を導電膜１２０ａ、１２０ｂに供給する機能を有すると好ましい。絶縁膜１１８から導電膜１２０ａ、１２０ｂに水素が供給されることで、導電膜１２０ａ、１２０ｂは、導電体としての機能を有する。
絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いても良い。具体的には、実施の形態２で説明する方法により形成することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図１４および図１５を参照しながら説明する。
図１４は本発明の一態様の情報処理装置の構成を説明する図である。図１４（Ａ）は本発明の一態様の情報処理装置２００のブロック図である。図１４（Ｂ）および図１４（Ｃ）は、情報処理装置２００の外観の一例を説明する投影図である。
図１５（Ａ）は、表示部２３０の構成を説明するブロック図である。図１５（Ｂ）は、表示部２３０Ｂの構成を説明するブロック図である。
図１６は、本発明の一態様のプログラムを説明するフローチャートである。図１６（Ａ）は、本発明の一態様のプログラムの主の処理を説明するフローチャートであり、図１６（Ｂ）は、割り込み処理を説明するフローチャートである。
＜情報処理装置の構成例１．＞
本実施の形態で説明する情報処理装置は、入出力装置２２０と、演算装置２１０と、を有する（図１４（Ａ）参照）。例えば、実施の形態１に記載の入出力装置を入出力装置２２０に用いることができる。
入出力装置２２０は、検知信号に基づいて位置情報Ｐ１を供給する機能を備える。
演算装置２１０は、入出力装置２２０と電気的に接続される。
演算装置２１０は、画像情報Ｖ１を供給する機能を備える。演算装置２１０は、演算部２１１および記憶部２１２を備え、記憶部２１２は、演算部２１１に実行させるプログラムを記憶する機能を備える。
プログラムは位置情報Ｐ１から所定のイベントを識別するステップを備え、プログラムは所定のイベントが供給された場合に、モードを変更するステップを備える。
演算装置２１０はモードに基づいて画像情報Ｖ１を生成する機能を備え、演算装置２１０はモードに基づいて制御情報ＳＳを供給する機能を備える。
入出力装置２２０は、駆動回路ＧＤを備える。
駆動回路ＧＤは、制御情報を供給される機能を備える。
駆動回路ＧＤは、第２のモードに基づいて制御情報ＳＳを供給される場合に、第１のモードに基づいて制御情報ＳＳを供給される場合より低い頻度で選択信号を供給する機能を備える。言い換えると、駆動回路ＧＤは、第２のモードにおいて第１のモードより低い頻度で選択信号を供給する機能を備える。
これにより、入出力装置を用いて供給する位置情報に基づいて、画像情報または制御情報を演算装置に生成させることができる。または、生成させた画像情報または制御情報を用いて、消費電力を低減することができる。または、視認性に優れた表示をすることができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。
＜構成＞
本発明の一態様は、演算装置２１０または入出力装置２２０を備える。
《演算装置２１０》
演算装置２１０は、演算部２１１および記憶部２１２を備える。また、伝送路２１４および入出力インターフェース２１５を備える（図１４（Ａ）参照）。
《演算部２１１》
演算部２１１は、例えばプログラムを実行する機能を備える。例えば、実施の形態７で説明するＣＰＵを用いることができる。これにより、消費電力を十分に低減することができる。
《記憶部２１２》
記憶部２１２は、例えば演算部２１１が実行するプログラム、初期情報、設定情報または画像等を記憶する機能を有する。
具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタを用いたメモリ等を用いることができる。
《入出力インターフェース２１５、伝送路２１４》
入出力インターフェース２１５は端子または配線を備え、情報を供給し、情報を供給される機能を備える。例えば、伝送路２１４と電気的に接続することができる。また、入出力装置２２０と電気的に接続することができる。
伝送路２１４は配線を備え、情報を供給し、情報を供給される機能を備える。例えば、入出力インターフェース２１５と電気的に接続することができる。また、演算部２１１、記憶部２１２または入出力インターフェース２１５と電気的に接続することができる。
《入出力装置２２０》
入出力装置２２０は、表示部２３０、入力部２４０、検知部２５０または通信部２９０を備える。例えば、実施の形態１で説明する入出力装置を用いることができる。これにより、消費電力を低減することができる。
《表示部２３０》
表示部２３０は、表示領域２３１と、駆動回路ＧＤと、駆動回路ＳＤと、を有する（図１５（Ａ）参照）。
表示領域２３１は、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と、走査線Ｇ１（ｉ）と、を有する（図１５（Ａ）参照）。なお、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。
一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は画素７０２（ｉ，ｊ）を含み、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は行方向（図中に矢印Ｒ１で示す方向）に配設される。
他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は画素７０２（ｉ，ｊ）を含み、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は行方向と交差する列方向（図中に矢印Ｃ１で示す方向）に配設される。
走査線Ｇ１（ｉ）は、行方向に配設される一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と電気的に接続される。
列方向に配設される他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、信号線Ｓ１（ｊ）と電気的に接続される。
また、表示部２３０は、複数の駆動回路を有することができる。例えば、表示部２３０Ｂは、駆動回路ＧＤＡおよび駆動回路ＧＤＢを有することができる（図１５（Ｂ）参照）。
《駆動回路ＧＤ》
駆動回路ＧＤは、制御情報に基づいて選択信号を供給する機能を有する。
一例を挙げれば、制御情報に基づいて、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示することができる。
例えば、制御情報に基づいて、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッカーが抑制された状態で静止画像を表示することができる。
また、例えば、複数の駆動回路を備える場合、駆動回路ＧＤＡが選択信号を供給する頻度と、駆動回路ＧＤＢが選択信号を供給する頻度を、異ならせることができる。具体的には、動画像を滑らかに表示する領域に、静止画像をフリッカーが抑制された状態で表示する領域より高い頻度で選択信号を供給することができる。
《駆動回路ＳＤ》
駆動回路ＳＤは、画像情報Ｖ１に基づいて画像信号を供給する機能を有する。
《画素７０２（ｉ，ｊ）》
画素７０２（ｉ，ｊ）は、第１の表示素子７５０（ｉ，ｊ）または第２の表示素子５５０（ｉ，ｊ）を備える。また、第１の表示素子７５０（ｉ，ｊ）または第２の表示素子５５０（ｉ，ｊ）を駆動する画素回路を備える。例えば、実施の形態１で説明する表示パネルに用いることができる画素の構成を、画素７０２（ｉ，ｊ）に利用することができる。
《第１の表示素子７５０（ｉ，ｊ）》
例えば、光の反射または透過を制御する機能を備える表示素子を、第１の表示素子７５０（ｉ，ｊ）に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のＭＥＭＳ表示素子等を用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。具体的には、反射型の液晶表示素子を第１の表示素子７５０（ｉ，ｊ）に用いることができる。
《第２の表示素子５５０（ｉ，ｊ）》
例えば、光を射出する機能を備える表示素子を第２の表示素子５５０（ｉ，ｊ）に用いることができる。具体的には、有機ＥＬ素子を用いることができる。
《画素回路》
第１の表示素子７５０（ｉ，ｊ）、第２の表示素子５５０（ｉ，ｊ）を駆動する機能を備える回路を画素回路に用いることができる。
スイッチ、トランジスタ、ダイオード、抵抗素子、インダクタまたは容量素子等を画素回路に用いることができる。
例えば、単数または複数のトランジスタをスイッチに用いることができる。または、並列に接続された複数のトランジスタ、直列に接続された複数のトランジスタ、直列と並列が組み合わされて接続された複数のトランジスタを、一のスイッチに用いることができる。
《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を駆動回路および画素回路のトランジスタに用いることができる。
例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを用いることができる。
ところで、例えば、アモルファスシリコンを半導体に用いるボトムゲート型のトランジスタの製造ラインは、酸化物半導体を半導体に用いるボトムゲート型のトランジスタの製造ラインに容易に改造できる。また、例えばポリシリコンを半導体に用いるトップゲート型の製造ラインは、酸化物半導体を半導体に用いるトップゲート型のトランジスタの製造ラインに容易に改造できる。
例えば、１４族の元素を含む半導体を用いるトランジスタを利用することができる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いたトランジスタを用いることができる。
なお、半導体にポリシリコンを用いるトランジスタの作製に要する温度は、半導体に単結晶シリコンを用いるトランジスタに比べて低い。
また、ポリシリコンを半導体に用いるトランジスタの電界効果移動度は、アモルファスシリコンを半導体に用いるトランジスタに比べて高い。これにより、画素の開口率を向上することができる。また、極めて高い精細度で設けられた画素と、ゲート駆動回路およびソース駆動回路を同一の基板上に形成することができる。その結果、電子機器を構成する部品数を低減することができる。
また、ポリシリコンを半導体に用いるトランジスタの信頼性は、アモルファスシリコンを半導体に用いるトランジスタに比べて優れる。
例えば、酸化物半導体を用いるトランジスタを利用することができる。具体的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に用いることができる。
一例を挙げれば、オフ状態におけるリーク電流が、半導体膜にアモルファスシリコンを用いたトランジスタより小さいトランジスタを用いることができる。具体的には、半導体膜に酸化物半導体を用いたトランジスタを用いることができる。
これにより、画素回路が画像信号を保持することができる時間を、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路が保持することができる時間より長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。
また、例えば、化合物半導体を用いるトランジスタを利用することができる。具体的には、ガリウムヒ素を含む半導体を半導体膜に用いることができる。
例えば、有機半導体を用いるトランジスタを利用することができる。具体的には、ポリアセン類またはグラフェンを含む有機半導体を半導体膜に用いることができる。
《入力部２４０》
さまざまなヒューマンインターフェイス等を入力部２４０に用いることができる（図１４（Ａ）参照）。
例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部２４０に用いることができる。なお、表示部２３０に重なる領域を備えるタッチセンサを用いることができる。表示部２３０と表示部２３０に重なる領域を備えるタッチセンサを備える入出力装置を、タッチパネルということができる。
例えば、使用者は、タッチパネルに触れた指をポインタに用いて様々なジェスチャー（タップ、ドラッグ、スワイプまたはピンチイン等）をすることができる。
例えば、演算装置２１０は、タッチパネルに接触する指の位置または軌跡等の情報を解析し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとすることができる。これにより、使用者は、所定のジェスチャーにあらかじめ関連付けられた所定の操作命令を、当該ジェスチャーを用いて供給できる。
一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タッチパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる。
《検知部２５０》
検知部２５０は、周囲の状態を検知して検知情報Ｐ２を供給する機能を備える。具体的には、圧力情報等を供給できる。
例えば、カメラ、加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、照度センサまたはＧＰＳ（Ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号受信回路等を、検知部２５０に用いることができる。
《通信部２９０》
通信部２９０は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を備える。
＜プログラム＞
本発明の一態様のプログラムは、下記のステップを有するプログラムである（図１６（Ａ）参照）。
《第１のステップ》
第１のステップにおいて、設定を初期化する（図１６（Ａ）（Ｓ１）参照）。
例えば、起動時に表示する所定の画像情報と、当該画像情報を表示する方法を特定する情報と、を記憶部２１２から取得する。具体的には、静止画像を所定の画像情報に用いることができる。また、動画像を用いる場合より低い頻度で画像情報を更新する方法を、画像情報を表示する方法に用いることができる。
《第２のステップ》
第２のステップにおいて、割り込み処理を許可する（図１６（Ａ）（Ｓ２）参照）。なお、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことができる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果を主の処理に反映することができる。
なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラムを起動した後に常に割り込み処理をさせることができる。
《第３のステップ》
第３のステップにおいて、第１のステップまたは割り込み処理において選択された所定のモードで、画像情報を表示する（図１６（Ａ）（Ｓ３）参照）。例えば、画像情報Ｖ１を表示する異なる２つの方法を、第１のモードおよび第２のモードに関連付けておく。これにより、モードに基づいて表示方法を選択することができる。
《第１のモード》
具体的には、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供給し、選択信号に基づいて表示をする方法を、第１のモードに関連付けることができる。
３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で選択信号を供給すると、動画像の動きを滑らかに表示することができる。
例えば、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で画像を更新すると、使用者の操作に滑らかに追従するように変化する画像を、使用者が操作中の情報処理装置２００に表示することができる。
《第２のモード》
具体的には、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給し、選択信号に基づいて表示をする方法を、第２のモードに関連付けることができる。
３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で選択信号を供給すると、フリッカーまたはちらつきが抑制された表示をすることができる。また、消費電力を低減することができる。
ところで、例えば、発光素子を第２の表示素子に用いる場合、発光素子をパルス状に発光させて、画像情報を表示することができる。具体的には、パルス状に有機ＥＬ素子を発光させて、その残光を表示に用いることができる。有機ＥＬ素子は優れた周波数特性を備えるため、発光素子を駆動する時間を短縮し、消費電力を低減することができる場合がある。または、発熱が抑制されるため、発光素子の劣化を軽減することができる場合がある。
例えば、情報処理装置２００を時計に用いる場合、１秒に一回の頻度または１分に一回の頻度等で表示を更新することができる。
《第４のステップ》
第４のステップにおいて、終了命令が供給されている場合は第５のステップに進み、終了命令が供給されていない場合は第３のステップに進むように選択する（図１６（Ａ）（Ｓ４）参照）。
例えば、割り込み処理において供給された終了命令を用いてもよい。
《第５のステップ》
第５のステップにおいて、終了する（図１６（Ａ）（Ｓ５）参照）。
《割り込み処理》
割り込み処理は以下の第６のステップ乃至第８のステップを備える（図１６（Ｂ）参照）。
《第６のステップ》
第６のステップにおいて、所定のイベントが供給された場合は、第７のステップに進み、所定のイベントが供給されなかった場合は、第８のステップに進む（図１６（Ｂ）（Ｓ６）参照）。例えば、所定の期間に所定のイベントが供給されたか否かを条件に用いることができる。具体的には、５秒以下、１秒以下または０．５秒以下好ましくは０．１秒以下であって０秒より長い期間を所定の期間とすることができる。
《第７のステップ》
第７のステップにおいて、モードを変更する（図１６（Ｂ）（Ｓ７）参照）。具体的には、第１のモードを選択していた場合は、第２のモードを選択し、第２のモードを選択していた場合は、第１のモードを選択する。
《第８のステップ》
第８のステップにおいて、割り込み処理を終了する（図１６（Ｂ）（Ｓ８）参照）。なお、主の処理を実行している期間に割り込み処理を繰り返し実行してもよい。
《所定のイベント》
例えば、マウス等のポインティング装置を用いて供給する、「クリック」や「ドラッグ」等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラッグ」または「スワイプ」等のイベントを用いることができる。
例えば、ポインタが指し示すスライドバーの位置、スワイプの速度、ドラッグの速度等を用いて、所定のイベントに関連付けられた命令の引数を与えることができる。
例えば、入力部２４０が検知した位置情報を、設定された閾値と比較して、比較結果をイベントに用いることができる。または、検知部２５０が検知した情報を、設定された閾値と比較して、比較結果をイベントに用いることができる。
具体的には、筐体に押し込むことができるように配設された竜頭または竜頭等と接する感圧検知器等を検知部２５０に用いることができる（図１４（Ｂ）参照）。
具体的には、筐体に設けられた光電変換素子等を検知部２５０に用いることができる（図１４（Ｃ）参照）。
《所定のイベントに関連付ける命令》
例えば、終了命令を、特定のイベントに関連付けることができる。
例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめくり命令」を、所定のイベントに関連付けることができる。なお、「ページめくり命令」を実行する際に用いるページをめくる速度などを決定する引数を、所定のイベントを用いて与えることができる。
例えば、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続する他の部分を表示する「スクロール命令」などを、所定のイベントに関連付けることができる。なお、「スクロール命令」を実行する際に用いる表示を移動する速度などを決定する引数を、所定のイベントを用いて与えることができる。
例えば、画像情報を生成する命令などを、所定のイベントに関連付けることができる。なお、生成する画像の明るさを決定する引数を、入力部２４０や検知部２５０を用いて取得してもよい。具体的には、環境の明るさを検知して用いてもよい。
例えば、プッシュ型のサービスを用いて配信される情報を、通信部２９０を用いて取得する命令などを、所定のイベントに関連付けることができる。
なお、情報を取得する資格の有無の判断に、検知部２５０が検知する位置情報を用いてもよい。具体的には、特定の教室、学校、会議室、企業、建物等の内部または領域にいる場合に、情報を取得する資格を有すると判断してもよい。例えば、学校または大学等の教室で配信される教材を受信して表示して、情報処理装置２００を教科書等に用いることができる（図１４（Ｃ）参照）。または、企業等の会議室で配信される資料を受信して表示することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の情報処理装置の駆動方法について、図１７乃至図２０を参照しながら説明する。
図１７は、本発明の一態様の情報処理装置の駆動方法を用いるプログラムを説明するフローチャートである。図１７は、本発明の一態様の情報処理装置の駆動方法を用いるプログラムの主の処理を説明するフローチャートであり、図１８は、割り込み処理を説明するフローチャートである。
図１９は、第１の処理を説明するフローチャートであり、図２０は、第２の処理を説明するフローチャートである。
本実施の形態で説明する駆動方法を用いて、例えば、実施の形態４で説明する情報処理装置を駆動することができる。
＜駆動方法の例＞
本実施の形態で説明する情報処理装置の駆動方法は、第１のステップ乃至第２３のステップを有する。
《第１のステップ》
第１のステップにおいて、初期化をする（図１７（Ｔ１）参照）。
例えば、起動時に表示する所定の画像情報と、当該画像情報を表示する方法を特定するステータスと、を記憶部２１２から取得する。具体的には、静止画像を所定の画像情報に用い、ステータスを第１のステータスに設定することができる。また、第１の電位ＶＨを第１の導電膜ＡＮＯおよび第２の導電膜ＶＣＯＭ２に供給する。
《第２のステップ》
第２のステップにおいて、割り込み処理を許可する（図１７（Ｔ２）参照）。なお、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことができる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果を主の処理に反映することができる。
なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラムを起動した後に常に割り込み処理をさせることができる。
《第３のステップ》
第３のステップにおいて、ステータスが第１のステータスである場合は第４のステップに進み、第１のステータスでない場合は第６のステップに進む（図１７（Ｔ３）参照）。例えば、第１のステータスおよび第２のステータスに画像情報Ｖ１を表示する異なる２つの方法を、関連付けておく。これにより、表示方法をステータスに基づいて選択することができる。
《第１のステータス》
具体的には、第１の表示素子７５０（ｉ，ｊ）を用いて画像情報Ｖ１を表示する方法を第１のステータスに関連付けることができる。これにより、例えば、消費電力を低減することができる。または、外光が明るい環境下において高いコントラストで画像を良好に表示することができる。
《第２のステータス》
具体的には、第２の表示素子５５０（ｉ，ｊ）を用いて画像情報Ｖ１を表示する方法を第２のステータスに関連付けることができる。これにより、例えば、暗い環境下で画像を良好に表示することができる。または、良好な色再現性で写真等を表示することができる。
《第４のステップ》
第４のステップにおいて、第１の処理を実行する（図１７（Ｔ４）参照）。
《第５のステップ》
第５のステップにおいて、終了命令が供給されている場合は第７のステップに進み、終了命令が供給されていない場合は第３のステップに進む（図１７（Ｔ５）参照）。
例えば、割り込み処理において供給された終了命令を用いてもよい。
《第６のステップ》
第６のステップにおいて、第２の処理を実行し、その後に第５のステップに進む（図１７（Ｔ６）参照）。
《第７のステップ》
第７のステップにおいて、終了する（図１７（Ｔ７）参照）。
《割り込み処理》
割り込み処理は、第８のステップ乃至第１１のステップを備える（図１８参照）。
《第８のステップ》
第８のステップにおいて、所定のイベントが供給された場合は第９のステップに進み、所定のイベントが供給されていない場合は第１１のステップに進む（図１８（Ｔ８）参照）。例えば、所定の期間に所定のイベントが供給されたか否かを条件に用いることができる。具体的には、５秒以下、１秒以下または０．５秒以下好ましくは０．１秒以下であって０秒より長い期間を所定の期間とすることができる。
《第９のステップ》
第９のステップにおいて、ステータスを現状とは異なるステータスに変更する（図１８（Ｔ９）参照）。具体的には、第１のステータスであった場合は、第２のステータスに変更し、第２のステータスであった場合は、第１のステータスに変更する。
《第１０のステップ》
第１０のステップにおいて、変更フラグを立てる（図１８（Ｔ１０）参照）。なお、変更フラグが立てられた状態は、ステータスが変更された旨の情報を含む。
《第１１のステップ》
第１１のステップにおいて、割り込み処理を終了する（図１８（Ｔ１１）参照）。なお、主の処理を実行している期間に割り込み処理を繰り返し実行してもよい。
《第１の処理》
第１の処理は、第１２のステップ乃至第１７のステップを備える（図１９参照）。
《第１２のステップ》
第１２のステップにおいて、変更フラグが立っている場合は第１３のステップに進み、変更フラグが立っていない場合は第１６のステップに進む（図１９（Ｔ１２）参照）。
《第１３のステップ》
第１３のステップにおいて、第２の導電膜に第１の電位ＶＨを供給する（図１９（Ｔ１３）参照）。なお、第１の導電膜ＡＮＯには例えば第１の電位ＶＨが供給されている。これにより、第２の表示素子が発光に要する電圧より低い電圧を、第２の表示素子に供給することができる。また、第２の表示素子を用いた第２の情報の表示を、停止することができる。その結果、第２の表示素子５５０（ｉ，ｊ）が例えばノイズ等により意図せず動作してしまう不具合を防止することができる。
《第１４のステップ》
第１４のステップにおいて、第１の選択信号および第１の情報を供給する（図１９（Ｔ１４）参照）。これにより、第１の情報を第１の表示素子を用いて表示することができる。なお、第１の情報は第１の表示素子を用いて表示する情報であり、例えば、選択回路２３９が供給する情報Ｖ１１を用いることができる。具体的には、第１のステータスにおいては、画像情報Ｖ１を第１の情報に用いることができる。
《第１５のステップ》
第１５のステップにおいて、変更フラグを倒す（図１９（Ｔ１５）参照）。なお、変更フラグが倒された状態は、ステータスの変更が表示パネルの動作に反映された旨の情報を含む。
《第１６のステップ》
第１６のステップにおいて、第１の選択信号および第１の情報を供給する（図１９（Ｔ１６）参照）。これにより、第１の情報を第１の表示素子を用いて表示することができる。
《第１７のステップ》
第１７のステップにおいて、第１の処理から主の処理に復帰する（図１９（Ｔ１７）参照）。
《第２の処理》
第２の処理は、第１８のステップ乃至第２３のステップを備える。
《第１８のステップ》
第１８のステップにおいて、第１の選択信号および第１の情報を供給する（図２０（Ｔ１８）参照）。これにより、第１の情報を第１の表示素子を用いて表示することができる。なお、第１の情報は第１の表示素子を用いて表示する情報であり、例えば、選択回路２３９が供給する情報Ｖ１１を用いることができる。具体的には、第２のステータスにおいては、背景情報ＶＢＧを第１の情報に用いることができる。または、第２の表示素子を用いて表示する情報を第１の情報に用いることができる。
《第１９のステップ》
第１９のステップにおいて、第２の選択信号および第２の情報を供給する（図２０（Ｔ１９）参照）。これにより、第２の情報を画素回路に書き込むことができる。なお、第２の情報は第２の表示素子を用いて表示する情報であり、例えば、選択回路２３９が供給する情報Ｖ１２を用いることができる。具体的には、第２のステータスにおいては、画像情報Ｖ１を第２の情報に用いることができる。
第２の表示素子５５０（ｉ，ｊ）を動作することができる電圧を画素回路５３０（ｉ，ｊ）に供給するステップより前に、画素回路５３０（ｉ，ｊ）に第２の情報を供給する。これにより、第２の表示素子５５０（ｉ，ｊ）が例えばノイズ等により意図せず動作してしまう不具合を防止することができる。
なお、表示パネルが他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）を備える場合、第１８のステップが完了する前に第１９のステップを実行してもよい。例えば、第１８のステップを実行し終えた画素７０２（ｉ，ｊ）に第１９のステップを実行してもよい。具体的には、第１８のステップを画素７０２（ｉ＋２，ｊ）について実行しながら、第１８のステップを実行し終えた画素７０２（ｉ，ｊ）に第１９のステップを実行してもよい。これにより、画像情報を画素に書き込む時間を短縮することができる。
《第２０のステップ》
第２０のステップにおいて、変更フラグが立っている場合は第２１のステップに進み、変更フラグが立っていない場合は第２３のステップに進む（図２０（Ｔ２０）参照）。なお、変更フラグが立っている場合、第１の導電膜ＡＮＯおよび第２の導電膜ＶＣＯＭ２に第１の電位ＶＨが供給される。これにより、第２のステータスが選択されているにも関わらず、第２の表示素子５５０（ｉ，ｊ）を動作することができる電圧が、画素回路５３０（ｉ，ｊ）に供給されない。その結果、画素回路５３０（ｉ，ｊ）に第２の表示素子５５０（ｉ，ｊ）を動作することができる電圧を供給するステップが必要になる。
また、変更フラグが倒れている場合、第１の導電膜ＡＮＯに第１の電位ＶＨが供給され、第２の導電膜ＶＣＯＭ２に第２の電位ＶＬが供給されている。
《第２１のステップ》
第２１のステップにおいて、第２の導電膜ＶＣＯＭ２に第２の電位ＶＬを供給する（図２０（Ｔ２１）参照）。なお、第１の導電膜ＡＮＯには例えば第１の電位ＶＨが供給されている。これにより、第２の表示素子５５０（ｉ，ｊ）が発光に要する電圧以上の電圧を、第２の表示素子５５０（ｉ，ｊ）に供給することができる。また、第２の表示素子５５０（ｉ，ｊ）を用いた第２の情報の表示を開始することができる。
なお、第２の表示素子５５０（ｉ，ｊ）を動作することができない電圧を供給されている画素回路５３０（ｉ，ｊ）に、第２の表示素子５５０（ｉ，ｊ）を動作することができる電圧を供給する方法には、例えば、第２の電位ＶＬを供給されている第１の導電膜ＡＮＯおよび第２の導電膜ＶＣＯＭ２のうち、第１の導電膜ＡＮＯに第１の電位ＶＨを供給する方法がある。ただし、この方法を用いると、画素回路５３０（ｉ，ｊ）が、第１の導電膜ＡＮＯの電位の上昇に伴い誤動作する場合がある。具体的には、トランジスタのゲート電極と容量結合する第１の導電膜ＡＮＯの電位の上昇により、当該ゲート電極の電位が上昇し、非導通状態のトランジスタが導通状態になってしまう場合がある。
《第２２のステップ》
第２２のステップにおいて、変更フラグを倒す（図２０（Ｔ２２）参照）。なお、変更フラグが倒された状態は、ステータスの変更が表示パネルの動作に反映された旨の情報を含む。
《第２３のステップ》
第２３のステップにおいて、第２の処理から主の処理に復帰する（図２０（Ｔ２３）参照）。
上記本発明の一態様の情報処理装置の駆動方法は、第１の選択信号および第１の情報を供給するステップ並びに第１の導電膜に第２の電位を供給するステップを含む第１の処理と、第２の選択信号および第２の情報を供給するステップ並びに第１の導電膜に第１の電位を供給するステップを含む第２の処理と、を含んで構成される。これにより、第２の表示素子の予期しない動作を抑制することができる。その結果、利便性または信頼性に優れた新規な情報処理装置の駆動方法を提供することができる。
＜プログラム＞
本発明の一態様のプログラムは、上記のステップを有するプログラムである。これにより、演算装置は入出力装置に上記の方法を用いて画像情報を表示することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の表示パネルの駆動方法について、図２１乃至図２４を参照しながら説明する。
図２１は本発明の一態様の表示パネルの構成を説明する模式図である。
図２２は本発明の一態様の表示パネルの駆動方法を説明するタイミングチャートである。
図２３は図２２を用いて説明する駆動方法とは異なる、本発明の一態様の表示パネルの駆動方法を説明するタイミングチャートである。
図２４は図２３を用いて説明する駆動方法の変形例を説明するタイミングチャートである。
＜表示パネルの駆動方法の例１．＞
本実施の形態で説明する表示パネルの駆動方法は、以下の３つのステップを有する。
表示パネルは、第１の画素７０２（ｉ，ｊ）と、第２の画素７０２（ｉ＋１，ｊ）と、第３の画素７０２（ｉ＋２，ｊ）と、第１の３の走査線Ｇ１（ｉ＋２）と、第２の１の走査線Ｇ２（ｉ）と、第１の信号線Ｓ１（ｊ）と、第２の信号線Ｓ２（ｊ）と、を有する（図２１（Ａ）参照）。
第２の画素７０２（ｉ＋１，ｊ）は、第１の画素７０２（ｉ，ｊ）に隣接して配設される。
第３の画素７０２（ｉ＋２，ｊ）は、第１の画素７０２（ｉ，ｊ）との間に第２の画素７０２（ｉ＋１，ｊ）を挟むように配置される。
第１の３の走査線Ｇ１（ｉ＋２）は、第３の画素７０２（ｉ＋２，ｊ）と電気的に接続される。
第２の１の走査線Ｇ２（ｉ）は、第１の画素７０２（ｉ，ｊ）と電気的に接続される。
第１の信号線Ｓ１（ｊ）は、第１の画素７０２（ｉ，ｊ）および第３の画素７０２（ｉ＋２，ｊ）と電気的に接続される。
第２の信号線Ｓ２（ｊ）は、第１の画素７０２（ｉ，ｊ）および第３の画素７０２（ｉ＋２，ｊ）と電気的に接続される。
第１の画素７０２（ｉ，ｊ）は、第２の１の表示素子５５０（ｉ，ｊ）を備える。
第３の画素７０２（ｉ＋２，ｊ）は、第１の３の表示素子７５０（ｉ＋２，ｊ）を備える。
《第１のステップ》
第１のステップにおいて、ゲート電極が第１の３の走査線Ｇ１（ｉ＋２）と電気的に接続されるトランジスタを導通状態にする電位を、第１の３の走査線Ｇ１（ｉ＋２）に供給する。また、ゲート電極が第２の１の走査線Ｇ２（ｉ）と電気的に接続されるトランジスタを導通状態にする電位を、第２の１の走査線Ｇ２（ｉ）に供給する。
これにより、第１の３の走査線Ｇ１（ｉ＋２）にゲート電極が電気的に接続されるトランジスタおよび第２の１の走査線Ｇ２（ｉ）にゲート電極が電気的に接続されるトランジスタを導通状態にすることができる。
《第２のステップ》
第２のステップにおいて、第１の３の表示素子７５０（ｉ＋２，ｊ）を用いて表示する画像信号を第１の信号線Ｓ１（ｊ）に供給し、第２の１の表示素子５５０（ｉ，ｊ）を用いて表示する画像信号を第２の信号線Ｓ２（ｊ）に供給する。
これにより、第１の３の表示素子７５０（ｉ＋２，ｊ）を用いて表示する画像信号を、第３の画素７０２（ｉ＋２，ｊ）に供給することができる。
また、第２の１の表示素子５５０（ｉ，ｊ）を用いて表示する画像信号を、第１の画素７０２（ｉ，ｊ）に供給することができる。
《第３のステップ》
第３のステップにおいて、ゲート電極が第１の３の走査線Ｇ１（ｉ＋２）と電気的に接続され、導通状態にあるトランジスタを非導通状態にする電位を、第１の３の走査線Ｇ１（ｉ＋２）に供給する。また、ゲート電極が第２の１の走査線Ｇ２（ｉ）と電気的に接続され、導通状態にあるトランジスタを非導通状態にする電位を、第２の１の走査線Ｇ２（ｉ）に供給する。
これにより、第１の３の表示素子７５０（ｉ＋２，ｊ）を用いて表示する画像信号を、第３の画素７０２（ｉ＋２，ｊ）に格納することができる。また、第２の１の表示素子５５０（ｉ，ｊ）を用いて表示する画像信号を、第１の画素７０２（ｉ，ｊ）に格納することができる。
第１の３の表示素子７５０（ｉ＋２，ｊ）を用いて表示する画像信号を第３の画素７０２（ｉ＋２，ｊ）に格納する際に、第３の画素７０２（ｉ＋２，ｊ）に隣接しない画素、具体的には、第１の画素７０２（ｉ，ｊ）に、第２の１の表示素子５５０（ｉ，ｊ）を用いて表示する画像信号を格納する。これにより、第３の画素７０２（ｉ＋２，ｊ）との容量結合によってもたらされる影響を軽減することができる。具体的には、ゲート電極が信号線Ｓ１（ｊ）と容量結合するトランジスタの誤動作を防止することができる。信号線Ｓ１（ｊ）の電位の変化は、極性が反転する信号を供給する場合に大きく変化する。
上記本発明の一態様の表示パネルの駆動方法は、第１の画素７０２（ｉ，ｊ）に第２の１の表示素子５５０（ｉ，ｊ）を用いて表示する画像信号を供給する期間と、第１の画素７０２（ｉ，ｊ）との間に他の画素を挟むように配置された第３の画素７０２（ｉ＋２，ｊ）に第１の３の表示素子７５０（ｉ＋２，ｊ）を用いて表示する画像信号を供給する期間とが、重なる期間を有するように、選択信号を第１の３の走査線Ｇ１（ｉ＋２）および第２の１の走査線Ｇ２（ｉ）に供給するステップを備える。
これにより、容量結合によってもたらされる影響を軽減することができる。利便性または信頼性に優れた新規な表示パネルの駆動方法を提供することができる。
例えば、一の画像を３２０行の走査線を有する表示パネルに表示する場合の、当該表示パネルの駆動方法について説明する（図２２参照）。
なお、表示する１フレーム期間を３４０分割した期間を期間ＱＧＣＫとする。また、３４０期間中の３２２期間において、走査線Ｇ１（１）乃至走査線Ｇ１（３２０）および走査線Ｇ２（１）乃至走査線Ｇ２（３２０）に所定の順番で選択信号を供給する。
第１のステップにおいて、ゲート電極が第１の３の走査線Ｇ１（３）と電気的に接続されるトランジスタを導通状態にする電位（ハイ）を、第１の３の走査線Ｇ１（３）に供給し、ゲート電極が第２の１の走査線Ｇ２（１）と電気的に接続されるトランジスタを導通状態にする電位（ハイ）を、第２の１の走査線Ｇ２（１）に供給する。
第２のステップにおいて、第１の表示素子７５０（３，１）乃至第１の表示素子７５０（３，ｎ）を用いて表示する画像信号ＤＡＴＡ１（３）を供給する。また、第２の表示素子５５０（１，１）乃至第２の表示素子５５０（１，ｎ）を用いて表示する画像信号ＤＡＴＡ２（１）を供給する。
第３のステップにおいて、ゲート電極が第１の３の走査線Ｇ１（３）と電気的に接続される導通状態にあるトランジスタを非導通状態にする電位（ロー）を、第１の３の走査線Ｇ１（３）に供給し、ゲート電極が第２の１の走査線Ｇ２（１）と電気的に接続される導通状態にあるトランジスタを非導通状態にする電位（ロー）を、第２の１の走査線Ｇ２（１）に供給する。
＜表示パネルの駆動方法の例２．＞
上記で説明する表示パネルの駆動方法とは異なる駆動方法は、以下の４つのステップを有する。
表示パネルは、第１の画素７０２（ｉ，ｊ）と、第２の画素７０２（ｉ＋１，ｊ）と、第３の画素７０２（ｉ＋２，ｊ）と、第１の２の走査線Ｇ１（ｉ＋１）と、第２の１の走査線Ｇ２（ｉ）と、第２の２の走査線Ｇ２（ｉ＋１）と、第２の３の走査線Ｇ２（ｉ＋２）と、第１の信号線Ｓ１（ｊ）と、第２の信号線Ｓ２（ｊ）と、第１の１の走査線Ｇ１（ｉ）と、第１の３の走査線Ｇ１（ｉ＋２）と、を有する（図２１（Ｂ）参照）。
第２の画素７０２（ｉ＋１，ｊ）は、第１の画素７０２（ｉ，ｊ）と隣接して配置され、第３の画素７０２（ｉ＋２，ｊ）は、第１の画素７０２（ｉ，ｊ）との間に第２の画素７０２（ｉ＋１，ｊ）を挟むように配置される。
第１の２の走査線Ｇ１（ｉ＋１）は、第２の画素７０２（ｉ＋１，ｊ）と電気的に接続される。
第２の１の走査線Ｇ２（ｉ）は、第１の画素第１の画素７０２（ｉ，ｊ）と電気的に接続され、第２の２の走査線Ｇ２（ｉ＋１）は、第２の画素７０２（ｉ＋１，ｊ）と電気的に接続され、第２の３の走査線Ｇ２（ｉ＋２）は、第３の画素７０２（ｉ＋２，ｊ）と電気的に接続される。
第１の１の走査線Ｇ１（ｉ）は、第１の画素７０２（ｉ，ｊ）と電気的に接続され、第１の３の走査線Ｇ１（ｉ＋２）は、第３の画素７０２（ｉ＋２，ｊ）と電気的に接続される、
第１の画素７０２（ｉ，ｊ）は、第２の１の表示素子５５０（ｉ，ｊ）を備え、第２の画素７０２（ｉ＋１，ｊ）は、第１の２の表示素子７５０（ｉ＋１，ｊ）を備える。
《第１のステップ》
第１のステップにおいて、ゲート電極が第２の１の走査線Ｇ２（ｉ）と電気的に接続されるトランジスタ、ゲート電極が第２の２の走査線Ｇ２（ｉ＋１）と電気的に接続されるトランジスタまたはゲート電極が第２の３の走査線Ｇ２（ｉ＋２）と電気的に接続されるトランジスタを導通状態にする電位を、第２の１の走査線Ｇ２（ｉ）、第２の２の走査線Ｇ２（ｉ＋１）または第２の３の走査線Ｇ２（ｉ＋２）に供給する。
これにより、ゲート電極が第２の１の走査線Ｇ２（ｉ）と電気的に接続されるトランジスタ、ゲート電極が第２の２の走査線Ｇ２（ｉ＋１）と電気的に接続されるトランジスタまたはゲート電極が第２の３の走査線Ｇ２（ｉ＋２）と電気的に接続されるトランジスタを導通状態にすることができる。その結果、ゲート電極の電位を所定の電位に制御することができる。
《第２のステップ》
第２のステップにおいて、第１の２の表示素子７５０（ｉ＋１，ｊ）を用いて表示する画像信号を、第１の信号線Ｓ１（ｊ）に供給する。また、第２の１の表示素子５５０（ｉ，ｊ）を用いて表示する画像信号を、第２の信号線Ｓ２（ｊ）に供給する。
これにより、第１の２の表示素子７５０（ｉ＋１，ｊ）を用いて表示する画像信号を、第２の画素７０２（ｉ＋１，ｊ）に供給することができる。
また、第２の１の表示素子５５０（ｉ，１）を用いて表示する画像信号を、第１の画素７０２（ｉ，１）に供給することができる。
《第３のステップ》
第３のステップにおいて、ゲート電極が第１の２の走査線Ｇ１（ｉ＋１）と電気的に接続され、あらかじめ導通状態にあるトランジスタを非導通状態にする電位を、第１の２の走査線Ｇ１（ｉ＋１）に供給する。
これにより、第１の２の表示素子７５０（ｉ＋１，ｊ）を用いて表示する画像信号を、第２の画素７０２（ｉ＋１，ｊ）に格納することができる。
なお、ゲート電極が第２の１の走査線Ｇ２（ｉ）と電気的に接続されるトランジスタ、第２の２の走査線Ｇ２（ｉ＋１）と電気的に接続されるトランジスタまたは第２の３の走査線Ｇ２（ｉ＋２）と電気的に接続されるトランジスタは、トランジスタを導通状態にする電位がゲート電極に加えられている。
これにより、ゲート電極が第１の２の走査線Ｇ１（ｉ＋１）と電気的に接続されるトランジスタの導通状態が非導通状態になる際に生じるフィードスルーに由来するノイズが、ゲート電極が第２の１の走査線Ｇ２（ｉ）と電気的に接続されるトランジスタ、ゲート電極が第２の２の走査線Ｇ２（ｉ＋１）と電気的に接続されるトランジスタまたはゲート電極が第２の３の走査線Ｇ２（ｉ＋２）と電気的に接続されるトランジスタに対して及ぼす、影響を、抑制することができる。
《第４のステップ》
第４のステップにおいて、ゲート電極が第２の１の走査線Ｇ２（ｉ）と電気的に接続され、導通状態にあるトランジスタを非導通状態にする電位を、第２の１の走査線Ｇ２（ｉ）に供給する。
これにより、第２の１の表示素子５５０（ｉ，ｊ）を用いて表示する画像信号を、第１の画素７０２（ｉ，ｊ）に格納することができる。
上記本発明の一態様の表示パネルの駆動方法は、ゲート電極が第１の２の走査線Ｇ１（ｉ＋１）と電気的に接続されるトランジスタを導通状態にするステップと、導通状態にある当該トランジスタを非導通状態にするステップと、を第２の１の走査線Ｇ２（ｉ）、第２の２の走査線Ｇ２（ｉ＋１）および第２の３の走査線Ｇ２（ｉ＋２）にトランジスタを導通状態にする電位を供給する期間に有する。
また、ゲート電極が第２の１の走査線Ｇ２（ｉ）に電気的に接続されているトランジスタを非導通状態にするステップを、ゲート電極が第１の１の走査線Ｇ１（ｉ）、第１の２の走査線Ｇ１（ｉ＋１）と電気的に接続されるトランジスタが非導通状態にある期間に有する。
これにより、一の画素の第１の表示素子を用いて表示をするための画像信号を一の画素に格納する際に、一の画素または一の画素に隣接する他の画素の第２の表示素子が意図せず動作をしてしまう不具合を軽減することができる。具体的には、第２の表示素子が意図せず発光し、コントラストが低下する不具合を軽減することができる。その結果、利便性または信頼性に優れた新規な表示パネルの駆動方法を提供することができる。
例えば、一の画像を３２０行の走査線を有する表示パネルを例に具体的に説明する（図２３または図２４参照）。
なお、表示する１フレーム期間を３４０分割した期間を期間ＱＧＣＫとする。また、３４０期間中の３２２期間において、走査線Ｇ１（１）乃至走査線Ｇ１（３２０）および走査線Ｇ２（１）乃至走査線Ｇ２（３２０）に所定の順番で選択信号を供給する。
第１のステップにおいて、ゲート電極が第２の１の走査線Ｇ２（１）、第２の２の走査線Ｇ２（２）または第２の３の走査線Ｇ２（３）と電気的に接続されるトランジスタを導通状態にする電位（ハイ）を、第２の１の走査線Ｇ２（１）、第２の２の走査線Ｇ２（２）または第２の３の走査線Ｇ２（３）に供給する。
第２のステップにおいて、第１の表示素子７５０（２，１）乃至第１の表示素子７５０（２，ｎ）を用いて表示する画像信号ＤＡＴＡ１（２）を供給し、第２の表示素子５５０（１，１）乃至第２の表示素子５５０（１，ｎ）を用いて表示する画像信号ＤＡＴＡ２（１）を供給する。
なお、ゲート電極が第１の２の走査線Ｇ１（２）と電気的に接続されるトランジスタを導通状態にする電位を供給しておく。例えば、ゲート電極が第１の２の走査線Ｇ１（２）と電気的に接続されるトランジスタを導通状態にする電位を、図２３または図２４に記されたタイミングチャートが示す時刻に供給することができる。
第３のステップにおいて、ゲート電極が第１の２の走査線Ｇ１（２）と電気的に接続される導通状態にあるトランジスタを非導通状態にする電位（ロー）を、第１の２の走査線Ｇ１（２）に供給する。
第４のステップにおいて、ゲート電極が第２の１の走査線Ｇ２（１）と電気的に接続される導通状態にあるトランジスタを非導通状態にする電位（ロー）を、第２の１の走査線Ｇ２（１）に供給する。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）、およびそれを含むＣＰＵについて説明する。本実施の形態で説明するＣＰＵは、例えば、実施の形態４で説明する情報処理装置に用いることができる。
＜記憶装置＞
電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図２５に示す。なお、図２５（Ｂ）は図２５（Ａ）を回路図で表したものである。
図２５（Ａ）及び（Ｂ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有している。
第１の半導体材料と第２の半導体材料は異なるエネルギーギャップを持つ材料とすることが好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。
トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
図２５（Ｂ）において、第１の配線３００１はトランジスタ３２００のソース電極と電気的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接続されている。また、第３の配線３００３はトランジスタ３３００のソース電極またはドレイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極、およびトランジスタ３３００のソース電極またはドレイン電極の他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
図２５（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、および容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲート電極に与えられた電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲート電極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲート電極に保持された電荷量に応じて、第２の配線３００２は異なる電位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ３２００のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。このため、第２の配線３００２の電位を判別することで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。例えば、情報を読み出さないメモリセルにおいては、ゲート電極に与えられている電位にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構造とすればよい。または、情報を読み出さないメモリセルにおいては、ゲート電極に与えられている電位の状態にかかわらず、トランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
図２５（Ｃ）に示す半導体装置は、トランジスタ３２００を設けていない点で図２５（Ａ）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が可能である。
次に、図２５（Ｃ）に示す半導体装置の情報の読み出しについて説明する。トランジスタ３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセルの状態として、容量素子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトランジスタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、本実施の形態に示す半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
なお、上記の記憶装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の他に、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。
＜ＣＰＵ＞
以下で、上記の記憶装置を含むＣＰＵについて説明する。
図２６は、上記の記憶装置を含むＣＰＵの一例の構成を示すブロック図である。
図２６に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図２６に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図２６に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図２６に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。
図２６に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図２７は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していても良い。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには接地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３のオン状態またはオフ状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４のオン状態またはオフ状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、及びトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
なお、容量素子１２０７及び容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力される。スイッチ１２０３及びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図２７では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
なお、図２７では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６及び回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
また、図２７において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
図２７における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
本実施の形態に示す半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
また、酸化物半導体膜にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、酸化物半導体膜にチャネルが形成されるトランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
また、スイッチ１２０３及びスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号に応じてトランジスタ１２１０の状態（オン状態、またはオフ状態）が決まり、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
なお、本実施の形態では、記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態８）
本実施の形態では、本発明の一態様の表示パネルを有する表示モジュール及び電子機器について、図２８を用いて説明を行う。
図２８（Ａ）乃至図２８（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図２８（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図２８（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図２８（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図２８（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図２８（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図２８（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図２８（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
図２８（Ａ）乃至図２８（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図２８（Ａ）乃至図２８（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
図２８（Ｈ）は、スマートウオッチであり、筐体７３０２、表示パネル７３０４、操作ボタン７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有する。
ベゼル部分を兼ねる筐体７３０２に搭載された表示パネル７３０４は、非矩形状の表示領域を有している。なお、表示パネル７３０４としては、矩形状の表示領域としてもよい。表示パネル７３０４は、時刻を表すアイコン７３０５、その他のアイコン７３０６等を表示することができる。
なお、図２８（Ｈ）に示すスマートウオッチは、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。
また、筐体７３０２の内部に、スピーカ、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子をその表示パネル７３０４に用いることにより作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
本実施例では、実施の形態４において説明する情報処理装置を、実施の形態５において説明する方法で駆動した結果を、図２９を用いて説明する。
図２９は、情報処理装置の動作を説明する図である。図２９（Ａ）は、実施の形態５において説明する方法で駆動した情報処理装置の動作を、波形測定器を用いて測定した結果を説明する図である。なお、図２９（Ｂ）は、比較の目的で図２９（Ａ）とは異なる方法で駆動した情報処理装置の動作を、波形測定器を用いて測定した結果を説明する図である。
第２の導電膜ＶＣＯＭ２、駆動回路ＧＤの動作を制御するスタートパルス信号ＧＳＰ１、駆動回路ＧＤの動作を制御するスタートパルス信号ＧＳＰ２、表示パネルの輝度Ｌｕｍｉの継時変化を、図２９に示す。
《第１３のステップ》
第１３のステップにおいて、スタートパルス信号ＧＳＰ１を供給する。これにより、駆動回路ＧＤは第１の選択信号の供給を開始する。なお、黒画像を情報Ｖ１１に用いた（図２９（Ａ）（Ｔ１３）参照）。
《第１４のステップ》
第１４のステップにおいて、スタートパルス信号ＧＳＰ２を供給する。これにより、駆動回路ＧＤは第２の選択信号の供給を開始する。なお、黒画像を情報Ｖ１２に用いた（図２９（Ａ）（Ｔ１４）参照）。
《第１５のステップ》
第１５のステップにおいて、第２の導電膜ＶＣＯＭ２に第１の電位ＶＨを供給する。これにより、第２の表示素子５５０（ｉ，ｊ）が発光に要する電圧より低い電圧を、第２の表示素子５５０（ｉ，ｊ）に供給する（図２９（Ａ）（Ｔ１５）参照）。
《評価結果》
以上のステップにおいて、表示パネルの輝度Ｌｕｍｉの大きな変動は認められなかった。
＜比較例１＞
上記の実施例と比較するために、第１７のステップを第１３のステップより前に行った結果を示す。
《第１７のステップ》
第１７のステップにおいて、スタートパルス信号ＧＳＰ２を停止した。これにより、駆動回路ＧＤは第２の選択信号の供給を停止する。なお、黒画像を情報Ｖ１２に用いた（図２９（Ｂ）（Ｔ１７）参照）。
《評価結果》
比較例１において、表示パネルの輝度Ｌｕｍｉに意図しない大きな変動が認められた。第２の選択信号が供給されていない状態において、第１の選択信号が第２の表示素子５５０（ｉ，ｊ）を駆動するトランジスタを誤動作させ、意図しない動作を引き起こしたと考えられる。
本実施例では、実施の形態４において説明する情報処理装置を、実施の形態５において説明する方法で駆動した結果を、図３０を用いて説明する。
図３０は、情報処理装置の動作を説明する図である。図３０（Ａ）は、情報処理装置の動作を、波形測定器を用いて測定した結果を説明する図である。なお、図３０（Ｂ）は、比較の目的で図３０（Ａ）とは異なる方法で駆動した情報処理装置の動作を、波形測定器を用いて測定した結果を説明する図である。
第２の導電膜ＶＣＯＭ２、駆動回路ＧＤの動作を制御するスタートパルス信号ＧＳＰ１、駆動回路ＧＤの動作を制御するスタートパルス信号ＧＳＰ２、表示パネルの輝度Ｌｕｍｉの継時変化を、図３０に示す。
《第２１のステップ》
第２１のステップにおいて、スタートパルス信号ＧＳＰ２を供給する。これにより、駆動回路ＧＤは第２の選択信号の供給を開始する。なお、黒画像を情報Ｖ１２に用いた（図３０（Ａ）（Ｔ２１）参照）。
《評価結果》
第１の導電膜ＡＮＯの電位を第１の電位ＶＨにした状態において、第２の導電膜ＶＣＯＭ２の電位を第１の電位ＶＨから第２の電位ＶＬに下げた場合、表示パネルの輝度Ｌｕｍｉの大きな変動は認められなかった。
＜比較例２＞
上記の実施例と比較するために、第２の導電膜ＶＣＯＭ２の電位を第２の電位ＶＬにした状態において、第１の導電膜ＡＮＯの電位を第２の電位ＶＬから第１の電位ＶＨに上げた場合、表示パネルの輝度Ｌｕｍｉに意図しない大きな変動が認められた。第１の導電膜ＡＮＯの電位の変化が、第２の表示素子５５０（ｉ，ｊ）を駆動するトランジスタを誤動作させ、意図しない動作を引き起こしたと考えられる。
なお、本実施例は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
ＡＣＦ１ 導電材料
ＡＣＦ２ 導電材料
ＡＦ１ 配向膜
ＡＦ２ 配向膜
ＡＮＯ 第１の導電膜
ＢＲ（ｇ，ｈ） 導電膜
Ｃ１１ 容量素子
Ｃ１２ 容量素子
ＣＦ１ 着色膜
ＣＦ２ 着色膜
Ｃ（ｇ） 電極
ＣＬ（ｇ） 制御線
ＣＰ 導電材料
ＣＳＣＯＭ 配線
ＤＣ 検知回路
Ｇ１ 走査線
Ｇ２ 走査線
ＧＤ 駆動回路
ＧＤＡ 駆動回路
ＧＤＢ 駆動回路
ＫＢ１ 構造体
Ｍ１ ノード
Ｍ２ ノード
Ｍ トランジスタ
ＭＤ トランジスタ
Ｍ（ｈ） 電極
ＭＬ（ｈ） 検知信号線
ＯＳＣ 発振回路
Ｐ１ 位置情報
Ｐ２ 検知情報
Ｓ１ 信号線
Ｓ２ 信号線
ＳＤ 駆動回路
ＳＤ１ 駆動回路
ＳＤ２ 駆動回路
ＳＳ 制御情報
ＳＷ１ スイッチ
ＳＷ２ スイッチ
Ｖ１ 画像情報
Ｖ１１ 情報
Ｖ１２ 情報
ＶＢＧ 背景情報
ＶＣＯＭ１ 配線
ＶＣＯＭ２ 第２の導電膜
ＦＰＣ１ フレキシブルプリント基板
ＦＰＣ２ フレキシブルプリント基板
１００ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ｂ 酸化物半導体膜
１０８ｃ 酸化物半導体膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
２００ 情報処理装置
２１０ 演算装置
２１１ 演算部
２１２ 記憶部
２１４ 伝送路
２１５ 入出力インターフェース
２２０ 入出力装置
２３０ 表示部
２３０Ｂ 表示部
２３１ 表示領域
２３９ 選択回路
２４０ 入力部
２５０ 検知部
２９０ 通信部
５０１Ａ 絶縁膜
５０１Ｃ 絶縁膜
５０４ 導電膜
５０５ 接合層
５０６ 絶縁膜
５０８ 半導体膜
５０８Ａ 領域
５０８Ｂ 領域
５０８Ｃ 領域
５１１Ｂ 導電膜
５１１Ｃ 導電膜
５１１Ｄ 導電膜
５１２Ａ 導電膜
５１２Ｂ 導電膜
５１６ 絶縁膜
５１８ 絶縁膜
５１９Ｂ 端子
５１９Ｃ 端子
５１９Ｄ 端子
５２０ 機能層
５２１ 絶縁膜
５２２ 接続部
５２４ 導電膜
５２８ 絶縁膜
５３０ 画素回路
５５０ 表示素子
５５１ 電極
５５２ 電極
５５３ 層
５７０ 基板
５９１Ａ 開口部
５９１Ｂ 開口部
５９１Ｃ 開口部
５９２Ａ 開口部
５９２Ｂ 開口部
５９２Ｃ 開口部
７００ 表示パネル
７００ＴＰ１ 入出力装置
７００ＴＰ２ 入出力装置
７０２ 画素
７０５ 封止材
７０６ 絶縁膜
７０９ 接合層
７１０ 基板
７１９ 端子
７２０ 機能層
７５０ 表示素子
７５１ 電極
７５１Ｅ 領域
７５１Ｈ 開口部
７５２ 電極
７５３ 層
７５４Ａ 中間膜
７５４Ｂ 中間膜
７５４Ｃ 中間膜
７５４Ｄ 中間膜
７７０ 基板
７７０Ｄ 機能膜
７７０Ｐ 機能膜
７７１ 絶縁膜
７７５ 検知素子
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
７３０２ 筐体
７３０４ 表示パネル
７３０５ アイコン
７３０６ アイコン
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金

Claims (9)

  1. 選択回路と、表示パネルと、を有し、
    前記表示パネルは、前記選択回路と電気的に接続され、
    前記選択回路は、制御情報、画像情報または背景情報を供給される機能を備え、
    前記選択回路は、前記制御情報に基づいて、画像情報または背景情報を供給する機能を備え、
    前記選択回路は、前記制御情報に基づいて、第１の電位または第２の電位を供給する機能を備え、
    前記表示パネルは、信号線、第１の導電膜、第２の導電膜および画素を備え、
    前記画素は、前記信号線、前記第１の導電膜および前記第２の導電膜と電気的に接続され、
    前記信号線は、前記画像情報または前記背景情報を供給される機能を備え、
    前記第１の導電膜は、前記第１の電位を供給される機能を備え、
    前記第２の導電膜は、前記第１の電位または前記第２の電位を供給される機能を備え、
    前記画素は、画素回路および表示素子を備え、
    前記表示素子は、前記画素回路と電気的に接続され、
    前記画素回路は、前記第１の導電膜および前記第２の導電膜と電気的に接続され、
    前記画素回路は、前記第１の導電膜および前記第２の導電膜の間の電圧を、前記表示素子に供給する機能を備える、表示装置。
  2. 一群の複数の画素と、他の一群の複数の画素と、走査線と、を有し、
    前記一群の複数の画素は、前記画素を含み、
    前記一群の複数の画素は、行方向に配設され、
    前記他の一群の複数の画素は、前記画素を含み、
    前記他の一群の複数の画素は、行方向と交差する列方向に配設され、
    前記走査線は、前記一群の複数の画素と電気的に接続され、
    前記他の一群の複数の画素は、前記信号線と電気的に接続される、請求項１に記載の表示装置。
  3. 前記画素は、第４の導電膜と、第３の導電膜と、第２の絶縁膜と、第１の表示素子と、を備え、
    前記第４の導電膜は、前記画素回路と電気的に接続され、
    前記第３の導電膜は、前記第４の導電膜と重なる領域を備え、
    前記第２の絶縁膜は、前記第４の導電膜と前記第３の導電膜の間に挟まれる領域を備え、
    前記第２の絶縁膜は、前記第３の導電膜と前記第４の導電膜の間に挟まれる領域に開口部を備え、
    前記第３の導電膜は、前記開口部において前記第４の導電膜と電気的に接続され、
    前記第１の表示素子は、前記第３の導電膜と電気的に接続され、
    前記第１の表示素子は、反射膜を有し、前記反射膜が反射する光の強さを制御する機能を備え、
    前記第２の表示素子は、前記第２の絶縁膜に向けて光を射出する機能を備え、
    前記反射膜は、前記第２の表示素子が射出する光を遮らない領域が形成される形状を備える、請求項１または請求項２に記載の表示装置。
  4. 前記反射膜は、単数または複数の開口部を備え、
    前記第２の表示素子は、前記開口部に向けて光を射出する機能を備える、請求項３に記載の表示装置。
  5. 前記第２の表示素子は、第１の表示素子を用いた表示を視認できる範囲の一部において前記第２の表示素子を用いた表示が視認できるように配設される、請求項２乃至請求項４のいずれか一に記載の表示装置。
  6. 請求項１乃至請求項５のいずれか一に記載の表示装置と、
    入力部と、を有し、
    前記入力部は、前記表示パネルと重なる領域を備え、
    前記入力部は、制御線と、検知信号線と、検知素子と、を備え、
    前記検知素子は、前記制御線および前記検知信号線と電気的に接続され、
    前記制御線は、制御信号を供給する機能を備え、
    前記検知素子は、前記制御信号を供給され、
    前記検知素子は、前記制御信号および前記表示パネルと重なる領域に近接するものとの距離に基づいて変化する検知信号を供給する機能を備え、
    前記検知信号線は、前記検知信号を供給される機能を備え、
    前記検知素子は、透光性を備え、
    前記検知素子は、第１の電極と、第２の電極と、を備え、
    前記第１の電極は、前記制御線と電気的に接続され、
    前記第２の電極は、前記検知信号線と電気的に接続され、
    前記第２の電極は、前記表示パネルと重なる領域に近接するものによって一部が遮られる電界を、前記第１の電極との間に形成するように配置される、入出力装置。
  7. 請求項６に記載の入出力装置と、演算装置と、を有し、
    前記入出力装置は、前記検知信号に基づいて位置情報を供給する機能を備え、
    前記演算装置は前記入出力装置と電気的に接続され、前記演算装置は前記画像情報を供給する機能を備え、
    前記演算装置は、演算部および記憶部を備え、
    前記記憶部は、前記演算部に実行させるプログラムを記憶する機能を備え、
    前記プログラムは、前記位置情報から所定のイベントを識別するステップを備え、
    前記プログラムは、前記所定のイベントが供給された場合に、モードを変更するステップを備え、
    前記演算装置は、前記モードに基づいて画像情報を生成する機能を備え、
    前記演算装置は、前記モードに基づいて制御情報を供給する機能を備え、
    前記入出力装置は、駆動回路を備え、
    前記駆動回路は、前記制御情報を供給される機能を備え、
    前記駆動回路は、第２のモードに基づいて制御情報を供給される場合に、第１のモードに基づいて制御情報を供給される場合より低い頻度で選択信号を供給する機能を備える、情報処理装置。
  8. キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視点入力装置、姿勢検出装置、のうち一以上と、請求項１乃至請求項５のいずれか一に記載の表示装置と、を含む、情報処理装置。
  9. 第１のステップ乃至第２３のステップを有し、
    前記第１のステップにおいて、初期化をし、
    前記第２のステップにおいて、割り込み処理を許可し、
    前記第３のステップにおいて、ステータスが第１のステータスである場合は第４のステップに進み、第１のステータスでない場合は第６のステップに進み、
    前記第４のステップにおいて、第１の処理を実行し、
    前記第５のステップにおいて、終了命令が供給されている場合は前記第７のステップに進み、終了命令が供給されていない場合は前記第３のステップに進み、
    前記第６のステップにおいて、第２の処理を実行し、その後に前記第５のステップに進み、
    前記第７のステップにおいて、終了し、
    前記割り込み処理は、前記第８のステップ乃至前記第１１のステップを備え、
    前記第８のステップにおいて、所定のイベントが供給された場合は第９のステップに進み、所定のイベントが供給されていない場合は第１１のステップに進み、
    前記第９のステップにおいて、前記ステータスを現状とは異なるステータスに変更し、
    前記第１０のステップにおいて、変更フラグを立て、
    前記第１１のステップにおいて、割り込み処理を終了し、
    前記第１の処理は、前記第１２ステップ乃至前記第１７のステップを備え、
    前記第１２のステップにおいて、変更フラグが立っている場合は前記第１３のステップに進み、変更フラグが立っていない場合は前記第１６のステップに進み、
    前記第１３のステップにおいて、第２の導電膜に第１の電位を供給し、
    前記第１４のステップにおいて、第１の選択信号および第１の情報を供給し、
    前記第１５のステップにおいて、変更フラグを倒し、
    前記第１６のステップにおいて、第１の選択信号および第１の情報を供給し、
    前記第１７のステップにおいて、前記第１の処理から復帰し、
    前記第２の処理は、前記第１８のステップ乃至前記第２３のステップを備え、
    前記第１８のステップにおいて、第１の選択信号および第１の情報を供給し、
    前記第１９のステップにおいて、第２の選択信号および第２の情報を供給し、
    前記第２０のステップにおいて、変更フラグが立っている場合は前記第２１のステップに進み、変更フラグが立っていない場合は前記第２３のステップに進み、
    前記第２１のステップにおいて、第２の導電膜に第２の電位を供給し、
    前記第２２のステップにおいて、変更フラグを倒し、
    前記第２３のステップにおいて、前記第２の処理から復帰する、情報処理装置の駆動方法。
JP2016231973A 2015-11-30 2016-11-30 表示装置 Active JP7083594B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015232832 2015-11-30
JP2015232832 2015-11-30

Publications (3)

Publication Number Publication Date
JP2017107194A true JP2017107194A (ja) 2017-06-15
JP2017107194A5 JP2017107194A5 (ja) 2020-01-16
JP7083594B2 JP7083594B2 (ja) 2022-06-13

Family

ID=58778286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016231973A Active JP7083594B2 (ja) 2015-11-30 2016-11-30 表示装置

Country Status (4)

Country Link
US (1) US20170153695A1 (ja)
JP (1) JP7083594B2 (ja)
TW (1) TW201732385A (ja)
WO (1) WO2017093842A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105807988A (zh) * 2016-02-25 2016-07-27 京东方科技集团股份有限公司 触控显示基板、触控显示屏及触控显示基板的制作方法
CN116775543A (zh) 2016-09-06 2023-09-19 株式会社半导体能源研究所 电子设备
KR102588423B1 (ko) * 2016-12-22 2023-10-12 삼성전자주식회사 벤디드 디스플레이를 통한 부품 실장 구조를 갖는 전자 장치
CN108550342A (zh) * 2018-07-02 2018-09-18 京东方科技集团股份有限公司 数据驱动电路及其驱动方法、阵列基板和显示面板
US11018420B2 (en) * 2018-10-10 2021-05-25 Sharp Kabushiki Kaisha Display device and communication system
US11210048B2 (en) 2019-10-04 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102734650B1 (ko) * 2019-12-16 2024-11-28 삼성디스플레이 주식회사 표시 장치 및 그 제어부 동작 방법
TWI719789B (zh) 2019-12-31 2021-02-21 技嘉科技股份有限公司 電子裝置及利用顯示畫面的熱鍵自動觸發方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002189448A (ja) * 2000-10-12 2002-07-05 Seiko Epson Corp 有機エレクトロルミネッセンス素子を含む駆動回路及び電子機器及び電気光学装置
JP2003157026A (ja) * 2001-09-06 2003-05-30 Sharp Corp 表示装置及びその駆動方法
JP2003280582A (ja) * 2002-03-25 2003-10-02 Sanyo Electric Co Ltd 表示装置およびその駆動方法
JP2003322850A (ja) * 2002-04-30 2003-11-14 Nec Corp 表示装置及びその駆動方法
JP2008516278A (ja) * 2004-10-04 2008-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表示ドライバにおけるオーバドライブ技術
JP2011170342A (ja) * 2010-01-20 2011-09-01 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP2011191750A (ja) * 2010-02-19 2011-09-29 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2011197653A (ja) * 2010-02-26 2011-10-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248235B2 (en) * 2001-09-14 2007-07-24 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
JP5519871B1 (ja) * 2012-08-09 2014-06-11 パナソニック株式会社 携帯電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002189448A (ja) * 2000-10-12 2002-07-05 Seiko Epson Corp 有機エレクトロルミネッセンス素子を含む駆動回路及び電子機器及び電気光学装置
JP2003157026A (ja) * 2001-09-06 2003-05-30 Sharp Corp 表示装置及びその駆動方法
JP2003280582A (ja) * 2002-03-25 2003-10-02 Sanyo Electric Co Ltd 表示装置およびその駆動方法
JP2003322850A (ja) * 2002-04-30 2003-11-14 Nec Corp 表示装置及びその駆動方法
JP2008516278A (ja) * 2004-10-04 2008-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表示ドライバにおけるオーバドライブ技術
JP2011170342A (ja) * 2010-01-20 2011-09-01 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP2011191750A (ja) * 2010-02-19 2011-09-29 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2011197653A (ja) * 2010-02-26 2011-10-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
JP7083594B2 (ja) 2022-06-13
US20170153695A1 (en) 2017-06-01
WO2017093842A1 (en) 2017-06-08
TW201732385A (zh) 2017-09-16

Similar Documents

Publication Publication Date Title
US12204710B2 (en) Display device with alignment film over pixel electrode and conductive film functioning as touch sensor and common electrode
JP6055572B2 (ja) 装置及び装置の作製方法
JP6723802B2 (ja) 表示パネル及び情報処理装置
TWI729015B (zh) 顯示面板、輸入/輸出裝置及資料處理裝置
JP6739274B2 (ja) 表示装置
JP7044921B2 (ja) 表示パネル
JP2017227859A (ja) 情報処理装置
JP2017059239A (ja) 入出力装置、情報処理装置
JP7083594B2 (ja) 表示装置
US10852870B2 (en) Touch panel and data processor
JP2017227855A (ja) 表示パネル、情報処理装置、表示パネルの作製方法
JP2017097342A (ja) 表示装置、入出力装置、情報処理装置
JP2017129858A (ja) 入出力装置、情報処理装置
JP2017182804A (ja) 表示パネル、入出力装置、情報処理装置
JP6869039B2 (ja) 情報処理装置
WO2017025841A1 (ja) 表示パネル

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220601

R150 Certificate of patent or registration of utility model

Ref document number: 7083594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150