[go: up one dir, main page]

JP2016103502A - 配線基板及びその製造方法と電子部品装置 - Google Patents

配線基板及びその製造方法と電子部品装置 Download PDF

Info

Publication number
JP2016103502A
JP2016103502A JP2014239557A JP2014239557A JP2016103502A JP 2016103502 A JP2016103502 A JP 2016103502A JP 2014239557 A JP2014239557 A JP 2014239557A JP 2014239557 A JP2014239557 A JP 2014239557A JP 2016103502 A JP2016103502 A JP 2016103502A
Authority
JP
Japan
Prior art keywords
electronic component
electrode pad
component mounting
pad
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014239557A
Other languages
English (en)
Other versions
JP6453625B2 (ja
Inventor
小林　和貴
Kazuki Kobayashi
和貴 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014239557A priority Critical patent/JP6453625B2/ja
Priority to US14/950,762 priority patent/US9837337B2/en
Priority to TW104139407A priority patent/TWI666737B/zh
Priority to CN201510836888.7A priority patent/CN105655319B/zh
Publication of JP2016103502A publication Critical patent/JP2016103502A/ja
Application granted granted Critical
Publication of JP6453625B2 publication Critical patent/JP6453625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】薄型化を図ることができる配線基板を提供する。【解決手段】電子部品搭載パッドＰと、電子部品搭載パッドＰの外側に配置された電極パッドＥと、電子部品搭載パッドＰ及び電極パッドＥの上に形成された第１絶縁層１０と、電子部品搭載パッドＰ上の第１絶縁層１０に形成された開口部１０ａと、電極パッドＥ上の第１絶縁層１０に形成された接続ホールＨと、開口部１０ａ内の電子部品搭載パッドＰ及び接続ホールＨ内の電極パッドＥにそれぞれ形成された凹部Ｃ１，Ｃ２とを含む。【選択図】図１３

Description

本発明は、配線基板及びその製造方法と電子部品装置に関する。
従来、配線基板の上に半導体チップなどの電子部品が搭載された電子部品装置がある。電子部品装置の配線基板の一例では、ガラスエポキシ樹脂からなる基板にスルーホールが形成され、基板の両面側にスルーホール内の貫通電極を介して相互接続される配線層が形成されている。
近年では、電子部品装置の薄型化及び小型化に伴って、配線基板を薄く形成する技術が求められている。
特開平１１−３５４６７３号公報
後述する予備的事項の欄で説明するように、電子部品装置の配線基板では、ガラスエポキシ樹脂からなる基板を使用して配線層が構築される。しかし、そのような配線基板では、各層の厚みを薄くすることには技術的に制約があるため、薄型化の要求に対応することは困難である。
薄型化を図ることができる配線基板及びその製造方法と電子部品装置を提供することを目的とする。
以下の開示の一観点によれば、電子部品搭載パッドと、前記電子部品搭載パッドの外側に配置された電極パッドと、前記電子部品搭載パッド及び前記電極パッドの上に形成された第１絶縁層と、前記電子部品搭載パッド上の前記第１絶縁層に形成された開口部と、前記電極パッド上の前記第１絶縁層に形成された接続ホールと、前記開口部内の電子部品搭載パッド及び前記接続ホール内の電極パッドにそれぞれ形成された凹部とを有する配線基板が提供される。
また、その開示の他の観点によれば、電子部品搭載パッドと、前記電子部品搭載パッドの外側に配置された電極パッドと、前記電子部品搭載パッド及び前記電極パッドの上に形成された第１絶縁層と、前記電子部品搭載パッド上の前記第１絶縁層に形成された開口部と、前記電極パッド上の前記第１絶縁層に形成された接続ホールと、前記開口部内の電子部品搭載パッド及び前記接続ホール内の電極パッドにそれぞれ形成された凹部と、前記電子部品搭載パッドの上に搭載された電子部品と、前記電子部品と前記電極パッドとを接続する金属ワイヤとを有する電子部品装置が提供される。
さらに、その開示の他の観点によれば、樹脂フィルムを貫通加工することにより、開口部と、前記開口部の外側に接続ホールを形成する工程と、前記樹脂フィルムの一方の面に金属箔を貼付する工程と、前記金属箔をパターニングして、前記樹脂フィルムの開口部を含む領域に電子部品搭載パッドを配置すると共に、前記樹脂フィルムの接続ホールを含む領域に電極パッドを配置する工程と、前記樹脂フィルムの開口部内の電子部品搭載パッドと、前記樹脂フィルムの接続ホール内の電極パッドとに凹部をそれぞれ形成する工程と
を有する配線基板の製造方法が提供される。
以下の開示によれば、電子部品装置の配線基板では、電子部品搭載パッドとその外側に配置された電極パッドとの上に第１絶縁層が形成されている。第１絶縁層は、電子部品搭載パッドの上に開口部を備え、電極パッドの上に接続ホールを備えている。
さらに、第１絶縁層の開口部内の電子部品搭載パッド及び接続ホール内の電極パッドに凹部がそれぞれ形成されている。
これにより、第１絶縁層の開口部内の電子部品搭載パッドの厚みを薄くできると共に、第１絶縁層で被覆された部分の電子部品搭載パッド及び電極パッドの厚みを厚くできるため、配線基板の一定の剛性を確保することができる。
電子部品が第１絶縁層の上面から突出するように電子部品搭載パッドＰの上に搭載されるため、電子部品装置内の配線基板の実質的な厚みは電子部品搭載パッドの厚みとなる。
これにより、電子部品装置内の配線基板の厚みを薄くできるため、電子部品装置の薄型化を図ることができる。
図１は予備的事項に係る電子部品装置を説明するための断面図である。 図２は第１実施形態の配線基板の製造方法を示す断面図（その１）である。 図３は第１実施形態の配線基板の製造方法を示す断面図及び縮小上面図（その２）である。 図４は第１実施形態の配線基板の製造方法を示す断面図及び縮小上面図（その３）である。 図５は第１実施形態の配線基板の製造方法を示す断面図（その４）である。 図６は第１実施形態の配線基板の製造方法を示す断面図及び縮小下面図（その５）である。 図７は第１実施形態の配線基板の製造方法を示す断面図及び縮小下面図（その６）である。 図８は第１実施形態の配線基板の製造方法を示す断面図（その７）である。 図９は第１実施形態の配線基板を示す断面図である。 図１０は図９の配線基板を上側からみた縮小上面図及び下側からみた縮小下面図である。 図１１は図９の配線基板を使用して電子部品装置を製造する方法を示す断面図（その１）である。 図１２は図９の配線基板を使用して電子部品装置を製造する方法を示す断面図（その２）である。 図１３は第１実施形態の電子部品装置を示す断面図である。 図１４は第１実施形態の第１変形例の電子部品装置を示す断面図である。 図１５は第１実施形態の第２変形例の電子部品装置を示す断面図である。 図１６は第１実施形態の第３変形例の電子部品装置を示す断面図である。 図１７（ａ）及び（ｂ）は第２実施形態の配線基板の製造方法を示す断面図である。 図１８は第２実施形態の配線基板を示す断面図である。 図１９は第２実施形態の変形例の配線基板を示す断面図である。 図２０は第２実施形態の電子部品装置を示す断面図である。 図２１は第３実施形態の配線基板を示す断面図である。 図２２は第３実施形態の電子部品装置を示す断面図である。 図２３は第３実施形態の変形例の電子部品装置を示す断面図である。
以下、実施形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。図１は予備的事項に係る電子部品装置を示す断面図である。
図１に示すように、電子部品装置の配線基板１００では、ガラスエポキシ樹脂からなる基板２００にスルーホールＴＨが形成されている。
基板２００の両面に、スルーホールＴＨ内の貫通導体ＴＣを介して相互接続される配線層３００がそれぞれ形成されている。配線層３００は、下から順に、銅箔３２０及び銅めっき層３４０により形成される。銅めっき層３４０は貫通導体ＴＣに繋がって形成されている。
また、基板２００の上面の中央部には、電子部品搭載パッドＰが形成されている。電子部品搭載パッドＰは、配線層３００と同一層から形成され、銅箔３２０及び銅めっき層３４０より形成される。
さらに、電子部品４００の接続電極４２０を上側に向けた状態で、電子部品搭載パッドＰの上に電子部品４００が搭載されている。
そして、電子部品４００の接続電極４２０が金属ワイヤ５００によって配線基板１００の上面側の配線層３００に電気的に接続されている。また、電子部品４００及び金属ワイヤ５００が封止樹脂６００で封止されている。
ここで、配線基板１００の各要素の典型的な厚みは、基板２００の厚み：５０μｍ、両側の銅箔３２０の厚み：３６μｍ（１８μｍ＋１８μｍ）、両側の銅めっき層３４０の厚み：２０μｍ（１０μｍ＋１０μｍ）である。従って、配線基板１００のトータルの典型的な厚みは、１０６μｍとなる。
近年では、電子部品装置の薄型化及び小型化の要求に伴って、配線基板１００を薄くする技術が求められている。しかし、図１の予備的事項の電子部品装置の配線基板１００では、基板２００、銅箔３２０、及び銅めっき層３４０の厚みを薄くすることには技術的に制約があるため、薄型化の要求に対応することは困難である。
以下に説明する実施形態では、前述した課題を解消することができる。
（第１実施形態）
図２〜図１４は第１実施形態の配線基板及び電子部品装置を説明するための図である。以下、配線基板及び電子部品装置の製造方法を説明しながら、配線基板及び電子部品装置の構造について説明する。
第１実施形態の配線基板の製造方法では、図２に示すように、まず、厚みが２５μｍ〜５０μｍ程度のポリイミドフィルム１０を用意する。
ポリイミドフィルム１０の下面には、熱硬化性のエポキシ樹脂などからなる接着剤（不図示）が形成されている。第１絶縁層の好適な一例がポリイミドフィルム１０である。ポリイミドフィルム１０の他に、ポリエステルやガラスエポキシなどの各種の樹脂フィルムを使用することができる。
次いで、図３に示すように、金型のパンチ（不図示）でポリイミドフィルム１０を厚み方向に打ち抜いて貫通加工する。これにより、一つの製品領域の中央部に開口部１０ａが形成され、開口部１０ａを介して対向する外側領域に接続ホールＨが形成される。
図３の縮小上面図は、図３の断面図を上面側からみた模式図である。また、図３の縮小上面図のＩ−Ｉに沿った断面が図３の断面図に相当する。以下の図面においても同じである。
図３では、１つの製品領域に対応するポリイミドフィルム１０の領域が示されており、実際には複数の製品領域が並んで画定されている。
続いて、図４の断面図及び縮小上面図に示すように、ポリイミドフィルム１０の一方の面（下面）に銅箔２０を貼付する。
銅箔２０の厚みは、例えば、１８μｍ〜３５μｍである。１５０℃程度で加熱しながら圧着することにより、ポリイミドフィルム１０の下面の接着剤（不図示）が軟化して銅箔２０がポリイミドフィルム１０に接着される。この後に、１５０℃の温度で約１時間、加熱処理を施して接着剤を硬化させる。
銅箔２０は金属箔の一例であり、他の金属からなる金属箔を使用してもよい。あるいは、薄型の金属板を使用してもよい。
次いで、図５に示すように、銅箔２０の下面側に、銅箔２０をパターニングするための開口部１２ａが設けられたレジスト層１２をフォトリソグラフィに基づいて形成する。さらに、ポリイミドフィルム１０の上面側に保護フィルム１４を貼付する。
そして、レジスト層１２をマスクにして、その開口部１２ａを通して銅箔２０をウェットエッチングによって除去する。その後に、レジスト層１２及び保護フィルム１４が除去される。
これにより、図６の断面図及び縮小下面図に示すように、銅箔２０がパターン化されて、一つの製品領域の中央部に電子部品搭載パッドＰが形成され、電子部品搭載パッドＰを介して対向する外側領域に一対の電極パッドＥが形成される。
図６の縮小下面図は、図６の断面図を下面側からみた模式図である。また、図６の縮小下面図のＩ−Ｉに沿った断面が図６の断面図に相当する。
図６の縮小下面図に示すように、銅箔２０は、複数の電極パッドＥに共通のめっき給電ラインＬが接続されるようにパターニングされる。図６の電極パッドＥに接続されためっき給電ラインＬは、周囲の別の製品領域の電極パッドＥに接続され、全ての電極パッドＥに同時にめっき用の給電を行うことができる。
電子部品搭載パッドＰにはめっき給電ラインＬは接続されておらず、フローティングの状態となる。
さらに、図７の断面図及び縮小下面図に示すように、電子部品搭載パッドＰ及び電極パッドＥの下面側に感光性のソルダレジスト材（不図示）を形成し、フォトリソグラフィに基づいて露光及び現像を行うことにより、ソルダレジスト層３０を形成する。ソルダレジスト材としては、エポキシ系樹脂やポリエステル系樹脂などが使用される。
第２絶縁層の好適な一例がソルダレジスト層３０である。ソルダレジスト層３０の他に、各種の絶縁樹脂層を使用することができる。
図７の縮小下面図のＩ−Ｉに沿った断面が図７の断面図に相当する。ソルダレジスト層３０は、各電極パッドＥの下面に開口部３０ａを備えて形成される。ソルダレジスト層３０の厚みは１０μｍ〜３０μｍである。図７の縮小下面図では、ソルダレジスト層３０は透視的に描かれている。
ソルダレジスト層３０の形成は、液状のソルダレジスト材を塗布してもよいし、あるいはフィルム状のソルダレジスト材を貼付してもよい。
次いで、図８に示すように、ポリイミドフィルム１０の開口部１０ａ及び接続ホールＨと、ソルダレジスト層３０の開口部３０ａとを通して、電子部品搭載パッドＰ及び電極パッドＥをウェットエッチャントによりエッチングする。
電子部品搭載パッドＰ及び電極パッドＥ（銅箔２０）のウェットエッチャントとして、塩化第二銅水溶液、塩化第二鉄水溶液、硫酸・過酸化水素水溶液、又はアルカリ系エッチャントなどが使用される。
これにより、ポリイミドフィルム１０の開口部１０ａを通して電子部品搭載パッドＰの上面側がエッチングされて第１凹部Ｃ１が形成される。また、ポリイミドフィルム１０の接続ホールＨを通して電極パッドＥの上面側がエッチングされて第２凹部Ｃ２が形成される。
さらに、ソルダレジスト層３０の開口部３０ａを通して、電極パッドＥの下面側がエッチングされて第３凹部Ｃ３が形成される。
電極パッドＥの第２凹部Ｃ２及び第３凹部Ｃ３は、電極パッドＥの上面及び下面にお互いに対向するように形成される。
電子部品搭載パッドＰ及び電極パッドＥはウェットエッチングによって等方的にエッチングされる。このため、図８に示すように、第１、第２、第３凹部Ｃ１，Ｃ２，Ｃ３は、ポリイミドフィルム１０の開口部１０ａ及び接続ホールＨの各内壁から内側にサイドエッチングして食込部Ａが形成されたアンダーカット形状となる。
第１、第２、第３凹部Ｃ１，Ｃ２、Ｃ３の深さは、例えば、５μｍ〜１０μｍに設定される。好適な一例としては、電子部品搭載パッドＰ及び電極パッドＥの最終的な厚みが８μｍ〜１５μｍの範囲内になるように、銅箔２０の厚さ及び第１、第２、第３凹部Ｃ１，Ｃ２、Ｃ３の深さが調整される。
電極パッドＥは、上面及び下面から第２凹部Ｃ２及び第３凹部Ｃ３が形成されるため、電極パッドＥの接続部は電子部品搭載パッドＰよりも第３凹部Ｃ３の深さ分だけ厚みが薄くなる。
ここで、前述した図４の工程でポリイミドフィルム１０に銅箔２０を貼付する際に、銅箔２０が薄すぎると、銅箔２０にシワが発生しやすい。銅箔２０にシワが発生すると、電子部品搭載パッドＰ及び電極パッドＥを信頼性よく形成することが困難になる。
このような理由から、１８μｍ程度以上の比較的厚みの厚い銅箔２０をポリイミドフィルム１０に貼付し、銅箔２０を電子部品搭載パッドＰ及電極パッドＥに加工した後に、電子部品搭載パッドＰ及び電極パッドＥを薄くしている。
このようにして、銅箔２０から電子部品搭載パッドＰ及電極パッドＥを良好なパターンで信頼性よく形成することができる。さらには、電子部品搭載パッドＰを薄くするため、配線基板の薄型化を達成することができる。
次いで、図９に示すように、前述した図６のめっき給電ラインＬをめっき給電経路とする電解めっきを行うことにより、めっき給電ラインＬに接続された電極パッドＥに金属めっきを施す。
これにより、ポリイミドフィルム１０の接続ホールＨ内の電極パッドＥの上面側の第２凹部Ｃ２に、コンタクト層としてニッケル（Ｎｉ）／金（Ａｕ）めっき層２２が形成される。
また同時に、ソルダレジスト層３０の開口部３０ａ内の電極パッドＥの下面側の第３凹部Ｃ３に、同様に、コンタクト層としてニッケル（Ｎｉ）／金（Ａｕ）めっき層２２が形成される。
ニッケル（Ｎｉ）／金（Ａｕ）めっき層２２は、ニッケル層とその上の金層とにより形成される。例えば、ニッケル層の厚みは１．０μｍ〜１０μｍであり、金層の厚みは０．１μｍ〜１．０μｍである。
また、コンタクト層として、ニッケル（Ｎｉ）層／パラジウム（Ｐａ）層／金（Ａｕ）層などの他のめっき層を形成してもよい。
電子部品搭載パッドＰはめっき給電ラインＬに接続されていないため、電子部品搭載パッドＰには金属めっき層は形成されない。
以上により、図９に示すように、第１実施形態の配線基板１が得られる。後述するように、配線基板１に電子部品を搭載した後に、個々の製品領域が得られるように切断される。あるいは、配線基板１に電子部品を搭載する前に切断して個々の配線基板１を得てもよい。
図１０は、図９の配線基板１を上側からみた模式的な縮小上面図及び下側からみた模式的な縮小下面図である。図１０の各要素は透視的に描かれている。
図９及び図１０の縮小上面図に示すように、第１実施形態の配線基板１は、電子部品搭載パッドＰとそれを介して対向するように外側に配置された一対の電極パッドＥとを備えている。電子部品搭載パッドＰ及び電極パッドＥは同一層から形成され、銅箔２０がパターン化されて形成される。
また、電子部品搭載パッドＰ及び電極パッドＥの上には、電子部品搭載パッドＰの主要部上に開口部１０ａが配置され、電極パッドＥの接続部上に接続ホールＨが配置されたポリイミドフィルム１０が形成されている。第１絶縁層の一例がポリイミドフィルム１０である。
電子部品搭載パッドＰ及び電極パッドＥは、それらの上に配置されたポリイミドフィルム１０によって保持されて一体化されている。
また、図９及び図１０の縮小下面図に示すように、電子部品搭載パッドＰ及び電極パッドＥの下には、電極パッドＥの接続部上に開口部３０ａが配置されたソルダレジスト層３０が形成されている。ソルダレジスト層３０は電子部品搭載パッドＰと電極パッドＥの間の隙間を埋め込んで形成される。
ソルダレジスト層３０は、ポリイミドフィルム１０と同様に、電子部品搭載パッドＰ及び電極パッドＥを保持する機能も有する。第２絶縁層の一例がソルダレジスト層３０である。
また、ポリイミドフィルム１０の開口部１０ａ内の電子部品搭載パッドＰに第１凹部Ｃ１が形成されており、これにより電子部品搭載パッドＰの厚みが薄くなっている。
また、ポリイミドフィルム１０の接続ホールＨ内の電極パッドＥの上面側に第２凹部Ｃ２が形成されている。さらに、ソルダレジスト層３０の開口部３０ａ内の電極パッドＥの下面側に第３凹部Ｃ３が形成されている。
前述したように、第１、第２、第３凹部Ｃ１，Ｃ２，Ｃ３は、食込部Ａを有するアンダーカット形状となって形成される。
図９に示すように、電子部品搭載パッドＰ及び電極パッドＥの各周縁部は、ポリイミドフィルム１０で被覆されていて凹部が形成されないので、銅箔２０の厚みと同じ厚みを有する。
このように、電子部品搭載パッドＰ及び電極パッドＥの各中央部の厚みが薄くなるとしても、電子部品搭載パッドＰ及び電極パッドＥの各周縁部は厚い厚みが確保されている。
これにより、電子部品搭載パッドＰの厚みを薄くできると共に、配線基板１の一定の剛性を確保することができる。
電子部品装置を構築する際には、電子部品がポリイミドフィルム１０の上面から突出するように電子部品搭載パッドＰの上に搭載される。このため、電子部品装置内の配線基板１の実質的な厚みは電子部品搭載パッドＰとソルダレジスト層３０とのトータルの厚みとなる。
例えば、厚みが１８μｍの銅箔２０を使用し、第１凹部Ｃ１の深さを５μｍとする場合は、電子部品搭載パッドＰの厚み：１３μｍ、ソルダレジスト層３０の厚み：１０μｍであり、配線基板１の実質的な厚みは２３μｍとなる。
このように、本実施形態の配線基板１は、予備的事項の配線基板１００の厚み：１０６μｍよりもかなり薄型化を図ることができる。
次に、図９の第１実施形態の配線基板１に電子部品を搭載して電子部品装置を製造する方法について説明する。
図１１に示すように、表面に接続電極４２を備えた電子部品４０を用意する。そして、接続電極４２を上側に向けた状態で、電子部品４０の背面をダイボンディング材４４によって配線基板１の電子部品搭載パッドＰの上に搭載して固定する。
前述したように、電子部品搭載パッドＰ上にはニッケル／金めっき層が形成されないため、ダイボンディング材４４によって電子部品４０を電子部品搭載パッドＰの上に強固に接着することができる。ダイボンディング材４４は、金層との接着性が弱く、銅箔２０からなる電子部品搭載パッドＰとは接着性が強いからである。
電子部品４０の具体例としては、半導体チップ、又はＭＥＭＳ（Micro Electro Mechanical Systems）素子などが使用される。あるいは、キャパシタ素子又は抵抗素子などの受動素子を組み合わせて使用してもよい。
次いで、図１２に示すように、ワイヤボンディング法により、金属ワイヤ４６によって電子部品４０の接続電極４２と配線基板１の電極パッドＥとを電気的に接続する。金属ワイヤ４６として、金（Ａｕ）ワイヤ、銅（Ｃｕ）ワイヤ、又は銀（Ａｇ）ワイヤなどを使用することができる。
本実施形態では、前述したように、電子部品搭載パッドＰ及び電極パッドＥに第１、第２、第３凹部Ｃ１，Ｃ２，Ｃ３をそれぞれ形成して厚みを薄くするとしても、配線基板１が一定の剛性を有する。このため、ワイヤボンディング法によって金属ワイヤ４６を配線基板１の電極パッドＥに接続する際に、信頼性よく行うことができる。
続いて、図１３に示すように、金型に樹脂を注入するトランスファーモールド法などにより、配線基板１、電子部品４０及び金属ワイヤ４６を封止する封止樹脂５０を形成する。
前述した図８の工程で説明したように、第１、第２、第３凹部Ｃ１，Ｃ２，Ｃ３はアンダーカット形状で形成され、ポリイミドフィルム１０の開口部１０ａ及び接続ホールＨの各内壁から内側に食込部Ａが設けられている。
この食込部Ａに封止樹脂５０が埋め込まれることでアンカー効果によって封止樹脂５０が配線基板１に密着性よく形成される。
その後に、各製品領域が得られるように、ダイシングラインに沿って配線基板１を切断する。以上により、図１３に示すように、第１実施形態の電子部品装置２が得られる。
第１実施形態の電子部品装置２では、前述した図９の配線基板１で説明したように、電子部品４０が搭載された電子部品搭載パッドＰの搭載面からソルダレジスト層３０の下面までが配線基板１の実質的な厚みになる。
電子部品搭載パッドＰの搭載面は、第１凹部Ｃ１が形成されて薄くなっているため、電子部品装置２の全体の厚みを薄くすることができる。電子部品４０のダウンサイジングも進められているため、電子部品装置の薄型化、小型化及び軽量化を図ることができる。
第１実施形態の電子部品装置２では、例えば、配線基板１の電極パッドＥの下面側の第３凹部Ｃ３にはんだボールなどの外部接続端子が設けられ、マザーボードなどの実装基板に接続される。
図１４には、第１実施形態の第１変形例の電子部品装置２ａが示されている。図１４の第１変形例では、配線基板１の電極パッドＥの上面側の第２凹部Ｃ２と下面側の第３凹部Ｃ３とが重ならない領域にずれて配置され、第２凹部Ｃ２に対応する部分に第３凹部Ｃ３が配置されないようにしている。
図１４の例では、配線基板１の電極パッドＥの第３凹部Ｃ３が第２凹部Ｃ２から内側領域にずれて配置されているが、逆に、第３凹部Ｃ３が第２凹部Ｃ２よりも外側領域にずれて配置されていてもよい。
これにより、図９の電子部品装置２の配線基板１と違って、第２凹部Ｃ２が形成された部分の電極パッドＥの下面がソルダレジスト層３０で被覆されるため、第２凹部Ｃ２の下方に空洞が存在しなくなる。
従って、配線基板１の電極パッドＥの第２凹部Ｃ２に金属ワイヤ４６をワイヤボンディングする際に、第２凹部Ｃ２を深く形成しても、電極パッドＥが撓んだりすることがない。このため、信頼性よく安定してワイヤボンディングを行うことができる。図１４のその他の要素は図１３と同一であるため、同一符号を付してそれらの説明は省略する。
図１５には、第１実施形態の第２変形例の電子部品装置２ｂが示されている。図１５の第２変形例のように、図１３の電子部品装置２の配線基板１において、ソルダレジスト層３０を除去した形態としてもよい。図１５のその他の要素は図１３と同一である。
また、図１６には、第１実施形態の第３変形例の電子部品装置２ｃが示されている。図１６の第３変形例のように、ソルダレジスト層３０を省略すると共に、電極パッドＥの下面側に第３凹部Ｃ３が形成されておらず、電極パッドＥの下面全体が平坦になっていてもよい。
図１６の第３変形例の電子部品装置２ｃを製造するには、前述した図７の工程で電子部品搭載パッドＰ及び電極パッドＥの下にソルダレジスト層３０をパターニングする代わりに、下面の全体に保護フィルムを貼付する。
これにより、前述した図８の工程で電子部品搭載パッドＰ及び電極パッドＥに第１、第２凹部Ｃ１，Ｃ２を形成する工程で、電極パッドＥの下面には第３凹部Ｃ３が形成されない。
さらに、電子部品搭載パッドＰ及び電極パッドＥの下面全体に保護フィルムを貼付した状態で、ニッケル／金めっき層を形成すればよい。その後に、保護フィルムが除去される。図１６のその他の要素は図１３と同一である。
（第２実施形態）
図１７〜図２０は第２実施形態に配線基板及び電子部品装置を説明するための図である。
前述した第１実施形態の図９の配線基板１において、接続ホールＨのアスペクト比が高くなると、ワイヤボンディング装置のキャピラリが接続ホールＨの底の電極パッドＥに届かなくなり、ワイヤボンディングを行うことが困難になる。第２実施形態はこの課題を解消することができる。
図１７（ａ）に示すように、前述した第１実施形態の図８と実質的に同一の構造体を用意する。図１７（ａ）が図８と異なる点は、ポリイミドフィルム１０の接続ホールＨのアスペクト比が高くなっている。
図１７（ａ）の例では、ポリイミドフィルム１０の厚みが厚くなり、接続ホールＨの直径が小さくなることで、接続ホールＨのアスペクト比が高くなっている。
次いで、図１７（ｂ）に示すように、ソルダレジスト層３０の下面側に保護フィルム１４を貼付する。そして、前述した第１実施形態の図９の工程と同様に、めっき給電ラインＬをめっき給電経路とする電解めっきを行うことにより、接続ホールＨ内の電極パッドＥの上に銅めっき層２４を形成する。
これにより、ポリイミドフィルム１０の接続ホールＨが銅めっき層２４によって埋め込まれる。好適には、銅めっき層２４の上面とポリイミドフィルム１０の上面とが面一になるように、銅めっき層２４で接続ホールＨを完全に埋め込む。
続いて、図１８に示すように、保護フィルム１４を除去した後に、同様な電解めっきにより、銅めっき層２４の上及び電極パッドＥの下面にニッケル／金めっき層２２を形成する。これにより、第２実施形態の配線基板１ａが得られる。
あるいは、図１９の変形例の配線基板１ｂのように、ポリイミドフィルム１０の接続ホールＨ内の電極パッドＥの上に銅めっき層２４を形成する際に、接続ホールＨの深さの途中まで銅めっき層２４を形成してもよい。その後に、同様に、銅めっき層２４の上及び電極パッドＥの下面にニッケル／金めっき層２２が形成される。
次いで、図２０に示すように、前述した第１実施形態の図１１〜図１３と同様に、図１８の配線基板１ａの電子部品搭載パッドＰの上に電子部品４０を搭載する。さらに、金属ワイヤ４６によって電子部品４０の接続電極４２と配線基板１の電極パッドＥとを接続する。
その後に、配線基板１ａ、電子部品４０及び金属ワイヤ４６を封止する封止樹脂５０を形成する。これにより、第２実施形態の電子部品装置２ｄが得られる。
第２実施形態の配線基板１ａでは、金属ワイヤ４６のボンディング面となるニッケル／金めっき層２２が銅めっき層２４によって電極パッドＥからポリイミドフィルム１０の上面まで持ち上げられている。
これにより、接続ホールＨのアスペクト比に関係なく、ワイヤボンディング装置のキャピラリをニッケル／金めっき層２２に容易に配置できるため、ワイヤボンディング性の向上を図ることができる。
また、上記した図１８の変形例の配線基板１ｂにおいても、接続ホールＨのアスペクト比がかなり低くなるため、ワイヤボンディング性の向上を図ることができる。
（第３実施形態）
図２１〜図２３は第３実施形態の配線基板及び電子部品装置を説明するための図である。
第３実施形態の配線基板は、電子部品をフリップチップ接続するタイプの配線基板である。
図２１に示すように、第３実施形態の配線基板１ｃでは、前述した第１実施形態の図９の配線基板１の電子部品搭載パッドＰが配線部Ｗとして形成され、配線部Ｗの外側に一対の電極パッドＥが配置されている。
そして、配線部Ｗの上にポリイミドフィルム１０の第１接続ホールＨ１が配置され、電極パッドＥの上にポリイミドフィルム１０の第２接続ホールＨ２が配置される。
さらに、ポリイミドフィルム１０の第１接続ホールＨ２内の配線部Ｗに第４凹部Ｃ４が形成されている。また、配線部Ｗの第４凹部Ｃ４にもニッケル／金めっき層２２が形成されている。
図２１の配線基板１ｃのその他の要素は第１実施形態の図９の配線基板１と同一である。
第３実施形態の配線基板１ｃを製造するには、まず、前述した第１実施形態の図２の工程で、ポリイミドフィルム１０（第１絶縁層）に第１接続ホールＨ１及び第２接続ホールＨ２を形成する。
次いで、前述した図５及び図６の工程で、銅箔２０をパターニングして第１接続ホールＨ１を含む領域に配線部Ｗを配置し、第２接続ホールＨ２を含む領域に電極パッドＥを配置する。さらに、第１実施形態と同様に、配線部Ｗ及び電極パッドＥの下面側に，電極パッドＥ上に開口部３０ａを備えたソルダレジスト層３０（第２絶縁層）を形成する。
さらに同様な方法で、ポリイミドフィルム１０の第１接続ホールＨ１内の配線部Ｗに第４凹部Ｃ４を形成し、第２接続ホールＨ２内の電極パッドＥの上面に第２凹部Ｃ２を形成する。また同時に、ソルダレジスト層３０の開口部３０ａ内の電極パッドＥの下面に第３凹部Ｃ３を形成する。
その後に、配線部Ｗの第４凹部Ｃ４と、電極パッドＥの両面側の第２凹部Ｃ２及び第３凹部Ｃ３とにニッケル／金めっき層２２を形成する。第３実施形態では、配線部Ｗにもめっき給電ラインが接続され、配線部Ｗの第４凹部Ｃ４に同時に金属めっきが施される。
第３実施形態の配線基板１ｃにおいても、第１実施形態と同様な変形例を採用してもよい。
さらに、図２２に示すように、電子部品として、下面に接続電極６２を備えた半導体チップ６０を用意する。そして、半導体チップ６０の接続電極６２を、はんだ６４を介して配線基板１ｃの一方の第１接続ホールＨ１内の配線部Ｗの第４凹部Ｃ４と第２接続ホールＨ２内の電極パッドＥの第２凹部Ｃ２とにフリップチップ接続する。
また、水平方向の両端面に接続電極７２を備えたキャパシタ素子７０を用意する、そして、キャパシタ素子７０の両端面の接続電極７２を、はんだ６４を介して配線基板１ｃの他方の第１接続ホールＨ１内の配線部Ｗの第４凹部Ｃ４と第２接続ホールＨ２内の電極パッドＥの第２凹部Ｃ２に接続する。
このようにして、半導体チップ６０は配線基板１ｃの配線部Ｗを介してキャパシタ素子７０に電気的に接続される。キャパシタ素子７０の他に、抵抗素子などの他の受動部品を接続してもよい。
さらに、配線基板１ｃの上面、半導体チップ６０及びキャパシタ素子７０が封止樹脂５０によって封止される。
以上により、図２２に示すように、第３実施形態の電子部品装置２ｅが構築される。
図２３に示す変形例の電子部品装置２ｆのように、封止樹脂５０の代わりに、半導体チップ６０と配線基板１ｃとの間の隙間をアンダーフィル樹脂５２で封止してもよい。
第３実施形態の電子部品装置２ｅ，２ｆでは、ポリイミドフィルム１０の第１接続ホールＨ１内の配線部Ｗに第４凹部Ｃ４が形成され、第２接続ホールＨ２内の電極パッドＥに第２凹部Ｃ２が形成されて、各接続部の厚みが薄くなっている。
そして、配線部Ｗ及び電極パッドＥの厚みが薄くなった各接続部に半導体チップ６０がフリップチップ接続される。
これにより、銅箔２０を利用して製造された薄型の配線基板１ｃの第１、第２接続ホールＨ１，Ｈ２内の接続部の高さ位置が第２、第４凹部Ｃ２，Ｃ４の深さ分だけさらに低くなる。このため、実装された半導体チップ６０の高さ位置を低くすることができるので、電子部品装置の全体の厚みを薄くすることができる。
１，１ａ，１ｂ，１ｃ…配線基板、２，２ａ，２ｂ，２ｃ，２ｄ，２ｅ…電子部品装置、１０…ポリイミドフィルム、１０ａ，１２ａ，３０ａ…開口部、１２…レジスト層、１４…保護フィルム、２０…銅箔、２２…ニッケル／金めっき層、２４…銅めっき層、３０…ソルダレジスト層、４０…電子部品、４２，６２，７２…接続電極、４４…ダイボンディング材、４６…金属ワイヤ、５０…封止樹脂、５２…アンダーフィル樹脂、Ａ…食込部、Ｃ１…第１凹部、Ｃ２…第２凹部、Ｃ３…第３凹部、Ｃ４…第４凹部、Ｅ…電極パッド、Ｐ…電子部品搭載パッド、Ｗ…配線部。

Claims (11)

  1. 電子部品搭載パッドと、
    前記電子部品搭載パッドの外側に配置された電極パッドと、
    前記電子部品搭載パッド及び前記電極パッドの上に形成された第１絶縁層と、
    前記電子部品搭載パッド上の前記第１絶縁層に形成された開口部と、
    前記電極パッド上の前記第１絶縁層に形成された接続ホールと、
    前記開口部内の電子部品搭載パッド及び前記接続ホール内の電極パッドにそれぞれ形成された凹部と
    を有することを特徴とする配線基板。
  2. 電極パッドと、
    前記電極パッドの上に形成された第１絶縁層と、
    前記電極パッド上の前記第１絶縁層に形成された接続ホールと、
    前記接続ホール内の電極パッドに形成された凹部と
    を有することを特徴とする配線基板。
  3. 前記電子部品搭載パッド及び前記電極パッドの下に形成された第２絶縁層と、
    前記電極パッド下の前記第２絶縁層に形成された開口部とを有し、
    前記第２絶縁層の開口部内の前記電極パッドに凹部が形成されていることを特徴とする請求項１に記載の配線基板。
  4. 前記電子部品搭載パッド及び前記電極パッドは、金属箔から形成されることを特徴とする請求項１に記載の配線基板。
  5. 前記第１絶縁層は、樹脂フィルムであることを特徴とする請求項１又は２に記載の配線基板。
  6. 電子部品搭載パッドと、
    前記電子部品搭載パッドの外側に配置された電極パッドと、
    前記電子部品搭載パッド及び前記電極パッドの上に形成された第１絶縁層と、
    前記電子部品搭載パッド上の前記第１絶縁層に形成された開口部と、
    前記電極パッド上の前記第１絶縁層に形成された接続ホールと、
    前記開口部内の電子部品搭載パッド及び前記接続ホール内の電極パッドにそれぞれ形成された凹部と、
    前記電子部品搭載パッドの上に搭載された電子部品と、
    前記電子部品と前記電極パッドとを接続する金属ワイヤと
    を有することを特徴とする電子部品装置。
  7. 電極パッドと、
    前記電極パッドの上に形成された第１絶縁層と、
    前記電極パッド上の前記第１絶縁層に形成された接続ホールと、
    前記接続ホール内の電極パッドに形成された凹部と
    前記接続ホール内の前記電極パッドの凹部にフリップチップ接続された電子部品と
    を有することを特徴とする電子部品装置。
  8. 樹脂フィルムを貫通加工することにより、開口部と、前記開口部の外側に接続ホールを形成する工程と、
    前記樹脂フィルムの一方の面に金属箔を貼付する工程と、
    前記金属箔をパターニングして、前記樹脂フィルムの開口部を含む領域に電子部品搭載パッドを配置すると共に、前記樹脂フィルムの接続ホールを含む領域に電極パッドを配置する工程と、
    前記樹脂フィルムの開口部内の電子部品搭載パッドと、前記樹脂フィルムの接続ホール内の電極パッドとに凹部をそれぞれ形成する工程と
    を有することを特徴とする配線基板の製造方法。
  9. 樹脂フィルムを貫通加工することにより、接続ホールを形成する工程と、
    前記樹脂フィルム一方の面に金属箔を貼付する工程と、
    前記金属箔をパターニングして、前記樹脂フィルムの接続ホールを含む領域に電極パッドを配置する工程と、
    前記樹脂フィルムの接続ホール内の電極パッドに凹部を形成する工程と
    を有することを特徴とする配線基板の製造方法。
  10. 前記金属箔をパターニングする工程の後に、
    前記電子部品搭載パッド及び前記電極パッドの前記樹脂フィルムが貼付された面と反対面に、前記電極パッド上に開口部を備えた第２絶縁層を形成する工程を有し、
    前記凹部を形成する工程において、前記第２絶縁層の開口部内の前記電極パッドに凹部を同時に形成することを特徴とする請求項８に記載の配線基板の製造方法。
  11. 前記金属箔をパターニングする工程の後に、
    前記電極パッドの前記樹脂フィルムが貼付された面と反対面に、前記電極パッド上に開口部を備えた第２絶縁層を形成する工程を有し、
    前記凹部を形成する工程において、前記第２絶縁層の開口部内の前記電極パッドに凹部を同時に形成することを特徴とする請求項９に記載の配線基板の製造方法。
JP2014239557A 2014-11-27 2014-11-27 配線基板及びその製造方法と電子部品装置 Active JP6453625B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014239557A JP6453625B2 (ja) 2014-11-27 2014-11-27 配線基板及びその製造方法と電子部品装置
US14/950,762 US9837337B2 (en) 2014-11-27 2015-11-24 Wiring substrate, method of manufacturing the same and electronic component device
TW104139407A TWI666737B (zh) 2014-11-27 2015-11-26 佈線基板、製造佈線基板之方法及電子組件裝置
CN201510836888.7A CN105655319B (zh) 2014-11-27 2015-11-26 布线衬底及其制造方法、电子组件装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014239557A JP6453625B2 (ja) 2014-11-27 2014-11-27 配線基板及びその製造方法と電子部品装置

Publications (2)

Publication Number Publication Date
JP2016103502A true JP2016103502A (ja) 2016-06-02
JP6453625B2 JP6453625B2 (ja) 2019-01-16

Family

ID=56080094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014239557A Active JP6453625B2 (ja) 2014-11-27 2014-11-27 配線基板及びその製造方法と電子部品装置

Country Status (4)

Country Link
US (1) US9837337B2 (ja)
JP (1) JP6453625B2 (ja)
CN (1) CN105655319B (ja)
TW (1) TWI666737B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018147958A (ja) * 2017-03-02 2018-09-20 三菱電機株式会社 半導体パワーモジュール及び電力変換装置
US11611009B2 (en) 2021-03-22 2023-03-21 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6856444B2 (ja) * 2017-05-12 2021-04-07 新光電気工業株式会社 配線基板、配線基板の製造方法
WO2020116240A1 (ja) * 2018-12-06 2020-06-11 株式会社村田製作所 モジュールおよびその製造方法
CN109926566A (zh) * 2019-04-03 2019-06-25 上海迈铸半导体科技有限公司 一种结合微电子机械和铸造的金属沉积方法
US20200395272A1 (en) 2019-06-11 2020-12-17 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device
JP7483595B2 (ja) * 2020-11-13 2024-05-15 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法
US11942448B2 (en) * 2021-07-16 2024-03-26 Texas Instruments Incorporated Integrated circuit die pad cavity

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354673A (ja) * 1998-06-05 1999-12-24 Toshiba Microelectronics Corp 半導体装置
JP2000244127A (ja) * 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
JP2002184906A (ja) * 2000-11-27 2002-06-28 Orient Semiconductor Electronics Ltd フィルムパッケージ
JP2007027924A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 圧電デバイスおよびリードフレーム
JP2009277987A (ja) * 2008-05-16 2009-11-26 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP2011077200A (ja) * 2009-09-29 2011-04-14 Panasonic Corp 半導体装置およびその製造方法
JP2012004399A (ja) * 2010-06-18 2012-01-05 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2015162660A (ja) * 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
JP2007059767A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法
CN101615583B (zh) * 2008-06-25 2011-05-18 南茂科技股份有限公司 芯片堆栈结构的形成方法
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354673A (ja) * 1998-06-05 1999-12-24 Toshiba Microelectronics Corp 半導体装置
JP2000244127A (ja) * 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
JP2002184906A (ja) * 2000-11-27 2002-06-28 Orient Semiconductor Electronics Ltd フィルムパッケージ
JP2007027924A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 圧電デバイスおよびリードフレーム
JP2009277987A (ja) * 2008-05-16 2009-11-26 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP2011077200A (ja) * 2009-09-29 2011-04-14 Panasonic Corp 半導体装置およびその製造方法
JP2012004399A (ja) * 2010-06-18 2012-01-05 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2015162660A (ja) * 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018147958A (ja) * 2017-03-02 2018-09-20 三菱電機株式会社 半導体パワーモジュール及び電力変換装置
US11611009B2 (en) 2021-03-22 2023-03-21 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20160157345A1 (en) 2016-06-02
CN105655319B (zh) 2019-06-21
TWI666737B (zh) 2019-07-21
US9837337B2 (en) 2017-12-05
TW201631715A (zh) 2016-09-01
CN105655319A (zh) 2016-06-08
JP6453625B2 (ja) 2019-01-16

Similar Documents

Publication Publication Date Title
JP6453625B2 (ja) 配線基板及びその製造方法と電子部品装置
KR100437436B1 (ko) 반도체패키지의제조법및반도체패키지
JP4752825B2 (ja) 半導体装置の製造方法
US9698094B2 (en) Wiring board and electronic component device
US10002825B2 (en) Method of fabricating package structure with an embedded electronic component
JP2008306128A (ja) 半導体装置およびその製造方法
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
KR101538541B1 (ko) 반도체 디바이스
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP6510897B2 (ja) 配線基板及びその製造方法と電子部品装置
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2010192696A (ja) 電子部品装置及びその製造方法
JP2016039290A (ja) プリント配線板および半導体パッケージ
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
CN201247772Y (zh) 线路板
JP4398683B2 (ja) 多層配線基板の製造方法
JP5315447B2 (ja) 配線基板及びその製造方法
JP2019125709A (ja) 配線基板及びその製造方法と電子部品装置
JP2016039302A (ja) プリント配線板とその製造方法および半導体パッケージ
JP6397313B2 (ja) プリント配線板および半導体パッケージ
JP6387226B2 (ja) 複合基板
JP2011029370A (ja) 積層型半導体装置及びその製造方法
JP6216157B2 (ja) 電子部品装置及びその製造方法
JP2016046509A (ja) プリント配線板および半導体パッケージ
JP2009043858A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180313

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181213

R150 Certificate of patent or registration of utility model

Ref document number: 6453625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150