[go: up one dir, main page]

JP2016058539A - 高電子移動度トランジスタの製造方法 - Google Patents

高電子移動度トランジスタの製造方法 Download PDF

Info

Publication number
JP2016058539A
JP2016058539A JP2014183510A JP2014183510A JP2016058539A JP 2016058539 A JP2016058539 A JP 2016058539A JP 2014183510 A JP2014183510 A JP 2014183510A JP 2014183510 A JP2014183510 A JP 2014183510A JP 2016058539 A JP2016058539 A JP 2016058539A
Authority
JP
Japan
Prior art keywords
layer
growth
gan
mobility transistor
electron mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014183510A
Other languages
English (en)
Inventor
高裕 山本
Takahiro Yamamoto
高裕 山本
彰仁 大野
Akihito Ono
彰仁 大野
淳史 惠良
Atsushi Era
淳史 惠良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014183510A priority Critical patent/JP2016058539A/ja
Priority to US14/720,177 priority patent/US9355841B2/en
Priority to CN201510571584.2A priority patent/CN105405761A/zh
Publication of JP2016058539A publication Critical patent/JP2016058539A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ＧａＮチャネル層の表面へのダメージやトラップ等を抑制してデバイス特性を向上させることができる高電子移動度トランジスタの製造方法を得る。【解決手段】Ｓｉ基板１上にＧａＮチャネル層３を第１の成長条件で形成する。ＧａＮチャネル層３上にＧａＮ移行層４を第１の成長条件から第２の成長条件に変化させながら形成する。ＧａＮ移行層４上にＡｌＧａＮ電子供給層５を第２の成長条件で形成する。ＧａＮチャネル層３、ＧａＮ移行層４、及びＡｌＧａＮ電子供給層５を成長中断を行わずに連続的に形成する。【選択図】図２

Description

本発明は、ＡｌＧａＮ／ＧａＮヘテロ構造を有する高電子移動度トランジスタ（HEMT: High Electron Mobility Transistor）の製造方法に関する。
ＧａＮは従来のＳｉやＧａＡｓと比較してバンドギャップが広いため絶縁破壊電界が一桁高い。従って、ＧａＮ ＨＥＭＴは高電界下でも破壊し難いので、高電圧動作に適している。さらに、ＧａＮは高電界領域での飽和電子速度も従来の半導体材料より大きい。これはデバイスの高速動作に有利であり、特に高電界がゲート電極付近に印加される短チャネル化した高周波デバイスでは効果が顕著である。このＧａＮ ＨＥＭＴの製造には有機金属気相エピタキシャル（MOCVD: Metal Organic Chemical Vapor Deposition）法がよく用いられる。
なお、ＭＯＣＶＤ法によるＧａＮのエピタキシャル成長にはサファイア基板が広く用いられていたが、ＧａＮとの格子整合性が低い上、熱膨張係数も異なっており、古くはＧａＮの結晶性を向上させることができずにいた。その後、低温バッファ層の技術が確立されてからは、成長させたＧａＮの結晶性も向上し、主に青色や白色系のＬＥＤ用途向けのデバイス作製技術が飛躍的な進歩を遂げた。しかし、低転位化等の更なる結晶性の向上が難しいことや、サファイア自体の熱伝導率が低く、デバイス化した際の放熱が不十分でデバイス性能が低下してしまうこともあり、代わりとなる他の基板材料に対する期待は根強い。格子整合性が高く、高温でも安定なＳｉＣもその候補のひとつであるが、近年向上してきてはいるもののマイクロパイプなどの結晶自体の品質の問題に加え、高価で大口径化が難しいという問題がある。
これに対し、Ｓｉ基板は十分な大口径化と低転位化ができていて、しかも安価で安定して入手できる。しかし、低温ＡｌＮバッファ層上にＧａＮ層を堆積した後に室温に戻した状態において、サファイア基板ではＧａＮ層には圧縮応力が働くためクラックは入りにくいが、Ｓｉ基板では格子整合性、熱膨張係数の違いから引張応力となるためクラックが入りやすい。加えて、Ｇａ（又はＧａＮ）とＳｉの反応が関係するメルトバックエッチングなどといった問題が数多くあったが、近年多層膜バッファ層などの技術開発が進み、十分実用レベルにまで達してきている。
ＧａＮ ＨＥＭＴでは、サファイア、ＳｉＣ又はＳｉの基板上に、格子不整合を緩和するためのバッファ層を介して、アンドープＧａＮ層及びアンドープＡｌＧａＮ層が順に形成される。ＧａＮ層とＡｌＧａＮ層の界面付近には、ＡｌＧａＮ層の歪みに起因したピエゾ効果と自発分極によって高濃度の二次元電子ガスが誘起され、これがＧａＮ ＨＥＭＴのチャネル部となる（例えば、特許文献１参照）。
特開２００１−４４１２６号公報
ＧａＮ ＨＥＭＴのエピタキシャル成長ではＧａＮ層とＡｌＧａＮ層を成長する際の最適条件（温度、圧力、ガス流量等）が異なるため、その界面において成長中断を行っていた。このため、ＧａＮ層の表面にダメージやトラップ等が形成され、デバイス特性が悪化するという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的はＧａＮチャネル層の表面へのダメージやトラップ等を抑制してデバイス特性を向上させることができる高電子移動度トランジスタの製造方法を得るものである。
本発明に係る高電子移動度トランジスタの製造方法は、半絶縁性基板上にＧａＮチャネル層を第１の成長条件で形成する工程と、前記ＧａＮチャネル層上に移行層を前記第１の成長条件から第２の成長条件に変化させながら形成する工程と、前記移行層上にＡｌＧａＮ電子供給層を前記第２の成長条件で形成する工程とを備え、前記ＧａＮチャネル層、前記移行層、及び前記ＡｌＧａＮ電子供給層を成長中断を行わずに連続的に形成することを特徴とする。
本発明では、ＧａＮチャネル層の形成とＡｌＧａＮ電子供給層の形成との間において、ＧａＮチャネル層の成長条件からＡｌＧａＮ電子供給層の成長条件に変化させながら移行層を形成する。これにより成長中断を行わずに各エピタキシャル層を連続的に形成することができるため、ＧａＮチャネル層の表面へのダメージやトラップ等を抑制してデバイス特性を向上させることができる。
本発明の実施の形態１に係る高電子移動度トランジスタを示す断面図である。 本発明の実施の形態１に係る高電子移動度トランジスタの成長シーケンスを示す図である。 比較例に係る高電子移動度トランジスタの成長シーケンスを示す図である。 本発明の実施の形態２に係る高電子移動度トランジスタを示す断面図である。 本発明の実施の形態２に係る高電子移動度トランジスタの成長シーケンスを示す図である。 本発明の実施の形態３に係る高電子移動度トランジスタを示す断面図である。 本発明の実施の形態３に係る高電子移動度トランジスタの成長シーケンスを示す図である。
本発明の実施の形態に係る高電子移動度トランジスタの製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
本発明の実施の形態１に係る高電子移動度トランジスタの製造方法について図面を参照して説明する。図１は、本発明の実施の形態１に係る高電子移動度トランジスタを示す断面図である。図２は、本発明の実施の形態１に係る高電子移動度トランジスタの成長シーケンスを示す図である。
半絶縁性基板であるＳｉ基板１上にエピタキシャル層としてＡｌｘＧａｙＮ（ｘ＋ｙ＝１）をＭＯＣＶＤ法により形成する。この場合、加熱装置によって所定の温度に加熱されたサセプタ上に載置されたＳｉ基板１を反応炉内に保持する。この反応炉にガス導入部よりトリメチルアルミニウム、トリメチルガリウム又はこれらの有機金属ガスの２種類以上の混合ガスと、窒素原料であるアンモニアとを、水素や窒素のようなキャリアガスと一緒に導入する。これらの有機金属とアンモニアとの反応によってＡｌｘＧａｙＮ層がＳｉ基板１上に堆積される。
具体的には、Ｓｉ基板１上に層厚１．５μｍのＡｌＧａＮバッファ層２を形成する。次に、ＡｌＧａＮバッファ層２の上に層厚１．０μｍのアンドープのＧａＮチャネル層３を第１の成長条件で形成する。第１の成長条件は第１の成長温度Ｔ１、圧力、ガス流量等を有する。
次に、ＧａＮチャネル層３上にＧａＮ移行層４を第１の成長条件から第２の成長条件に変化させながら形成する。第２の成長条件は第１の成長温度Ｔ１よりも高い第２の成長温度Ｔ２、圧力、ガス流量等を有する。従って、第１の成長温度Ｔ１から第２の成長温度Ｔ２へ上昇させながらＧａＮ移行層４を形成する。
ＧａＮ移行層４上に層厚２５ｎｍのアンドープのＡｌＧａＮ電子供給層５を第２の成長条件で形成する。ＡｌＧａＮ電子供給層５は例えばＡｌ０．２Ｇａ０．８Ｎ層である。その後、電極や配線を形成し裏面研削を行う。最後に、ダイシング、ダイボンディング、ワイヤボンディング、パッケージングを行うことで高電子移動度トランジスタが完成する。
ここで、ＧａＮチャネル層３、ＧａＮ移行層４、及びＡｌＧａＮ電子供給層５を成長中断を行わずに連続的に形成する。具体的には、Ｇａの原料であるトリメチルガリウムを供給しながらＧａＮチャネル層３を形成した後にトリメチルガリウムの供給を止めることなく、温度、圧力、ガス流量等の成長条件をＡｌＧａＮ電子供給層５の成長条件に移行しながらＧａＮ移行層４を形成する。移行終了後はＡｌの原料であるトリメチルアルミニウムの供給を開始してＡｌＧａＮ電子供給層５を形成する。トリメチルアルミニウムの供給量はＡｌＧａＮ電子供給層５において所望とするＡｌ組成（ここではｘ＝０．２）が得られるように適宜調整する。ここで、成長中は窒素原料であるアンモニアと、水素や窒素のようなキャリアガスは常に供給する。
続いて、本実施の形態の効果を比較例と比較して説明する。図３は、比較例に係る高電子移動度トランジスタの成長シーケンスを示す図である。比較例ではＧａＮチャネル層３の形成とＡｌＧａＮ電子供給層５の形成との間に成長中断を行う。このため、ＧａＮチャネル層３の表面にダメージやトラップ等が形成され、デバイス特性が悪化する。
一方、本実施の形態では、ＧａＮチャネル層３の形成とＡｌＧａＮ電子供給層５の形成との間において、ＧａＮチャネル層３の成長条件からＡｌＧａＮ電子供給層５の成長条件に変化させながらＧａＮ移行層４を形成する。これにより成長中断を行わずに各エピタキシャル層を連続的に形成することができるため、ＧａＮチャネル層の表面へのダメージやトラップ等を抑制して最大電流、出力、効率等のデバイス特性を向上させることができる。また、ＧａＮ移行層４の成長時間Ｔ１を６０ｓｅｃ以下とすることで、界面近傍におけるＧａＮチャネル層３の結晶品質が改善し、更なるデバイス特性の向上が可能となる。
実施の形態２．
本発明の実施の形態２に係る高電子移動度トランジスタの製造方法について図面を参照して説明する。図４は、本発明の実施の形態２に係る高電子移動度トランジスタを示す断面図である。図５は、本発明の実施の形態２に係る高電子移動度トランジスタの成長シーケンスを示す図である。
本実施の形態では、実施の形態１のＧａＮ移行層４の代わりにＡｌＧａＮ移行層６を形成する。具体的には、Ｇａの原料であるトリメチルガリウムを供給しながらＧａＮチャネル層３を形成した後にトリメチルガリウムの供給を止めることなく、Ａｌの原料であるトリメチルアルミニウムの供給を開始して、温度、圧力、ガス流量等の成長条件をＡｌＧａＮ電子供給層５の成長条件に移行しながらＡｌＧａＮ移行層６を形成する。成長条件の移行終了後も所望とする膜厚（ここでは２５ｎｍ）が得られるまではＡｌＧａＮ電子供給層５の成長を継続する。ここで、トリメチルアルミニウムの供給量は、ＡｌＧａＮ電子供給層５のＡｌ組成（ここではｘ＝０．２）が得られるように適宜調整する。ここで、成長中は窒素原料であるアンモニアと、水素や窒素のようなキャリアガスは常に供給する。その他の工程は実施の形態１と同様である。
上記のように本実施の形態では、ＧａＮチャネル層３の形成とＡｌＧａＮ移行層６の形成との間において、ＧａＮチャネル層３の成長条件からＡｌＧａＮ移行層６の成長条件に変化させながらＡｌＧａＮ移行層６を形成する。これにより成長中断を行わずに各エピタキシャル層を連続的に形成することができるため、ＧａＮチャネル層の表面へのダメージやトラップ等を抑制して最大電流、出力、効率等のデバイス特性を向上させることができる。また、実施の形態１よりもＧａＮチャネル層３の結晶品質の劣化を抑制できるため、実施の形態１よりも更にデバイス特性を向上させることができる。また、ＡｌＧａＮ移行層６の成長時間Ｔ２を６０ｓｅｃ以下とすることで、界面近傍におけるＡｌＧａＮ電子供給層５の結晶品質が改善し、更なるデバイス特性の向上が可能となる。
実施の形態３．
本発明の実施の形態３に係る高電子移動度トランジスタの製造方法について図面を参照して説明する。図６は、本発明の実施の形態３に係る高電子移動度トランジスタを示す断面図である。図７は、本発明の実施の形態３に係る高電子移動度トランジスタの成長シーケンスを示す図である。
本実施の形態では、ＧａＮ移行層４とＡｌＧａＮ電子供給層５との間に層厚１ｎｍのＡｌＮスペーサ層７を第２の成長条件で形成する。具体的には、Ｇａの原料であるトリメチルガリウムを供給しながらＧａＮチャネル層３を形成した後にトリメチルガリウムの供給を止めることなく、温度、圧力、ガス流量等の成長条件をＡｌＮスペーサ層７の成長条件に移行しながらＧａＮ移行層４を形成する。ＧａＮ移行層４の成長終了後にトリメチルガリウムの供給を止め、Ａｌの原料であるトリメチルアルミニウムの供給を開始してＡｌＮスペーサ層７を形成する。ここで、成長中は窒素原料であるアンモニアと、水素や窒素のようなキャリアガスは常に供給する。その他の工程は実施の形態１と同様である。
上記のように本実施の形態では、ＧａＮチャネル層３の形成とＡｌＮスペーサ層７の形成との間において、ＧａＮチャネル層３の成長条件からＡｌＮスペーサ層７の成長条件に変化させながらＧａＮ移行層４を形成する。これにより成長中断を行わずに各エピタキシャル層を連続的に形成することができるため、ＧａＮチャネル層の表面へのダメージやトラップ等を抑制して最大電流、出力、効率等のデバイス特性を向上させることができる。また、ＧａＮ移行層４の成長時間Ｔ３を６０ｓｅｃ以下とすることで、界面近傍におけるＧａＮチャネル層３の結晶品質が改善し、更なるデバイス特性の向上が可能となる。
なお、実施の形態１〜３ではIII−Ｖ族窒化物半導体膜の形成にＭＯＣＶＤ法を用いたが、これに限らず塩化物気相エピタキシャル（Hydride Vapor Phase Epitaxy: HVPE）法、分子線エピタキシャル（Molecular Beam Epitaxy: MBE）法等を用いてもよい。また、半絶縁性基板としてＳｉ基板１を用いたがサファイア基板又はＳｉＣ基板等を用いてもよい。
１ Ｓｉ基板（半絶縁性基板）、３ ＧａＮチャネル層、４ ＧａＮ移行層（移行層）、５ ＡｌＧａＮ電子供給層、６ ＡｌＧａＮ移行層（移行層）、７ ＡｌＮスペーサ層

Claims (7)

  1. 半絶縁性基板上にＧａＮチャネル層を第１の成長条件で形成する工程と、
    前記ＧａＮチャネル層上に移行層を前記第１の成長条件から第２の成長条件に変化させながら形成する工程と、
    前記移行層上にＡｌＧａＮ電子供給層を前記第２の成長条件で形成する工程とを備え、
    前記ＧａＮチャネル層、前記移行層、及び前記ＡｌＧａＮ電子供給層を成長中断を行わずに連続的に形成することを特徴とする高電子移動度トランジスタの製造方法。
  2. 前記第１の成長条件は第１の成長温度を有し、
    前記第２の成長条件は前記第１の成長温度よりも高い第２の成長温度を有し、
    前記第１の成長温度から前記第２の成長温度へ上昇させながら前記移行層を形成することを特徴とする請求項１に記載の高電子移動度トランジスタの製造方法。
  3. トリメチルガリウムを供給しながら前記ＧａＮチャネル層を形成した後に前記トリメチルガリウムの供給を止めることなく前記移行層を形成することを特徴とする請求項１又は２に記載の高電子移動度トランジスタの製造方法。
  4. 前記移行層はＧａＮであることを特徴とする請求項１〜３の何れか１項に記載の高電子移動度トランジスタの製造方法。
  5. 前記移行層はＡｌＧａＮであることを特徴とする請求項１〜３の何れか１項に記載の高電子移動度トランジスタの製造方法。
  6. 前記移行層と前記ＡｌＧａＮ電子供給層との間にＡｌＮスペーサ層を前記第２の成長条件で形成する工程を更に備えることを特徴とする請求項４に記載の高電子移動度トランジスタの製造方法。
  7. 前記移行層の成長時間を６０ｓｅｃ以下とすることを特徴とする請求項１〜６の何れか１項に記載の高電子移動度トランジスタの製造方法。
JP2014183510A 2014-09-09 2014-09-09 高電子移動度トランジスタの製造方法 Pending JP2016058539A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014183510A JP2016058539A (ja) 2014-09-09 2014-09-09 高電子移動度トランジスタの製造方法
US14/720,177 US9355841B2 (en) 2014-09-09 2015-05-22 Manufacturing method of high electron mobility transistor
CN201510571584.2A CN105405761A (zh) 2014-09-09 2015-09-09 高电子迁移率晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014183510A JP2016058539A (ja) 2014-09-09 2014-09-09 高電子移動度トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2016058539A true JP2016058539A (ja) 2016-04-21

Family

ID=55438162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014183510A Pending JP2016058539A (ja) 2014-09-09 2014-09-09 高電子移動度トランジスタの製造方法

Country Status (3)

Country Link
US (1) US9355841B2 (ja)
JP (1) JP2016058539A (ja)
CN (1) CN105405761A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728610B1 (en) * 2016-02-05 2017-08-08 Infineon Technologies Americas Corp. Semiconductor component with a multi-layered nucleation body
TWI695418B (zh) * 2017-09-22 2020-06-01 新唐科技股份有限公司 半導體元件及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2007073555A (ja) * 2005-09-02 2007-03-22 Furukawa Electric Co Ltd:The 半導体素子
WO2011099469A1 (ja) * 2010-02-10 2011-08-18 Yao Takafumi 構造体、及び半導体基板の製造方法
WO2012172753A1 (ja) * 2011-06-13 2012-12-20 パナソニック株式会社 半導体装置及びその製造方法
JP2012256705A (ja) * 2011-06-08 2012-12-27 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2013074179A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 化合物半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044126A (ja) 1999-08-02 2001-02-16 Hitachi Cable Ltd 窒化物系化合物半導体ウエハ、および窒化物系化合物半導体素子、ならびに窒化物系化合物半導体結晶の成長方法
WO2010113423A1 (ja) 2009-04-03 2010-10-07 パナソニック株式会社 窒化物半導体の結晶成長方法および半導体装置の製造方法
CN102544086B (zh) * 2010-12-24 2015-04-01 山东华光光电子有限公司 氮化镓基高电子迁移率晶体管及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2007073555A (ja) * 2005-09-02 2007-03-22 Furukawa Electric Co Ltd:The 半導体素子
WO2011099469A1 (ja) * 2010-02-10 2011-08-18 Yao Takafumi 構造体、及び半導体基板の製造方法
JP2012256705A (ja) * 2011-06-08 2012-12-27 Sumitomo Electric Ind Ltd 半導体装置の製造方法
WO2012172753A1 (ja) * 2011-06-13 2012-12-20 パナソニック株式会社 半導体装置及びその製造方法
JP2013074179A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN105405761A (zh) 2016-03-16
US20160071727A1 (en) 2016-03-10
US9355841B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
JP6318474B2 (ja) 半導体装置の製造方法
TWI685884B (zh) 半導體異質結構及其製造方法
JP5552923B2 (ja) 半導体装置およびその製造方法
JP5668339B2 (ja) 半導体装置の製造方法
US8546813B2 (en) Semiconductor substrate and semiconductor device
KR101672213B1 (ko) 반도체장치의 제조방법
CN111406306B (zh) 半导体装置的制造方法、半导体装置
JP2009231561A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
WO2013168371A1 (ja) エピタキシャル基板、半導体装置及び半導体装置の製造方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
WO2018097102A1 (ja) 窒化物半導体基板とその製造方法および半導体デバイス
JP2016171196A (ja) 半導体装置の製造方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US9355841B2 (en) Manufacturing method of high electron mobility transistor
JP2016154221A (ja) 半導体基板および半導体装置
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP6205497B2 (ja) 窒化物半導体の製造方法
JP6480244B2 (ja) 気相成長方法
JP5455875B2 (ja) エピタキシャル基板の製造方法
KR20100105073A (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
KR20250069864A (ko) 질화물 반도체층 부착 단결정 실리콘기판 및 질화물 반도체층 부착 단결정 실리콘기판의 제조방법
JP2021520643A (ja) 核生成層の堆積方法
JP2015211184A (ja) 窒化物半導体積層基板及び窒化物半導体積層基板の製造方法
JP2016167473A (ja) 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306