[go: up one dir, main page]

JP2016039186A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2016039186A
JP2016039186A JP2014159840A JP2014159840A JP2016039186A JP 2016039186 A JP2016039186 A JP 2016039186A JP 2014159840 A JP2014159840 A JP 2014159840A JP 2014159840 A JP2014159840 A JP 2014159840A JP 2016039186 A JP2016039186 A JP 2016039186A
Authority
JP
Japan
Prior art keywords
wafer
resist film
processing method
plasma etching
chemical solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014159840A
Other languages
English (en)
Inventor
晋 横尾
Susumu Yokoo
晋 横尾
宏行 高橋
Hiroyuki Takahashi
宏行 高橋
健志 岡崎
Kenji Okazaki
健志 岡崎
吉輝 西田
Yoshiteru Nishida
吉輝 西田
智隆 田渕
Tomotaka Tabuchi
智隆 田渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2014159840A priority Critical patent/JP2016039186A/ja
Priority to TW104120319A priority patent/TW201618181A/zh
Priority to KR1020150101543A priority patent/KR20160016608A/ko
Priority to US14/817,366 priority patent/US9330976B2/en
Priority to CN201510472240.6A priority patent/CN105336601A/zh
Publication of JP2016039186A publication Critical patent/JP2016039186A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Dicing (AREA)

Abstract

【課題】デバイスにダメージを与えることなく、低コストにレジスト膜を除去することができるウエーハの加工方法を提供すること。【解決手段】ウエーハの加工方法は、ウエーハＷの表面ＷＳの分割予定ラインを除く領域にレジスト膜を被覆するレジスト膜被覆ステップと、ウエーハＷにプラズマエッチングを実施し、ウエーハＷの表面ＷＳに分割予定ラインに沿った仕上げ厚さに至る溝Ｓを形成するプラズマエッチングステップと、ウエーハＷの表面ＷＳのレジスト膜を洗浄して除去するレジスト膜除去ステップと、ウエーハＷの裏面ＷＲを研削して仕上げ厚さへと薄化するとともに溝ＳをウエーハＷの裏面ＷＲに露出させることでウエーハＷを個々のデバイスチップに分割する研削ステップを備える。レジスト膜除去ステップでは、ウエーハＷのレジスト膜に薬液ＭＦを噴射して吹きつけレジスト膜を除去する。【選択図】図５

Description

本発明は、プラズマダイシングなどのウエーハの加工方法に関する。
半導体ウエーハの分割には、通常、ダイシング装置やレーザー加工装置が用いられる。ダイシング装置は、粉砕加工であるため、カケ（チッピング）が発生しやすく、分割されたチップの抗折強度が低くなってしまうという問題と、加工時間が比較的長いという問題がある。また、レーザー加工装置は、カケが少なく切り代もほとんど無いという利点があるが、チップ同士が隣接しているため、その後の搬送時にチップ同士がこすれて逆にカケを発生させてしまうという問題も残されていた。
そこで、プラズマエッチングを利用してウエーハを個々のチップに分割するという加工方法（プラズマダイシング）が考案された（例えば、特許文献１参照）。この加工方法であれば、ウエーハの直径が大きくなっても溝を形成する加工時間が長くなることがほとんど無く、抗折強度の高いチップが形成できるという利点がある。
特許文献１に示されたプラズマダイシングでは、エッチングをしないデバイス部分はレジスト膜で保護しつつ分割予定ラインのみにプラズマエッチングを施し分割溝を形成する。プラズマエッチング終了後、レジスト膜はデバイスを露出させるため除去される。その際、プラズマエッチングで変質したレジスト膜の表面は、酸素プラズマを用いたアッシング（ドライエッチング）によって除去するのが通常である。
特開２００６−１１４８２５号公報
しかしながら、特許文献１に示された方法では、アッシング（ドライエッチング）によって、レジスト膜を除去する際に、デバイス領域に含まれるポリイミドなどの樹脂や金属即ちデバイスにダメージを与えてしまう場合がある。また、アッシングにおいてレジスト膜を僅かに残し、アッシング後に薬液を用いて僅かに残ったレジスト膜を除去するという方法もある。このように、特許文献１に示された方法では、レジスト膜を除去するのに、ドライエッチングの装置を用いたり、薬液を使用したりと、コスト及び工数がかかり、コストが高騰するといった課題があった。
本発明の目的は、デバイスにダメージを与えることなく、低コストにレジスト膜を除去することができるウエーハの加工方法を提供することである。
上述した課題を解決し、目的を達成するために、本発明のウエーハの加工方法は、表面の交差する複数の分割予定ラインによって区画された領域にデバイスが形成されたウエーハの加工方法であって、ウエーハの表面の該分割予定ラインを除く領域にレジスト膜を被覆するレジスト膜被覆ステップと、該レジスト膜被覆ステップが実施されたウエーハにプラズマエッチングを実施し、ウエーハの表面に該分割予定ラインに沿った仕上げ厚さに至る溝を形成するプラズマエッチングステップと、該プラズマエッチングステップを実施した後に、ウエーハの表面のレジスト膜を洗浄して除去するレジスト膜除去ステップと、ウエーハの裏面を露出させてチャックテーブルに保持し、ウエーハの裏面を研削して該仕上げ厚さへと薄化するとともに該溝をウエーハの裏面に露出させることでウエーハを個々のデバイスチップに分割する研削ステップと、を備え、該レジスト膜除去ステップでは、ウエーハのレジスト膜に薬液を噴射して吹きつけ該レジスト膜を除去することを特徴とする。
上記ウエーハの加工方法では、該薬液は、アルコールとすることができる。
上記ウエーハの加工方法では、該薬液は、ジメチルスルホキシド、Ｎ−メチルピロリドン又はジプロピレングリコールメチルエーテルとすることができる。
そこで、本願発明のウエーハの加工方法では、プラズマエッチングステップ後のレジスト膜除去ステップにおいて、薬液を噴射するという非常にシンプルな工程でレジスト膜を除去できるため、デバイスにダメージを与えることなく、低コストにレジスト膜を除去することができるといった効果を奏する。
図１は、実施形態に係るウエーハの加工方法の保護部材貼着ステップを示す斜視図である。 図２は、実施形態に係るウエーハの加工方法のレジスト膜被覆ステップ後を示す斜視図である。 図３は、実施形態に係るウエーハの加工方法のプラズマエッチングステップで用いられるプラズマエッチング装置の一例の断面図である。 図４は、実施形態に係るウエーハの加工方法のプラズマエッチングステップ後のウエーハの断面図である。 図５は、実施形態に係るウエーハの加工方法のレジスト膜除去ステップを示す断面図である。 図６は、実施形態に係るウエーハの加工方法のレジスト膜除去ステップを模式的に示す平面図である。 図７は、実施形態に係るウエーハの加工方法の研削ステップの断面図である。 図８は、実施形態に係るウエーハの加工方法の研削ステップ後のウエーハの断面図である。 図９は、実施形態に係るウエーハの加工方法の貼り換えステップを示す斜視図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態〕
実施形態に係るウエーハの加工方法を、図１から図９に基づいて説明する。図１は、実施形態に係るウエーハの加工方法の保護部材貼着ステップを示す斜視図、図２は、実施形態に係るウエーハの加工方法のレジスト膜被覆ステップ後を示す斜視図、図３は、実施形態に係るウエーハの加工方法のプラズマエッチングステップで用いられるプラズマエッチング装置の一例の断面図、図４は、実施形態に係るウエーハの加工方法のプラズマエッチングステップ後のウエーハの断面図、図５は、実施形態に係るウエーハの加工方法のレジスト膜除去ステップを示す断面図、図６は、実施形態に係るウエーハの加工方法のレジスト膜除去ステップを模式的に示す平面図、図７は、実施形態に係るウエーハの加工方法の研削ステップの断面図、図８は、実施形態に係るウエーハの加工方法の研削ステップ後のウエーハの断面図、図９は、実施形態に係るウエーハの加工方法の貼り換えステップを示す斜視図である。
実施形態に係るウエーハの加工方法（以下、単に加工方法と記す）は、図１に示すウエーハＷの加工方法であって、ウエーハＷを個々のデバイスＤを含むデバイスチップＤＴ（図８に示す）へと分割する方法である。なお、実施形態に係る加工方法により個々のデバイスチップＤＴに分割される加工対象としてのウエーハＷは、例えば、シリコン、サファイア、ガリウムなどを母材とする円板状の半導体ウエーハや光デバイスウエーハである。ウエーハＷは、図１に示すように、表面ＷＳの交差する複数の分割予定ラインＬによって区画された領域にデバイスＤが形成されたものである。ウエーハＷの表面ＷＳにＳｉＯＦ、ＢＳＧ（ＳｉＯＢ）等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜（Ｌｏｗ−ｋ膜）が積層された機能層によって、デバイスＤが形成されている。
実施形態に係る加工方法は、保護部材貼着ステップと、レジスト膜被覆ステップと、プラズマエッチングステップと、レジスト膜除去ステップと、研削ステップと、貼り換えステップとを備える。
保護部材貼着ステップは、ウエーハＷのデバイスＤが形成された表面ＷＳの裏側の裏面ＷＲにウエーハＷと略同等の大きさの保護部材Ｇ（ハードサブストレート）を貼着するステップである。この実施形態で保護部材Ｇは、硬質な材料で構成され、ウエーハＷと略同等の大きさの円盤状に形成されている。保護部材貼着ステップは、図１に示すように、ウエーハＷの裏面ＷＲに保護部材Ｇを貼着する。保護部材貼着ステップの後は、レジスト膜被覆ステップに進む。
レジスト膜被覆ステップは、ウエーハＷの表面ＷＳの分割予定ラインＬを除く領域にレジスト膜Ｒを被覆するステップである。レジスト膜Ｒは、プラズマエッチングステップにおけるエッチングガスなどに対する耐食性を有する材料で構成されている。レジスト膜被覆ステップは、例えば、ウエーハＷの表面ＷＳ全体にレジスト膜Ｒを薄膜形成した後、分割予定ラインＬに対応するネガ型又はポジ型のマスクを介して露光し現像して、分割予定ラインＬ上からレジスト膜Ｒを除去する。レジスト膜被覆ステップ後では、ウエーハＷの表面ＷＳでは、図２に示すように、分割予定ラインＬが露出し、分割予定ラインＬを除く領域（即ち、デバイスＤ）がレジスト膜Ｒにより被覆されている。そして、プラズマエッチングステップに進む。
プラズマエッチングステップは、レジスト膜被覆ステップが実施されたウエーハＷにプラズマエッチングを実施するステップである。プラズマエッチングステップでは、例えば、図３に示すプラズマエッチング装置２０のハウジング２１の開口２２を通して、ウエーハＷをハウジング２１内に収容する。そして、保護部材Ｇを介してウエーハＷの裏面ＷＲを高周波電源２３に接続された下部電極２４の吸着保持部材２５に吸引、保持して、開口２２をゲート２６により閉じる。次に、冷媒供給手段３２から下部電極２４内の冷却通路３３内に冷媒を循環させ、ガス排出手段２７を作動してハウジング２１内の雰囲気を排気口２８を通して真空排気し、ガス供給手段２９から上部電極３０の噴出口３１を通してハウジング２１内にエッチングガスをウエーハＷの表面ＷＳに向けて噴射する。なお、この際、ハウジング２１内を所定の圧力に維持する。そして、エッチングガスを噴射した状態で、高周波電源２３から下部電極２４と上部電極３０とに高周波電力を印加する。これにより、下部電極２４と上部電極３０との間にプラズマ放電が発生し、ウエーハＷの表面ＷＳの分割予定ラインＬをエッチングして、図４に示すように、ウエーハＷの表面ＷＳに分割予定ラインＬに沿った仕上げ厚さＴ（図８に示す）に至る溝Ｓを形成する。
なお、プラズマエッチングステップで用いられるエッチングガスは、ウエーハＷの材質に応じて適宜選択される。例えば、ウエーハＷの材質がシリコンである場合には、エッチングガスとして、ＳＦ６、ＮＦ３、ＸｅＦ２などを用いる。
実施形態では、ウエーハＷがシリコンで構成されている。プラズマエッチングステップでは、ハウジング２１内の圧力を２５Ｐａ（ゲージ圧）に維持し、高周波電源２３の電力周波数を１３．５６ＭＨｚとし、冷媒供給手段３２から冷却通路３３内に２０００Ｐａ（ゲージ圧）で冷媒としてヘリウムガスを循環させて、下部電極２４の温度を１０℃とする。
プラズマエッチングステップでは、エッチングガスとしてＳＦ６を４００ｓｃｃｍ（Ｓｔａｎｄａｒｄ ｃｃ／ｍｉｎ）の流量で供給し、上部電極３０に２５００Ｗの高周波電力を印加し、下部電極２４に１５０Ｗの高周波電力を印加するエッチングステップと、エッチングガスとしてＣ４Ｆ８を４００ｓｃｃｍの流量で供給し、上部電極３０に２５００Ｗの高周波電力を印加し、下部電極２４に５０Ｗの高周波電力を印加する保護膜堆積ステップとを交互に繰り返す。プラズマエッチングステップでは、エッチングステップと、保護膜堆積（デポジション）ステップを、交互に繰り返して、所謂ボッシュプロセスによりウエーハＷの表面ＷＳの分割予定ラインＬをエッチングして、分割予定ラインＬに沿って幅が一定の溝Ｓを形成する。
所謂ボッシュプロセスを行うプラズマエッチングステップでは、エッチングステップと保護膜堆積ステップを繰り返しながら行う。プラズマエッチングステップでは、エッチングステップのときに分割予定ラインＬが高速でエッチングされ、保護膜堆積ステップのときにエッチングされて露出した溝Ｓの内面に保護膜であるフルオロカーボン膜を堆積させるため、高いアスペクト比でウエーハＷを高速にエッチングすることができる。
こうして、プラズマエッチングステップでは、所謂ボッシュプロセスにより、分割予定ラインＬにウエーハＷの仕上げ厚さＴよりも深くかつ幅が一定の溝Ｓを形成する。ボッシュプロセスを行うプラズマエッチングステップでは、保護膜堆積ステップにおいて、溝Ｓの内面に保護膜を形成するので、デバイスＤの側面などが露出してもエッチングされることを抑制できる。そして、ハウジング２１内のエッチングガスを排気して、レジスト膜除去ステップに進む。
レジスト膜除去ステップは、プラズマエッチングステップを実施した後に、ウエーハＷの表面ＷＳを被覆したレジスト膜Ｒを洗浄して除去するステップである。レジスト除去ステップでは、図５に示すように、ウエーハＷの裏面ＷＲを保護部材Ｇを介してレジスト膜除去装置４０のチャックテーブル４１に載置し、チャックテーブル４１に吸引保持させる。そして、チャックテーブル４１を軸心回りに回転させ、かつ、レジスト膜除去装置４０のポンプ４２により図示しない薬液収容部からの薬液ＭＦを加圧して薬液噴射ノズル４３の先端の噴射口４４からウエーハＷの表面ＷＳに噴射する。このとき、図６の矢印で示すように、先端の噴射口４４がチャックテーブル４１に保持されたウエーハＷの回転中心を通るように、薬液噴射ノズル４３を図６中の実線で示す位置と二点鎖線で示す位置との間で図示しないモータにより揺動させる。なお、図６の実線及び二点鎖線で示す位置は、噴射口４４がチャックテーブル４１に保持されたウエーハＷの外縁と対向する位置である。また、図６では、溝Ｓ及びレジスト膜Ｒを省略している。このように、レジスト膜除去ステップでは、ウエーハＷのレジスト膜Ｒに薬液ＭＦを噴射して吹きつけ、レジスト膜ＲをウエーハＷの表面ＷＳから除去する。
レジスト膜除去ステップでは、ウエーハＷに作用する薬液ＭＦの圧力を低減し、デバイスＤのダメージを抑制するために、ウエーハＷの表面ＷＳに近付くのにしたがって液柱が徐々に太くなるように、ポンプ４２の加圧する圧力を調整して、薬液ＭＦを円錐状に噴射するのが望ましい。これにより、ウエーハＷの表面ＷＳに薬液ＭＦの液柱が当たる面積が大きくなって、スループットが向上し、レジスト膜除去ステップに係る時間を抑制することができる。また、本発明では、レジスト膜除去ステップにおいて、レジスト膜Ｒを除去する洗浄力を向上したい場合には、ポンプ４２の加圧する圧力を調整して、液柱が一定の太さとなるように、薬液ＭＦを噴射してもよい。
本実施形態では、薬液ＭＦは、ＩＰＡ（イソプロピルアルコール）などのアルコールである。また、本発明では、ジメチルスルホキシド、Ｎ−メチルピロリドン又はジプロピレングリコールメチルエーテルなどの従来アッシングの後に残留した僅かなレジスト膜Ｒを除去するために用いられる薬液であってもよい。また、本実施形態では、ポンプ４２が、薬液ＭＦを９ＭＰａ（ゲージ圧）に加圧し、噴射口４４から噴射される薬液ＭＦの圧力を３〜２０ＭＰａ（ゲージ圧）としている。また、本実施形態では、噴射口４４とウエーハＷの表面ＷＳとの距離を２０〜７０ｍｍとし、チャックテーブル４１の回転速度を２００ｒｐｍとし、薬液噴射ノズル４３の揺動速度を２０〜５０ｍｍ／ｓｅｃとし、薬液ＭＦの使用量を０．２〜１ｌ／ｍｉｎとし、洗浄時間を３０〜２００ｓｅｃとしている。そして、研削ステップに進む。
研削ステップは、ウエーハＷの裏面ＷＲを研削して、ウエーハＷを仕上げ厚さＴ（図８に示す）へと薄化して、ウエーハＷを個々のデバイスＤを含んだデバイスチップＤＴに分割するステップである。研削ステップは、ウエーハＷの表面ＷＳに保護テープＴＧを貼着し、裏面ＷＲから保護部材Ｇを取り外す。そして、図７に示すように、保護テープＴＧを下にして、ウエーハＷの表面ＷＳを研削装置５０のチャックテーブル４１に載置し、ウエーハＷの裏面ＷＲを露出させてチャックテーブル４１に吸引保持する。その後、研削装置５０の軸心回りに回転する研削ホイール５２（研削手段に相当）を、軸心回りに回転するチャックテーブル４１上に位置付ける。そして、研削ホイール５２内の図示しないノズルを通して研削水をウエーハＷの裏面ＷＲに供給しつつ、研削ホイール５２を徐々に下降していき、ウエーハＷの裏面ＷＲに研削送りする。
ウエーハＷの裏面ＷＲを研削ホイール５２で研削して仕上げ厚さＴへと薄化する。ウエーハＷの厚さが仕上げ厚さＴになると、研削ホイール５２をチャックテーブル４１から離間させて、チャックテーブル４１のウエーハＷの吸引保持を解除する。なお、ウエーハＷの厚さが仕上げ厚さＴになると、溝Ｓの深さが仕上げ厚さＴよりも深く形成されているので、溝ＳをウエーハＷの裏面ＷＲに露出させることとなる。研削ステップは、図８に示すように、溝ＳをウエーハＷの裏面ＷＲに露出させることで、ウエーハＷを個々のデバイスチップＤＴに分割することとなる。そして、ウエーハＷの裏面ＷＲがデバイスチップＤＴの裏面ＷＲとなり、ウエーハＷの表面ＷＳがデバイスチップＤＴの表面ＷＳとなる。そして、貼り換えステップに進む。
貼り換えステップは、ウエーハＷ即ち個々に分割されたデバイスチップＤＴの裏面ＷＲに外周が環状のフレームＦに装着されたダイシングテープＴＤを貼着するステップである。貼り換えステップは、まず、ウエーハＷ即ち個々に分割されたデバイスチップＤＴの裏面ＷＲにダイシングテープＴＤを貼着する。同時又は後に、ダイシングテープＴＤの外周に、環状のフレームＦを貼着する。そして、図９に示すように、保護テープＴＧをウエーハＷ即ち個々に分割されたデバイスチップＤＴの表面ＷＳから剥離する。その後、分割された個々のデバイスチップＤＴは、次工程に搬送される。
また、本発明では、貼り換えステップでは、ダイシングテープＴＤを貼着する前に、ウエーハＷ即ち個々に分割されたデバイスチップＤＴの裏面ＷＲにダイボンディング用の図示しない接着フィルムを貼着してもよい。なお、ダイボンディング用の接着フィルムとは、デバイスチップＤＴを実装、積層するのに用いる特殊粘着フィルムのことをいう。ダイボンディング用の接着フィルムを貼着した後に、接着フィルム側にダイシングテープＴＤを貼着する。そして、デバイスチップＤＴの表面ＷＳ側からレーザー光線をデバイスチップＤＴ間に露出する接着フィルムに照射するか、ダイシングテープＴＤを拡張することで、接着フィルムを個々のデバイスチップＤＴ毎に分割する。
実施形態に係るウエーハの加工方法によれば、プラズマエッチングステップ後のレジスト膜除去ステップにおいて、薬液ＭＦを噴射するという非常にシンプルな工程でレジスト膜Ｒを除去する。このために、レジスト膜Ｒをアッシングしたり、アッシング後に残留したレジスト膜Ｒを薬液ＭＦに浸漬する必要がないので、デバイスＤにダメージを与えることなく、所要時間が長時間化することなく、低コストにレジスト膜Ｒを除去することができる。
また、薬液ＭＦがイソプロピルアルコールなどのアルコールであるので、確実にレジスト膜Ｒを除去できるとともに、薬液ＭＦの高コスト化を抑制でき、低コストにレジスト膜Ｒを除去することができる。
さらに、薬液ＭＦが、ジメチルスルホキシド、Ｎ−メチルピロリドン又はジプロピレングリコールメチルエーテルなどの従来アッシングの後に残留した僅かなレジスト膜Ｒを除去するために用いられる薬液である場合には、確実にレジスト膜Ｒを除去できるとともに、薬液ＭＦを容易に入手することができる。
次に、本発明の発明者らは本発明の効果を確認した。結果を表１に示す。
Figure 2016039186
表１の比較例１は、レジスト膜除去ステップでは、僅かにレジスト膜Ｒが残るようにアッシングを実施した後に、僅かに残ったレジスト膜Ｒを薬液ＭＦに浸漬することで、レジスト膜Ｒを除去した。比較例２は、レジスト膜除去ステップでは、アッシングのみを実施してレジスト膜Ｒを除去した。本発明品１は、前述した実施形態のレジスト膜除去ステップを実施した。
本発明品１は、レジスト膜除去ステップでは、薬液ＭＦとしてイソプロピルアルコールを用い、ポンプ４２が、薬液ＭＦを９ＭＰａ（ゲージ圧）に加圧し、噴射口４４から噴射される薬液ＭＦの圧力を１０ＭＰａ（ゲージ圧）とした。また、本発明品１は、噴射口４４とウエーハＷの表面ＷＳとの距離を３０ｍｍとし、チャックテーブル４１の回転速度を２００ｒｐｍとし、薬液噴射ノズル４３の揺動速度を３０ｍｍ／ｓｅｃとし、洗浄時間を２０ｓｅｃとした。
本発明品２は、レジスト膜除去ステップでは、薬液ＭＦとしてジメチルスルホキシドを用い、ポンプ４２が、薬液ＭＦを９ＭＰａ（ゲージ圧）に加圧し、噴射口４４から噴射される薬液ＭＦの圧力を１０ＭＰａ（ゲージ圧）とした。また、本発明品２は、噴射口４４とウエーハＷの表面ＷＳとの距離を３０ｍｍとし、チャックテーブル４１の回転速度を２００ｒｐｍとし、薬液噴射ノズル４３の揺動速度を３０ｍｍ／ｓｅｃとし、洗浄時間を２０ｓｅｃとした。
本発明品３は、レジスト膜除去ステップでは、薬液ＭＦとしてＮ−メチルピロリドンを用い、ポンプ４２が、薬液ＭＦを９ＭＰａ（ゲージ圧）に加圧し、噴射口４４から噴射される薬液ＭＦの圧力を１０ＭＰａ（ゲージ圧）とした。また、本発明品３は、噴射口４４とウエーハＷの表面ＷＳとの距離を３０ｍｍとし、チャックテーブル４１の回転速度を２００ｒｐｍとし、薬液噴射ノズル４３の揺動速度を３０ｍｍ／ｓｅｃとし、洗浄時間を２０ｓｅｃとした。
表１に示された確認では、レジスト膜除去ステップの所要時間とデバイスＤへのダメージを確認した。表１によれば、比較例１は、デバイスＤのダメージはないが、所要時間が６０ｓｅｃなどと長くなる傾向であった。また、比較例２は、所要時間が３０ｓｅｃなどと長くなることはないが、デバイスＤにダメージを与える傾向であった。これらの比較例１及び比較例２に対して、本発明品１〜３は、所要時間が３０ｓｅｃなどと短く、デバイスＤにダメージを与えることもなかった。このように、表１によれば、従来、アッシングの後に残留したレジスト膜Ｒを除去するために用いられる薬液ＭＦや、イソプロピルアルコールなどのアルコールで構成される薬液ＭＦを加圧してウエーハＷの表面ＷＳに噴射することで、コスト及び工数がかかることなくレジスト膜Ｒを除去できることが明らかとなった。
なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
５１ チャックテーブル
Ｄ デバイス
Ｒ レジスト膜
Ｌ 分割予定ライン
ＭＦ 薬液
Ｓ 溝
Ｔ 仕上げ厚さ
Ｗ ウエーハ
ＷＳ 表面
ＷＲ 裏面

Claims (3)

  1. 表面の交差する複数の分割予定ラインによって区画された領域にデバイスが形成されたウエーハの加工方法であって、
    ウエーハの表面の該分割予定ラインを除く領域にレジスト膜を被覆するレジスト膜被覆ステップと、
    該レジスト膜被覆ステップが実施されたウエーハにプラズマエッチングを実施し、ウエーハの表面に該分割予定ラインに沿った仕上げ厚さに至る溝を形成するプラズマエッチングステップと、
    該プラズマエッチングステップを実施した後に、ウエーハの表面のレジスト膜を洗浄して除去するレジスト膜除去ステップと、
    ウエーハの裏面を露出させてチャックテーブルに保持し、ウエーハの裏面を研削して該仕上げ厚さへと薄化するとともに該溝をウエーハの裏面に露出させることでウエーハを個々のデバイスチップに分割する研削ステップと、を備え、
    該レジスト膜除去ステップでは、ウエーハのレジスト膜に薬液を噴射して吹きつけ該レジスト膜を除去するウエーハの加工方法。
  2. 該薬液は、アルコールである請求項１記載のウエーハの加工方法。
  3. 該薬液は、ジメチルスルホキシド、Ｎ−メチルピロリドン又はジプロピレングリコールメチルエーテルである請求項１記載のウエーハの加工方法。
JP2014159840A 2014-08-05 2014-08-05 ウエーハの加工方法 Pending JP2016039186A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014159840A JP2016039186A (ja) 2014-08-05 2014-08-05 ウエーハの加工方法
TW104120319A TW201618181A (zh) 2014-08-05 2015-06-24 晶圓之加工方法
KR1020150101543A KR20160016608A (ko) 2014-08-05 2015-07-17 웨이퍼의 가공 방법
US14/817,366 US9330976B2 (en) 2014-08-05 2015-08-04 Wafer processing method
CN201510472240.6A CN105336601A (zh) 2014-08-05 2015-08-04 晶片的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014159840A JP2016039186A (ja) 2014-08-05 2014-08-05 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
JP2016039186A true JP2016039186A (ja) 2016-03-22

Family

ID=55267968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014159840A Pending JP2016039186A (ja) 2014-08-05 2014-08-05 ウエーハの加工方法

Country Status (5)

Country Link
US (1) US9330976B2 (ja)
JP (1) JP2016039186A (ja)
KR (1) KR20160016608A (ja)
CN (1) CN105336601A (ja)
TW (1) TW201618181A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017175856A1 (ja) * 2016-04-08 2017-10-12 富士フイルム株式会社 処理液、その製造方法、パターン形成方法及び電子デバイスの製造方法
JP2018137266A (ja) * 2017-02-20 2018-08-30 Ｓｐｐテクノロジーズ株式会社 プラズマ加工方法及びこの方法を用いて製造された基板
WO2024228364A1 (ja) * 2023-05-01 2024-11-07 株式会社レゾナック 半導体チップの洗浄方法及び半導体装置の製造方法
WO2024228363A1 (ja) * 2023-05-01 2024-11-07 株式会社レゾナック 半導体チップの洗浄方法及び半導体装置の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011105215B4 (de) * 2011-05-06 2024-09-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelementträgerverbund und Verfahren zur Herstellung einer Mehrzahl von Bauelementträgerbereichen
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
JP5887633B1 (ja) * 2014-10-02 2016-03-16 富士ゼロックス株式会社 半導体片の製造方法
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
EP3376526B1 (en) * 2015-11-09 2022-06-22 Furukawa Electric Co., Ltd. Method for manufacturing semiconductor chip, and mask-integrated surface protection tape used therein
JP6762651B2 (ja) * 2016-02-22 2020-09-30 株式会社ディスコ 加工方法
JP6899252B2 (ja) * 2017-05-10 2021-07-07 株式会社ディスコ 加工方法
JP7066263B2 (ja) * 2018-01-23 2022-05-13 株式会社ディスコ 加工方法、エッチング装置、及びレーザ加工装置
KR102438682B1 (ko) 2018-07-12 2022-08-31 삼성전자주식회사 커버 보호층을 가지는 반도체 칩
FR3085230B1 (fr) * 2018-08-27 2023-01-13 Ommic Separation d’une plaque en composants individuels
MY192233A (en) 2018-09-14 2022-08-10 Disco Corp Processing method of workpiece
US11133186B2 (en) * 2018-09-14 2021-09-28 Disco Corporation Processing method of workpiece
JP7139065B2 (ja) * 2018-12-03 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7210100B2 (ja) * 2018-12-03 2023-01-23 株式会社ディスコ ウェーハの加工方法
CN111627797B (zh) * 2020-06-08 2022-06-10 中国电子科技集团公司第二十四研究所 一种提高半导体芯片键合可靠性的处理方法
JP7483809B2 (ja) * 2022-08-29 2024-05-15 Ntn株式会社 転がり軸受

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340188A (ja) * 1998-05-25 1999-12-10 Asahi Sunac Corp レジスト剥離方法及び装置
JP2002025948A (ja) * 2000-07-10 2002-01-25 Canon Inc ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法
JP2006201332A (ja) * 2005-01-19 2006-08-03 Nippon Zeon Co Ltd リフトオフ用レジスト除去剤組成物
JP2007193053A (ja) * 2006-01-18 2007-08-02 Sekisui Chem Co Ltd レジスト除去方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114825A (ja) 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
US9082839B2 (en) * 2011-03-14 2015-07-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP6219565B2 (ja) * 2012-12-26 2017-10-25 株式会社ディスコ ウエーハの加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340188A (ja) * 1998-05-25 1999-12-10 Asahi Sunac Corp レジスト剥離方法及び装置
JP2002025948A (ja) * 2000-07-10 2002-01-25 Canon Inc ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法
JP2006201332A (ja) * 2005-01-19 2006-08-03 Nippon Zeon Co Ltd リフトオフ用レジスト除去剤組成物
JP2007193053A (ja) * 2006-01-18 2007-08-02 Sekisui Chem Co Ltd レジスト除去方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017175856A1 (ja) * 2016-04-08 2017-10-12 富士フイルム株式会社 処理液、その製造方法、パターン形成方法及び電子デバイスの製造方法
US11480880B2 (en) 2016-04-08 2022-10-25 Fujifilm Corporation Treatment liquid, method of manufacturing treatment liquid, pattern forming method, and method of manufacturing electronic device
JP2018137266A (ja) * 2017-02-20 2018-08-30 Ｓｐｐテクノロジーズ株式会社 プラズマ加工方法及びこの方法を用いて製造された基板
WO2024228364A1 (ja) * 2023-05-01 2024-11-07 株式会社レゾナック 半導体チップの洗浄方法及び半導体装置の製造方法
WO2024228363A1 (ja) * 2023-05-01 2024-11-07 株式会社レゾナック 半導体チップの洗浄方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20160042996A1 (en) 2016-02-11
US9330976B2 (en) 2016-05-03
KR20160016608A (ko) 2016-02-15
TW201618181A (zh) 2016-05-16
CN105336601A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
JP2016039186A (ja) ウエーハの加工方法
KR102157242B1 (ko) 웨이퍼 다이싱을 위한, 레이저, 플라즈마 에칭 및 배면 그라인딩 프로세스
TWI700773B (zh) 改善晶圓塗覆
TW201643957A (zh) 晶圓的分割方法
JP6302644B2 (ja) ウェーハの加工方法
US11114342B2 (en) Wafer processing method
JP2018056502A (ja) デバイスウエーハの加工方法
US10115578B2 (en) Wafer and method of processing wafer
JP6314047B2 (ja) ウエーハの加工方法
JP2009283802A (ja) 半導体装置の製造方法
TW201810402A (zh) 一種蝕刻裝置及半導體晶圓分割方法
KR102461442B1 (ko) 피가공물의 가공 방법
JP2016025267A (ja) ウェーハの加工方法
JP2018006587A (ja) ウエーハの加工方法
JP6823528B2 (ja) ウエーハの加工方法
JP2019212824A (ja) ウェーハの加工方法
JP2020061494A (ja) ウェーハの加工方法
JP2019212769A (ja) ウェーハの加工方法
JP2024003578A (ja) ウエーハの加工方法
JP6260416B2 (ja) 板状物の加工方法
JP2020061496A (ja) ウェーハの加工方法
JP2020061500A (ja) ウェーハの加工方法
JP2019029571A (ja) 板状ワークの分割方法
JP2020017677A (ja) ウェーハの加工方法
JP2020061440A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180703