[go: up one dir, main page]

JP2015192026A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015192026A
JP2015192026A JP2014068299A JP2014068299A JP2015192026A JP 2015192026 A JP2015192026 A JP 2015192026A JP 2014068299 A JP2014068299 A JP 2014068299A JP 2014068299 A JP2014068299 A JP 2014068299A JP 2015192026 A JP2015192026 A JP 2015192026A
Authority
JP
Japan
Prior art keywords
layer
gan layer
temperature
gan
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014068299A
Other languages
English (en)
Inventor
圭一 由比
Keiichi Yui
圭一 由比
健 中田
Takeshi Nakada
健 中田
勇夫 眞壁
Isao Makabe
勇夫 眞壁
剛志 河内
Takeshi Kouchi
剛志 河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014068299A priority Critical patent/JP2015192026A/ja
Priority to US14/660,208 priority patent/US20150279942A1/en
Publication of JP2015192026A publication Critical patent/JP2015192026A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】結晶品質が改善されたＧａＮ層を有する半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、第１温度にて基板上にＡｌＮ層３を成長する工程と、第１温度よりも高い第２温度にてＡｌＮ層３を熱処理する工程と、熱処理後、成長温度１０３０℃以上１１００℃以下で、３００ｎｍ以上１４００ｎｍ以下の膜厚を有するＧａＮ４層を、ＡｌＮ層３上に成長する工程と、ＧａＮ層４上に、電子供給層５を成長する工程と、電子供給層５上にソース電極７及びドレイン電極８を形成する工程と、電子供給層５上にゲート電極９を形成する工程と、を備える。ＧａＮ層に光が照射された状態におけるＧａＮ層４のシート抵抗値ｌと、ＧａＮ層に光が照射されない状態におけるＧａＮ層４のシート抵抗値ｄとの比（ｄ／ｌ）は、１．０６０以下である。【選択図】図２

Description

本発明は、半導体装置の製造方法に関する。
近年、高出力及び高耐圧を有するパワー半導体デバイスが注目されている。パワー半導体デバイスの一つとして、窒化ガリウム（ＧａＮ）系材料を用いた高電子移動度トランジスタ（ＨＥＭＴ）が知られている。ＨＥＭＴの高周波特性を向上させるため、ＳｉＣ基板又はＳｉ基板等の結晶成長用の基板と、チャネルとなるＧａＮ層との間に例えばＡｌＧａＮ層が設けられることがある。この場合、結晶成長用の基板とＧａＮ層との間に別の結晶を挟むことになるため、ＧａＮ層内に不純物及び格子欠陥等が発生し、ＧａＮ層の結晶品質が悪化する問題がある。
上述の問題の発生を抑制するため、例えば特許文献１には、予め結晶方位が一定の方向に揃った主面を有するＳｉ基板を用い、当該主面上にＡｌＮ層などを成長させた後にＧａＮ層を成長し、当該ＧａＮ層をチャネルとして用いるＨＥＭＴについての技術が開示されている。
特開２０１２−１５３０４号公報
上述のように特許文献１に開示される技術では、結晶成長用のＳｉ基板の主面について考慮されている。一方で、当該特許文献１では、ＨＥＭＴのチャネルとなるＧａＮ層直下に設けられる層の表面については考慮されていない。このため、当該層の表面を考慮することによりＧａＮ層の結晶品質を改善する余地がある。
また、ＧａＮをチャネルとしたＨＥＭＴでは、ＧａＮ層内の不純物及び格子欠陥が電子トラップとして作用することにより、ドレイン電流が変動する。したがって、ＧａＮ層内の不純物及び格子欠陥を低減し、ＧａＮ層の結晶品質が改善されることが求められている。
本発明は、結晶品質が改善されたＧａＮ層を有する半導体装置の製造方法を提供することを目的とする。
本発明の一側面に係る半導体装置の製造方法は、第１温度にて基板上にＡｌＮ層を成長する工程と、第１温度よりも高い第２温度にてＡｌＮ層を熱処理する工程と、熱処理後、成長温度１０３０℃以上１１００℃以下で、３００ｎｍ以上１４００ｎｍ以下の膜厚を有するＧａＮ層を、ＡｌＮ層上に成長する工程と、ＧａＮ層上に、電子供給層を成長する工程と、電子供給層上にソース電極及びドレイン電極を形成する工程と、電子供給層上にゲート電極を形成する工程と、を備え、ＧａＮ層に光が照射された状態におけるＧａＮ層のシート抵抗値ｌと、ＧａＮ層に光が照射されない状態におけるＧａＮ層のシート抵抗値ｄとの比（ｄ／ｌ）は、１．０６０以下である。
本発明によれば、結晶品質が改善されたＧａＮ層を有する半導体装置の製造方法を提供できる。
図１は、本実施形態に係る半導体装置を示す断面図である。 図２は、温度変化及びガスタイミングを示すチャートである。 図３の（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を説明する図である。 図４の（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を説明する図である。 図５の（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を説明する図である。 図６は、ＧａＮ層の表面に形成されたピットを示す図である。 図７は、比較のための半導体装置の製造方法における温度変化及びガスタイミングを示すチャートである。 図８の（ａ），（ｂ）は、図７に示された製造方法によって製造したＧａＮ層内の不純物による影響を説明するための図である。 図９は、トランジスタのドレイン電流の変動を説明するためのグラフである。 図１０は、ＧａＮ層のシート抵抗値の光学応答比と電流変動率との関係を示すグラフである。 図１１は、図７に示された製造方法によって成長したＧａＮ層の結晶性とＧａＮ層の膜厚との関係の一例を示すグラフである。 図１２は、図７に示された製造方法によって成長するＧａＮ層において、半導体装置に好適なＧａＮ層を示す条件の一例を示すグラフである。 図１３は、図１１のグラフにおいて、本実施形態に係る半導体装置の製造方法によって成長したＧａＮ層の結晶性とＧａＮ層の膜厚との関係を加えたグラフである。 図１４は、図１２のグラフにおいて、点線４２の代わりに点線６２を加えたグラフである。 図１５は、第１の変形例に係る半導体装置の製造方法における温度変化及びガスタイミングを示すチャートである。 図１６は、第２の変形例に係る半導体装置を示す断面図である。
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、第１温度にて基板上にＡｌＮ層を成長する工程と、第１温度よりも高い第２温度にてＡｌＮ層を熱処理する工程と、熱処理後、成長温度１０３０℃以上１１００℃以下で、３００ｎｍ以上１４００ｎｍ以下の膜厚を有するＧａＮ層を、ＡｌＮ層上に成長する工程と、ＧａＮ層上に、電子供給層を成長する工程と、電子供給層上にソース電極及びドレイン電極を形成する工程と、電子供給層上にゲート電極を形成する工程と、を備え、ＧａＮ層に光が照射された状態におけるＧａＮ層のシート抵抗値ｌと、ＧａＮ層に光が照射されない状態におけるＧａＮ層のシート抵抗値ｄとの比（ｄ／ｌ）は、１．０６０以下である、半導体装置の製造方法である。
この製造方法では、ＡｌＮ層上にＧａＮ層を成長させる前に、ＡｌＮ層に対して成長温度である第１温度よりも高い温度である第２温度にて熱処理を施している。これにより、ＡｌＮ層上の不純物が昇華し、ＧａＮ層内の不純物濃度及び格子欠陥が低減する。したがって、ＧａＮ層の結晶品質が改善され、ＧａＮ層の膜厚が例えば１４００ｎｍ以下であっても良好な特性を有する半導体装置が提供される。また、ＧａＮ層の結晶品質が改善されたことによって、例えば光がＧａＮ層に照射された状態（明状態）におけるＧａＮ層のシート抵抗値ｌと、光がＧａＮ層に照射されていない状態（暗状態）におけるＧａＮ層のシート抵抗値ｄとの比（ｄ／ｌ）は、１．０６０以下となる。当該比（ｄ／ｌ）が１．０６０以下となることにより、ドレイン電流の変動を低減できる半導体装置が提供される。
また、第２温度は、第１温度よりも２０℃〜４０℃高くてもよい。この場合、ＡｌＮ層上の不純物がより昇華するため、ＧａＮ層内の不純物濃度及び格子欠陥が一層低減する。
また、熱処理では、第２温度が３分間以上５分間以下維持されてもよい。この場合、ＡｌＮ層上の不純物を十分に昇華することができるため、ＧａＮ層内の不純物濃度及び格子欠陥が一層低減する。
また、熱処理中、Ｖ族ガスは供給されてもよい。また、ＡｌＧａＮ層をＡｌＮ層上に成長する工程を備え、ＡｌＧａＮ層は、ＡｌＮ層とＧａＮ層との間に位置してもよい。ＡｌＧａＮ層はＧａＮ層よりもバンドギャップが高い。これにより、ＡｌＮ層及びＡｌＧａＮ層から構成されるバッファ層全体のバンドが押し上げられ、半導体装置に発生する短チャネル効果が抑制される。
［本願発明の実施形態の詳細］
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図１は、本実施形態に係る半導体装置を示す断面図である。図１に示されるように、半導体装置であるトランジスタ１は、基板２、ＡｌＮ層３、ＧａＮ層４、電子供給層５、キャップ層６、ソース電極７、ドレイン電極８、ゲート電極９、及び保護膜１０を備えている。つまり、トランジスタ１はＨＥＭＴである。ＧａＮ層４と電子供給層５との界面に２次元電子ガス（２ＤＥＧ）が生じることにより、ＧａＮ層４の表面４ａ付近には、チャネル領域１１が形成される。
基板２は、結晶成長用の基板である。基板２として、例えばＳｉ基板、ＳｉＣ基板、又はサファイア基板が挙げられる。本実施形態では、基板２は半絶縁性のＳｉＣ基板である。ＡｌＮ層３と接触する基板２の表面２ａの格子面は、揃っていてもよいし、揃っていなくてもよい。
ＡｌＮ層３は、基板２の表面２ａからエピタキシャル成長した層である。ＡｌＮ層３の膜厚は、例えば３０〜２００ｎｍである。ＡｌＮ層３は、トランジスタ１におけるバッファ層として機能する。
ＧａＮ層４は、ＡｌＮ層３の表面３ａからエピタキシャル成長した層である。ＧａＮ層４の膜厚の下限値は、３００ｎｍでもよく、３５０ｎｍでもよく、４００ｎｍでもよく、５００ｎｍでもよい。また、ＧａＮ層４の膜厚の上限値は、１４００ｎｍでもよく、１３００ｎｍでもよく、１２００ｎｍでもよく、１０００ｎｍでもよく、９００ｎｍでもよい。ＧａＮ層４の膜厚が３００ｎｍ以上であることにより、ＧａＮ層４の表面４ａに形成されるピット（窪み）の数を少なくできる。この場合、トランジスタ１の電気特性及び長期信頼性が良好となる。また、ＧａＮ層４の膜厚が１４００ｎｍ以下であることにより、ＧａＮ層４の成長時間を短くでき、トランジスタ１の生産性が向上する。ＧａＮ層４の表面４ａに形成されるピットの数（表面ピット密度）は、１０個／ｃｍ２以下でもよく、５個／ｃｍ２以下でもよく、１個／ｃｍ２以下でもよい。ＧａＮ層４の表面ピット密度が１０個／ｃｍ２以下となる膜厚を、最低限必要な膜厚としてもよい。
電子供給層５は、ＧａＮ層４の表面４ａからエピタキシャル成長した層である。電子供給層５の膜厚は、例えば１０〜３０ｎｍである。電子供給層５は、例えばＡｌＧａＮ層によって形成されている。このＡｌＧａＮ層は、ｎ型化していてもよい。
キャップ層６は、電子供給層５の表面５ａからエピタキシャル成長した層である。キャップ層６の膜厚は、例えば３〜１０ｎｍである。キャップ層６は、例えばＧａＮ層である。このＧａＮ層は、ｎ型化していてもよい。
ソース電極７及びドレイン電極８は、キャップ層６の一部が除去された部分に設けられている。つまり、ソース電極７及びドレイン電極８は、電子供給層５の表面５ａ上に設けられている。ソース電極７及びドレイン電極８は、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。この場合、電子供給層５とチタン層とが接触する。アルミニウム層は、膜厚方向においてチタン層によって挟まれていてもよい。
ゲート電極９は、キャップ層６上であって、ソース電極７及びドレイン電極８の間に設けられている。ゲート電極９は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。ゲート電極９は、電子供給層５の表面５ａ上に設けられてもよい。
保護膜１０は、キャップ層６を覆うように設けられており、キャップ層６等を保護する。保護膜１０は、例えば窒化ケイ素（ＳｉＮ）膜である。
次に、図２〜図５を用いながら本実施形態に係る半導体装置の製造方法を説明する。図２は、温度変化及びガスタイミングを示すチャートである。図２において、縦軸は温度を、横軸は時間をそれぞれ示す。図３の（ａ）〜（ｃ）、図４の（ａ）〜（ｃ）及び図５の（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を説明する図である。
まず、下処理として、基板２の熱処理を行う。基板２の熱処理は、例えばエピタキシャル成長装置のチャンバ内で行われる。当該熱処理では、図２に示されるように、期間Ａに到達するまで一定の割合でチャンバ内を昇温させる。その後、期間Ａにおいて一定の温度で熱処理を行う。期間Ａにおける温度は、例えば１２００℃である。期間Ａにおいて、Ｎ原料ガス（Ｖ族ガス）としてアンモニアガスが供給されるが、供給されなくてもよい。
次に、図２及び図３の（ａ）に示されるように、第１ステップとして、期間Ｂにおいて、半絶縁性のＳｉＣ基板である基板２上にＡｌＮ層３を成長する。原料ガスとしてＡｌ原料ガス及びＮ原料ガスを供給し、有機金属気相成長法（以下、ＯＭＶＰＥ（Organometallic Vapor Phase Epitaxy）法とする）によって、例えば１１００℃（第１温度）、及び圧力１３．３ｋＰａの条件下において、例えば膜厚５０ｎｍのＡｌＮ層３を基板２上に成長する。本実施形態におけるＡｌ原料ガスは、トリメチルアルミニウム（以下、ＴＭＡ（Tri-Methyl Aluminumとする）ガスであり、Ｎ原料ガスは、アンモニアガスである。Ｎ原料ガスの流量は、例えば０．５ｍｏｌ／ｍｉｎとする。なお、第１温度は１０８０℃に限られず、例えば１０３０℃以上１１００℃以下でもよい。
次に、図２及び図３の（ｂ）に示されるように、第２ステップとして、期間Ｃにおいて、ＡｌＮ層３に対して熱処理を行う。期間Ｃにおいて、Ａｌ原料ガスの供給を停止し、Ｎ原料ガスの流量は期間Ｂと同一とされる。期間Ｃにおいて、ＡｌＮ層３の成長温度よりも昇温した後、所定温度（第２温度）が所定時間維持された状態にて熱処理を行う。ここで、所定温度（第２温度）は、ＡｌＮ層３の成長温度よりも高ければよい。所定温度は、例えばＡｌＮ層３の成長温度よりも２０℃高くてもよいし、３０℃高くてもよいし、４０℃高くてもよい。所定温度がＡｌＮ層３の成長温度よりも４０℃以下高いことにより、余分なエネルギーを消費せずにＡｌＮ層３の表面３ａ上の不純物を十分に昇華することができる。所定時間の下限値は、例えば３分であってよい。所定時間の上限値は、例えば５分でもよく、４分でもよい。所定時間が３分以上であることにより、ＡｌＮ層３の表面３ａ上の不純物を十分に昇華することができる。一方、所定時間が５分以内であることにより、トランジスタ１の生産性が向上する。本実施形態では、期間Ｃにおける所定温度（第２温度）が例えば１１２０℃に設定され、当該所定温度が５分間維持される。
次に、図２及び図３の（ｃ）に示されるように、第３ステップとして、期間Ｄにおいて、ＡｌＮ層３の表面３ａ上にＧａＮ層４を成長する。原料ガスとしてＧａ原料ガス及びＮ原料ガスを供給し、ＯＭＶＰＥ法によって、例えば１０８０℃、圧力１３．３ｋＰａ、及び成膜速度０．４ｎｍ／ｓｅｃの条件下において、例えば膜厚４００ｎｍのＧａＮ層４をＡｌＮ層３上に成長する。本実施形態におけるＧａ原料ガスは、トリメチルガリウム（ＴＭＧ（Tri-Methyl Gallium））ガスである。Ｎ原料ガスの流量は例えば０．５ｍｏｌ／ｍｉｎとし、Ｇａ原料ガスの流量は例えば１２０μｍｏｌ／ｍｉｎとする。
図６は、ＧａＮ層の表面に形成されたピットＰを示す図である。ＧａＮ層４の成長温度は、１０３０℃以上１１００℃以下であることが好ましい。ＧａＮ層４の成長温度が１０３０℃以上である場合、ＧａＮの縦方向（膜厚方向）における成長が促進されない。このため、図６に示される六角錘状のピットＰがＧａＮ層４の表面に形成されることが抑制される。また、ＧａＮ層４の成長時に不純物の取り込みが抑制される。一方、ＧａＮ層４の成長温度が１１００℃以下である場合、ＡｌＮ層３とＧａＮ層４との界面にリークパスが形成されることが抑制される。つまり、トランジスタ１のリーク電流の増加が抑制される。したがって、ＧａＮ層４の成長温度が１０３０℃以上１１００℃以下である場合、ＧａＮ層４内の不純物濃度及び格子欠陥が低減するため、トランジスタ１の電気特性及び長期信頼性が良好となる。また、ＧａＮ層４の成長温度が１０３０℃以上１１００℃以下であって、ＧａＮ層４の膜厚が３００ｎｍ以上１４００ｎｍ以下であることが好ましい。ＧａＮ層４の膜厚が３００ｎｍ以上であることにより、ピットＰがＧａＮ層４の表面に形成されることが一層抑制される。また、ＧａＮ層４のシート抵抗値の光学応答比は１．０６０以下である（光学応答比の詳細は、後述する）。一方、ＧａＮ層４の膜厚が１４００ｎｍ以下であることにより、トランジスタ１の生産性が向上する。
次に、図２及び図４の（ａ）に示されるように、第４ステップとして、期間ＥにおいてＧａＮ層４の表面４ａ上に電子供給層５であるＡｌＧａＮ層を成長する。原料ガスとしてＡｌ原料ガス、Ｎ原料ガス及びＧａ原料ガスを供給し、ＯＭＶＰＥ法によって、例えば１０８０℃、及び圧力１３．３ｋＰａの条件下において、例えば膜厚２０ｎｍの電子供給層５をＧａＮ層５上に成長する。これにより、ＧａＮ層４と電子供給層５との界面に２次元電子ガス（２ＤＥＧ）が生じ、ＧａＮ層４の表面４ａ付近には、チャネル領域１１が形成される。
また、図２及び図４の（ｂ）に示されるように、第５ステップとして、期間Ｅにおいて、電子供給層５の表面５ａ上にキャップ層６であるＧａＮ層を成長する。原料ガスとしてＮ原料ガス及びＧａ原料ガスを供給し、ＯＭＶＰＥ法によって、例えば１０８０℃、及び圧力１３．３ｋＰａの条件下において、例えば膜厚５ｎｍのキャップ層６を電子供給層５上に成長する。
次に、図４の（ｃ）に示されるように、第６ステップとして、キャップ層６上に開口を有するフォトレジスト２１を設けた後、フォトレジスト２１をマスクとしてキャップ層６の一部を除去する。これにより、電子供給層５の表面５ａの一部が露出される。フォトレジスト２１は、例えばフォトリソグラフィーによって形成される。キャップ層６の一部は、フォトレジスト２１によって覆われていない領域（フォトレジスト２１の開口と重なる領域）である。キャップ層６の一部は、種々のエッチングによって除去される。
次に、図５の（ａ）に示されるように、第７ステップとして、露出された電子供給層５の表面５ａ上にソース電極７及びドレイン電極８を設ける。ソース電極７及びドレイン電極８として、例えばチタン（Ｔｉ）及びアルミニウム（Ａｌ）を順番に蒸着する。本実施形態では、フォトレジスト２１を除去し、新たなフォトレジスト２２をキャップ層６上に設けた後、ソース電極７及びドレイン電極８を設けている。新たなフォトレジスト２２を設けることによって、膜厚方向から見たソース電極７及びドレイン電極８を所望の形状にすることができる。ソース電極７及びドレイン電極８を設けた後、フォトレジスト２２を除去する。なお、フォトレジスト２１を除去せずにソース電極７及びドレイン電極８を設けてもよい。この場合、フォトレジスト２２を設けないことにより、トランジスタ１の製造工程が短縮される。
次に、図５の（ｂ）に示されるように、第８ステップとして、キャップ層６上に保護膜１０を設ける。保護膜１０は、例えばＣＶＤ法によって設けられる窒化シリコン膜である。なお、図５の（ｂ）に示されるように、ソース電極７上及びドレイン電極８上の保護膜１０を除去する。
次に、図５の（ｃ）に示されるように、第９ステップとして、ゲート電極９をキャップ層６上に設ける。ゲート電極９を設ける前に、例えば開口を有するレジストマスクを保護膜１０上に形成し、保護膜１０の一部をエッチングによって除去する。そして、保護膜１０が除去された領域（キャップ層６が露出された領域）にゲート電極９を設ける。ゲート電極９として、例えばニッケル（Ｎｉ）及び金（Ａｕ）を順番に蒸着する。以上により、トランジスタ１を形成する。
図７は、比較のための半導体装置の製造方法における温度変化及びガスタイミングを示すチャートである。図７に示されるように、この半導体装置の製造方法では、期間Ｂと期間Ｄとの間に期間Ｃが存在しない。つまり、ＡｌＮ層を熱処理するステップが存在しない。この場合、ＡｌＮ層上にＧａＮ層を成長する際に、ＡｌＮ層の表面に付着している又は存在している不純物が、ＧａＮ層内に含有される。当該不純物は、ＧａＮ層におけるＡｌＮ層とＧａＮ層との界面付近の領域に多く存在している。ＧａＮ層の当該界面付近以外の領域においては、当該不純物は、ほぼ一様に分布している。なお、不純物はダスト及びパーティクル等を含む。
図８の（ａ），（ｂ）は、図７に示された半導体装置の製造方法によって製造されたＧａＮ層内の不純物による影響を説明するための図である。図８の（ａ）に示されるように、熱処理が施されていないＡｌＮ層３Ａの表面３ａ１上にはＧａＮ層４Ａが設けられている。当該ＧａＮ層４Ａ内には、不純物３１が分布している。ＧａＮ層４Ａの表面４ａ１付近に形成されたチャネル領域１１Ａに電子が流れた場合、一部の電子３２が不純物３１に捕獲される。つまり、不純物３１自体が電子トラップとして機能する。また、図８の（ｂ）に示されるように、トラップされた電子３２は或る時間後放出される。放出された電子３２は、チャネル領域１１Ａに移動する。このようなＧａＮ層４Ａ内の不純物３１による電子３２の捕獲−放出現象は、過度応答現象ともいう。過度応答現象が発生するＧａＮ層４Ａを有するトランジスタを製造した場合、トランジスタの動作時にドレイン電流が減少する。このドレイン電流の減少量は、ＧａＮ層の不純物の数に比例して大きくなる。これに対して、上述のように、本実施形態に係る半導体装置の製造方法に沿って成長したＧａＮ層４では、不純物濃度が抑制されるため、過度応答現象の発生が抑制される。つまり、図１に示されるＧａＮ層４を有するトランジスタ１では、過度応答現象によるドレイン電流の減少は低減されている。
図９は、トランジスタのドレイン電流の変動を説明するためのグラフである。図９におけるトランジスタとして、図１に示されるトランジスタ１が用いられる。図９において、縦軸はドレイン電流を、横軸は時間をそれぞれ示す。期間Ｔ１は、トランジスタ１の待機時間である。期間Ｔ１におけるドレイン電流はＩｄｑ０である。期間Ｔ２は、トランジスタ１の駆動時間である。期間Ｔ１におけるドレイン電流はＩｄｑ１である。期間Ｔ２において、トランジスタ１のソース−ドレイン間に電流が流れるため、期間Ｔ２のドレイン電流Ｉｄｑ１は、期間Ｔ１におけるＩｄｑ０よりも大きくなる。期間Ｔ３は、トランジスタ１の駆動後における待機時間である。期間Ｔ３の開始時（若しくは期間Ｔ２の終了時）のドレイン電流はＩｄｑ２である。ドレイン電流Ｉｄｑ２は、期間Ｔ１におけるドレイン電流Ｉｄｑ０よりも小さい。また、期間Ｔ３におけるドレイン電流は、Ｉｄｑ２まで下がった後、徐々にＩｄｑ０まで上昇する。これらの現象は、上記過度応答現象に起因して発生する。具体的には、トランジスタ１の駆動が終了し、ドレイン電流中の一部の電子３２がＧａＮ層４内の不純物３１によって捕獲される。このため、期間Ｔ３の開始時におけるトランジスタ１のドレイン電流Ｉｄｑ２が、期間Ｔ１におけるドレイン電流Ｉｄｑ０よりも小さくなる。そして、不純物３１に捕獲された電子３２は、時間経過により放出される。この放出された電子３２がチャネル領域１１に戻ることにより、期間Ｔ３におけるドレイン電流は、Ｉｄｑ２からＩｄｑ０まで徐々に上昇する。ここで、期間Ｔ３の開始時から１秒後のドレイン電流Ｉｄｑと期間Ｔ１におけるドレイン電流Ｉｄｑ０との比率（Ｉｄｑ／Ｉｄｑ０）を、電流変動率とする。実際にトランジスタ１を用いる際には、この電流変動率が７０％以上であることが好ましい。
図１０は、ＧａＮ層のシート抵抗値の光学応答比と電流変動率との関係を示すグラフである。ここで、ＧａＮ層のシート抵抗値の光学応答比とは、例えば光がＧａＮ層４に照射された状態（明状態）におけるＧａＮ層４のシート抵抗値ｌとし、光がＧａＮ層４に照射されていない状態（暗状態）におけるＧａＮ層４のシート抵抗値ｄとした場合のｄとｌとの比率（ｄ／ｌ）である。図１０において、縦軸は電流変動率を、横軸はＧａＮ層のシート抵抗値の光学応答比（ｄ／ｌ）をそれぞれ示す。トランジスタ１において上記過度応答現象が発生している場合、ＧａＮ層４には、シート抵抗値の光学応答比が確認される。つまり、明状態におけるＧａＮ層４のシート抵抗値ｌと、暗状態におけるＧａＮ層４のシート抵抗値ｄとは互いに異なっている。この現象は、ＧａＮ層４中の電子が光励起することによって発生する。図１０に示されるように、電流変動率が７０％以上となっているのは、ＧａＮ層４のシート抵抗値の光学応答比（ｄ／ｌ）が、１．０６０以下の場合である。すなわち、ＧａＮ層４のシート抵抗値の光学応答比（ｄ／ｌ）は、１．０６０以下であることが好ましい。また、ＧａＮ層４のシート抵抗値の光学応答比（ｄ／ｌ）は、１．０４０以下でもよく、１．０２０以下でもよい。なお、ＧａＮ層４のシート抵抗値は、例えば非接触の渦電流方式によって測定される。ＧａＮ層４のシート抵抗値の測定は、例えば、基板２上にＡｌＮ層３、ＧａＮ層４、電子供給層５、及びキャップ層６が形成された状態であるが、ソース電極７、ドレイン電極８、及びゲート電極９が形成されない状態において実施される。ＧａＮ層４のシート抵抗値は、具体的には、ＧａＮ層４に発生する２ＤＥＧ（二次元電子ガス）の値と等価である。
図１１は、図７に示された製造方法によって成長したＧａＮ層の結晶性とＧａＮ層の膜厚との関係の一例を示すグラフである。図１１におけるＧａＮ層として、図８の（ａ）に示されるＧａＮ層４Ａが用いられる。図１１において、縦軸はＧａＮ層の（００２）面をＸ線ロッキング回折法（以下、ＸＲＣ（X-ray Rocking Curve）法とする）によって測定した際の半値幅（ＦＷＨＭ）を、横軸はＧａＮ層４Ａの膜厚をそれぞれ示す。ＸＲＣ法によって測定された半値幅は、一般的に結晶中の転位量を示す指標として用いられる。通常、ＧａＮ層４Ａの膜厚が厚くなるほどＧａＮ層４Ａ中の転位等の格子欠陥が収束し、ＧａＮ層４Ａの結晶性は向上する。つまり、ＧａＮ層４Ａの膜厚が厚くなるほど、ＧａＮ層４Ａの（００２）面の半値幅は小さくなる。ここで、ＧａＮ層４ＡをＨＥＭＴの半導体層として用いる場合、ＧａＮ層４Ａの（００２）面の半値幅は、３００秒以下であることが好ましい。図１１に示されるように、ＧａＮ層４Ａの膜厚が９００ｎｍ以上の場合、ＧａＮ層４Ａの（００２）面の半値幅が３００秒以下となっている。
図１２は、図７に示された製造方法によって成長するＧａＮ層において、半導体装置に好適なＧａＮ層を示す条件の一例を示すグラフである。図１２において、縦軸はＧａＮ層のｄ／ｌ比を、横軸はＧａＮ層の膜厚をそれぞれ示す。図１２において、点線４１は、ｄ／ｌ比が１．０６０であることを示す点線である。点線４２は、図７に示された半導体装置の製造方法によって成長したＧａＮ層４Ａの（００２）面の半値幅が３００秒となるＧａＮ層４Ａの膜厚を示す。データ４３は、ＧａＮ層の成長温度が１０３０℃である時の、ＧａＮ層の膜厚とｄ／ｌ比との関係を示す。データ４４は、ＧａＮ層の成長温度が１１００℃である時の、ＧａＮ層の膜厚とｄ／ｌ比との関係を示す。データ４５は、ＧａＮ層の表面ピット密度が１０個／ｃｍ２である場合のＧａＮ層の膜厚を示す。
図１２において、点線４１よりも下側の領域（ｄ／ｌ比が１．０６０未満となる領域）では、ＧａＮ層を有する半導体装置の電流変動率が７０％以上となる。点線４２よりも右側の領域では、ＧａＮ層の（００２）面の半値幅が３００秒未満となる。データ４４よりも上側の領域では、ＧａＮ層とＡｌＮ層との界面に発生するリーク電流が抑制される。データ４５よりも右側の領域では、ＧａＮ層の表面ピット密度が１０個／ｃｍ２以下となる。
上述したように、ＨＥＭＴ等の半導体装置のＧａＮ層では、以下の製造条件及び特性条件を満たして形成されることが好ましい。
（１）ＧａＮ層の成長温度が１０３０℃以上１１００℃以下である。
（２）ＧａＮ層のｄ／ｌ比が１．０６０以下である。
（３）ＧａＮ層の（００２）面の半値幅が３００秒以下である。
したがって、例えば点線４１，４２及びデータ４３，４４によって囲まれる領域４６の条件を満たすＧａＮ層は、上記（１）〜（３）の条件を満たしている。具体的には、例えば、膜厚が９００ｎｍ以上１４００ｎｍ以下であって、シート抵抗値のｄ／ｌ比が１．０６０以下であり、成長時の温度が１０３０℃以上１１００℃以下であるＧａＮ層は、上記（１）〜（３）の条件を満たしている。上記（１）〜（３）の条件を満たしているＧａＮ層を有する半導体装置は、良好な電気特性及び長期信頼性を有すると考えられる。
図１３は、図１１のグラフにおいて、本実施形態に係る半導体装置の製造方法によって成長したＧａＮ層の結晶性とＧａＮ層の膜厚との関係を加えたグラフである。図１３において、縦軸はＧａＮ層の（００２）面をＸＲＣ法によって測定した際の半値幅を、横軸はＧａＮ層の膜厚をそれぞれ示す。データ５１は、図１１に示されたデータである。データ５２は、図２に示される期間Ｃにおける熱処理を、成長温度よりも２０℃高い温度にて行った場合のデータである。データ５３は、図２に示される期間Ｃにおける熱処理を、成長温度よりも４０℃高い温度にて行った場合のデータである。図１３に示されるように、データ５２では、ＧａＮ層の膜厚が８００ｎｍ以上の場合、ＧａＮ層の（００２）面の半値幅が３００秒以下となっている。また、データ５３では、ＧａＮ層の膜厚が３００ｎｍ以上の場合、ＧａＮ層の（００２）面の半値幅が３００秒以下となっている。つまり、図１３では、期間Ｃにおいて熱処理を行うことによって、ＧａＮ層の結晶性が向上することが示されている。これは、ＡｌＮ層に対して熱処理を行うことによって、ＡｌＮ層の最表面に付着していた不純物が昇華したためと考えられる。また、ＡｌＮ層に対して熱処理を行うことによって、ＡｌＮ層の最表面が再構成されて未結合手（ダングリングボンド）が低減したためと考えられる。
図１４は、図１２のグラフにおいて、点線４２の代わりに点線６２を加えたグラフである。点線６２は、本実施形態に係る半導体装置の製造方法によって成長したＧａＮ層の（００２）面の半値幅が３００秒となる膜厚を示す。図１４におけるＧａＮ層として、図１に示されるＧａＮ層４が用いられる。図１４において、点線６２よりも右側の領域では、ＧａＮ層４の（００２）面の半値幅が３００秒未満となる。すなわち、図１４において、点線４１，６２及びデータ４３，４４によって囲まれる領域６６の条件を満たして形成されるＧａＮ層４は、上記（１）〜（３）の条件を満たしている。具体的には、例えば、膜厚が３００ｎｍ以上１４００ｎｍ以下であって、シート抵抗値のｄ／ｌ比が１．０６０以下であり、成長時の温度が１０３０℃以上１１００℃以下であるＧａＮ層４は、上記（１）〜（３）の条件を満たしている。上記（１）〜（３）の条件を満たしているＧａＮ層４を有する半導体装置（例えばトランジスタ１）は、良好な電気特性及び長期信頼性を有すると考えられる。なお、ＧａＮ層の表面ピット密度は、１０個／ｃｍ２以下であることをさらなる条件としてもよい。
以上に説明した、本実施形態の半導体装置の製造方法によって得られる効果について説明する。前述したように、本実施形態に係る半導体装置の製造方法によれば、ＡｌＮ層３上にＧａＮ４層を成長させる前に、ＡｌＮ層３に対して成長温度である第１温度よりも高い温度である第２温度にて熱処理を施している。これにより、ＡｌＮ層３上の不純物が昇華し、ＧａＮ層４内の不純物濃度及び格子欠陥が低減する。したがって、ＧａＮ層４の結晶品質が改善され、ＧａＮ層４の膜厚が例えば１４００ｎｍ以下であっても良好な特性を有する半導体装置が提供される。また、ＧａＮ層４の結晶品質が改善されたことによって、例えば光がＧａＮ層４に照射された状態（明状態）におけるＧａＮ層４のシート抵抗値ｌと、光がＧａＮ層４に照射されていない状態（暗状態）におけるＧａＮ層４のシート抵抗値ｄとの比（ｄ／ｌ）は、１．０６０以下となる。当該比（ｄ／ｌ）が１．０６０以下となることにより、ドレイン電流の変動を低減できる半導体装置が提供される。
また、第２温度は、第１温度よりも２０℃〜４０℃高くてもよい。この場合、ＡｌＮ層３上の不純物がより昇華するため、ＧａＮ層４内の不純物濃度及び格子欠陥が一層低減する。
また、熱処理では、第２温度が３分間以上５分間以下維持されてもよい。この場合、ＡｌＮ層３上の不純物を十分に昇華することができるため、ＧａＮ層４内の不純物濃度及び格子欠陥が一層低減する。
図１５は、第１の変形例に係る半導体装置の製造方法における温度変化及びガスタイミングを示すチャートである。図１５に示されるように、期間Ｃ１において、Ａｌ原料ガス及びＧａ原料ガスの供給を停止するだけでなく、Ｎ原料ガス（Ｖ族ガス）の供給を停止している。期間Ｃ１においてＶ族ガス（Ｎ原料ガス）の供給が中断されてもＡｌＮ層３の表面３ａ上の不純物が昇華するため、上述した効果が得られると共に、Ｖ族ガスの使用量が低減される。
図１６は、第２の変形例に係る半導体装置を示す断面図である。図１６に示されるように、トランジスタ１Ａは、ＡｌＮ層３とＧａＮ層４との間にＡｌＧａＮ層７０が位置するように設けられる。この場合、トランジスタ１Ａにおけるバッファ層は、ＡｌＮ層３及びＡｌＧａＮ層７０から構成される。ＡｌＧａＮ層７０はＧａＮ層４よりもバンドギャップが高い。これにより、ＡｌＮ層３及びＡｌＧａＮ層７０から構成されるバッファ層全体のバンドが押し上げられ、短チャネル効果が抑制される。したがって、トランジスタ１Ａのゲート長を短くすることができ、トランジスタ１Ａの高周波特性を向上することができる。
本発明による半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態に記載された条件を変更して、基板上にＡｌＮ層等を形成してもよい。また、電子供給層５上にキャップ層６を必ずしも設けなくてもよい。
１，１Ａ…トランジスタ、２…基板、３…ＡｌＮ層、４…ＧａＮ層、５…電子供給層、６…キャップ層、７…ソース電極、８…ドレイン電極、９…ゲート電極、１０…保護膜、１１…チャネル領域、２１…フォトレジスト、３１…不純物、３２…電子、７０…ＡｌＧａＮ層、Ａ〜Ｅ，Ｃ１…期間、Ｐ…ピット、ｄ，ｌ…シート抵抗値。

Claims (5)

  1. 第１温度にて基板上にＡｌＮ層を成長する工程と、
    前記第１温度よりも高い第２温度にて前記ＡｌＮ層を熱処理する工程と、
    前記熱処理後、成長温度１０３０℃以上１１００℃以下で、３００ｎｍ以上１４００ｎｍ以下の膜厚を有するＧａＮ層を、前記ＡｌＮ層上に成長する工程と、
    前記ＧａＮ層上に、電子供給層を成長する工程と、
    前記電子供給層上にソース電極及びドレイン電極を形成する工程と、
    前記電子供給層上にゲート電極を形成する工程と、
    を備え、
    前記ＧａＮ層に光が照射された状態における前記ＧａＮ層のシート抵抗値ｌと、前記ＧａＮ層に光が照射されない状態における前記ＧａＮ層のシート抵抗値ｄとの比（ｄ／ｌ）は、１．０６０以下である、半導体装置の製造方法。
  2. 前記第２温度は、前記第１温度よりも２０℃〜４０℃高い、請求項１に記載の半導体装置の製造方法。
  3. 前記熱処理では、前記第２温度が３分間以上５分間以下維持される、請求項１又は２に記載の半導体装置の製造方法。
  4. 前記熱処理中、Ｖ族ガスを供給する、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  5. ＡｌＧａＮ層を前記ＡｌＮ層上に成長する工程を備え、
    前記ＡｌＧａＮ層は、前記ＡｌＮ層と前記ＧａＮ層との間に位置する、請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
JP2014068299A 2014-03-28 2014-03-28 半導体装置の製造方法 Pending JP2015192026A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014068299A JP2015192026A (ja) 2014-03-28 2014-03-28 半導体装置の製造方法
US14/660,208 US20150279942A1 (en) 2014-03-28 2015-03-17 Process to produce nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014068299A JP2015192026A (ja) 2014-03-28 2014-03-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015192026A true JP2015192026A (ja) 2015-11-02

Family

ID=54191514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014068299A Pending JP2015192026A (ja) 2014-03-28 2014-03-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20150279942A1 (ja)
JP (1) JP2015192026A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101701A (ja) * 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
JP2019500755A (ja) * 2015-12-28 2019-01-10 日本テキサス・インスツルメンツ株式会社 Ｉｉｉａ−ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
WO2020137667A1 (ja) * 2018-12-27 2020-07-02 住友電気工業株式会社 窒化物半導体デバイスの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6729416B2 (ja) * 2017-01-19 2020-07-22 住友電気工業株式会社 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
WO2019015754A1 (en) * 2017-07-20 2019-01-24 Swegan Ab ELECTRON HIGH MOBILITY TRANSISTOR HETERROSTRUCTURE AND METHOD FOR PRODUCING THE SAME
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332570A (ja) * 2004-06-29 2006-12-07 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の表面平坦性改善方法、エピタキシャル成長用基板、および半導体素子
JP2012033703A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2014027231A (ja) * 2012-07-30 2014-02-06 Hitachi Metals Ltd トランジスタ用窒化物半導体エピタキシャルウエハ、窒化物半導体電界効果トランジスタ、及びトランジスタ用窒化物半導体エピタキシャルウエハの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140017840A1 (en) * 2004-03-11 2014-01-16 Epistar Corporation Nitride-based light-emitting device
KR20110133241A (ko) * 2010-06-04 2011-12-12 서울옵토디바이스주식회사 발광 다이오드 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332570A (ja) * 2004-06-29 2006-12-07 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の表面平坦性改善方法、エピタキシャル成長用基板、および半導体素子
JP2012033703A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2014027231A (ja) * 2012-07-30 2014-02-06 Hitachi Metals Ltd トランジスタ用窒化物半導体エピタキシャルウエハ、窒化物半導体電界効果トランジスタ、及びトランジスタ用窒化物半導体エピタキシャルウエハの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019500755A (ja) * 2015-12-28 2019-01-10 日本テキサス・インスツルメンツ株式会社 Ｉｉｉａ−ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
JP7068676B2 (ja) 2015-12-28 2022-05-17 テキサス インスツルメンツ インコーポレイテッド Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
JP2018101701A (ja) * 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
WO2020137667A1 (ja) * 2018-12-27 2020-07-02 住友電気工業株式会社 窒化物半導体デバイスの製造方法
JPWO2020137667A1 (ja) * 2018-12-27 2021-11-18 住友電気工業株式会社 窒化物半導体デバイスの製造方法
JP7314960B2 (ja) 2018-12-27 2023-07-26 住友電気工業株式会社 窒化物半導体デバイスの製造方法
US11935744B2 (en) 2018-12-27 2024-03-19 Sumitomo Electric Industries, Ltd. Method for manufacturing nitride semiconductor device

Also Published As

Publication number Publication date
US20150279942A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
US10580646B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
JP5095253B2 (ja) 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2015192026A (ja) 半導体装置の製造方法
EP2290696B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
EP2251464B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
CN113439342B (zh) 一种半导体结构及其制备方法
WO2012014883A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
JP6729416B2 (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
JP6696244B2 (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP5883331B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP5465295B2 (ja) 化合物半導体装置、およびその製造方法
JP2016100471A (ja) 半導体装置及び半導体装置の製造方法
JP4822457B2 (ja) 半導体装置の製造方法
EP2296172B1 (en) Epitaxial substrate for semiconductor device, schottky junction structure, and leakage current suppression method for schottky junction structure
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
JP6730301B2 (ja) 半導体素子用エピタキシャル基板の製造方法
WO2016013262A1 (ja) 窒化ガリウム基板
JP2015185809A (ja) 半導体基板の製造方法及び半導体装置
JP2012256704A (ja) 半導体装置およびその製造方法
JP6848584B2 (ja) 窒化物半導体層の成長方法
JP6815278B2 (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
JP2015053340A (ja) 窒化物系化合物半導体素子、および、窒化物系化合物半導体素子の製造方法
WO2012140915A1 (ja) 半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180807