[go: up one dir, main page]

JP6729416B2 - 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法 - Google Patents

窒化物半導体デバイス及び窒化物半導体デバイスの製造方法 Download PDF

Info

Publication number
JP6729416B2
JP6729416B2 JP2017007386A JP2017007386A JP6729416B2 JP 6729416 B2 JP6729416 B2 JP 6729416B2 JP 2017007386 A JP2017007386 A JP 2017007386A JP 2017007386 A JP2017007386 A JP 2017007386A JP 6729416 B2 JP6729416 B2 JP 6729416B2
Authority
JP
Japan
Prior art keywords
layer
aln
gan
nitride semiconductor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017007386A
Other languages
English (en)
Other versions
JP2018117064A (ja
Inventor
健 中田
健 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2017007386A priority Critical patent/JP6729416B2/ja
Priority to US15/874,408 priority patent/US10263094B2/en
Publication of JP2018117064A publication Critical patent/JP2018117064A/ja
Application granted granted Critical
Publication of JP6729416B2 publication Critical patent/JP6729416B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H01L21/246—Alloying of electrode materials with AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、窒化物半導体デバイス及び窒化物半導体デバイスの製造方法に関する。
窒化ガリウム（ＧａＮ）系材料を用いた高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が知られている。ＨＥＭＴ構造を有する電子デバイスは、高速性能及び高耐圧性能を備えるデバイスとして実用化されている。また近年では、高電子濃度を活用した高周波デバイスの開発が進んでいる。例えば下記特許文献１，２には、ｉ型のＡｌＧａＮ層とｉ型のＧａＮ層とを用いた高電子移動度トランジスタが開示されている。これらのＡｌＧａＮ層とＧａＮ層との界面には、高濃度の二次元電子（２ＤＥＧ）が発生する。この二次元電子を用いることにより、ＨＥＭＴが優れた増幅（変調）特性を示す。
特開２００３−２５８００５号公報 特開２００３−２４３４２４号公報
上記二次元電子濃度を増加させ、ＨＥＭＴの更なる高移動度を達成するため、ＡｌＧａＮ層とＧａＮ層との界面にＡｌＮスペーサを挿入するＧａＮ−ＨＥＭＴ構造が提案されている。このＨＥＭＴ構造では、二次元電子濃度と移動度とが増加し、飽和電流、及び相互コンダクタンスの改善が期待される。そして最終的に、ＨＥＭＴの高周波特性（例えば、利得及び効率）の改善が実現され得る。しかしながら、ＡｌＮスペーサが設けられたＨＥＭＴのオーミック電極のコンタクト抵抗は、ＡｌＮスペーサを有さないＨＥＭＴのコンタクト抵抗よりも低減しにくいという課題がある。
本発明は、高周波特性の改善と、コンタクト抵抗の安定的な低減との両立が実現可能な窒化物半導体デバイス及び窒化物半導体デバイスの製造方法を提供することを目的とする。
本発明の一形態に係る窒化物半導体デバイスの製造方法は、炭化ケイ素（ＳｉＣ）基板の上に１０５０℃以下の成長温度にて、６００ｎｍ以下の厚さを有するＧａＮチャネル層を成長する工程と、５０Ｔｏｒｒ以下の成長圧力であって、水素（Ｈ２）及びアンモニア（ＮＨ３）の合計流量で実質的に決定される全体流量に対してアンモニア（ＮＨ３）の流量が１０％以下である条件にて、ＧａＮチャネル層上にＡｌＮ層を成長する工程と、を備える。
本発明の他の一形態に係る窒化物半導体デバイスは、６００ｎｍ以下の厚さを有するＧａＮチャネル層と、ＧａＮチャネル層上に設けられ、約１ｎｍの厚さを有するＡｌＮ層と、ＡｌＮ層上に設けられるバリア層と、を備え、ＧａＮチャネル層は、Ｘ線ロッキングカーブ法による（１０２）面の半値幅が５００ａｒｃｓｅｃ以上であり、ＡｌＮ層の表面は１×１０９／ｃｍ２以上の凹部密度を有する。
本発明の他の一形態に係る窒化物半導体デバイスは、６００ｎｍ以下の厚さを有するＧａＮチャネル層と、ＧａＮチャネル層上に設けられ、約１ｎｍの厚さを有するＡｌＮ層と、ＡｌＮ層上に設けられるバリア層と、を備え、ＧａＮチャネル層は、Ｘ線ロッキングカーブ法による（１０２）面の半値幅が５００ａｒｃｓｅｃ以上であり、ＡｌＮ層は０．２ｎｍ以上の二乗平均面粗さを有する。
本発明によれば、高周波特性の改善と、コンタクト抵抗の安定的な低減との両立が実現可能な窒化物半導体デバイス及び窒化物半導体デバイスの製造方法を提供できる。
図１は、実施形態に係る窒化物半導体デバイスを示す断面図である。 図２（ａ）〜（ｃ）は、実施形態に係る窒化物半導体デバイスの製造方法を説明するための図である。 図３（ａ），（ｂ）は、実施形態に係る窒化物半導体デバイスの製造方法を説明するための図である。 図４は、ＨＥＭＴのバンド構造を示す図である。 図５は、窒化物半導体積層構造及びオーミック電極を有するウェハの一例を示す模式断面図である。 図６は、異なるＡｌＮ層の成長条件でのＧａＮ層の（１０２）面の半値幅とオーミック電極のコンタクト抵抗との相関関係を示すグラフである。 図７は、実施例１の試料のＡＦＭ分析結果を示す写真である。 図８は、比較例１の試料のＡＦＭ分析結果を示す写真である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図１は、本実施形態に係る窒化物半導体デバイスの一例である高電子移動度トランジスタ（以下、「ＨＥＭＴ」とする）を示す断面図である。図１に示すように、ＨＥＭＴ１は、ＳｉＣ基板２、ＡｌＮ層３、ＧａＮ層４、ＡｌＮ層５、ＡｌＧａＮ層６、ソース７、ドレイン８、ゲート９、及び保護膜１０を備えている。ＨＥＭＴ１においては、ＳｉＣ基板２上に窒化物半導体層であるＡｌＮ層３、ＧａＮ層４、ＡｌＮ層５、及びＡｌＧａＮ層６が、この順に積層されている。すなわち、ＨＥＭＴ１は、ＡｌＮ層３、ＧａＮ層４、ＡｌＮ層５、及びＡｌＧａＮ層６を含む窒化物半導体積層構造を有している。
ＳｉＣ基板２（炭化ケイ素基板）は、半絶縁性である。ＡｌＮ層３は、ＧａＮ層４に対するバッファ層及びシード層として機能し、ＳｉＣ基板２上にエピタキシャル成長した窒化物半導体層である。ＡｌＮ層３の厚さは、例えば１０ｎｍ以上２０ｎｍ以下である。本実施形態におけるＡｌＮ層３の厚さは２０ｎｍ以下に設定されているので、ＳｉＣ基板２上に設けるＡｌＮ層３は、連続した層ではなく、複数の島状になる場合がある。ここで「連続した層」とはその厚さ方向に一様に分布した状態を言う。
ＧａＮ層４は、チャネル層（ＧａＮチャネル層）及びＡｌＮ層５の下地層として機能し、ＡｌＮ層３上にエピタキシャル成長した窒化物半導体層である。ＧａＮ層４は、ＳｉＣに対する濡れ性に起因して、ＳｉＣ基板２上に直接成長できない。このため、ＧａＮ層４は、ＡｌＮ層３を介して成長している。ＧａＮ層４の厚さは、例えば３００ｎｍ以上６００ｎｍ以下である。ＧａＮ層４の厚さが３００ｎｍ以上であることにより、ＧａＮ層４の質を確保でき、ＨＥＭＴ１の高移動度性能を発揮できる。ＧａＮ層４の厚さが６００ｎｍ以下であることにより、ＧａＮ層４の欠陥密度（転位密度）を適切な範囲に調整できる。換言すると、ＧａＮ層４には、ＧａＮ結晶の格子欠陥に起因した貫通転位が設けられる。なお、転位とは、結晶中に含まれる線状の結晶欠陥であり、貫通転位は、結晶を貫通するように設けられる線状の結晶欠陥である。ロッキングカーブ法にてＧａＮ層４のＸ線回折測定を行った場合、ＧａＮ層４の（１０２）面の半値幅（ＦＷＨＭ：Full Width at Half maximum）が５００ａｒｃｓｅｃ以上である。以下では、ＧａＮ層の（１０２）面の半値幅とは、ロッキングカーブ法にてＧａＮ層のＸ線回折測定を行うことによって得られるものと定義する。
ロッキングカーブ法（Ｘ線ロッキングカーブ法）は、入射Ｘ線の方向と検出器の位置とを固定して、試料結晶のみを回転させる方法である。換言すると、ロッキングカーブ法は、２θを固定してωだけを変化させてＸ線回折測定を行う方法である。
ＡｌＮ層５は、ＧａＮ層４とＡｌＧａＮ層６との間に位置するスペーサ層（ＡｌＮスペーサ層）として機能し、ＧａＮ層４上にエピタキシャル成長した窒化物半導体層である。ＡｌＮ層５は、ＡｌＮ層３及びＧａＮ層４に対して極めて小さい膜厚を有している。具体例としては、ＡｌＮ層５の厚さは約１ｎｍである。約１ｎｍの厚さとは、例えば四捨五入して１ｎｍとなる厚さであり、具体的には０．５ｎｍ以上１．５ｎｍ未満である。ＡｌＮ層５にはピットによる凹凸が設けられている。ＡｌＮ層５は、連続した層ではなく、複数の島状になってもよい。ＡｌＮ層５の表面は、例えば１×１０９／ｃｍ２以上の凹部密度を有する。ＡｌＮ層５の表面の凹部密度は、２×１０９／ｃｍ２以上でもよい。また、ＡｌＮ層５は、例えば、０．２ｎｍ以上の二乗平均面粗さ（Ｒｍｓ）を有する。ＡｌＮ層５は、０．５ｎｍ以上の二乗平均面粗さを有してもよい。
ＡｌＧａＮ層６は、バリア層（ＡｌＧａＮバリア層）として機能し、ＡｌＮ層５上にエピタキシャル成長した窒化物半導体層である。ＧａＮ層４とＡｌＧａＮ層６との間には、これらの格子定数の相違に起因した歪が生じる。この歪が、両者の界面にピエゾ電荷を誘起する。ＡｌＧａＮ層６の厚さは、例えば１０ｎｍ以上３０ｎｍ以下である。ＡｌＧａＮ層６は、ｎ型化していてもよい。この場合、ＡｌＧａＮ層６に含まれるドナーに起因する電子が、上記ピエゾ電荷に重畳されて両者の界面に生じ、チャネルが形成される。ＡｌＧａＮ層６に含まれるＡｌＧａＮのＡｌの含有量（Ａｌ組成）は、例えば２５％である。この場合、ＡｌＧａＮの組成は、Ａｌ０．５Ｇａ０．５Ｎになる。また、ＡｌＧａＮの組成は、例えば、Ａｌ０．２Ｇａ０．８Ｎでもよい。ＡｌＧａＮ層６には、リセス６ａ，６ｂが設けられている。リセス６ａ，６ｂのそれぞれは、例えばＡｌＧａＮ層６の１／３〜１／２の厚さを削ることによって形成される。
ソース７及びドレイン８のそれぞれは、ＡｌＧａＮ層６上に設けられている。より具体的には、ソース７はリセス６ａ内にてＡｌＧａＮ層６に接しており、ドレイン８は、リセス６ｂ内にてＡｌＧａＮ層６に接している。ソース７及びドレイン８のそれぞれは、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。この場合、チタン層が、第２のＡｌＧａＮ層６に接触している。
ゲート９は、ＡｌＧａＮ層６に接しており、ソース７とドレイン８との間に設けられている。ゲート９は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。
保護膜１０は、ＡｌＧａＮ層６等を保護する膜であり、ＡｌＧａＮ層６を覆っている。保護膜１０は、例えば窒化ケイ素（ＳｉＮ）膜である。
このようなＨＥＭＴ１においては、ＧａＮ層４とＡｌＮ層５との界面であって、ＧａＮ層４側に２次元電子ガス（２ＤＥＧ）が生じ、チャネル領域１１が形成される。
次に、図２（ａ）〜（ｃ）及び図３（ａ），（ｂ）を用いながら、本実施形態に係る窒化半導体装置の一例であるＨＥＭＴ１の製造方法について説明する。図２（ａ）〜（ｃ）及び図３（ａ），（ｂ）は、本実施形態に係るＨＥＭＴ１の製造方法を説明する図である。
まず、図２（ａ）に示すように、第１ステップとして、ＳｉＣ基板２上に、例えば有機金属気相成長法（以下、ＯＭＶＰＥ（Organo-Metallic Vapor Phase Epitaxy）法とする）によってＡｌＮ層３を成長する。第１ステップにおいては、例えば厚さ２０ｎｍのＡｌＮ層３を形成する。ＡｌＮ層３の原料は、例えばトリメチルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ３）であり、キャリアガスとして水素を用いる。ＡｌＮ層３の成長温度は、例えば１１００℃である。ＡｌＮ層３の成長圧力は、例えば１００Ｔｏｒｒ（約１３３ｋＰａ）である。なお、成長温度及び成長圧力は、ＳｉＣ基板２が収容されているチャンバ内の温度及び圧力である。
次に、図２（ｂ）に示すように、第２ステップとして、例えばＯＭＶＰＥ法によって、ＡｌＮ層３上にＧａＮ層４を成長する。第２ステップにおいては、例えば厚さ５００ｎｍのＧａＮ層４を形成する。ＧａＮ層４の原料は、例えばトリメチルガリウム（ＴＭＧ）及びＮＨ３であり、キャリアガスとして水素を用いる。ＧａＮ層４の成長温度は、例えば１０００℃以上１０５０℃以下である。ＧａＮ層４の成長温度が１０００℃以上であることにより、ＧａＮ層４が良好に成長でき、ＧａＮ層４の質、一例として鏡面な表面を確保できる。ＧａＮ層４の成長温度が１０５０℃以下であることにより、ＧａＮ層の（１０２）面の半値幅を、５００ａｒｃｓｅｃ以上とすることが可能になる。ＧａＮ層４の成長圧力は、例えばＡｌＮ層３の成長圧力と同一である。
次に、図２（ｃ）に示すように、第３ステップとして、例えばＯＭＶＰＥ法によって、ＧａＮ層４上にＡｌＮ層５を成長する。第３ステップにおいては、厚さ約１ｎｍのＡｌＮ層５を形成する。ＡｌＮ層５の原料は、例えばＴＭＡ及びＮＨ３である。ＡｌＮ層５を成長する際、ＴＭＡ及びＮＨ３に加えてキャリアガスである水素（Ｈ２）がチャンバ内に導入されている。この場合、ＴＭＡの流量は、ＮＨ３の流量及びＨ２の流量と比較して極めて小さく設定される。例えば、ＮＨ３の流量及びＨ２の流量は、それぞれＴＭＡの流量の数千倍から数万倍に設定される。このため、第３ステップにおけるガスの全体流量は、ＮＨ３及びＨ２の合計流量にて実質的に決定される。第３ステップにてＡｌＮ層５を成長させる際、ＮＨ３の流量は、例えば、上記全体流量に対して１０％以下である。ＡｌＮ層５の成長温度は、１０５０℃以下であり、例えば１０００℃である。ＡｌＮ層５の成長圧力は、例えば５０Ｔｏｒｒ以下（約６７ｋＰａ以下）である。
次に、図３（ａ）に示すように、第４ステップとして、ＯＭＶＰＥ法によって、ＧａＮ層５上にＡｌＧａＮ層６を成長する。第４ステップでは、例えば、Ａｌ組成２５％、厚さ２０ｎｍのＡｌＧａＮ層６を形成する。ＡｌＧａＮ層６の原料は、例えばＴＭＡ、ＴＭＧ、及びＮＨ３であり、キャリアガスとして水素を用いる。ＴＭＡ及びＴＭＧの流量は、ＮＨ３の流量及びＨ２の流量と比較して極めて小さく設定される。第４ステップにてＡｌＮ層５を成長させる際、ＮＨ３の流量とＨ２の流量との関係は、例えば、下記式（１）を満たす。すなわち、第４ステップにおいては、ＮＨ３の流量をＮＨ３とＨ２との合計流量で除した値が１０％未満である。ＡｌＧａＮ層６の成長温度及び成長圧力は、ＡｌＮ層５の成長温度及び成長圧力とそれぞれ同一である。ＡｌＧａＮ層６を成長することにより、ＧａＮ層４とＡｌＮ層５との界面であってＧａＮ層４側に２次元電子ガス（２ＤＥＧ）が生じ、チャネル領域１１が形成される。
式（１）：ＮＨ３／（Ｈ２＋ＮＨ３）＜１０％
次に、図３（ｂ）に示すように、第５ステップとして、ＡｌＧａＮ層６上に、ソース７、ドレイン８及びゲート９をリソグラフィー、金属成膜、及びリフトオフ等により形成する。第５ステップでは、まずエッチングによってＡｌＧａＮ層６にリセス６ａ，６ｂを形成する。次に、リセス６ａ内にソース７を形成すると共に、リセス６ｂ内にドレイン８を形成する。続いて、例えば高速熱処理装置を用い、７００℃、１分間の熱処理を施すことによって、ＡｌＧａＮ層６とソース７との界面、及びＡｌＧａＮ層６とドレイン８との界面のオーミック接合を形成する。これにより、ＡｌＧａＮ層６とソース７及びドレイン８とのコンタクト抵抗の低減を図っている。次に、ソース７とドレイン８との間であってＡｌＧａＮ層６上にゲート９を形成する。そして保護膜１０を形成することによって、図１に示すＨＥＭＴ１を製造する。
以下では、ＡｌＮ層を有するＨＥＭＴに設けられるオーミック電極のコンタクト抵抗が低減しにくい理由、及び当該コンタクト抵抗を安定的に低減する条件の考察について説明する。
図１に示されるように、ＧａＮ層４とＡｌＧａＮ層６との間にＡｌＮ層５が設けられる場合、ＡｌＮ層５とＡｌＧａＮ層６との界面には、負電荷が生じるように分極（自発分極及びピエゾ分極）が生じ得る。この場合、図４に開示されるＨＥＭＴ１のバンド構造に示されるように、伝導体の障壁が高くなる。これによって、オーミック電極であるソース７及びドレイン８と、チャネル領域１１内の２次元電子との間の電子移動が発生しにくくなり、上記オーミック電極のコンタクト抵抗が低減しにくくなると推察される。
上述した問題を解消するための手法としては、例えば、ドーピング技術を用いて窒化物半導体層にＮ＋層を形成する方法、もしくは、ＡｌＧａＮ層にリセスを設ける方法等が挙げられる。
前者の場合、窒化物半導体層の結晶を壊し、且つ、低抵抗領域を形成することによって、オーミック接続を得ることを図る。しかしながら、この手法では、高品質の保護膜を形成する工程、Ｎ＋イオン注入工程、活性化熱処理工程、及び変質した保護膜の除去工程などが必要になる。よって、ＨＥＭＴの製造工程が煩雑になってしまう。加えて、活性加熱処理工程では、１０００℃を超える温度に設定する必要がある。この場合、窒化物半導体層の結晶品質が劣化し、ＨＥＭＴの信頼度が低下してしまう。
後者の場合、オーミック電極とチャネル領域との距離を短くし、トンネル接合を利用してコンタクト抵抗を下げることを図る。しかしながら、この手法では、所望のコンタクト抵抗を得るために、リセスの深さを厳密に制御しなければならない。リセスの深さは、例え高度なＲＩＥ技術等を採用したとしても、厳密に制御することは困難である。したがって、上記リセスを単に設けただけでは、ウェハ面内又はウェハ間で安定したコンタクト抵抗を得るのは困難である。
ここで、図１に示すＨＥＭＴ１と同様の窒化物半導体積層構造及びオーミック電極を有するウェハを複数準備した。図５は、上記窒化物半導体積層構造及びオーミック電極を有するウェハの一例を示す模式断面図である。図５に示すウェハ２１において、ＡｌＧａＮ層２６にはリセス２６ａが設けられ、且つ、当該リセス２６ａ内にオーミック電極２７が設けられている。ウェハ２１において、ＡｌＮ層２５の厚さは約１ｎｍであり、ＡｌＧａＮ層２６の厚さは２０ｎｍである。ＡｌＧａＮ層２６におけるＡｌ組成は２５％である。リセス２６ａの深さは１０ｎｍである。オーミック電極２７は、厚さ２０ｎｍのチタン層と、厚さ２００ｎｍのアルミニウム層との積層体である。また、高速熱処理装置を用い、７００℃、１分間の熱処理をウェハ２１に施し、ＡｌＧａＮ層２６とオーミック電極２７との界面のオーミック接合が得られる。
ウェハ２１におけるオーミック電極２７のコンタクト抵抗がばらつく原因を解析した。この結果、リセス２６ａの深さに依存せずにオーミック電極２７のコンタクト抵抗が低いウェハでは、ＧａＮ層２４とＡｌＧａＮ層２６との間に位置するＡｌＮ層２５の断面及び表面にＶ字型のピット３１が多く形成されていることを見出した。これは、ＡｌＮ層２５においてピット３１が形成されている領域では逆向きの分極電荷が弱まることによって、結果として伝導帯エネルギー準位（Ｅｃ）とフェルミエネルギー（Ｅｆ）との差（Ｅｃ−Ｅｆ）が下がり、オーミック接合が得やすくなっていると推察される。
上記解析を進めていくと、ＡｌＮ層２５にピット３１が多く形成される条件を単に採用しても、ウェハ２１に設けられるオーミック電極２７のコンタクト抵抗は、必ずしも低くならないことが判明した。この原因についてさらに検討をするため、ＡｌＮ層２５の下地層であるＧａＮ層２４に着目した。ＧａＮ層２４の影響を検討した結果、ＧａＮ層２４の貫通転位３２の密度とＡｌＮ層２５の凹凸との相互作用によって、オーミック電極２７のコンタクト抵抗が最終的に決定されていることを見出した。すなわち、例えば凹凸あるいはピットが生じやすいＡｌＮ層２５の成長条件に設定したとしても、ＧａＮ層２４の貫通転位密度が小さいと、オーミック電極２７のコンタクト抵抗が安定的に低くならないことを見出した。これは、ＧａＮ層２４の貫通転位密度が小さいため、ＡｌＮ層２５にピットが形成されにくかったと推察される。したがって、オーミック電極２７のコンタクト抵抗を安定的に低くするためには、所定以上の貫通転位密度を有するＧａＮ層２４を設ける成長条件を採用することがまず必要である。加えて、ＧａＮ層２４の上記成長条件と、凹凸あるいはピットが生じやすいＡｌＮ層２５の成長条件との両方を採用することによって、オーミック電極２７のコンタクト抵抗をより安定的に低くできる。
まず、ＧａＮ層２４の成長条件を検討する。ＧａＮ層２４が所定以上の貫通転位密度を有するためには、例えば、エピタキシャル成長したＧａＮ層２４の（１０２）面の半値幅が５００ａｒｃｓｅｃ以上であればよい。しかしながら単純に成長条件を転位の多くなる方向に持っていくだけでは、ＨＥＭＴのバッファ層としての要件も満たさなくなる。その転位密度とバッファ層としての最低要件の両立は困難であるが、以下の方策により実現される。ＧａＮ層２４の貫通転位密度は、ＧａＮ層２４の成長温度と膜厚とを調整することによって制御される。換言すると、ＧａＮ層２４の成長温度と膜厚とを調整することによって、所定以上の貫通転位密度を有するＧａＮ層２４を設けることができる。一般的にＧａＮ層を厚くすることによって、その転位密度は減少し、ＧａＮ層の（１０２）面の半値幅は小さくなる傾向にある。ここで、ＳｉＣ基板２２上にＧａＮ層２４を成長する場合、ＳｉＣとＧａＮとの格子定数の差が小さいので、ＧａＮ層２４の（１０２）面の半値幅は小さくなりやすい。例えば、ＧａＮ層２４の厚さが薄い場合（例えば、５００ｎｍ程度）であっても、ＧａＮ層２４の成長温度が１０６０℃であればＧａＮ層２４の（１０２）面の半値幅は３００ａｒｃｓｅｃ程度となり、所定未満の貫通転位密度を有するＧａＮ層２４が形成されてしまう。したがって、ＳｉＣ基板２２上に成長したＧａＮ層２４の（１０２）面の半値幅を５００ａｒｃｓｅｃ以上とするためには、ＧａＮ層２４の厚さを６００ｎｍ以下にすることに加えて、ＧａＮ層２４の成長温度を１０５０℃以下にすることが必要である。仮にＧａＮ層２４の成長温度を１０２０℃に設定したとしても、ＧａＮ層２４の厚さが１０００ｎｍとすると、やはりＧａＮ層２４の（１０２）面の半値幅は３５０ａｒｃｓｅｃ程度となり、貫通転位密度は不十分な量となる。またＧａＮ層２４の成長温度を１０００℃以下に設定すると、ＧａＮ層２４自体の平坦化が進まず、鏡面な半導体ウェハが得られず、ＨＥＭＴを作成することができない。ＳｉＣ基板２２上の成長においてはＧａＮ層２４の成長温度・厚さを適切に設定することによって、ＨＥＭＴ作成に耐える結晶品質、一例として鏡面な表面と所定以上の転移密度量とが両立可能となる。
次に、ＡｌＮ層２５の成長条件を検討する。図６は、異なるＡｌＮ層の成長条件でのＧａＮ層の（１０２）面の半値幅とオーミック電極のコンタクト抵抗との相関関係を示すグラフである。図６の横軸は、ＧａＮ層２４の貫通転位密度の代替値であるＧａＮ層２４の（１０２）面の半値幅を示す。図６の縦軸は、オーミック電極２７のコンタクト抵抗を示す。図６に示すプロット４１は、成長条件αにてＡｌＮ層２５を成長した場合における上記半値幅と上記コンタクト抵抗との相関関係を示している。図６に示すプロット４２は、成長条件βにてＡｌＮ層２５を成長した場合における上記半値幅と上記コンタクト抵抗との相関関係を示している。図６に示すプロット４３は、成長条件γにてＡｌＮ層２５を成長した場合における上記半値幅と上記コンタクト抵抗との相関関係を示している。なお、成長条件α、β、γのそれぞれにおいて、ＡｌＮ層を成長するためのガスとして、ＴＭＡ、ＮＨ３、及びＨ２が用いられる。
成長条件αは、高圧であって、ＮＨ３の流量が大きい成長条件である。具体的には、成長条件αは、成長圧力を１００Ｔｏｒｒ（約１３３ｋＰａ）とし、ガスの全体流量に対するＮＨ３の流量比を３０％とする条件である。ここで上述したように、ＴＭＡの流量はＮＨ３の流量及びＨ２の流量に対して無視でき得る量である。このため、ガスの全体流量は、ＮＨ３及びＨ２の合計流量に実質的に相当する。成長条件αにてＡｌＮ層を成長した場合、ＧａＮ層の貫通転位密度によらず、コンタクト抵抗は約１．２Ω・ｍｍである。
成長条件βは、低圧であって、ＮＨ３の流量が大きい成長条件である。具体的には、成長条件βは、成長圧力を５０Ｔｏｒｒ（約６７ｋＰａ）とし、ガスの全体流量に対するＮＨ３の流量比を３０％とする条件である。成長条件βにてＡｌＮ層を成長した場合、ＧａＮ層の貫通転位密度が増加するにつれて、コンタクト抵抗は下がる傾向にある。しかしながら、コンタクト抵抗は、安定して低くなっていない。
成長条件γは、低圧であって、ＮＨ３の流量が小さい成長条件である。具体的には、成長条件γは、成長圧力を５０Ｔｏｒｒ（約６７ｋＰａ）とし、ガスの全体流量に対するＮＨ３の流量比を１０％とする条件である。成長条件γにてＡｌＮ層を成長した場合、ＧａＮ層の貫通転位密度が所定以上であれば、コンタクト抵抗が安定して小さくなる傾向にある。例えば、ＧａＮ層の（１０２）面の半値幅が、５００ａｒｃｓｅｃ以上であればよい。
以上に検討したＧａＮ層の成長条件γに基づいて、上記製造方法に沿って、ＳｉＣ基板２上にＧａＮ層４を成長する。そして、チャネル層であるＧａＮ層４上にスペーサ層であるＡｌＮ層５と、バリア層であるＡｌＧａＮ層６とを成長して得られる窒化物半導体積層構造を用いて、ＨＥＭＴ１等の窒化物半導体デバイスを形成する。この場合、ＧａＮ層４の（１０２）面の半値幅が５００ａｒｃｓｅｃ以上となり、貫通転位密度が所定以上となる。これにより、ＡｌＮ層に凹凸やピットが良好に形成され、ＨＥＭＴ１におけるオーミック電極であるソース７及びドレイン８とＡｌＧａＮ層６とのコンタクト抵抗が安定的に低減される。加えて、窒化物半導体積層構造中にＡｌＮ層５が設けられることによって、ＨＥＭＴ１の高周波特性を改善できる。したがって、本実施形態によれば、高周波特性の改善と、コンタクト抵抗の低減との両立が実現可能なＨＥＭＴ１を提供できる。
加えて、ＡｌＮ層５の成長条件を、５０Ｔｏｒｒ以下の成長圧力であって、水素（Ｈ２）及びアンモニア（ＮＨ３）の合計流量で実質的に決定される全体流量に対してアンモニア（ＮＨ３）の流量を１０％以下である条件とすることにより、ＡｌＮ層５にＧａＮ層４の貫通転位に起因した凹凸やピットがより良好に形成される。これにより、ＨＥＭＴ１におけるオーミック電極であるソース７及びドレイン８とＡｌＧａＮ層６とのコンタクト抵抗がより安定的に低減される。
また、成長圧力が５０Ｔｏｒｒ以下であって、Ｈ２及びＮＨ３の流量が、ＮＨ３／（Ｈ２＋ＮＨ３）＜１０％、を満たす条件にて、ＡｌＮ層５上にＡｌＧａＮ層６を成長してもよい。
また、ＡｌＮ層５上に、組成がＡｌ０．２Ｇａ０．８Ｎであり、且つ２０ｎｍの厚さを有するＡｌＧａＮ層６を成長してもよい。
また、ＡｌＮ層５の厚さは、約１ｎｍであってもよい。この場合、ＨＥＭＴ１の高周波特性を良好に改善できる。
本発明による窒化物半導体デバイス及びその製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば上記実施形態においては、ＡｌＮ層５上にＡｌＧａＮ層６が成長しているが、本発明はこれに限定されない。例えば、バリア層としてＡｌＮ層５上にＩｎＡｌＧａＮ層又はＩｎＡｌＮ層等が成長してもよい。
上記実施形態において、ＨＥＭＴ１は、キャップ層を有してもよい。キャップ層は、例えば、ＡｌＧａＮ層６上にエピタキシャル成長することによって形成される。キャップ層は、例えばＧａＮ層である。このＧａＮ層は、例えば３ｎｍの厚さを有しており、ｎ型化していてもよい。
上記実施形態においては、ＡｌＮ層５の下地層はＧａＮ層４であるが、本発明はこれに限定されない。例えば、上記下地層は、ＧａＮ／ＡｌＧａＮのヘテロバッファ構造であり、且つ、ＧａＮ層の厚さが５０ｎｍでもよい。すなわち、下地層においては、ＡｌＧａＮ層の欠陥密度（転位密度）及び（１０２）面の半値幅が支配的であってもよい。この場合であっても、ＡｌＮ層５がＨＥＭＴ１のコンタクト抵抗に対して支配的である限り、本発明の作用効果が奏され得る。
また、上記実施形態では窒化物半導体デバイスとしてＨＥＭＴが説明されているが、本発明はＨＥＭＴ以外の窒化物半導体デバイスにも適用できる。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。なお、下記実施例の説明においては、上記実施形態と重複する記載は省略する。
（実施例１）
実施例１として、図１に示されるＨＥＭＴ１を、上記実施形態にて説明した製造方法に沿って形成した。すなわち、実施例１では、ＳｉＣ基板上に、厚さ２０ｎｍのＡｌＮバッファ層と、厚さ５００ｎｍのＧａＮチャネル層と、厚さ１ｎｍのＡｌＮスペーサ層と、Ａｌ組成２５％、厚さ２０ｎｍのＡｌＧａＮバリア層と、Ｔｉ層／Ａｌ層からなるオーミック電極であるソース及びドレインと、Ｎｉ層／Ａｕ層からなるゲート電極と、表面保護膜であるＳｉＮ膜とを有するＨＥＭＴを形成した。ＡｌＮバッファ層の成長温度は１１００℃であり、ＧａＮチャネル層の成長温度は１０４０℃であり、ＡｌＮスペーサ層及びＡｌＧａＮバリア層の成長温度は１０００℃であった。ＡｌＮスペーサ層及びＡｌＧａＮバリア層の成長圧力は５０Ｔｏｒｒであった。ＡｌＮスペーサ層を成長する際のＮＨ３の流量は、ガスの全体流量に対して１０％に設定した。
実施例１のＨＥＭＴにおいて、オーミック電極のコンタクト抵抗の測定結果は、０．３Ω・ｍｍであった。また、ロッキングカーブ法にてＧａＮチャネル層のＸ線回折測定を行ったところ、ＧａＮチャネル層の（１０２）面の半値幅は、５３０ａｒｃｓｅｃであった。
また、実施例１においては、ＡｌＮスペーサ層までを成長した試料を準備した。そして、原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）を用い、試料のＡｌＮスペーサ層側の表面を分析した。当該表面の二乗平均面荒さ（Ｒｍｓ）は、０．５１ｎｍであり、凹部の密度は２×１０９／ｃｍ２であった。図７は、実施例１の試料のＡＦＭ分析結果を示す写真である。図７に示すように、試料の分析された表面には、多数の凹みが確認された。これらの凹みは、断面略Ｖ字型であった。
（比較例１）
比較例１では、実施例１と同様にＨＥＭＴを上記製造方法に沿って形成した。比較例１では、実施例１と比較して、ＧａＮチャネル層の厚さを大きくすると共に、ＧａＮチャネル層の成長温度を高くした。具体的には、ＧａＮチャネル層の厚さは１２００ｎｍとし、ＧａＮチャネル層の成長温度は１０８０℃とした。また比較例１では、実施例１と比較して、ＡｌＮスペーサ層の成長圧力を高くすると共に、ガスの全体流量に対するＮＨ３の流量を大きくした。具体的には、ＡｌＮスペーサ層の成長圧力を１５０Ｔｏｒｒとし、ＡｌＮスペーサ層を成長する際のＮＨ３の流量は、ガスの全体流量に対して３０％に設定した。
比較例１のＨＥＭＴにおいて、オーミック電極のコンタクト抵抗の測定結果は、１．２Ω・ｍｍであった。また、ロッキングカーブ法にてＧａＮチャネル層のＸ線回折測定を行ったところ、ＧａＮチャネル層の（１０２）面の半値幅は、２８０ａｒｃｓｅｃであった。
比較例１では、実施例１と同様に、ＡｌＮスペーサ層までを成長した試料を準備した。そして、ＡＦＭを用い、試料のＡｌＮスペーサ層側の表面を分析した。当該表面の二乗平均面荒さは、０．１３ｎｍであり、凹部の密度は１×１０８／ｃｍ２であった。図８は、比較例１の試料のＡＦＭ分析結果を示す写真である。図８に示すように、試料の分析された表面には、複数の凹みが確認された。比較例１の凹みの数は、実施例１の凹みの数よりも明らかに少なかった。これらの結果より、ＧａＮチャネル層の貫通転位密度が小さいことにより、ＡｌＮスペーサ層に凹凸が生じにくくなること、及び、オーミック電極のコンタクト抵抗が高くなることがわかる。
（比較例２）
比較例２では、実施例１と同様にＨＥＭＴを上記製造方法に沿って形成した。比較例２では、実施例１と比較して、ＧａＮチャネル層の厚さを大きくすると共に、ＧａＮチャネル層の成長温度を高くした。具体的には、比較例１と同様に、ＧａＮチャネル層の厚さは１２００ｎｍとし、ＧａＮチャネル層の成長温度は１０８０℃とした。
比較例２のＨＥＭＴにおいて、オーミック電極のコンタクト抵抗の測定結果は、１．０Ω・ｍｍであった。また、ロッキングカーブ法にてＧａＮチャネル層のＸ線回折測定を行ったところ、ＧａＮチャネル層の（１０２）面の半値幅は、２７０ａｒｃｓｅｃであった。
比較例２では、実施例１及び比較例１と同様に、ＡｌＮスペーサ層までを成長した試料を準備した。そして、ＡＦＭを用い、試料のＡｌＮスペーサ層側の表面を分析した。当該表面の二乗平均面荒さは、０．２７ｎｍであり、凹部の密度は４×１０９／ｃｍ２であった。比較例２のＲｍｓは、比較例１よりも大きかったものの、実施例１よりは小さかった。これらの結果より、凹凸が形成されやすい成長条件にてＡｌＮスペーサ層を成長させたとしても、ＧａＮチャネル層の貫通転位密度が小さいと、オーミック電極のコンタクト抵抗が低減されにくいことがわかる。
以上より、ＧａＮチャネル層の貫通転位密度を所定以上に設定しつつ、凹凸が形成されやすい成長条件にてＡｌＮスペーサ層を成長することによって、オーミック電極のコンタクト抵抗が安定的に低減される傾向にあることが示された。
１…ＨＥＭＴ、２…ＳｉＣ基板、３…ＡｌＮ層、４…ＧａＮ層（ＧａＮチャネル層）、５…ＡｌＮ層（ＡｌＮスペーサ層）、６…ＡｌＧａＮ層（ＡｌＧａＮバリア層）、６ａ，６ｂ…リセス、７…ソース、８…ドレイン、９…ゲート、１０…保護膜、１１…チャネル領域、２１…ウェハ、２２…ＳｉＣ基板、２４…ＧａＮ層、２５…ＡｌＮ層、２６…ＡｌＧａＮ層、２６ａ…リセス、２７…オーミック電極、３１…ピット、４１〜４３…プロット。

Claims (8)

  1. 炭化ケイ素（ＳｉＣ）基板の上に１０５０℃以下の成長温度にて、６００ｎｍ以下の厚さを有するＧａＮチャネル層を成長する工程と、
    ５０Ｔｏｒｒ以下の成長圧力であって、水素（Ｈ２）及びアンモニア（ＮＨ３）の合計流量で実質的に決定される全体流量に対してアンモニア（ＮＨ３）の流量が１０％以下である条件にて、前記ＧａＮチャネル層上にＡｌＮ層を成長する工程と、
    を備える窒化物半導体デバイスの製造方法。
  2. ５０Ｔｏｒｒ以下の成長圧力であって、水素（Ｈ２）及びアンモニア（ＮＨ３）の流量が、ＮＨ３／（Ｈ２＋ＮＨ３）＜１０％、を満たす条件にて、前記ＡｌＮ層上にＡｌＧａＮ層を成長する工程をさらに備える、請求項１に記載の窒化物半導体デバイスの製造方法。
  3. 前記ＡｌＮ層上に、組成がＡｌ０．２Ｇａ０．８Ｎであり、且つ２０ｎｍの厚さを有する前記ＡｌＧａＮ層を成長する、請求項２に記載の窒化物半導体デバイスの製造方法。
  4. 前記ＡｌＧａＮ層上に３ｎｍの厚さを有するＧａＮ層をさらに成長する、請求項３に記載の窒化物半導体デバイスの製造方法。
  5. 前記ＡｌＮ層の厚さは、約１ｎｍである、請求項１〜４のいずれか一項に記載の窒化物半導体デバイスの製造方法。
  6. ６００ｎｍ以下の厚さを有するＧａＮチャネル層と、
    前記ＧａＮチャネル層上に設けられ、約１ｎｍの厚さを有するＡｌＮ層と、
    前記ＡｌＮ層上に設けられるバリア層と、
    を備え、
    前記ＧａＮチャネル層は、Ｘ線ロッキングカーブ法による（１０２）面の半値幅が５００ａｒｃｓｅｃ以上であり、
    前記ＡｌＮ層の表面は１×１０９／ｃｍ２以上の凹部密度を有する、
    窒化物半導体デバイス。
  7. ６００ｎｍ以下の厚さを有するＧａＮチャネル層と、
    前記ＧａＮチャネル層上に設けられ、約１ｎｍの厚さを有するＡｌＮ層と、
    前記ＡｌＮ層上に設けられるバリア層と、
    を備え、
    前記ＧａＮチャネル層は、Ｘ線ロッキングカーブ法による（１０２）面の半値幅が５００ａｒｃｓｅｃ以上であり、
    前記ＡｌＮ層は０．２ｎｍ以上の二乗平均面粗さを有する、
    窒化物半導体デバイス。
  8. 前記バリア層がＡｌＧａＮ層である請求項６もしくは７に記載の窒化物半導体デバイス。
JP2017007386A 2017-01-19 2017-01-19 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法 Active JP6729416B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017007386A JP6729416B2 (ja) 2017-01-19 2017-01-19 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
US15/874,408 US10263094B2 (en) 2017-01-19 2018-01-18 Nitride semiconductor device and process of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017007386A JP6729416B2 (ja) 2017-01-19 2017-01-19 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2018117064A JP2018117064A (ja) 2018-07-26
JP6729416B2 true JP6729416B2 (ja) 2020-07-22

Family

ID=62841062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017007386A Active JP6729416B2 (ja) 2017-01-19 2017-01-19 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法

Country Status (2)

Country Link
US (1) US10263094B2 (ja)
JP (1) JP6729416B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10867792B2 (en) * 2014-02-18 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
US10636875B1 (en) * 2019-01-21 2020-04-28 Northrop Grumman Systems Corporation Localized tunneling enhancement for semiconductor devices
JP7595415B2 (ja) * 2020-01-27 2024-12-06 株式会社東芝 半導体装置、半導体装置の製造方法、半導体装置の製造装置
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
CN114520263A (zh) * 2020-11-19 2022-05-20 联华电子股份有限公司 半导体装置及半导体装置的制作方法
CN116264251A (zh) * 2021-12-15 2023-06-16 苏州能讯高能半导体有限公司 半导体器件的外延结构及其制备方法、半导体器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3977659B2 (ja) 2002-02-21 2007-09-19 沖電気工業株式会社 ヘテロ接合電界効果トランジスタ
JP3709437B2 (ja) 2002-03-07 2005-10-26 独立行政法人産業技術総合研究所 ＧａＮ系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法
US7981744B2 (en) * 2004-06-10 2011-07-19 Toyoda Gosei Co., Ltd. Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth
JP5383974B2 (ja) * 2006-12-27 2014-01-08 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
US8216924B2 (en) * 2009-10-16 2012-07-10 Cree, Inc. Methods of fabricating transistors using laser annealing of source/drain regions
US8648389B2 (en) * 2011-06-08 2014-02-11 Sumitomo Electric Industries, Ltd. Semiconductor device with spacer layer between carrier traveling layer and carrier supplying layer
JP2015192026A (ja) * 2014-03-28 2015-11-02 住友電気工業株式会社 半導体装置の製造方法
WO2016051935A1 (ja) * 2014-10-03 2016-04-07 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
WO2016181441A1 (ja) * 2015-05-08 2016-11-17 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6760556B2 (ja) * 2016-11-30 2020-09-23 住友電工デバイス・イノベーション株式会社 半導体基板の製造方法
JP6870304B2 (ja) * 2016-12-05 2021-05-12 住友電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2018117064A (ja) 2018-07-26
US20180204928A1 (en) 2018-07-19
US10263094B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
JP6729416B2 (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
CN108140563B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP4792814B2 (ja) 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US9355843B2 (en) Semiconductor device and method of manufacturing the same
CN107408511B (zh) 化合物半导体基板
JP5546514B2 (ja) 窒化物半導体素子及び製造方法
JP2007519262A5 (ja)
WO2011055774A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
TWI663635B (zh) 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長
US10038086B2 (en) Process for forming a high electron mobility transistor
CN111406306B (zh) 半导体装置的制造方法、半导体装置
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP4984557B2 (ja) 縦型窒化ガリウム半導体装置を作製する方法、エピタキシャル基板を作製する方法
US20150287791A1 (en) Nitride semiconductor device and nitride semiconductor substrate
WO2019142496A1 (ja) 窒化物半導体エピタキシャル基板
JP4888537B2 (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP5914999B2 (ja) 半導体装置の製造方法
CN113424326B (zh) 一种半导体结构及其制备方法
JP7602603B2 (ja) Ｉｉｉ族窒化物積層体
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
TWI572036B (zh) Nitride crystal structure
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP2014090065A (ja) 窒化物系半導体エピタキシャルウエハ及び窒化物系電界効果型トランジスタ
US20150279658A1 (en) Method of growing nitride semiconductor device
JP2009246307A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200615

R150 Certificate of patent or registration of utility model

Ref document number: 6729416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250