JP2015122471A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2015122471A JP2015122471A JP2014081797A JP2014081797A JP2015122471A JP 2015122471 A JP2015122471 A JP 2015122471A JP 2014081797 A JP2014081797 A JP 2014081797A JP 2014081797 A JP2014081797 A JP 2014081797A JP 2015122471 A JP2015122471 A JP 2015122471A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- semiconductor substrate
- region
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 99
- 239000002184 metal Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 48
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 23
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 110
- 230000008569 process Effects 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 238000003860 storage Methods 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910008484 TiSi Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 241000212978 Amorpha <angiosperm> Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体装置における上部配線（ビット線）と半導体基板との接続抵抗を低減する。
【解決手段】第１領域１０４においては、半導体基板１０２とビットコンタクト１２０が接続され、ビットコンタクト１２０の側面は第１絶縁層１３６により囲まれる。第２領域１０６においては、半導体基板１０２の上にゲート絶縁膜１５８が形成され、その上にゲート電極１４８が形成される。ゲート電極の上には金属シリサイド層が形成される。また、ビットコンタクト１２０と第１絶縁層１３６の上にも金属シリサイド層１４２が形成される。金属シリサイド層１４２の上に金属配線層等の配線層が形成される。
【選択図】図１
【解決手段】第１領域１０４においては、半導体基板１０２とビットコンタクト１２０が接続され、ビットコンタクト１２０の側面は第１絶縁層１３６により囲まれる。第２領域１０６においては、半導体基板１０２の上にゲート絶縁膜１５８が形成され、その上にゲート電極１４８が形成される。ゲート電極の上には金属シリサイド層が形成される。また、ビットコンタクト１２０と第１絶縁層１３６の上にも金属シリサイド層１４２が形成される。金属シリサイド層１４２の上に金属配線層等の配線層が形成される。
【選択図】図１
Description
本発明は、多層配線構造、特に、フルメタル構造のビット線を有する半導体装置とその製造方法に関する。
代表的な半導体メモリデバイスであるＤＲＡＭ（Dynamic Random Access Memory）においては、高集積化にともなってメモリセルの縮小が要求され、メモリセルの縮小にともなってビット線の縮小が必要となる。ポリメタル構造のビット線の場合、シリコン層の分だけビット線が厚くなるため、シリコン層を有さないフルメタル構造のビット線が求められる（特許文献１，２参照）。
フルメタル構造のビット線の場合、半導体基板に形成されるソース／ドレイン領域とビット線を接続するコンタクトプラグ（ビットコンタクト）とビット線との接続面積は、ビット線の幅によって決まる。たとえば、ビット線が金属層（Ｗ）とバリアメタル（ＴｉＮ）との積層構造であって、コンタクトプラグがシリコンからなる場合、バリアメタル（ＴｉＮ）とシリコンとの接触抵抗を低減するために、その界面に金属シリサイド層を形成する。ビット線の細線化にともなってＴｉＮと金属シリサイドとの接続面積が減少することによってビットコンタクトの抵抗値が大きくなりやすい。
本発明に係る半導体装置は、第１領域において、半導体基板と接続されるコンタクトプラグと、コンタクトプラグの側面を囲む絶縁層と、第２領域において、半導体基板の上面を覆うゲート絶縁膜と、ゲート絶縁膜と接続されるゲート電極と、コンタクトプラグおよび絶縁層の上表面に形成され、かつ、ゲート電極の上表面にも形成される金属シリサイド層と、金属シリサイド層に積層される配線層と、を備える。
本発明に係る半導体装置は、半導体基板と、半導体基板上に形成される金属シリサイド層と、半導体基板上に形成されるゲート絶縁膜と、を備える。金属シリサイド層は、第１の導電体を介して半導体基板に接続される第１の部分と、第１の導電体の側面を囲む絶縁層と接続される第２の部分と、第２の導体およびゲート絶縁膜を介して半導体基板と接続される第３の部分と、を含む。
本発明に係る半導体装置の製造方法は、第１の領域において、半導体基板上に第１の絶縁層を形成するステップと、第２の領域において、半導体基板に第２の絶縁層を形成するステップと、第２の絶縁層の上に第２の導電体を形成するステップと、第１の絶縁層に開口を形成し半導体基板を露出させるステップと、開口を第１の導電体により埋設するステップと、第１の絶縁層、第１の導電体、第２の導電体を覆うシリコン層を形成するステップと、シリコン層を覆う金属層を形成するステップと、シリコン層と金属層を熱処理により反応させて金属シリサイド層に転換するステップと、を備える。
本発明によれば、半導体装置における上部配線（ビット線）と半導体基板との接続抵抗を低減できる。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図１は、本発明の第１の実施形態における半導体装置１００の断面図である。図２は、半導体装置１００の第１領域１０４における構成を示す平面図である。図３は、図２のＡ−Ａ'線における拡大断面図である。図４は、図２のＢ−Ｂ'線における拡大断面図である。本実施形態における半導体装置１００はＤＲＡＭのメモリセルアレイであるが、本発明はＤＲＡＭへの適用に限定されるものではない。
半導体装置１００は、Ｐ型シリコンの半導体基板１０２に形成される。第１領域１０４にはトレンチ・トランジスタＴｒ１が形成され、第２領域１０６にはプレーナ・トランジスタＴｒ２が形成される。半導体基板１０２の第１領域１０４は、複数のトレンチ１１２と、２つのトレンチ１１２の間に形成される第１拡散層１０８（ｎ型拡散層）および２つのトレンチ１１２の両側に形成される第２拡散層１１０（ｎ型拡散層）を含む。第１拡散層１０８および第２拡散層１１０はソース／ドレイン領域となる。トレンチ１１２の内表面はゲート絶縁膜１１４（ＳｉＯ）およびバリアメタル１１６（ＴｉＮ）で覆われ、その内部にワード線１１８（Ｗ）が形成される。
第１拡散層１０８の上部にはビットコンタクト１２０が形成され、第２拡散層１１０の上部にはストレージコンタクト１２２（コンタクトプラグ）が形成される。ビットコンタクト１２０にはビット線１２４が接続される。また、ビットコンタクト１２０は、第１拡散層１０８と直接接続される。ビット線１２４は図２に示すように、蛇行することにより複数のビットコンタクト１２０と連続的に接続される。ビット線１２４の上部にはエッチング時にハードマスクとして機能する窒化膜１４０（ＳｉＮ）が積層される。ストレージコンタクト１２２の上方にはストレージ素子１２６（シリンダキャパシタ）が接続される。ストレージ素子１２６は、プラグ１３２を介して上部配線１３４と接続される。
活性領域１２８はその周囲を素子分離領域１３０に囲まれた細長い島状の領域として形成される（図２参照）。素子分離領域１３０は半導体基板上の素子分離溝をフィールド絶縁層（ＳｉＯ２）で埋設して形成される。ストレージコンタクト１２２およびストレージ素子１２６は、活性領域１２８の両端部に形成される。ストレージコンタクト１２２は、第２拡散層１１０と重なる領域のみならずそれよりも内側（ワード線１１８側）にはみ出した形状を有する。すなわち、ワード線１１８と平面視にて重なる部分を有している。
半導体基板１０２の表面には第２絶縁層１３８（ＳｉＯ２）が形成され、ワード線１１８の上部および第２絶縁層１３８を覆うように第１絶縁層１３６が形成される（図４参照）。第１絶縁層１３６は、ビットコンタクト１２０の側面を囲む。
ビット線１２４は、金属シリサイド層１４２、バリアメタル層１４４、金属配線層１４６を含む。本実施形態における金属シリサイド層１４２は、チタンシリサイド（ＴｉＳｉ２）により形成されるが、チタン（Ｔｉ）の代わりに、あるいは、チタンに加えて、コバルト、ニッケル、白金などを含有してもよい。バリアメタル層１４４は、窒化チタン（ＴｉＮ）により形成され、金属配線層１４６はタングステン（Ｗ）により形成される。
第２領域１０６においては、ビット線１２４は、半導体基板１０２、第２絶縁層１３８およびアモルファスシリコン層１４８（ゲート電極）の上に形成される。また、半導体基板１０２には第３拡散層１５０（ソース／ドレイン領域）が形成される。第３拡散層１５０は、ストレージコンタクト１２２と同じ構造のコンタクトプラグ１５２を介して上部の配線層１５４と接続される。
図３，図４に示すように、本実施形態におけるビット線１２４の下層には金属シリサイド層１４２が形成されている。金属シリサイド層１４２は、ビットコンタクト１２０だけではなく、ビットコンタクト１２０の周囲に形成される第１絶縁層１３６とも接触する。このように、ビットコンタクト１２０は、ビットコンタクト１２０自身よりも面積の大きな金属シリサイド層１４２と接続されている。半導体基板１０２においては、金属シリサイド層１４２は、ビットコンタクト１２０（第１の導電体）と接続される部分（第１の部分）だけでなく、第１絶縁層１３６と接触する部分（第２の部分）を有する（図３参照）。このため、ビット線１２４を構成するバリアメタル１１６とビットコンタクト１２０上の金属シリサイド層１４２との接続面積を充分に確保できるため、両者の接続抵抗を小さくできる。
第２領域１０６に形成されるプレーナ・トランジスタＴｒ２においては、ゲート電極となるアモルファスシリコン層１４８は、ゲート絶縁膜１５８を介して半導体基板１０２と接触する。プレーナ・トランジスタＴｒ２においては、金属シリサイド層１４２はアモルファスシリコン層１４８（第２の導電体）とゲート絶縁膜１５８を介して半導体基板１０２と接続される（第３の部分）。
次に、本実施形態における半導体装置１００の製造方法について説明する。
まず、公知のように、半導体基板１０２の全面には、ＣＶＤにより第２絶縁層１３８（第１の絶縁層）が形成される。その上で、半導体基板１０２に素子分離溝（トレンチ）を形成し、トレンチに酸化シリコン（ＳｉＯ２）を埋設することにより素子分離領域１３０を形成する（図５）。更に、高エネルギーのリンを注入することによりｎウェル１５６（拡散領域）を形成する。
次に、ワード線１１８を形成するために、まず、エッチングによりトレンチ１１２を形成する（図６）。熱酸化により、トレンチ１１２の内側面にゲート絶縁膜１１４を形成し、更に、バリアメタル１１６（ＴｉＮ）を形成したあと、トレンチ１１２にワード線１１８（Ｗ）を埋設する（図７）。ワード線１１８の上表面が、半導体基板１０２の上表面より低くなるようにワード線１１８をエッチバックする。
次に、トレンチ１１２の上部を、第１絶縁層１３６の成膜により埋設する（図８）。第１絶縁層１３６は、単層のシリコン窒化膜として形成されてもよいし、ＬＰＣＶＤによるシリコン窒化膜とＡＬＤ（Atomic Layer Deposition）によるシリコン窒化膜の積層膜として形成してもよい。また、第２領域１０６からは第２絶縁層１３８をウェットエッチング等により除去する。これにより、第２領域１０６においては半導体基板１０２の表面が露出する。
次に、ゲート絶縁膜１５８を熱酸化により形成する（図９）。その後、半導体基板１０２の全面にアモルファスシリコン層１４８（第２の導電体）をＣＶＤにより成膜する。
続いて、第２領域１０６のトランジスタ形成領域をレジスト１６０で保護して、リンを低エネルギーにて、アモルファスシリコン層１４８のｎチャネル領域に注入する（図１０）。更に、第２領域１０６のトランジスタ形成領域以外をレジスト１６０で保護して、ボロンをｐチャネル領域に注入する（図１１）。
次に、アモルファスシリコン層１４８の上に、キャップ絶縁膜１６２（ＳｉＯ２）をプラズマＣＶＤにより成膜する（図１２）。第２領域１０６をレジスト１６０により保護し、第１領域１０４のアモルファスシリコン層１４８、キャップ絶縁膜１６２をエッチングにより除去する（図１３）。
続いて、ビット線コンタクトマスクによるドライエッチングにより、第１絶縁層１３６をエッチングし、ビットコンタクト１２０のための開口を作る（図１４）。続いて、半導体基板１０２の全面にＣＶＤによりシリコン膜（ビットコンタクト１２０：第１の導電体）を成膜する（図１５）。このシリコン膜にはリンがドープされる。
このシリコン膜（ビットコンタクト１２０）を第１絶縁層１３６が露出するまでエッチバックする。このとき、キャップ絶縁膜１６２も除去される（図１６）。こうして、第１領域１０４のトレンチ型のトランジスタにおいて、ビットコンタクト１２０が形成される。
次に、ビット線１２４を形成する。まず、半導体基板１０２の上に薄くアモルファスシリコン膜１６４を形成する。アモルファスシリコン膜１６４の厚みは３ｎｍ程度の薄さが好ましい（図１７）。更に、ＰＶＤ法により２ｎｍ程度の厚みにてチタン膜１６６を形成し、続いてバリアメタル層１４４（ＴｉＮ）、金属配線層１４６（Ｗ）をＰＶＤ法により形成する（図１８）。
このあと、８５０度程度の急速熱アニール（ＲＴＡ：Rapid Thermal Annealing）を行うと、アモルファスシリコン膜１６４とチタン膜１６６が反応し、金属シリサイド層１４２（ＴｉＳｉ２）が生成される（図１９）。こうして、金属シリサイド層１４２、バリアメタル層１４４および金属配線層１４６が積層されたビット線１２４が形成される。ビット線１２４の上には窒化膜１４０が成膜される。このように、トレンチ・トランジスタＴｒ１およびプレーナ・トランジスタＴｒ２の双方の金属シリサイド層１４２を同一プロセスにて作ることができる。
次に、ハードマスクを用いたドライエッチングにより、第１領域１０４のビット線１２４、第２領域１０６のゲート電極を生成する（図２０）。ここで、第１領域１０４では、窒化膜１４０（ＳｉＮ）、金属配線層１４６（Ｗ）、バリアメタル層１４４（ＴｉＮ）、金属シリサイド層１４２（ＴｉＳｉ２）が積層され、第２領域１０６では、窒化膜１４０（ＳｉＮ）、金属配線層１４６（Ｗ）、バリアメタル層１４４（ＴｉＮ）、アモルファスシリコン層１４８（ポリシリコン）が積層される。
以後のプロセスは、公知技術の応用であるため簡単に説明する。まず、半導体基板１０２の全面にシリコン窒化膜１６８をＣＶＤ法により形成する（図２１）。シリコン窒化膜１６８のエッチバックを行い、これをゲート電極のサイドウォールとして残す。第３拡散層１５０の上にあるゲート絶縁膜１５８を除去したあと、第３拡散層１５０にイオン注入を行う。更に、シリコン窒化膜１７０をＣＶＤ法により形成し、同じくエッチバックによりサイドウォール化する。
あとは、各ゲート電極を層間絶縁膜１７２に埋設し、ストレージコンタクト１２２やコンタクトプラグ１５２を形成する（図２２）。第３拡散層１５０は、コンタクトプラグ１５２を介して上層の配線層１５４と接続される。その後、図１に示したように更に上層にストレージ素子１２６、プラグ１３２、上部配線１３４等を順次形成することにより、半導体装置１００の全体構造が形成される。
図２３は、本発明の第２の実施形態における半導体装置の構造を示す拡大断面図であり、図２のＡ−Ａ'線に沿った断面に相当する。
図２３に示すように、第２の実施形態による半導体装置は、ビットコンタクト１２０が金属プラグによって構成されている点において、上述した第１の実施形態による半導体装置と相違している。その他の点については第１の実施形態と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態においては、チタンシリサイド（ＴｉＳｉ２）などの金属シリサイドからなる金属シリサイド膜１２０Ａ、窒化チタン（ＴｉＮ）などからなるバリアメタル層１２０Ｂ及びタングステン（Ｗ）などの金属からなる金属層１２０Ｃによってビットコンタクト１２０が構成されている。金属シリサイド膜１２０Ａ及びバリアメタル層１２０Ｂは有底円筒形であり、金属層１２０Ｃは、該円筒を埋めるよう、コンタクトプラグ１２０の中心部分を構成する。このように、ビットコンタクト１２０をメタル材料によって構成すれば、ビットコンタクト１２０自体の抵抗値を下げることができるだけでなく、ビット線１２４とビットコンタクト１２０との界面抵抗も下げることができる。
図２３に示すビットコンタクト１２０の製造方法は次の通りである。
まず、図１４に示した工程を行うことによりビットコンタクト１２０のための開口を形成した後、全面に薄いシリコンライナー膜を形成する。シリコンライナー膜の膜厚は例えば３ｎｍである。そして、シリコンライナー膜にリンをドープした後、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）をこの順に堆積させる。次に、第１絶縁層１３６の上面に形成された不要なシリコンライナー膜、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）及びタングステン（Ｗ）をＣＭＰ法などによって除去した後、熱処理によってシリコンライナー膜とチタン（Ｔｉ）を反応させる。これにより、チタンシリサイド（ＴｉＳｉ２）からなる金属シリサイド膜１２０Ａが形成される。また、開口に残った窒化チタン（ＴｉＮ）及びタングステン（Ｗ）は、それぞれバリアメタル層１２０Ｂ及び金属層１２０Ｃとなる。
ここで、シリコンライナー膜とチタン（Ｔｉ）を熱処理によって全て反応させることは必須でなく、一部のシリコンライナー膜が開口内に残存しても構わない。この場合、開口の表面、つまり、ビットコンタクト１２０の底部及び側面は未反応のシリコンによって構成され、金属シリサイド層１２０Ａと第１の絶縁層１３６の間にはシリコン層が介在することになる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
１００ 半導体装置
１０２ 半導体基板
１０４ 第１領域
１０６ 第２領域
１０８ 第１拡散層
１１０ 第２拡散層
１１２ トレンチ
１１４ ゲート絶縁膜
１１６ バリアメタル
１１８ ワード線
１２０ ビットコンタクト
１２０Ａ 金属シリサイド膜
１２０Ｂ バリアメタル層
１２０Ｃ 金属層
１２２ ストレージコンタクト
１２４ ビット線
１２６ ストレージ素子
１２８ 活性領域
１３０ 素子分離領域
１３２ プラグ
１３４ 上部配線
１３６ 第１絶縁層
１３８ 第２絶縁層
１４０ 窒化膜
１４２ 金属シリサイド層
１４４ バリアメタル層
１４６ 金属配線層
１４８ アモルファスシリコン層
１５０ 第３拡散層
１５２ コンタクトプラグ
１５４ 配線層
１５６ ｎウェル
１５８ ゲート絶縁膜
１６０ レジスト
１６２ キャップ絶縁膜
１６４ アモルファスシリコン膜
１６６ チタン膜
１６８ シリコン窒化膜
１７０ シリコン窒化膜
１７２ 層間絶縁膜
Ｔｒ１ トレンチ・トランジスタ
Ｔｒ２ プレーナ・トランジスタ
１０２ 半導体基板
１０４ 第１領域
１０６ 第２領域
１０８ 第１拡散層
１１０ 第２拡散層
１１２ トレンチ
１１４ ゲート絶縁膜
１１６ バリアメタル
１１８ ワード線
１２０ ビットコンタクト
１２０Ａ 金属シリサイド膜
１２０Ｂ バリアメタル層
１２０Ｃ 金属層
１２２ ストレージコンタクト
１２４ ビット線
１２６ ストレージ素子
１２８ 活性領域
１３０ 素子分離領域
１３２ プラグ
１３４ 上部配線
１３６ 第１絶縁層
１３８ 第２絶縁層
１４０ 窒化膜
１４２ 金属シリサイド層
１４４ バリアメタル層
１４６ 金属配線層
１４８ アモルファスシリコン層
１５０ 第３拡散層
１５２ コンタクトプラグ
１５４ 配線層
１５６ ｎウェル
１５８ ゲート絶縁膜
１６０ レジスト
１６２ キャップ絶縁膜
１６４ アモルファスシリコン膜
１６６ チタン膜
１６８ シリコン窒化膜
１７０ シリコン窒化膜
１７２ 層間絶縁膜
Ｔｒ１ トレンチ・トランジスタ
Ｔｒ２ プレーナ・トランジスタ
Claims (23)
- 第１領域において、半導体基板と接続されるコンタクトプラグと、
前記コンタクトプラグの側面を囲む絶縁層と、
第２領域において、前記半導体基板の上面を覆うゲート絶縁膜と、
前記ゲート絶縁膜と接続されるゲート電極と、
前記コンタクトプラグおよび前記絶縁層の上表面に形成され、かつ、前記ゲート電極の上表面にも形成される金属シリサイド層と、
前記金属シリサイド層に積層される配線層と、
を備えることを特徴とする半導体装置。 - 前記金属シリサイド層は、チタン、コバルト、ニッケルおよび白金のうちの一以上を含有することを特徴とする請求項１に記載の半導体装置。
- 前記配線層は、タングステンを含有する金属層と、前記金属シリサイド層と接触するバリアメタル層を含むことを特徴とする請求項１または２に記載の半導体装置。
- 前記バリアメタル層は、窒化チタンを含有することを特徴とする請求項３に記載の半導体装置。
- 前記コンタクトプラグは不純物を含むシリコンから成ることを特徴とする請求項１から４のいずれかに記載の半導体装置。
- 前記コンタクトプラグは、前記半導体基板と接続され前記絶縁層の側面を覆う別の金属シリサイド層と、前記別の金属シリサイド層と接する別のバリアメタル層と、前記別のバリアメタル層を覆い前記コンタクトプラグの中心部分を構成する別の金属層を含むことを特徴とする請求項１から４のいずれかに記載の半導体装置。
- 前記別の金属シリサイド層と前記絶縁層の間にシリコン層が設けられていることを特徴とする請求項６に記載の半導体装置。
- 前記第１の領域において前記半導体基板に形成される溝と、
前記溝の一部を埋設するワード線と、を更に備え、
前記絶縁層は、前記溝において前記ワード線の直上に積層されるとともに前記半導体基板の上表面よりも突出することを特徴とする請求項１から７のいずれかに記載の半導体装置。 - 前記第１の領域において前記半導体基板上の素子分離領域と、
前記素子分離領域に囲まれた活性領域と、を更に備え、
互いに平行に配置された２つの前記溝が前記活性領域を横断し、前記２つの溝は前記活性領域から前記素子分離領域に渡って連続して延在することを特徴とする請求項８に記載の半導体装置。 - 前記ワード線は前記活性領域から前記素子分離領域に渡って連続して延在することを特徴とする請求項９に記載の半導体装置。
- 前記素子分離領域を覆うフィールド絶縁層と、
前記溝の内面を覆い、前記活性領域から前記素子分離領域に渡って連続して延在するセルゲート絶縁膜を更に備え、
前記活性領域において前記ワード線が前記セルゲート絶縁膜を介して前記半導体基板と対向し、前記素子分離領域において前記ワード線が前記セルゲート絶縁膜を介して前記フィールド絶縁層と対向することを特徴とする請求項１０に記載の半導体装置。 - 半導体基板と、
前記半導体基板上に形成される金属シリサイド層と、
前記半導体基板上に形成されるゲート絶縁膜と、を備え、
前記金属シリサイド層は、
第１の導電体を介して前記半導体基板に接続される第１の部分と、
前記第１の導電体の側面を囲む絶縁層と接続される第２の部分と、
第２の導体および前記ゲート絶縁膜を介して前記半導体基板と接続される第３の部分と、を含むことを特徴とする半導体装置。 - 前記金属シリサイド層上に形成される配線層を更に備えることを特徴とする請求項１２に記載の半導体装置。
- 前記配線層は、窒化チタン層および前記窒化チタン層上に積層されるタングステン層を含むことを特徴とする請求項１３に記載の半導体装置。
- 前記第１の部分および前記第２の部分は連続して延在することを特徴とする請求項１２に記載の半導体装置。
- 前記第１の導電体はシリコンを主成分とするコンタクトプラグであって、前記第２の導電体はシリコンを主成分とするゲート電極である、ことを特徴とする請求項１２に記載の半導体装置。
- 前記第１の導電体は、前記半導体基板と接続され前記絶縁層の側面を覆う別の金属シリサイド層と、前記別の金属シリサイド層と接するバリアメタル層と、前記バリアメタル層を覆い前記コンタクトプラグの中心部分を構成する金属層を含むことを特徴とする請求項１２に記載の半導体装置。
- 半導体基板と、
前記半導体基板と底部で接続される有底円筒形の第１金属シリサイドと、
前記第１金属シリサイドの側面を囲む絶縁層と、
前記第１金属シリサイドの内面を覆って前記円筒を埋設する金属層と、
前記絶縁層上、前記第１金属シリサイド層上及び前記金属層上に渡って延在する第２金属シリサイド層と、
を備える半導体装置。 - 前記第１金属シリサイド層と前記絶縁層の間にシリコン層が設けられていることを特徴とする請求項１８に記載の半導体装置。
- 第１の領域において、半導体基板上に第１の絶縁層を形成するステップと、
第２の領域において、前記半導体基板に第２の絶縁層を形成するステップと、
前記第２の絶縁層の上に第２の導電体を形成するステップと、
前記第１の絶縁層に開口を形成し前記半導体基板を露出させるステップと、
前記開口を第１の導電体により埋設するステップと、
前記第１の絶縁層、前記第１の導電体、前記第２の導電体を覆うシリコン層を形成するステップと、
前記シリコン層を覆う金属層を形成するステップと、
前記シリコン層と前記金属層を熱処理により反応させて金属シリサイド層に転換するステップと、
を備えることを特徴とする半導体装置の製造方法。 - 前記第１の導電体及び前記第２の導電体のそれぞれはシリコンが主成分であって、
前記金属層は、前記熱処理の間に、前記第１の導電体及び前記第２の導電体の各々の少なくとも一部と反応することを特徴とする請求項２０に記載の半導体装置の製造方法。 - 前記シリサイド層上に、配線層と絶縁材料から成るハードマスク層とを、この順序で積層するステップを更に備えることを特徴とする請求項２０または２１に記載の半導体装置の製造方法。
- 前記ハードマスクをマスクとして、前記第１の領域においては前記配線層及び前記金属シリサイド層を選択的に除去すると共に、前記第２の領域においては前記配線層、前記金属シリサイド層及び前記第２の導電体を選択的に除去するステップを更に備えることを特徴とする請求項２２に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014081797A JP2015122471A (ja) | 2013-11-20 | 2014-04-11 | 半導体装置およびその製造方法 |
| US14/660,759 US10468347B2 (en) | 2013-11-20 | 2015-03-17 | Semiconductor device including fully-silicided liner extending over a contact plug and insulating layer |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013239708 | 2013-11-20 | ||
| JP2013239708 | 2013-11-20 | ||
| JP2014081797A JP2015122471A (ja) | 2013-11-20 | 2014-04-11 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015122471A true JP2015122471A (ja) | 2015-07-02 |
Family
ID=53533835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014081797A Pending JP2015122471A (ja) | 2013-11-20 | 2014-04-11 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10468347B2 (ja) |
| JP (1) | JP2015122471A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108281423B (zh) | 2016-12-30 | 2020-11-10 | 联华电子股份有限公司 | 制作半导体元件的方法 |
| US10892224B2 (en) * | 2018-02-26 | 2021-01-12 | Micron Technology, Inc. | Apparatuses comprising protective material along surfaces of tungsten-containing structures |
| CN110299324B (zh) * | 2018-03-22 | 2024-03-26 | 长鑫存储技术有限公司 | 半导体储存器的晶体管结构及其制造方法 |
| KR102525163B1 (ko) | 2018-05-15 | 2023-04-24 | 삼성전자주식회사 | 집적회로 소자 |
| CN113972174A (zh) * | 2020-07-22 | 2022-01-25 | 长鑫存储技术有限公司 | 埋入式栅极及其制作方法 |
| KR20230013753A (ko) | 2021-07-20 | 2023-01-27 | 삼성전자주식회사 | 반도체 장치 |
| CN115842023B (zh) * | 2021-08-27 | 2024-12-06 | 长鑫存储技术有限公司 | 半导体结构和半导体结构的制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758058A (ja) | 1993-08-12 | 1995-03-03 | Sony Corp | 配線構造およびその製造方法 |
| JP3022744B2 (ja) * | 1995-02-21 | 2000-03-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR100390042B1 (ko) * | 2001-06-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성 방법 |
| KR100717279B1 (ko) * | 2005-08-08 | 2007-05-15 | 삼성전자주식회사 | 마스크롬 소자 및 그 형성 방법 |
| US20100012996A1 (en) * | 2008-07-16 | 2010-01-21 | Promos Technologies Inc. | Dynamic random access memory structure |
| KR101541779B1 (ko) * | 2009-01-16 | 2015-08-05 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
| KR101119774B1 (ko) * | 2009-08-11 | 2012-03-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
| KR101602251B1 (ko) * | 2009-10-16 | 2016-03-11 | 삼성전자주식회사 | 배선 구조물 및 이의 형성 방법 |
| US8461687B2 (en) * | 2010-04-06 | 2013-06-11 | Samsung Electronics Co., Ltd. | Semiconductor devices including bit line contact plug and buried channel array transistor, and semiconductor modules, electronic circuit boards and electronic systems including the same |
| JP2012099793A (ja) * | 2010-10-07 | 2012-05-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| DE102010064288B4 (de) * | 2010-12-28 | 2012-12-06 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten |
| KR20130026266A (ko) * | 2011-09-05 | 2013-03-13 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR101935007B1 (ko) * | 2012-03-30 | 2019-01-04 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101979752B1 (ko) * | 2012-05-03 | 2019-05-17 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101926027B1 (ko) * | 2012-08-31 | 2018-12-06 | 에스케이하이닉스 주식회사 | 비대칭 비트라인 컨택을 갖는 반도체 소자 및 그 제조방법 |
| KR101950349B1 (ko) * | 2012-12-26 | 2019-02-20 | 에스케이하이닉스 주식회사 | 보이드 프리 폴리실리콘 갭필 방법 및 그를 이용한 반도체장치 제조 방법 |
-
2014
- 2014-04-11 JP JP2014081797A patent/JP2015122471A/ja active Pending
-
2015
- 2015-03-17 US US14/660,759 patent/US10468347B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10468347B2 (en) | 2019-11-05 |
| US20150294934A1 (en) | 2015-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102378471B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| KR102505229B1 (ko) | 반도체 소자 및 반도체 소자 제조 방법 | |
| US9412665B2 (en) | Semiconductor device and method of fabricating the same | |
| CN109285835B (zh) | 半导体存储器件及其制造方法 | |
| KR102404645B1 (ko) | 반도체 장치 | |
| US20120086084A1 (en) | Semiconductor device | |
| US10468347B2 (en) | Semiconductor device including fully-silicided liner extending over a contact plug and insulating layer | |
| US20070296031A1 (en) | Semiconductor device and manufacture method thereof | |
| US10964704B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2009158591A (ja) | 半導体装置およびその製造方法 | |
| JP2012156451A (ja) | 半導体装置及びその製造方法 | |
| US20120119278A1 (en) | Semiconductor device and method of forming the same | |
| TWI668806B (zh) | 半導體記憶體結構及其製備方法 | |
| JP2011146428A (ja) | 半導体装置およびその製造方法 | |
| TWI652770B (zh) | 半導體記憶體結構及其製備方法 | |
| WO2014109310A1 (ja) | 半導体装置及びその製造方法 | |
| US20160086956A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2011129762A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2012038994A (ja) | 半導体装置及びその製造方法 | |
| US8169074B2 (en) | Semiconductor devices including first and second silicon interconnection regions | |
| CN110047832B (zh) | 半导体存储装置以及其制作方法 | |
| JP4609814B2 (ja) | 半導体装置の製造方法 | |
| CN210296297U (zh) | 存储器及半导体器件 | |
| JP2013232488A (ja) | 半導体装置及びその製造方法 | |
| CN112670180B (zh) | 存储器、半导体器件及其制造方法 |