[go: up one dir, main page]

JP2014527195A - アレイ基板、液晶ディスプレイ・パネル及びその断線の修復方法 - Google Patents

アレイ基板、液晶ディスプレイ・パネル及びその断線の修復方法 Download PDF

Info

Publication number
JP2014527195A
JP2014527195A JP2014523187A JP2014523187A JP2014527195A JP 2014527195 A JP2014527195 A JP 2014527195A JP 2014523187 A JP2014523187 A JP 2014523187A JP 2014523187 A JP2014523187 A JP 2014523187A JP 2014527195 A JP2014527195 A JP 2014527195A
Authority
JP
Japan
Prior art keywords
data line
repair
line
repair region
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014523187A
Other languages
English (en)
Inventor
松 ▲ウ▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2014527195A publication Critical patent/JP2014527195A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本発明は、アレイ基板、液晶ディスプレイ・パネル及びその断線修復方法を提供する。前記アレイ基板は、互いに交差する複数のゲート・ラインと複数のデータ・ラインとを有する信号線と、前記ゲート・ラインと前記データ・ラインとによって画定される複数の画素ユニットと、を備え、各画素ユニットにおいて、薄膜トランジスタ、共通電極、及び前記薄膜トランジスタのドレイン電極に接続される画素電極が形成され、各画素ユニットにおいて、１つのデータ・ラインに隣接する２つの角部で、第１の修復領域及び第２の修復領域がそれぞれ形成され、前記第１の修復領域及び第２の修復領域内で、前記画素電極が前記データ・ラインのパターンに重なり、且つ共通電極のパターンがない。

Description

公開される技術案は、アレイ基板、アレイ基板を有する液晶ディスプレイ・パネル及びその断線の修復方法に関する。
液晶ディスプレイ・パネルを製造するとき、断線を修復することは、良品率を向上する重要な手段である。従来技術では、データ・ライン断線を簡便に修復するように、液晶ディスプレイ・パネルの周囲にデータ修復ラインを配置する構造が多く採用される。
通常の液晶ディスプレイ・パネルのアレイ基板における画素構造は、図１に示すように、ゲート・ライン１１、データ・ライン１２、及びゲート・ライン１１とデータ・ライン１２とによって画定される画素ユニット２０を備え、画素ユニット２０において、薄膜トランジスタ１３、共通電極１４及び画素電極１５が形成される。液晶ディスプレイ・パネルにおける１つのデータ・ラインが断線すると、このデータ・ライン断線を、図２に示すように、修復することができる。具体的には、レーザー溶接によって、データ・ライン断線の先端部と後端部をデータ修復ライン４１にそれぞれ接続し、それによってデータ・ライン断線を修復する目的を達成する。
しかし、上述した断線修復方法は、データ修復ラインの数に制限される。一般的に、液晶ディスプレイ・パネルには、１〜２本のデータ・ライン断線を修復するように１〜２本のデータ修復ラインが配置される。液晶ディスプレイ・パネルにおいて、データ・ライン断線が多すぎると、液晶ディスプレイ・パネルを廃棄しかできないため、製品の良品率が影響されてしまう。
公開された技術案の実施例はアレイ基板を提供し、前記アレイ基板は、互いに交差する複数のゲート・ラインと複数のデータ・ラインとを有する信号線と、前記ゲート・ラインと前記データ・ラインとによって画定される複数の画素ユニットと、を備え、各画素ユニットにおいて、薄膜トランジスタ、共通電極、及び前記薄膜トランジスタのドレイン電極に接続される画素電極が形成され、各画素ユニットにおいて、１つのデータ・ラインに隣接する２つの角部で、第１の修復領域及び第２の修復領域がそれぞれ形成され、前記第１の修復領域及び第２の修復領域内で、前記画素電極が前記データ・ラインのパターンに重なり、且つ共通電極のパターンがない。
1つの例の前記アレイ基板では、前記画素ユニットの薄膜トランジスタに接続される１つのゲート・ラインに隣接し、且つ薄膜トランジスタが存在しない角部で、前記画素ユニットにおいて第３の修復領域がさらに形成され、前記第３の修復領域内で、前記画素電極が前記ゲート・ラインのパターンに重なり、かつ共通電極のパターンがない。
他の例のアレイ基板では、データ修復ラインが、全ての画素ユニットを有する画素領域の周囲に形成され、前記画素ユニットにおいて、他のデータ・ラインに隣接する２つの角部で、第４の修復領域及び第５の修復領域がさらにそれぞれ形成され、前記第４の修復領域及び第５の修復領域内で、前記画素電極が前記他のデータ・ラインのパターンに重なり、且つ共通電極のパターンがない。
公開される技術案の他の実施例は、信号線断線を修復する方法を提供し、前記修復方法は、信号線断線箇所の位置を検出して確定するステップａ１と、データ・ライン断線箇所を検出した場合に、レーザー溶接方法により、前記データ・ライン断線箇所の一側の第１の修復領域における画素電極を、前記データ・ラインに接続し、前記データ・ライン断線箇所の他側の第２の修復領域における画素電極を、前記データ・ラインに接続し、ゲート・ライン断線箇所を検出した場合に、レーザー溶接方法により、前記ゲート・ライン断線箇所の一側の第３の修復領域における画素電極を、前記ゲート・ラインに接続し、前記ゲート・ライン断線箇所の他側の薄膜トランジスタのドレイン電極を、前記ゲート・ラインに接続するステップａ２と、を備える。
公開される技術案の他の実施例は、信号線断線を修復する方法を提供し、前記修復方法は、信号線断線箇所の位置を検出して確定するステップｃ１と、データ・ライン断線箇所を検出した場合に、レーザー溶接方法によって、前記データ・ライン断線箇所の一側の第１の修復領域における画素電極を、前記データ・ラインに接続し、前記データ・ライン断線箇所の他側の第２の修復領域における画素電極を、前記データ・ラインに接続し、或いは、レーザー溶接方法により、前記データ・ライン断線箇所の一側の第４の修復領域における画素電極を、前記データ・ラインに接続し、前記データ・ライン断線箇所の他側の第５の修復領域における画素電極を、前記データ・ラインに接続し、ゲート・ライン断線箇所を検出した場合に、レーザー溶接方法により、前記ゲート・ライン断線箇所の一側の薄膜トランジスタのドレイン電極を、前記ゲート・ラインに接続し、レーザー切断方法により、前記ゲート・ライン断線箇所の他側のデータ・ラインを、前記ゲート・ラインの両修復領域に接近する両端で切断し、レーザー溶接方法により、前記両修復領域の画素電極をデータ・ラインにそれぞれ接続し、前記データ・ラインに接続される薄膜トランジスタのドレイン電極を、前記ゲート・ラインに接続し、レーザー溶接方法により、前記データ・ラインを、データ修復ラインに接続するステップｃ２と、を備える。
従来技術に係る液晶ディスプレイ・パネルのアレイ基板における画素構造の概略図である。 従来技術に係るデータ・ライン断線を修復する方法の概略図である。 実施例１に係る液晶ディスプレイ・パネルのアレイ基板における画素構造の概略図である。 実施例１に係る他の液晶ディスプレイ・パネルのアレイ基板における画素構造の概略図である。 図４に示す画素構造が形成されたアレイ基板におけるデータ・ライン断線を修復する方法の概略図である。 図４に示す画素構造が形成されたアレイ基板におけるゲート・ライン断線を修復する方法の概略図である。 実施例２に係る液晶ディスプレイ・パネルのアレイ基板における画素構造の概略図である。 図７に示す画素構造が形成されたアレイ基板におけるデータ・ライン断線を修復する方法の概略図である。 図７に示す画素構造が形成されたアレイ基板におけるゲート・ライン断線を修復する方法の概略図である。
以下、公開される技術案の実施例における図面を参照しながら、公開される技術案の実施例における技術案を明確で完全に説明する。下記のような実施例は、公開される技術案の一部の実施例だけであり、全ての実施例ではない。公開される技術案の実施例に基づき、当業者は創造性の付随する労働をしない場合に得られる全ての他の実施例は、全ての公開される技術案の保護範囲に属する。
（実施例１）
公開される技術案の実施例は、液晶ディスプレイ・パネルの良品率を向上させるために、アレイ基板を提供する。図３に示すように、アレイ基板は、互いに交差する複数のゲート・ライン１１と複数のデータ・ライン１２（信号線と総称する）、及びゲート・ライン１１とデータ・ライン１２とによって画定される複数の画素ユニット２０（図面では、１つの画素ユニットのみを図示した）を備える。各画素ユニット２０には、薄膜トランジスタ１３、共通電極１４、及び薄膜トランジスタ１３のドレイン電極に接続される画素電極１５が形成される。画素ユニット２０において、１つのデータ・ライン１２に隣接する２つの角部で、第１の修復領域５１及び第２の修復領域５２がそれぞれ形成される。第１の修復領域５１及び第２の修復領域５２内で、画素電極１５がデータ・ライン１２のパターンに重なり、かつ共通電極１４のパターンがない。
第１の修復領域５１及び第２の修復領域５２内で、画素電極１５及びデータ・ライン１２は、ともに突起パターンを形成し、且つ両者の突起パターンが互いに重なることが好ましい。つまり、画素電極１５は、データ・ライン１２に向けて突起する突起パターンを形成し、データ・ラインは、画素電極１５に向けて突起する突起パターンを形成し、且つ画素電極１５の突起パターンとデータ・ライン１２の突起パターンとは重なる。
図３に示すように、例えば、各画素ユニット内の薄膜トランジスタは、画素ユニットにおける１つの角部の近傍に位置する。薄膜トランジスタのソース電極は対応するデータ・ラインに接続され、薄膜トランジスタのゲート電極は対応するゲート・ラインに接続される。
なお、図３に示す画素構造は、画素ユニット２０において、右側の１つのデータ・ライン１２に隣接する２つの角部で第１の修復領域５１及び第２の修復領域５２が形成されたことを例として説明された。しかし、図３に示す画素構造は唯一ではない。例えば、画素ユニット２０において、左側の１つのデータ・ライン１２に隣接する２つの角部で、第１の修復領域及び第２の修復領域を形成してもよい。
さらに、図４に示すように、画素ユニット２０において、画素ユニット２０の薄膜トランジスタに接続される１つのゲート・ライン１１に隣接して且つ薄膜トランジスタ１３が存在しない角部に、第３の修復領域５３を形成してもよい。第３の修復領域５３内に、画素電極１５がゲート・ライン１１のパターンに重なり、且つ共通電極１４のパターンがない。
第３の修復領域５３内に、画素電極１５は、ゲート・ラインに向けて突起する突起パターンを形成し、且つ突起パターンがゲート・ライン１１のパターンに重なることが好ましい。
図３に示すアレイ基板は、データ・ライン１２の断線しか修復できないが、図４に示すアレイ基板は、データ・ライン１２の断線を修復できるとともに、ゲート・ライン１１の断線も修復できる。以下、図４に示す画素構造が形成された液晶ディスプレイ・パネルに対して、データ・ライン１２の断線及びゲート・ライン１１の断線を修復する方法をそれぞれ説明する。図３に示すアレイ基板においてデータ・ライン１２の断線を修復する方法も以下の方法を参考できる。
まず、図５を参照しながら、液晶ディスプレイ・パネルにおけるデータ・ライン１２の断線を修復する方法を説明する。修復方法は、データ・ライン断線箇所３０の位置を検出して確定するステップａ１と、レーザー溶接方法によって、データ・ライン断線箇所３０の一側の第１の修復領域５１における画素電極１５をデータ・ライン１２に接続し、且つデータ・ライン断線箇所３０の他側の第２の修復領域５２における画素電極１５をデータ・ライン１２に接続するステップａ２と、を備える。
レーザー溶接の位置は、公開される技術案の全ての実施例において黒い円または黒い楕円で表される。
ステップａ２によって、データ・ライン断線箇所３０の上側のデータ・ラインが画素電極１５に接続され、且つデータ・ライン断線箇所３０の下側のデータ・ラインも画素電極１５に接続され、それによって、データ・ライン断線は画素電極によって修復される。
また、図６を参照しながら、液晶ディスプレイ・パネルにおけるゲート・ライン１１の断線を修復する方法を説明する。修復方法は、ゲート・ライン断線箇所３０の位置を検出して確定するステップｂ１と、レーザー溶接方法によって、ゲート・ライン１１の断線箇所の一側の第３の修復領域５３における画素電極１５をゲート・ライン１１に接続し、ゲート・ライン１１の断線箇所の他側の薄膜トランジスタ１３のドレイン電極を、ゲート・ライン１１に接続するステップｂ２と、を備える。
ステップｂ２によって、ゲート・ライン断線箇所３０の左側のゲート・ラインが薄膜トランジスタのドレイン電極に接続され、薄膜トランジスタのドレイン電極がビアホールを介して画素電極に接続され、且つゲート・ライン断線箇所３０の右側のゲート・ラインも画素電極に接続され、それによってゲート・ライン断線は画素電極によって修復される。
公開される技術案の実施例に提供される技術案は、第１の修復領域及び第２の修復領域によってデータ・ライン断線を修復でき、更に第３の修復領域によってゲート・ライン断線を修復することもできる。公開される技術案の実施例に提供される技術案は、データ・ライン断線及びゲート・ライン断線の数について制限がない。データ・ライン断線またはゲート・ライン断線の数がより多くなっても一か所ずつ修復できるため、液晶ディスプレイ・パネルの良品率が向上した。
（実施例２）
公開される技術案の実施例は他のアレイ基板を提供する。図７に示すように、アレイ基板は、複数のゲート・ライン１１、複数のデータ・ライン１２、及びゲート・ライン１１とデータ・ライン１２とによって画定される複数の画素ユニット２０（図面には、２つの画素ユニットを例示する）を備える。各画素ユニット２０には、薄膜トランジスタ１３、共通電極１４、及び薄膜トランジスタ１３のドレイン電極に接続される画素電極１５が形成される。画素ユニット２０は、データ・ライン１２に隣接する２つの角部で第１の修復領域５１及び第２の修復領域５２をそれぞれ形成する。第１の修復領域５１及び第２の修復領域５２内で、画素電極１５がデータ・ライン１２のパターンに重なり、かつ共通電極１４のパターンがない。
第１の修復領域５１及び第２の修復領域５２内で、画素電極１５及びデータ・ライン１２は、突起パターンをともに形成し、かつ両者の突起パターンが重なることが好ましい。つまり、画素電極１５はデータ・ライン１２に向けて突起する突起パターンを形成し、データ・ラインは画素電極１５に向けて突起する突起パターンを形成し、且つ画素電極１５の突起パターンがデータ・ライン１２の突起パターンに重なる。
さらに、液晶ディスプレイ・パネルには、データ修復ライン４１が形成される。データ修復ライン４１の配線は、図２に示すように、従来技術の配線と同じである。データ修復ラインを、全ての画素ユニットを有する画素領域の周囲に形成してもよい。
画素ユニット２０は、図７に示すように、他のデータ・ライン１２に隣接する２つの角部で、第４の修復領域５４及び第５の修復領域５５をそれぞれ形成した。第４の修復領域５４及び第５の修復領域５５内で、画素電極１５が他のデータ・ライン１２のパターンに重なり、且つ共通電極１４のパターンがない。
第４の修復領域５４及び第５の修復領域５５内に、画素電極１５及び他のデータ・ライン１２は、突起パターンをともに形成し、且つ両者の突起パターンが互いに重なることが好ましい。つまり、画素電極１５は他のデータ・ライン１２に向けて突起する突起パターンを形成し、他のデータ・ラインは画素電極１５に向けて突起する突起パターンを形成し、且つ画素電極１５の突起パターンは、他のデータ・ライン１２の突起パターンに重なる。
図７に示す画素構造では、上記１つのデータ・ライン１２は画素ユニット２０の右側のデータ・ラインであり、上記他のデータ・ライン１２は画素ユニット２０の左側のデータ・ラインである。
以下、図７に示すアレイ基板に対して、図８を参照しながら、データ・ライン１２の断線を修復する方法を説明する。修復方法は、データ・ライン断線箇所３０の位置を検出して確定するステップｃ１と、レーザー溶接方法によって、データ・ライン断線箇所３０の一側の第１の修復領域５１における画素電極１５をデータ・ライン１２に接続し、且つデータ・ライン１２の断線箇所の他側の第２の修復領域５２における画素電極１５をデータ・ライン１２に接続するステップｃ２と、を備える。
或いは、ステップｃ２は、レーザー溶接方法によって、データ・ライン１２の断線箇所の一側の第４の修復領域５４における画素電極１５をデータ・ライン１２に接続し、且つデータ・ライン１２の断線箇所の他側の第５の修復領域５５における画素電極１５をデータ・ライン１２に接続する。このようなデータ・ライン１２の断線を修復する方法では、修復するときのレーザー溶接の位置が図示されていないが、当業者は上述の説明からレーザー溶接の位置を明確に確定できる。
ステップｃ２の上記２つの方法のいずれもデータ・ライン断線箇所３０の両側のデータ・ラインを画素電極によって接続することにより、データ・ライン断線を修復する。
以下、図７に示すアレイ基板に対して、図９を参照しながら、ゲート・ライン１１の断線を修復する方法を説明する。修復方法は、ゲート・ライン断線箇所３０の位置を検出して確定するステップｄ１と、レーザー溶接方法によって、ゲート・ライン断線箇所３０の一側の薄膜トランジスタ１３（図９では、左側の画素ユニットにおける薄膜トランジスタ）のドレイン電極を、ゲート・ライン１１に接続するステップｄ２と、を備える。
レーザー切断方法によって、ゲート・ライン１１の断線箇所の他側のデータ・ライン１２を、ゲート・ライン１１の両修復領域に接近する両端で切断する。切断の位置については、図９に示す空白の矩形で表す位置を参照すること。例えば、ゲート・ライン１１に接近する両修復領域は、第２の修復領域５２及び第４の修復領域５５である場合、この工程によってデータ・ライン１２はこれらの修復領域の両端で切断される。
レーザー溶接方法によって、両修復領域（図９では、第２の修復領域５２及び第５の修復領域５５）における画素電極１５をデータ・ライン１２に接続し、かつデータ・ライン１２に接続する薄膜トランジスタ１３（図９では、右側の画素ユニットにおける薄膜トランジスタ）のドレイン電極をゲート・ライン１１に接続する。
ステップｄ２によって、２つの画素ユニットにおける画素電極、及び２つの画素ユニットの間で切断される一部のデータ・ラインによって、ゲート・ライン断線箇所３０の両側のゲート・ラインを接続する。これによって、ゲート・ライン断線が修復される。しかし、データ・ラインの切断によって、データ・ラインに断線箇所が生じるため、ステップｄ３によってこの切断されたデータ・ラインを修復する必要がある。
ステップｄ３の内容は、レーザー溶接方法によって、データ・ライン１２をデータ修復ライン４１に接続することである。
具体的には、図２に示すように、この切断されたデータ・ライン１２の先端部、後端部を、データ修復ライン４１にそれぞれ接続し、それによってこの切断されたデータ・ラインを修復する。
なお、ステップｄ２とｄ３は前後の順番がない。さらに、ステップd２における各工程も前後の順番がない。
公開される技術案の実施例に提供される技術案は、第１の修復領域及び第２の修復領域（或いは、第４の修復領域及び第５の修復領域）によって、データ・ライン断線を修復でき、更にデータ修復ラインと組み合わせてゲート・ライン断線を修復できる。公開される技術案の実施例に提供される技術案は、データ・ライン断線の数に制限がない。データ・ライン断線の数またはゲート・ライン断線の数が比較的に多くなっても一か所ずつ修復できるため、液晶ディスプレイ・パネルの良品率が向上される。
また、本発明は、対向するカラー膜基板とアレイ基板、及びそれらの間に挟まれる液晶層を備える液晶ディスプレイ・パネルをさらに提供する。アレイ基板は、公開される技術案の実施例のいずれかのアレイ基板を採用してもよい。
また、本明細書に記載された、修復領域内で画素電極がデータ・ラインまたはゲート・ラインに重なることは、アレイ基板面に沿う平面図において重なる部分があることであり、画素電極がデータ・ライン及びゲート・ラインに直接に接触することではない。一般的に、画素電極、データ・ライン及びゲート・ラインは異なる層に形成され、且つ異なる層の間には絶縁層（ゲート絶縁膜またはパッシベーション層）が挟んで設けられる。従って、修復領域がレーザー溶接される前に、修復領域内の画素電極は、データ・ラインまたはゲート・ラインに電気的に接続することがない。
図面において、画素電極にスリット形状の開口が設けられたことだけが例として示されたが、公開された技術案は上記具体的な形式に限らない。公開された技術案は、例えばツイストネマチック型（ＴＮ）パネル、垂直配向型（ＶＡ）パネル、平面スイッチング型（ＩＰＳ）パネル及びフリンジ領域スイッチング型（ＦＦＳ）パネルのような様々な液晶ディスプレイ・パネル及びそのアレイ基板に用いられる。
以上は本発明の具体的な実施形態に過ぎず、本発明技術案の保護範囲はこれに限らない。本発明に開示された技術的範囲内に、当業者が容易に想到し得る変更や取替は、いずれも本発明の保護範囲内に入る。従って、本発明の保護範囲は請求項に記載の保護範囲を基準とすべきである。
１１ ゲート・ライン
１２ データ・ライン
１３ 薄膜トランジスタ
１４ 共通電極
１５ 画素電極
２０ 画素ユニット
３０ 断線箇所
４１ データ修復ライン
５１、５２、５３、５４、５５ 修復領域

Claims (11)

  1. アレイ基板であって、
    互いに交差する複数のゲート・ラインと複数のデータ・ラインとを有する信号線と、
    前記ゲート・ラインと前記データ・ラインとによって画定される複数の画素ユニットと、を備え、
    各画素ユニットにおいて、薄膜トランジスタ、共通電極、及び前記薄膜トランジスタのドレイン電極に接続される画素電極が形成され、
    各画素ユニットにおいて、１つのデータ・ラインに隣接する２つの角部で第１の修復領域及び第２の修復領域がそれぞれ形成され、前記第１の修復領域及び第２の修復領域内で、前記画素電極が前記データ・ラインのパターンに重なり、且つ共通電極のパターンがないことを特徴とする、アレイ基板。
  2. 前記第１の修復領域及び第２の修復領域内において、前記画素電極及び前記データ・ラインは突起パターンをともに形成し、且つ両者の突起パターンが互いに重なることを特徴とする、請求項１に記載のアレイ基板。
  3. 画素ユニットにおいて、前記画素ユニットの薄膜トランジスタに接続される１つのゲート・ラインに隣接し、且つ薄膜トランジスタが存在しない角部で、前記画素ユニットが第３の修復領域をさらに形成し、前記第３の修復領域内で、前記画素電極が前記ゲート・ラインのパターンに重なり、かつ共通電極のパターンがないことを特徴とする、請求項１または２に記載のアレイ基板。
  4. 前記第３の修復領域内で、前記画素電極が突起パターンを形成し、且つ前記突起パターンが前記ゲート・ラインのパターンに重なることを特徴とする、請求項３に記載のアレイ基板。
  5. データ修復ラインが、全ての画素ユニットを有する画素領域の周囲に形成され、
    前記画素ユニットにおいて、他のデータ・ラインに隣接する２つの角部で、第４の修復領域及び第５の修復領域がさらにそれぞれ形成され、前記第４の修復領域及び第５の修復領域内で、前記画素電極が前記他のデータ・ラインのパターンに重なり、且つ共通電極のパターンがないことを特徴とする、請求項１または２に記載のアレイ基板。
  6. 前記第４の修復領域及び前記第５の修復領域内で、前記画素電極及び前記他のデータ・ラインが突起パターンをともに形成し、且つ両者の突起パターンが互いに重なることを特徴とする、請求項５に記載のアレイ基板。
  7. 前記薄膜トランジスタのソース電極が、対応するデータ・ラインに接続され、前記薄膜トランジスタのゲート電極が、対応するゲート・ラインに接続されることを特徴とする、請求項１〜６のいずれか１項に記載のアレイ基板。
  8. 前記薄膜トランジスタが、前記画素ユニットにおける１つの角部の近傍に位置することを特徴とする、請求項１〜７のいずれか１項に記載のアレイ基板。
  9. カラー膜基板と、
    前記カラー膜基板に対向する請求項１〜８のいずれか１項に記載のアレイ基板と、
    前記カラー膜基板と前記アレイ基板との間に挟まれる液晶層と、を備えることを特徴とする、液晶ディスプレイ・パネル。
  10. 請求項３または４に記載のアレイ基板における信号線断線を修復する方法であって、
    信号線断線箇所の位置を検出して確定するステップａ１と、
    データ・ライン断線箇所を検出した場合に、レーザー溶接方法により、前記データ・ライン断線箇所の一側の第１の修復領域における画素電極を前記データ・ラインに接続し、前記データ・ライン断線箇所の他側の第２の修復領域における画素電極を前記データ・ラインに接続し、
    ゲート・ライン断線箇所を検出した場合に、レーザー溶接方法により、前記ゲート・ライン断線箇所の一側の第３の修復領域における画素電極を前記ゲート・ラインに接続し、前記ゲート・ライン断線箇所の他側の薄膜トランジスタのドレイン電極を前記ゲート・ラインに接続するステップａ２と、を備えることを特徴とする、断線修復方法。
  11. 請求項５または６に記載のアレイ基板における信号線断線を修復する方法であって、
    信号線断線箇所の位置を検出して確定するステップｃ１と、
    データ・ライン断線箇所を検出した場合に、レーザー溶接方法によって、前記データ・ライン断線箇所の一側の第１の修復領域における画素電極を前記データ・ラインに接続し、前記データ・ライン断線箇所の他側の第２の修復領域における画素電極を前記データ・ラインに接続し、或いは、レーザー溶接方法により、前記データ・ライン断線箇所の一側の第４の修復領域における画素電極を、前記データ・ラインに接続し、前記データ・ライン断線箇所の他側の第５の修復領域における画素電極を、前記データ・ラインに接続し、
    ゲート・ライン断線箇所を検出した場合に、レーザー溶接方法により、前記ゲート・ライン断線箇所の一側の薄膜トランジスタのドレイン電極を前記ゲート・ラインに接続し、レーザー切断方法により、前記ゲート・ライン断線箇所の他側のデータ・ラインを前記ゲート・ラインの２つの修復領域に接近する両端で切断し、レーザー溶接方法により、前記２つの修復領域の画素電極をデータ・ラインにそれぞれ接続し、前記データ・ラインに接続される薄膜トランジスタのドレイン電極を前記ゲート・ラインに接続し、レーザー溶接方法により、前記データ・ラインをデータ修復ラインに接続するステップｃ２と、を備えることを特徴とする断線修復方法。
JP2014523187A 2011-08-02 2012-08-01 アレイ基板、液晶ディスプレイ・パネル及びその断線の修復方法 Pending JP2014527195A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110219983.4 2011-08-02
CN201110219983.4A CN102629050B (zh) 2011-08-02 2011-08-02 一种像素结构、液晶显示面板及其修复断线的方法
PCT/CN2012/079529 WO2013017087A1 (zh) 2011-08-02 2012-08-01 阵列基板、液晶显示面板及其修复断线的方法

Publications (1)

Publication Number Publication Date
JP2014527195A true JP2014527195A (ja) 2014-10-09

Family

ID=46587332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014523187A Pending JP2014527195A (ja) 2011-08-02 2012-08-01 アレイ基板、液晶ディスプレイ・パネル及びその断線の修復方法

Country Status (6)

Country Link
US (1) US10068813B2 (ja)
EP (2) EP3043204B1 (ja)
JP (1) JP2014527195A (ja)
KR (1) KR101456353B1 (ja)
CN (1) CN102629050B (ja)
WO (1) WO2013017087A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102132458B1 (ko) 2013-08-21 2020-08-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
KR102117614B1 (ko) 2013-10-18 2020-06-02 삼성디스플레이 주식회사 박막트랜지스터 기판 및 기판의 신호선 리페어 방법
CN205910472U (zh) * 2016-08-22 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN107479290A (zh) * 2017-09-21 2017-12-15 京东方科技集团股份有限公司 一种阵列基板及其断线修复方法、显示装置
CN108287442B (zh) * 2018-02-06 2021-11-16 重庆京东方光电科技有限公司 阵列基板的修复方法和阵列基板
CN109164654B (zh) * 2018-09-27 2021-10-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980470A (ja) * 1995-09-14 1997-03-28 Hitachi Electron Eng Co Ltd Ｔｆｔ基板の配線欠陥修復方法
JPH09127549A (ja) * 1995-10-30 1997-05-16 Sharp Corp 液晶パネル及びその欠陥修正方法
JPH1138449A (ja) * 1997-01-31 1999-02-12 Fujitsu Ltd 薄膜トランジスタマトリクス基板及びその製造方法
JP2004264726A (ja) * 2003-03-04 2004-09-24 Fujitsu Display Technologies Corp 表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法
US20050078234A1 (en) * 1999-08-25 2005-04-14 Lg. Philips Lcd Co., Ltd. Liquid crystal display device with repair structure

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100283733B1 (ko) * 1995-10-16 2001-03-02 마찌다 가쯔히꼬 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법
KR100244181B1 (ko) * 1996-07-11 2000-02-01 구본준 액정표시장치의리페어구조및그를이용한리페어방법
JPH11138449A (ja) 1997-11-07 1999-05-25 Tomoaki Goto 平面研削盤用砥石・ホルダ組立体及び砥石セグメント
JP4584387B2 (ja) * 1999-11-19 2010-11-17 シャープ株式会社 表示装置及びその欠陥修復方法
KR100796749B1 (ko) * 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR20030027203A (ko) * 2001-09-14 2003-04-07 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치
KR100779013B1 (ko) * 2002-12-30 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 게이트 라인 오픈 리페어 방법
KR20040062139A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치와 그 리페어 방법
JP4535791B2 (ja) * 2004-06-28 2010-09-01 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置用基板及び該基板の補修方法
TW200617547A (en) * 2004-11-19 2006-06-01 Innolux Display Corp A liquid crystal display device
CN1782826A (zh) * 2004-12-02 2006-06-07 群康科技(深圳)有限公司 液晶显示装置
CN2769951Y (zh) * 2004-12-17 2006-04-05 群康科技(深圳)有限公司 液晶显示装置
TWI299426B (en) * 2005-10-28 2008-08-01 Innolux Display Corp Method for repairing tft substrate
US7649580B2 (en) * 2007-01-11 2010-01-19 Hannstar Display Corp. Liquid crystal display panel and repairing method thereof
CN101581840B (zh) * 2008-05-16 2012-05-30 北京京东方光电科技有限公司 液晶显示器及其修复断线的方法
CN101614916B (zh) * 2008-06-25 2012-05-30 北京京东方光电科技有限公司 Tft-lcd像素结构和液晶显示器修复断线的方法
CN101430438B (zh) * 2008-12-08 2010-04-14 上海广电光电子有限公司 液晶显示面板的像素结构及其修复方法
KR101571775B1 (ko) * 2009-03-09 2015-12-07 삼성디스플레이 주식회사 어레이 기판, 이의 제조 방법 및 어레이 기판의 리페어 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980470A (ja) * 1995-09-14 1997-03-28 Hitachi Electron Eng Co Ltd Ｔｆｔ基板の配線欠陥修復方法
JPH09127549A (ja) * 1995-10-30 1997-05-16 Sharp Corp 液晶パネル及びその欠陥修正方法
JPH1138449A (ja) * 1997-01-31 1999-02-12 Fujitsu Ltd 薄膜トランジスタマトリクス基板及びその製造方法
US20050078234A1 (en) * 1999-08-25 2005-04-14 Lg. Philips Lcd Co., Ltd. Liquid crystal display device with repair structure
JP2004264726A (ja) * 2003-03-04 2004-09-24 Fujitsu Display Technologies Corp 表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法

Also Published As

Publication number Publication date
EP2741133B1 (en) 2016-06-29
EP3043204A2 (en) 2016-07-13
US10068813B2 (en) 2018-09-04
EP2741133A1 (en) 2014-06-11
WO2013017087A1 (zh) 2013-02-07
EP3043204A3 (en) 2016-08-10
CN102629050A (zh) 2012-08-08
EP3043204B1 (en) 2017-07-05
US20130155342A1 (en) 2013-06-20
KR101456353B1 (ko) 2014-11-03
KR20130042489A (ko) 2013-04-26
EP2741133A4 (en) 2015-06-10
CN102629050B (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
CN103278987B (zh) 阵列基板、该阵列基板断线修复方法及显示装置
JP2014527195A (ja) アレイ基板、液晶ディスプレイ・パネル及びその断線の修復方法
US20100134137A1 (en) Liquid crystal display panel and its inspecting method
WO2020119548A1 (zh) 显示面板的修复方法和显示面板
CN103116234B (zh) 彩膜基板及显示装置
JP2015025955A (ja) 薄膜トランジスタアレイ基板およびその製造方法、並びに、液晶表示装置およびその製造方法
CN101082706B (zh) 液晶显示装置
CN102629043B (zh) 薄膜晶体管像素结构及其修复方法
US9329417B2 (en) Method of repairing display panel, and display panel
JP5302101B2 (ja) 表示装置
TW201518829A (zh) 薄膜電晶體基板及其修護方法
WO2020192422A1 (zh) 显示面板、显示面板的修复方法以及显示装置
JP2008310210A (ja) 横方向電界方式の表示装置及びその製造方法
JP5285502B2 (ja) 液晶表示装置
CN112599543B (zh) 一种阵列基板、显示面板和阵列基板的修复方法
KR101366862B1 (ko) 액정표시소자 및 그 제조방법
JP5519054B2 (ja) 表示装置
KR20060098536A (ko) 프린지 필드 스위칭 모드 액정표시장치
US7554641B2 (en) Liquid crystal display device and method of fabricating thereof
KR102235248B1 (ko) 표시 장치
CN101788730A (zh) 液晶显示面板及其线路修补方法
WO2020062425A1 (zh) 一种显示面板和显示装置
JPWO2015071989A1 (ja) 回路基板及び表示装置
JP2014112200A (ja) Ｔｆｔアレイ基板、それを備える液晶パネルおよびｔｆｔアレイ基板の製造方法
JP2009251070A (ja) 横電界方式の液晶表示パネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160912