[go: up one dir, main page]

JP2014225501A - プラズマエッチング方法及びプラズマエッチング装置 - Google Patents

プラズマエッチング方法及びプラズマエッチング装置 Download PDF

Info

Publication number
JP2014225501A
JP2014225501A JP2013102969A JP2013102969A JP2014225501A JP 2014225501 A JP2014225501 A JP 2014225501A JP 2013102969 A JP2013102969 A JP 2013102969A JP 2013102969 A JP2013102969 A JP 2013102969A JP 2014225501 A JP2014225501 A JP 2014225501A
Authority
JP
Japan
Prior art keywords
film
gas
plasma etching
plasma
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013102969A
Other languages
English (en)
Inventor
圭二 北垣内
Keiji Kitakakiuchi
圭二 北垣内
史弥 小林
Fumiya Kobayashi
史弥 小林
幕樹 戸村
Maju Tomura
幕樹 戸村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013102969A priority Critical patent/JP2014225501A/ja
Priority to PCT/JP2014/062470 priority patent/WO2014185351A1/ja
Priority to US14/889,191 priority patent/US10163653B2/en
Priority to KR1020157024228A priority patent/KR102166970B1/ko
Priority to CN202010276188.8A priority patent/CN111326413A/zh
Priority to CN201480027582.0A priority patent/CN105210178A/zh
Priority to CN201910938685.7A priority patent/CN110729187A/zh
Priority to TW103116778A priority patent/TWI642101B/zh
Publication of JP2014225501A publication Critical patent/JP2014225501A/ja
Priority to US16/194,848 priority patent/US10707091B2/en
Priority to US16/887,023 priority patent/US11355352B2/en
Priority to US17/662,249 priority patent/US12062522B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32394—Treating interior parts of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】良好なエッチング形状が得られる、プラズマエッチング方法を提供すること。
【解決手段】エッチング対象膜及びパターニングされたマスクを含む被処理体をプラズマエッチングするプラズマエッチング方法であって、前記マスクを用いて前記エッチング対象膜をプラズマエッチングする、第１の工程と、前記第１の工程によってエッチングされた前記エッチング対象膜の側壁部の少なくとも一部に、シリコン含有ガスのプラズマによってシリコン含有膜を堆積させる、第２の工程と、を有する、プラズマエッチング方法。
【選択図】図１

Description

本発明は、プラズマエッチング方法及びプラズマエッチング装置に関する。
近年、半導体デバイスの高集積化に伴って、半導体デバイスの製造過程に要求される配線や分離幅等の回路パターンは、微細化されてきている。一般的に、回路パターンは、パターン形成されたマスクを使用して、処理対象膜をエッチングすることで形成される。
微細な回路パターンを形成するためには、マスクパターンの最小寸法を小さくすると共に、小さい寸法の開口部を処理対象膜に正確に転写する必要がある。
しかしながら、例えばアモルファスカーボン層膜（以下、ＡＣＬ膜と呼ぶ）等から形成される有機系マスクをエッチングする際には、アモルファスカーボン膜における断面の一部が広がるボーイングが発生することがある。ボーイングが発生すると、エッチングされているＡＣＬ膜が倒れて開口部が塞がれ、結果として処理対象膜をエッチングすることができなくなる等の問題が発生することがある。
特許文献１には、処理ガスとして酸素ガス（Ｏ２）及び硫化カルボニル（ＣＯＳ）ガスを使用して、ボーイングを抑制する技術が開示されている。
特開２０１１−２０４９９９号公報
しかしながら、特許文献１に開示された方法では、ボーイングを抑制することはできるものの、依然として上述した問題点が解決されていなかった。
上記課題に対して、良好なエッチング形状が得られる、プラズマエッチング方法を提供する。
一の様態では、エッチング対象膜及びパターニングされたマスクを含む被処理体をプラズマエッチングするプラズマエッチング方法であって、
前記マスクを用いて前記エッチング対象膜をプラズマエッチングする、第１の工程と、
前記第１の工程によってエッチングされた前記エッチング対象膜の側壁部の少なくとも一部に、シリコン含有ガスのプラズマによってシリコン含有膜を堆積させる、第２の工程と、
を有する、プラズマエッチング方法が提供される。
良好なエッチング形状が得られる、プラズマエッチング方法を提供できる。
本実施形態に係るプラズマエッチング装置の一例の概略構成図である。 本実施形態に係るプラズマエッチング方法の一例のフロー図である。 本実施形態のプラズマエッチング方法の一例を説明するための概略図である。 本実施形態に係るプラズマエッチング方法の効果の一例を説明するためのＳＥＭ画像である。 本実施形態に係るプラズマエッチング方法の効果の他の例を説明するためのＳＥＭ画像である。 本実施形態に係るプラズマエッチング方法の効果の他の例を説明するためのＳＥＭ画像である。 本実施形態に係るプラズマエッチング方法の効果の他の例を説明するためのＳＥＭ画像である。 本実施形態に係るプラズマエッチング方法の効果の他の例を説明するためのＳＥＭ画像である。
以下、添付図面を参照して本発明の実施形態について説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省略する。
（プラズマエッチング装置）
先ず、後述する本実施形態に係るプラズマエッチング方法を実施することが可能な、プラズマエッチング装置の全体構成について説明する。なお、本明細書では、チャンバ内に上部電極と下部電極（サセプタ）を対向配置し、上部電極から処理ガスをチャンバ内に供給する平行平板型のプラズマエッチング装置を例に挙げて説明する。
図１に、本実施形態に係るプラズマエッチング装置の一例の概略構成図を示す。
プラズマエッチング装置１は、例えばアルミニウム等の導電性材料からなるチャンバ１０と、このチャンバ１０内に処理ガスを供給するガス供給源１５とを有する。処理ガスは、マスクの種類、処理対象膜（エッチング対象膜）の種類等に応じて、適宜選択される。
チャンバ１０は電気的に接地されており、チャンバ１０内には下部電極２０と、これに対向して平行に配置された上部電極２５とが設けられている。
下部電極２０は、被処理体である、単層膜又は積層膜等が形成された半導体ウエハＷ（以下、ウエハＷと呼ぶ）を載置する載置台としても機能する。
下部電極２０には、２周波重畳電力を供給する電力供給装置３０が接続されている。電力供給装置３０は、第１周波数の第１高周波電力（プラズマ生起用高周波電力）を供給する第１高周波電源３２と、第１周波数よりも低い第２周波数の第２高周波電力（バイアス電圧発生用高周波電力）を供給する第２高周波電源３４を備える。第１高周波電源３２は、第１整合器３３を介して下部電極２０に電気的に接続される。第２高周波電源３４は、第２整合器３５を介して下部電極２０に電気的に接続される。
第１整合器３３及び第２整合器３５は、各々、第１高周波電源３２及び第２高周波電源３４の内部（または出力）インピーダンスに負荷インピーダンスを整合させるためのものである。チャンバ１０内にプラズマが生成されているときには、第１高周波電源３２及び第２高周波電源３４の各々について、内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。
上部電極２５は、その周縁部を被覆するシールドリング４０を介してチャンバ１０の天井部に取り付けられている。上部電極２５は、図１に示すように電気的に接地されていても良い。あるいは、上部電極２５を図示しない可変直流電源と接続して、所定の直流（ＤＣ）電圧が印加されるように構成しても良い。
上部電極２５には、ガス供給源１５からガスを導入するためのガス導入口４５が形成されている。また、上部電極２５の内部にはガス導入口４５から導入されたガスを拡散する拡散室５０が設けられている。また、上部電極２５には、この拡散室５０からのガスをチャンバ１０内に供給する多数のガス供給孔５５が形成されている。ガス供給孔５５によって、下部電極２０に載置されたウエハＷと上部電極２５との間に、処理ガスが供給される。即ち、ガス供給源１５からの処理ガスは、先ず、ガス導入口４５を介して拡散室５０に供給される。そして、処理ガスは、拡散室５０内で各々のガス供給孔５５に分配され、このガス供給孔５５から下部電極２０に向けて吐出される。以上から、かかる構成の上部電極２５は、ガスを供給するガスシャワーヘッドとしても機能する。
チャンバ１０の底面には排気口６０が形成されており、排気口６０に接続された排気装置６５によって排気が行われることによって、チャンバ１０内を所定の真空度に維持することができる。
チャンバ１０の側壁には、ゲートバルブＧが設けられている。ゲートバルブＧは、チャンバ１０からウエハＷの搬入及び搬出を行う際に搬出入口を開閉する。
プラズマエッチング装置１には、装置全体の動作を制御する制御部１００が設けられている。制御部１００は、ＣＰＵ（Central Processing Unit）１０５と、ＲＯＭ（Read Only Memory）１１０及びＲＡＭ（Random Access Memory）１１５の記録領域とを有している。
ＣＰＵ１０５は、これらの記憶領域に格納された各種レシピに従ってプラズマエッチング処理を実行する。レシピにはプロセス条件に対する装置の制御情報であるプロセス時間、圧力（ガスの排気）、高周波電力や電圧、各種プロセスガス流量、チャンバ内温度（例えば、上部電極温度、チャンバの側壁温度、ＥＳＣ温度）等が記載されている。なお、これらのプログラムや処理条件を示すレシピは、ハードディスクや半導体メモリに記憶されていても良いし、ＣＤ−ＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で、記憶領域の所定位置にセットするように構成されていても良い。
一例として説明した本実施形態に係るプラズマエッチング装置１によって、後述するプラズマエッチング方法が実施される。その場合、先ず、ゲートバルブＧを開き、所定の処理対象膜が形成されたウエハＷを、図示しない搬送アームなどでチャンバ１０に搬入し、下部電極２０上に載置する。次いで、制御部１００にて各部を制御することで所望のプラズマが生成される。生成されたプラズマの作用により所望のプラズマエッチングが実行されることにより、後述するプラズマエッチング方法を実施することができる。以上、本実施形態に係るプラズマエッチング装置１の全体構成について説明した。
（プラズマエッチング方法）
図２に、本実施形態に係るプラズマエッチング方法の一例のフロー図を示す。
本実施形態に係るプラズマエッチング方法は、エッチング対象膜及びパターニングされたマスクを含む被処理体をプラズマエッチングするプラズマエッチング方法であって、図２に示すように、
前記マスクを用いて前記エッチング対象膜をプラズマエッチングする、第１の工程（Ｓ１０００）と、
前記第１の工程によってエッチングされた前記エッチング対象膜の側壁部の少なくとも一部に、シリコン含有ガスのプラズマによってシリコン含有膜を堆積させる、第２の工程（Ｓ２０００）と、を有する。
各々の工程について、図３を用いて、より詳細に説明する。
図３に、本実施形態のプラズマエッチング方法の一例を説明するための概略図を示す。
図３においては、シリコン基材１５０の表面に、酸化膜１５５、ＡＣＬ膜１６０、シリコン窒化酸化膜（ＳｉＯＮ膜）１６５、反射防止膜１７０（ＢＡＲＣ膜１７０）及びフォトレジスト膜１７５が順次積層された半導体ウエハＷに対して、プラズマエッチング処理を実施する場合について説明する。この半導体ウエハＷの層構造について、簡単に説明する。
シリコン基材は１５０には、シリコンから形成される円盤状の薄板であり、例えば熱酸化処理等が施されて、表面に酸化膜（ＳｉＯ２膜）１５５が形成される。また、酸化膜１５５上には、マスク層であり、下層レジスト膜として機能するＡＣＬ膜１６０が形成される。ＡＣＬ膜１６０上には、例えばＣＶＤ処理又はＰＶＤ処理によって、表面にＳｉＯＮ膜１６５が形成される。このＳｉＯＮ膜１６５上には、例えば塗布処理によってＢＡＲＣ膜１７０が形成され、さらに、例えばスピンコータ等によってフォトレジスト膜１７５が形成される。ＢＡＲＣ膜１７０は、特定の波長の光、例えばフォトレジスト膜１７５に向けて照射されるＡｒＦエキシマレーザ光を吸収する色素を含む高分子樹脂を含んで形成される。このＢＡＲＣ膜１７０は、フォトレジスト膜１７５を透過したＡｒＦエキシマレーザ光がＳｉＯＮ膜１６５又はＡＣＬ膜１６０によって反射されて再びフォトレジスト膜１７５に到達することを防止する役割を果たす。フォトレジスト膜１７５は、例えばポジ型の感光性樹脂を含み、ＡｒＦエキシマレーザ光に照射されるとアルカリ可溶性に変質する。
このような半導体ウエハＷに対して、先ず、図３（ａ）に示すように、フォトレジスト膜１７５をパターニングする。フォトレジスト膜１７５のパターニングは、公知のフォトリソグラフィ技術を利用して実施することができる。
次に、図３（ｂ）に示すように、パターニングされたフォトレジスト膜１７５をマスクとして、プラズマエッチング処理により、ＢＡＲＣ膜１７０及びＳｉＯＮ膜１６５をエッチングする。
ＢＡＲＣ膜１７０及びＳｉＯＮ膜１６５のエッチング時の処理ガスとしては、特に制限はないが、ＢＡＲＣ膜１７０及びＳｉＯＮ膜１６５を、高アスペクト比、高エッチングレートでエッチングする観点から、四フッ化炭素（ＣＦ４）等のフルオロカーボン（ＣＦ）系ガス及び酸素（Ｏ２）ガスの混合ガスを使用することが好ましい。
次に、図３（ｃ）に示すように、ＳｉＯＮ膜１６５をマスクとして、プラズマエッチング処理により、ＡＣＬ膜１６０をエッチングする（Ｓ１０００）。
エッチング時の処理ガスとしては特に制限はないが、ボーイングの発生を抑制して所望の形状の開口部（ホール又はトレンチ）を形成する観点から、酸素ガス（Ｏ２）及び硫化カルボニル（ＣＯＳ）ガスの混合ガスを使用することが好ましい。
ＡＣＬ膜１６０のエッチング時には、ＡＣＬ膜１６０の厚さ方向に垂直な方向で切断した断面が、ＳｉＯＮ膜１６５の断面に対して広くなる、ボーイングの発生が課題となっている。より具体的な例としては、図３（ｃ）に示すように、ＳｉＯＮ膜１６５に関する開口部の幅Ｈ１よりも、ＡＣＬ膜１６０に関する開口部の幅Ｈ２（図３では開口部の幅が一番大きくなる箇所の幅をＨ２としている）が大きくなる。
ボーイングが発生する理由について、簡単に説明する。エッチングにおいては、処理ガスが高周波電力によってプラズマになってイオン（及びラジカル）が発生し、これが処理対象物と衝突することによって進行する。イオンは、主として、図３における鉛直方向下方向に入射されるが、プラズマ中の分子の衝突によるイオン散乱等によって、前述の鉛直方向下方向に対して入射角を有して入射される。即ち、イオンが、ＡＣＬ膜１６０の側壁部１８０に衝突してボーイングが発生する。一般的には、図３（ｃ）に示すように、ボーイングによって、ＡＣＬ膜１６０の前述の断面の形状は、マスクであるＳｉＯＮ膜１６５に近い側が大きくなる。即ち、ＡＣＬ膜１６０におけるボトム部の断面形状よりも、トップ部の断面形状が大きくなる傾向にある。
半導体デバイスにおける近年の小型化要求を満たすためには、僅かなボーイングであっても、その発生を抑制することが好ましい。ボーイングの発生により、ＡＣＬ膜１６０における、隣り合う開口部間の隔壁の幅が不足し、ＡＣＬ膜１６０が破損するマスクブレイク等の問題が発生する。
そこで、本実施形態においては、図３（ｄ）に示すように、第２の工程として、少なくともエッチング対象膜（図３の例ではＡＣＬ膜１６０）の側壁部１８０の少なくとも一部に、シリコン含有ガスのプラズマによってシリコン含有膜１８５を堆積させる（Ｓ２０００）。
シリコン含有ガスとしては、このシリコン含有ガスを用いたプラズマＣＶＤ（化学気相成長）によって、エッチング対象膜（図３の例ではＡＣＬ膜１６０）の側壁部１８０の少なくとも一部に、シリコン含有膜を堆積できるものであれば特に制限されない。本実施形態においては、一例として、四塩化ケイ素（ＳｉＣｌ４）、四フッ化ケイ素（ＳｉＦ４）等のシリコン含有ガスと、水素（Ｈ２）等の還元性ガスと、窒素（Ｎ２）、希ガス（例えばヘリウム（Ｈｅ））等の不活性ガスを含む希釈ガスと、の混合ガスを使用した。これにより、ＡＬＣ膜１６０の側壁部１８０に、シリコン、酸化シリコン（ＳｉＯ、ＳｉＯ２等）及び／又は窒化シリコン（Ｓｉ３Ｎ４等）等を含むシリコン含有膜１８５が堆積される。
この第２の工程においては、シリコン含有ガスを含む処理ガスが高周波電力によってプラズマプラズマになってイオンやラジカルが発生し、これらが堆積物として寄与する。前述したように、イオンは、プラズマ中の分子の衝突によるイオン散乱等によって、図３（ｃ）の鉛直方向下方向に対して入射角を有して入射される。そのため、ＡＣＬ膜１６０の側壁部１８０における、ボトム部よりもトップ部にシリコン含有膜が堆積しやすいという傾向を有する。つまり、本実施形態の第２の工程は、ボーイング形状の改善に効果的なプロセスであると言え、第２の工程によって、良好な垂直加工形状の開口部を形成することができる。また、ボトム部の線幅（ＣＤ：Critical Dimension）を維持可能である。さらに、ＳｉＯＮ膜１６５上へのシリコン含有膜の堆積量と比して、ボトム部へのシリコン含有膜の堆積量が小さいため、マスクの残存量を大きくすることができ、高アスペクト比を有する開口部を形成することができる。
次に、図３（ｅ）に示すように、このシリコン含有膜１８５、ＳｉＯＮ膜１６５及びＡＣＬ膜１６０等の酸化膜１５５上の膜構造をマスクとして、酸化膜１５５をエッチングする。第２の工程によって、良好な垂直加工形状の開口部が形成されているため、酸化膜１５５のエッチング時においても、ボーイングが抑制された垂直加工形状の開口部を形成することができる。
なお、図３（ｃ）で示される例では、第１の工程におけるＡＣＬ膜１６０のエッチングよって、下層である酸化膜１５５が露出してから、第２の工程が実施される例を示した。しかしながら、本実施形態はこの点において限定されず、第１の工程と第２の工程とを繰り返しながら、ＡＣＬ膜１６０のエッチングを進行させて酸化膜１５５を露出させるプロセスであっても良い。一般化すると、例えば、第１の工程の途中でボーイングが発生した所定の時点で第２の工程を実施してボーイング形状の側壁部形状を改善し、再び第１の工程（更にはその後の第２の工程）を実施しても良い。この場合、第２の工程を開始するタイミングとしては、第１の工程におけるボーイングによって開口部の幅が大きくなり、隣り合う開口部間の隔壁の幅が不足する前であれば、特に限定されない。また、第１の工程及び第２の工程は、繰り返し実施されても良い。
また、図３の例では、エッチング対象膜として、ＡＣＬ膜１６０を選択し、このエッチング時にボーイングが発生して第２の工程でボーイングを改善する実施例について説明したが、本発明はこの点において限定されず、他の膜をエッチング対象膜として使用しても良い。例えば、図３（ｅ）の酸化膜１５５のエッチング時においてボーイングが発生した場合においても、第２の工程によって、この酸化膜１５５の側壁部の少なくとも一部にシリコン含有膜を堆積させて、ボーイングを改善しても良い。
次に、具体的な本実施形態を挙げて、本実施形態のプラズマエッチング方法について、更に詳細に説明する。
（第１の実施形態）
第１の実施形態においては、本実施形態のプラズマエッチング方法がボーイングを改善できることを実証した本実施形態例について、説明する。
本実施形態においては、予めシリコン基材１５０の表面に、酸化膜１５５と、ＡＣＬ膜１６０、ＳｉＯＮ膜１６５、反射防止膜１７０（ＢＡＲＣ膜１７０）及びフォトレジスト膜１７５が順次積層された半導体ウエハＷを使用した。また、本実施形態のプラズマエッチング方法に先立って、フォトレジスト膜１７５を所定のパターンにパターニングし、このフォトレジスト膜１７５をマスクとして反射防止膜１７０及びＳｉＯＮ膜１６５をエッチング（パターニング）した。
この半導体ウエハＷに対して、第１の工程のプラズマエッチング工程及び第２の工程のシリコン含有膜堆積工程を施した。
第１の工程及び第２の工程のプロセス条件としては、
（第１の工程のプロセス条件）
圧力 ：１０ｍＴ（１．３３Ｐａ）
パワー ：第１高周波電力／１０００Ｗ、
上部電極の電位 ：０Ｖ
ガス流量 ：Ｏ２ガス／ＣＯＳガス ２００／１７ｓｃｃｍ
エッチング時間 ：１２０秒
（第２の工程のプロセス条件）
圧力 ：３００ｍＴ（４０Ｐａ）
パワー ：第１高周波電力／２５０Ｗ、第２高周波電力／３００Ｗ
ガス流量 ：ＳｉＣｌ４ガス／Ｈｅガス／Ｈ２ガス ５０／６００／１５０ｓｃｃｍ
堆積時間 ：６０秒
とした。
図４に、本実施形態に係るプラズマエッチング方法の効果の一例を説明するためのＳＥＭ画像を示す。より具体的には、図４（ａ）は、第１の工程後で第２の工程前のＳＥＭ画像であり、図４（ｂ）は第２の工程後のＳＥＭ画像である。
図４（ａ）と図４（ｂ）とのＳＥＭ画像の比較から明らかであるように、第２の工程を実施することによって、垂直加工形状が良好な開口部（ホール）が得られる。
また、図４（ａ）及び図４（ｂ）の半導体ウエハＷについて、「ボーイングＣＤ」及び「ボトムＣＤ」を求めた。なお、本明細書において、「ボーイングＣＤ」及び「ボトムＣＤ」は、各々、隣り合うＡＣＬ膜１６０のパターン間の幅に関して、最も広い幅を「ボーイングＣＤ」と定義し、開口部の下端の幅を「ボトムＣＤ」と定義した。
図４（ａ）における「ボーイングＣＤ」は１３０ｎｍであり、「ボトムＣＤ」は８６ｎｍであった。一方、図４（ｂ）における「ボーイングＣＤ」は１１０ｎｍであり、「ボトムＣＤ」は７６ｎｍであった。これらの結果から、第２の工程によって、ボーイングを改善可能であることが確認された。また、シリコン含有膜は、ボーイング形状部分に堆積しやすい傾向にあり、ボトム部のＣＤを維持することが可能であることが確認された。
［第１の実施形態の変形例］
第１の実施形態の変形例として、更にＡＣＬ膜１６０をマスクとして酸化膜１５５をエッチングした本実施形態例について、説明する。
本実施形態においては、予めシリコン基材１５０の表面に、酸化膜１５５と、ＡＣＬ膜１６０、ＳｉＯＮ膜１６５、反射防止膜１７０（ＢＡＲＣ膜１７０）及びフォトレジスト膜１７５が順次積層された半導体ウエハＷを使用した。また、本実施形態のプラズマエッチング方法に先立って、フォトレジスト膜１７５を所定のパターンにパターニングし、このフォトレジスト膜１７５をマスクとして反射防止膜１７０及びＳｉＯＮ膜１６５をパターニングした。
この半導体ウエハＷに対して、第１の工程のプラズマエッチング工程及び第２の工程のシリコン含有膜堆積工程を施した。
第１の工程及び第２の工程のプロセス条件としては、
（第１の工程のプロセス条件）
圧力 ：１０ｍＴ（１．３３Ｐａ）
パワー ：第１高周波電力／１０００Ｗ、
上部電極の電位 ：０Ｖ
ガス流量 ：Ｏ２ガス／ＣＯＳガス ２００／１７ｓｃｃｍ
エッチング時間 ：２分
（第２の工程のプロセス条件）
圧力 ：３００ｍＴ（４０Ｐａ）
パワー ：第１高周波電力／２５０Ｗ、第２高周波電力／３００Ｗ
ガス流量 ：ＳｉＣｌ４ガス／Ｈｅガス／Ｈ２ガス ５０／６００／１５０ｓｃｃｍ
堆積時間 ：１５秒
とした。
得られた半導体ウエアＷに対して、ＡＣＬ膜１６０をマスクとしたプラズマエッチング方法により、酸化膜１５５をエッチングした。
エッチング条件としては、
圧力 ：４０ｍＴ（５．３３Ｐａ）
パワー ：第１高周波電力／１２００Ｗ、第２高周波電力／３０００Ｗ
上部電極の電位 ：３００Ｖ
ガス流量 ：Ｃ４Ｆ６ガス／ＣＦ４ガス／Ａｒガス／Ｏ２ガス ３２／２４／６００／４０ｓｃｃｍ
エッチング時間 ：１５０秒
とした。
図５に、本実施形態に係るプラズマエッチング方法の効果の他の例を説明するためのＳＥＭ画像を示す。より具体的には、図５（ａ）は、第２の工程の工程後のＳＥＭ画像であり、図５（ｂ）は、図５（ａ）の半導体ウエハＷの酸化膜１５５をエッチングした後のＳＥＭ画像である。また、比較例として、図５（ｃ）に、第１の工程直後ＳＥＭ画像を示し、図５（ｄ）に、第１の工程後、第２の工程を経ずに酸化膜１５５をエッチングした後のＳＥＭ画像を示す。
図５（ｂ）と図５（ｄ）との比較から、第２の工程を実施した図５（ｂ）に示される本実施形態では、ボーイング及びネッキング等が改善され、垂直加工形状が良好なホールが得られる。
図５（ｂ）におけるマスク残存量は５０６ｎｍであり、酸化膜１５５の上端における開口幅（以下、Ｔｏｐ ＣＤと呼ぶ）は８７ｎｍであった。また、図５（ｄ）におけるマスク残存量は４４６ｎｍであり、酸化膜１５５のＴｏｐ ＣＤは１００ｎｍであり、ボーイングＣＤは１００ｎｍであった。
以上、第１の実施形態及び第１の実施形態の変形例から、本実施形態のプラズマエッチング方法は、微細孔、高アスペクト比のホールを、略垂直でネッキング及びボーイングの少ない形状で形成することができることがわかった。
（第２の実施形態）
第２の実施形態においては、第２の工程における、シリコン含有ガスの流量と、シリコン含有膜の成膜量との間の関係について確認した本実施形態例について、説明する。
本実施形態においては、予めシリコン基材１５０の表面に、酸化膜１５５と、ＡＣＬ膜１６０、ＳｉＯＮ膜１６５、反射防止膜１７０（ＢＡＲＣ膜１７０）及びフォトレジスト膜１７５が順次積層された半導体ウエハＷを使用した。また、本実施形態のプラズマエッチング方法に先立って、フォトレジスト膜１７５を所定のパターンにパターニングし、このフォトレジスト膜１７５をマスクとして反射防止膜１７０及びＳｉＯＮ膜１６５をパターニングした。
この半導体ウエハＷに対して、第１の工程のプラズマエッチング工程及び第２の工程のシリコン含有膜堆積工程を施した。
第１の工程及び第２の工程のプロセス条件としては、
（第１の工程のプロセス条件）
圧力 ：１０ｍＴ（１．３３Ｐａ）
パワー ：第１高周波電力／１０００Ｗ、
上部電極の電位 ：０Ｖ
ガス流量 ：Ｏ２ガス／ＣＯＳガス ２００／１７ｓｃｃｍ
エッチング時間 ：１２０秒
（第２の工程のプロセス条件）
圧力 ：３００ｍＴ（４０Ｐａ）
パワー ：第１高周波電力／２５０Ｗ、第２高周波電力／３００Ｗ
ガス流量 ：ＳｉＣｌ４ガス／Ｈｅガス／Ｈ２ガス 可変（１０、３０又は５０ｓｃｃｍ）／６００／１５０ｓｃｃｍ
堆積時間 ：２０秒
とした。
図６に、本実施形態に係るプラズマエッチング方法の効果の他の例を説明するためのＳＥＭ画像を示す。より具体的には、図６（ａ）は、第２の工程時のＳｉＣｌ４ガスの流量が１０ｓｃｃｍである本実施形態のＳＥＭ画像であり、図６（ｂ）は、ＳｉＣｌ４ガスの流量が３０ｓｃｃｍである本実施形態のＳＥＭ画像であり、図６（ｃ）は、ＳｉＣｌ４ガスの流量が５０ｓｃｃｍである本実施形態のＳＥＭ画像である。また、図６（ｄ）に、比較の本実施形態として、第２の工程を実施していない本実施形態のＳＥＭ画像を示した。
図６（ａ）〜図６（ｄ）における「ボーイングＣＤ」は、各々、１２０ｎｍ、１１７ｎｍ、１１７ｎｍ、１２４ｎｍであった。また、図６（ａ）〜図６（ｄ）における「ボトムＣＤ」は、各々、８０ｎｍ、７６ｎｍ、７６ｎｍ、８４ｎｍであった。これらの結果から、シリコン含有ガスのガス流量を増加させることにより、堆積されるシリコン含有膜１８５のデポレートが増大することがわかった。しかしながら、図６（ｃ）に示すように、開口部がシリコン含有膜１８５によって閉塞されると共に、ホール内部のデポレートが低下することがわかった。
以上、第２の実施形態から、本実施形態のプラズマエッチング方法の第２の工程において、シリコン含有ガスの流量を大きくすることにより、シリコン含有膜のデポレートが増大することがわかった。
（第３の実施形態）
第３の実施形態においては、エッチング対象膜として、酸化膜１５５を選択した実施形態について、説明する。
本実施形態においては、予めシリコン基材１５０の表面に、酸化膜１５５と、ＡＣＬ膜１６０、ＳｉＯＮ膜１６５、反射防止膜１７０（ＢＡＲＣ膜１７０）及びフォトレジスト膜１７５が順次積層された半導体ウエハＷを使用した。また、本実施形態のプラズマエッチング方法に先立って、フォトレジスト膜１７５を所定のパターンにパターニングし、このフォトレジスト膜１７５をマスクとして反射防止膜１７０及びＳｉＯＮ膜１６５をパターニングした。
この半導体ウエハＷに対して、第１の工程としてＡＣＬ膜１６０のプラズマエッチング工程と、第２の工程としてＡＣＬ膜１６０の側壁部へのシリコン含有膜堆積工程を施し、更に第１'の工程として酸化膜１５５のプラズマエッチング工程と、第２'の工程としてＡＣＬ膜１６０及び酸化膜１５５の側壁部へのシリコン含有膜堆積工程を施した。
各々の工程のプロセス条件としては、
（第１の工程のプロセス条件）
圧力 ：１０ｍＴ（１．３３Ｐａ）
パワー ：第１高周波電力／１０００Ｗ、
上部電極の電位 ：０Ｖ
ガス流量 ：Ｏ２ガス／ＣＯＳガス ２００／１７ｓｃｃｍ
エッチング時間 ：１２０秒
（第２の工程のプロセス条件）
圧力 ：３００ｍＴ（４０Ｐａ）
パワー ：第１高周波電力／２５０Ｗ、第２高周波電力／３００Ｗ
ガス流量 ：ＳｉＣｌ４ガス／Ｈｅガス／Ｈ２ガス ５０／６００／１５０ｓｃｃｍ
堆積時間 ：１５秒
（第１'の工程のプロセス条件）
圧力 ：４０ｍＴ（５．３３Ｐａ）
パワー ：第１高周波電力／１２００Ｗ、第２高周波電力／３０００Ｗ
上部電極の電位 ：３００Ｖ
ガス流量 ：Ｃ４Ｆ６ガス／ＣＦ４ガス／Ａｒガス／Ｏ２ガス ３２／２４／６００／４０ｓｃｃｍ
エッチング時間 ：１６０秒
（第２'の工程のプロセス条件）
圧力 ：３００ｍＴ（４０Ｐａ）
パワー ：第１高周波電力／２５０Ｗ、第２高周波電力／３００Ｗ
ガス流量 ：ＳｉＣｌ４ガス／Ｈｅガス／Ｈ２ガス ５０／６００／１５０ｓｃｃｍ
堆積時間 ：２０秒
とした。
得られた半導体ウエアＷに対して、酸化膜１５５をプラズマエッチングした。
エッチング条件としては、
圧力 ：４０ｍＴ（５．３３Ｐａ）
パワー ：第１高周波電力／１２００Ｗ、第２高周波電力／３０００Ｗ
上部電極の電位 ：３００Ｖ
ガス流量 ：Ｃ４Ｆ６ガス／ＣＦ４ガス／Ａｒガス／Ｏ２ガス ３２／２４／６００／４０ｓｃｃｍ
エッチング時間 ：５０秒
とした。
図７に、本実施形態に係るプラズマエッチング方法の効果の他の例を説明するためのＳＥＭ画像を示す。より具体的には、図７（ａ）は、第２'の工程後に、上述の酸化膜１５５に関するプラズマエッチング処理を施した後のＳＥＭ画像であり、図７（ｂ）は、参考例としての、第２'の工程を施さなかった場合のＳＥＭ画像である。
図７（ａ）における隣り合うパターン間の最大幅は９７ｎｍであり、マスク残存量は４１４ｎｍであった。一方、図７（ｂ）における隣り合うパターン間の最大幅は１０７ｎｍであり、マスク残存量は４１０ｎｍであった。
以上、第３の実施形態から、エッチング対象膜として、ＡＣＬ膜以外の膜をエッチングした場合であっても、第２の工程によって開口部の側壁部にシリコン含有膜を堆積させることで、ボーイング形状を改善できることがわかった。
（第４の実施形態）
第４の実施形態においては、１つのエッチング対象膜に対して、複数の第１の工程及び第２の工程を実施する実施形態について、説明する。
第３の実施形態で得られた半導体ウエハＷに対して、第１''の工程（特許請求の範囲における、第３の工程に対応）として酸化膜１５５のプラズマエッチング工程と、第２''の工程（特許請求の範囲における、第４の工程に対応）としてＡＣＬ膜１６０及び酸化膜１５５の側壁部へのシリコン含有膜堆積工程とを施した。
プロセス条件としては、
（第１''の工程のプロセス条件）
得られた半導体ウエアＷに対して、酸化膜１５５をプラズマエッチングした。
エッチング条件としては、
圧力 ：４０ｍＴ（５．３３Ｐａ）
パワー ：第１高周波電力／１２００Ｗ、第２高周波電力／３０００Ｗ
上部電極の電位 ：３００Ｖ
ガス流量 ：Ｃ４Ｆ６ガス／ＣＦ４ガス／Ａｒガス／Ｏ２ガス ３２／２４／６００／４０ｓｃｃｍ
エッチング時間 ：５０秒
（第２''の工程のプロセス条件）
圧力 ：３００ｍＴ（４０Ｐａ）
パワー ：第１高周波電力／２５０Ｗ、第２高周波電力／３００Ｗ
ガス流量 ：ＳｉＣｌ４ガス／Ｈｅガス／Ｈ２ガス 可変（１０、３０又は５０ｓｃｃｍ）／６００／１５０ｓｃｃｍ
堆積時間 ：２０秒
とした。
また、第２''の工程の後の半導体ウエアＷに対して、酸化膜１５５をプラズマエッチングした。
エッチング条件としては、
圧力 ：４０ｍＴ（５．３３Ｐａ）
パワー ：第１高周波電力／１２００Ｗ、第２高周波電力／３０００Ｗ
上部電極の電位 ：３００Ｖ
ガス流量 ：Ｃ４Ｆ６ガス／ＣＦ４ガス／Ａｒガス／Ｏ２ガス ３２／２４／６００／４０ｓｃｃｍ
エッチング時間 ：５０秒
とした。
図８に、本実施形態に係るプラズマエッチング方法の効果の他の例を説明するためのＳＥＭ画像を示す。より具体的には、図８（ａ）は、第２''の工程後に、上述の酸化膜１５５に関するプラズマエッチング処理を施した後のＳＥＭ画像であり、図８（ｂ）は、参考例としての、第２''の工程を施さなかった場合のＳＥＭ画像である。
図８（ａ）における隣り合うパターン間の最大幅は１０３ｎｍであった。一方、図８（ｂ）における隣り合うパターン間の最大幅は１１７ｎｍであった。
以上、第４の実施形態から、第１の工程及び第２の工程を繰り返すことにより、ボーイング形状を改善しながら、プラズマエッチングを進行させることが可能であることがわかった。
なお、上記本実施形態に挙げた構成等に、その他の要素との組み合わせなど、ここで示した構成に本発明が限定されるものではない。これらの点に関しては、本発明の趣旨を逸脱しない範囲で変更することが可能であり、その応用形態に応じて適切に定めることができる。
１ プラズマエッチング装置
１０ チャンバ
１５ ガス供給源
２０ 下部電極
２５ 上部電極
３０ 電力供給装置
３２ 第１高周波電源
３３ 第１整合器
３４ 第２高周波電源
３５ 第２整合器
４０ シールドリング
４５ ガス導入口
５０ 拡散室
５５ ガス供給孔
６０ 排気口
６５ 排気装置
１００ 制御装置
１０５ ＣＰＵ
１１０ ＲＡＭ
１５０ シリコン基材
１５５ 酸化膜
１６０ ＡＣＬ膜
１６５ ＳｉＯＮ膜
１７０ 反射防止膜
１７５ フォトレジスト膜
１８０ 側壁部
１８５ シリコン含有膜
Ｇ ゲートバルブ
Ｗ ウエハ

Claims (9)

  1. エッチング対象膜及びパターニングされたマスクを含む被処理体をプラズマエッチングするプラズマエッチング方法であって、
    前記マスクを用いて前記エッチング対象膜をプラズマエッチングする、第１の工程と、
    前記第１の工程によってエッチングされた前記エッチング対象膜の側壁部の少なくとも一部に、シリコン含有ガスのプラズマによってシリコン含有膜を堆積させる、第２の工程と、
    を有する、プラズマエッチング方法。
  2. 前記シリコン含有ガスは、四塩化ケイ素又は四フッ化ケイ素と、還元性ガスと、を含む、
    請求項１に記載のプラズマエッチング方法。
  3. 前記被処理体は、アモルファスカーボン層膜と、所定のパターンにパターニングされた無機膜の積層膜とを含み、
    前記第１の工程は、酸素ガス及び硫化カルボニルガスを含む処理ガスのプラズマによって、前記無機膜を含む前記マスクを用いて前記アモルファスカーボン層膜をエッチングする工程を含む、
    請求項１又は２に記載のプラズマエッチング方法。
  4. 前記被処理体は、前記アモルファスカーボン層膜の前記無機膜とは反対側の面に酸化膜が形成されており、
    前記第１の工程及び前記第２の工程を繰り返すことで、前記酸化膜を露出させる、
    請求項３に記載のプラズマエッチング方法。
  5. 前記アモルファスカーボン層膜を含むマスクを用いて前記酸化膜をプラズマエッチングする第３の工程と、
    前記第３の工程によってエッチングされた前記酸化膜の側壁部の少なくとも一部に、シリコン含有ガスのプラズマによってシリコン含有膜を堆積させる、第４の工程と、
    を更に有する、請求項４に記載のプラズマエッチング方法。
  6. 前記第３の工程は、フルオロカーボン系ガスを含む処理ガスのプラズマを用いてプラズマエッチングする、
    請求項５に記載のプラズマエッチング方法。
  7. 前記第３の工程及び前記第４の工程は、繰り返される、
    請求項５又は６に記載のプラズマエッチング方法。
  8. 前記被処理体は、前記無機膜の前記アモルファスカーボン層膜の反対側の面に反射防止膜と、所定のパターンにパターニングされたレジスト膜と、が順次形成されており、
    前記第１の工程の前に、フルオロカーボン系ガスを含む処理ガスのプラズマによって、前記レジスト膜をマスクとして、前記反射防止膜及び前記無機膜をエッチングする工程を含む、
    請求項３乃至７のいずれか一項に記載のプラズマエッチング方法。
  9. エッチング対象膜及びパターニングされたマスクを含む被処理体をプラズマエッチングするプラズマエッチング装置であって、
    処理容器と、
    前記処理容器内に設けられた、被処理体を保持する保持部と、
    前記処理容器内に設けられた、前記保持部と対向する電極板と、
    前記保持部と前記電極板とに挟まれた空間に処理ガスを供給するガス供給部と、
    前記保持部又は前記電極板の少なくとも一方に高周波電力を供給することによって、前記ガス供給部により前記空間に供給された前記処理ガスをプラズマ化する高周波電源と、
    前記プラズマエッチング装置を制御する制御部と、
    を有し、
    前記制御部は、前記エッチング対象膜をプラズマエッチングさせた後、エッチングされた前記エッチング対象膜の側壁部の少なくとも一部に、シリコン含有ガスのプラズマによってシリコン含有膜を堆積させる、
    プラズマエッチング装置。
JP2013102969A 2013-05-15 2013-05-15 プラズマエッチング方法及びプラズマエッチング装置 Pending JP2014225501A (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2013102969A JP2014225501A (ja) 2013-05-15 2013-05-15 プラズマエッチング方法及びプラズマエッチング装置
CN201480027582.0A CN105210178A (zh) 2013-05-15 2014-05-09 等离子体蚀刻方法和等离子体蚀刻装置
US14/889,191 US10163653B2 (en) 2013-05-15 2014-05-09 Plasma etching method and plasma etching apparatus
KR1020157024228A KR102166970B1 (ko) 2013-05-15 2014-05-09 플라즈마 에칭 방법 및 플라즈마 에칭 장치
CN202010276188.8A CN111326413A (zh) 2013-05-15 2014-05-09 等离子体蚀刻方法和等离子体蚀刻装置
PCT/JP2014/062470 WO2014185351A1 (ja) 2013-05-15 2014-05-09 プラズマエッチング方法及びプラズマエッチング装置
CN201910938685.7A CN110729187A (zh) 2013-05-15 2014-05-09 等离子体蚀刻方法和等离子体蚀刻装置
TW103116778A TWI642101B (zh) 2013-05-15 2014-05-13 Plasma etching method and plasma etching device
US16/194,848 US10707091B2 (en) 2013-05-15 2018-11-19 Plasma etching method and plasma etching apparatus
US16/887,023 US11355352B2 (en) 2013-05-15 2020-05-29 Plasma etching method and plasma etching apparatus
US17/662,249 US12062522B2 (en) 2013-05-15 2022-05-06 Plasma etching method and plasma etching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013102969A JP2014225501A (ja) 2013-05-15 2013-05-15 プラズマエッチング方法及びプラズマエッチング装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017103425A Division JP6415636B2 (ja) 2017-05-25 2017-05-25 プラズマエッチング方法及びプラズマエッチング装置

Publications (1)

Publication Number Publication Date
JP2014225501A true JP2014225501A (ja) 2014-12-04

Family

ID=51898329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013102969A Pending JP2014225501A (ja) 2013-05-15 2013-05-15 プラズマエッチング方法及びプラズマエッチング装置

Country Status (6)

Country Link
US (4) US10163653B2 (ja)
JP (1) JP2014225501A (ja)
KR (1) KR102166970B1 (ja)
CN (3) CN111326413A (ja)
TW (1) TWI642101B (ja)
WO (1) WO2014185351A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018160689A (ja) * 2016-03-28 2018-10-11 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2021057525A (ja) * 2019-10-01 2021-04-08 東京エレクトロン株式会社 基板処理方法、及び、プラズマ処理装置
US11037763B2 (en) 2017-06-02 2021-06-15 Tokyo Electron Limited Member and plasma processing apparatus
JP2021118315A (ja) * 2020-01-29 2021-08-10 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
JP2021118347A (ja) * 2020-01-29 2021-08-10 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
WO2024171799A1 (ja) * 2023-02-13 2024-08-22 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225501A (ja) * 2013-05-15 2014-12-04 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6833657B2 (ja) * 2017-11-07 2021-02-24 東京エレクトロン株式会社 基板をプラズマエッチングする方法
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7195113B2 (ja) * 2018-11-07 2022-12-23 東京エレクトロン株式会社 処理方法及び基板処理装置
CN111293041B (zh) * 2018-12-06 2024-07-23 东京毅力科创株式会社 蚀刻处理方法和基板处理装置
JP2020141033A (ja) * 2019-02-27 2020-09-03 東京エレクトロン株式会社 堆積処理方法及びプラズマ処理装置
CN111243950B (zh) * 2020-01-16 2023-12-22 北京北方华创微电子装备有限公司 一种刻蚀方法
US12112954B2 (en) * 2020-01-29 2024-10-08 Tokyo Electron Limited Etching method, substrate processing apparatus, and substrate processing system
CN114981933B (zh) * 2020-01-30 2025-06-10 索尼半导体解决方案公司 半导体装置及蚀刻方法
US12266534B2 (en) * 2020-06-15 2025-04-01 Tokyo Electron Limited Forming a semiconductor device using a protective layer
CN112216651A (zh) * 2020-10-30 2021-01-12 上海华力微电子有限公司 浅沟槽隔离结构的形成方法
US11424120B2 (en) 2021-01-22 2022-08-23 Tokyo Electron Limited Plasma etching techniques
KR20230089451A (ko) 2021-12-13 2023-06-20 삼성전자주식회사 플라즈마 식각 장치, 이를 이용한 플라즈마 식각 방법 및 이를 이용한 반도체 소자 제조 방법
US12327731B2 (en) 2022-02-25 2025-06-10 Samsung Electronics Co., Ltd. Etching gas mixture and method of manufacturing integrated circuit device using the same
US20240371655A1 (en) * 2023-05-04 2024-11-07 Tokyo Electron Limited Protection Layer Formation during Plasma Etching Conductive Materials

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060566A (ja) * 2006-08-22 2008-03-13 Lam Res Corp プラズマエッチング性能強化方法
JP2009076661A (ja) * 2007-09-20 2009-04-09 Elpida Memory Inc 半導体装置の製造方法
JP2012204668A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマエッチング方法および記憶媒体

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197414A (ja) * 1997-09-25 1999-04-09 Sony Corp 酸化シリコン系絶縁膜のプラズマエッチング方法
US7473377B2 (en) 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
DE10228807B4 (de) * 2002-06-27 2009-07-23 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Mikrostrukturelementen
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
WO2004079347A1 (en) * 2003-03-07 2004-09-16 Pfizer Products Inc. Method of analysis of nir data
KR100541152B1 (ko) * 2003-07-18 2006-01-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선층 형성 방법
US7416676B2 (en) * 2005-02-16 2008-08-26 Tokyo Electron Limited Plasma etching method and apparatus, control program for performing the etching method, and storage medium storing the control program
JP4515278B2 (ja) 2005-02-16 2010-07-28 東京エレクトロン株式会社 エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置
JP4663368B2 (ja) * 2005-03-28 2011-04-06 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US7411861B2 (en) * 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
JP5067068B2 (ja) * 2007-08-17 2012-11-07 東京エレクトロン株式会社 半導体装置の製造方法及び記憶媒体
JP5213496B2 (ja) * 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法
US8901004B2 (en) * 2009-07-27 2014-12-02 Lam Research Corporation Plasma etch method to reduce micro-loading
US8153520B1 (en) * 2009-08-03 2012-04-10 Novellus Systems, Inc. Thinning tungsten layer after through silicon via filling
US20110079918A1 (en) * 2009-10-01 2011-04-07 Applied Materials, Inc. Plasma-based organic mask removal with silicon fluoride
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
JP5563860B2 (ja) 2010-03-26 2014-07-30 東京エレクトロン株式会社 基板処理方法
ES2401548T3 (es) * 2010-07-27 2013-04-22 The Procter And Gamble Company Equipo y procedimiento para transferir un material sustrato y un material en forma de partículas
JP5916056B2 (ja) * 2010-08-23 2016-05-11 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8679358B2 (en) * 2011-03-03 2014-03-25 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
CN102693910A (zh) * 2011-03-23 2012-09-26 上海华虹Nec电子有限公司 沟槽的干法刻蚀方法
JP5981106B2 (ja) 2011-07-12 2016-08-31 東京エレクトロン株式会社 プラズマエッチング方法
JP2014225501A (ja) * 2013-05-15 2014-12-04 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060566A (ja) * 2006-08-22 2008-03-13 Lam Res Corp プラズマエッチング性能強化方法
JP2009076661A (ja) * 2007-09-20 2009-04-09 Elpida Memory Inc 半導体装置の製造方法
JP2012204668A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマエッチング方法および記憶媒体

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018160689A (ja) * 2016-03-28 2018-10-11 株式会社日立ハイテクノロジーズ プラズマ処理方法
US11037763B2 (en) 2017-06-02 2021-06-15 Tokyo Electron Limited Member and plasma processing apparatus
JP2021057525A (ja) * 2019-10-01 2021-04-08 東京エレクトロン株式会社 基板処理方法、及び、プラズマ処理装置
JP7323409B2 (ja) 2019-10-01 2023-08-08 東京エレクトロン株式会社 基板処理方法、及び、プラズマ処理装置
JP2021118315A (ja) * 2020-01-29 2021-08-10 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
JP2021118347A (ja) * 2020-01-29 2021-08-10 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
US11810791B2 (en) 2020-01-29 2023-11-07 Tokyo Electron Limited Etching method, substrate processing apparatus, and substrate processing system
JP7390199B2 (ja) 2020-01-29 2023-12-01 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
JP7557969B2 (ja) 2020-01-29 2024-09-30 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム
WO2024171799A1 (ja) * 2023-02-13 2024-08-22 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Also Published As

Publication number Publication date
US10163653B2 (en) 2018-12-25
US10707091B2 (en) 2020-07-07
KR20160008499A (ko) 2016-01-22
US20220262646A1 (en) 2022-08-18
WO2014185351A1 (ja) 2014-11-20
KR102166970B1 (ko) 2020-10-16
TWI642101B (zh) 2018-11-21
US20190088497A1 (en) 2019-03-21
US20160086817A1 (en) 2016-03-24
TW201501202A (zh) 2015-01-01
US12062522B2 (en) 2024-08-13
US20200294812A1 (en) 2020-09-17
US11355352B2 (en) 2022-06-07
CN111326413A (zh) 2020-06-23
CN110729187A (zh) 2020-01-24
CN105210178A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
WO2014185351A1 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI761345B (zh) 蝕刻方法
US20220051904A1 (en) Etching method
JP4733214B1 (ja) マスクパターンの形成方法及び半導体装置の製造方法
US20130344702A1 (en) Method of etching silicon nitride films
US8642483B2 (en) Substrate processing with shrink etching step
TW201705428A (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
JP2007194284A (ja) プラズマ処理方法、プラズマ処理装置、及び記憶媒体
US9330935B2 (en) Plasma etching method and plasma etching apparatus
KR20120022582A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TWI722187B (zh) 蝕刻方法
US8177990B2 (en) Etching method, plasma processing system and storage medium
KR20090080499A (ko) 기판 처리 방법
TWI692809B (zh) 蝕刻方法
US20200168468A1 (en) Etching method and substrate processing apparatus
TWI713486B (zh) 蝕刻方法（二）
US20220199410A1 (en) Conformal amorphous carbon layer etch with side-wall passivation
JP6415636B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP7418632B2 (ja) プラズマ処理装置
JP2005072352A (ja) 層間絶縁膜のドライエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170228