JP2014220361A - 静電気保護素子および発光モジュール - Google Patents

Abstract

【課題】高抵抗半導体の基体を用いた構造において、リーク電流をより確実に抑制できる静電気保護素子を提供する。【解決手段】静電気保護素子１０は、高抵抗の半導体材料からなる基体２０を備える。基体２０の第１主面には、第１方向に沿って間隔を空けて、外部接続用ランド２２，２３が形成されている。基体２０の第１主面には、半導体プロセスにより、ダイオード部３０が形成されている。ダイオード部３０は、第１方向に沿った、外部接続用ランド２２，２３の形成領域の間に形成されている。高濃度領域４０は、基体２０と同じ極性で、基体２０よりも不純物を多く含む領域である。高濃度領域４０は、基体２０を平面視して環状であり、ダイオード部３０を囲む形状で形成されている。【選択図】 図１

Description

本発明は、ＥＳＤ保護機能を有する静電気保護素子、ＬＥＤ等の発光素子を備えた発光モジュールに関する。

現在、ＬＥＤを発光源とする発光モジュールが各種考案されている。通常、このようなＬＥＤを用いた発光モジュールは、ＬＥＤの静電破壊を防止するために、静電気保護素子を備えている。

例えば、特許文献１では、基体の表面にＬＥＤ素子を実装し、基体の裏面にツェナーダイオードを実装する構造によって、静電気保護機能付きの発光モジュールを形成している。この構造では、発光モジュールを低背化することが難しい。そして、このような静電気保護機能付きの発光モジュールを低背化する方法として、静電気保護素子であるツェナーダイオードを基体に内蔵する構成が考えられる。

具体的には、ＬＥＤ素子と同程度の平面面積からなる基体を用意する。基体の裏面に第１外部接続用ランドと第２外部接続用ランドを形成し、基体の表面に第１実装用ランドと第２実装用ランドを形成する。第１外部接続用ランドと第１実装用ランドは導通し、第２外部接続用ランドと第２実装用ランドは導通している。ＬＥＤ素子の各外部接続端子は、第１実装用ランドと第２実装用ランドにそれぞれ実装されている。

基体内には、第１外部接続用ランドと第２外部接続用ランドとの間を接続するツェナーダイオードを半導体プロセスによって形成する。例えば、基体の裏面側からドーピングを行うことで、基体の裏面から所定深さに至る領域にｐｎ接合構造を形成する。

このような構造においては、第１外部接続用ランドと第１実装用ランドを導通し、第２外部接続用ランドと第２実装用ランドを導通する構造として、基体を低抵抗半導体で形成する構造が考えられる。しかしながら、導通体として低抵抗半導体を用いる場合、第１外部接続用ランドおよび第１実装用ランドと第２外部接続用ランドおよび第２実装用ランドとを絶縁する絶縁ギャップを基体に形成しなければならないが、このような絶縁ギャップを形成することは困難である。

したがって、基体を高抵抗半導体で形成し、第１外部接続用ランドと第１実装用ランドを導通する導電性ビアと、第２外部接続用ランドと第２実装用ランドを導通する導電性ビアを設ける構造が考えられる。

特開２００７−３６２３８号公報

しかしながら、高抵抗半導体で基体を形成する場合であっても、第１外部接続用ランドと第２外部接続用ランドとの間にリーク電流が流れることがある。すなわち、第１外部接続用ランドと第２外部接続用ランドとが絶縁されていない状態になることがある。

したがって、本発明の目的は、高抵抗半導体の基体を用いた構造において、リーク電流をより確実に抑制できる静電気保護素子および発光モジュールを提供することにある。

この発明の静電気保護素子は、次の構成を特徴としている。静電気保護素子は、半導体材料からなる基体、およびダイオード部を備える。ダイオード部は、基体の第１主面側に半導体プロセスによって形成されている。

さらに、基体は、外部から印加される電圧や熱処理によって導電型反転層が形成される抵抗率からなり、次の構成の高濃度領域を備える。高濃度領域は、基体を前記第１主面側から平面視して、ダイオード部を囲むように第１主面から基体の内部に延びる形状からなり、基体と同じ導電型であり、基体よりも不純物濃度が高い。

この構成では、ダイオード部は高濃度領域によって分断されている。したがって、基体の一方端面に半田が付着する等によって、導電型反転層に電流が流れても、高濃度領域で遮断され、ダイオード部には当該電流が到達しない。したがって、リーク電流の発生を抑制できる。

また、この発明の静電気保護素子は、次の構成であることが好ましい。高濃度領域は、ダイオード部を囲む包囲部と、第１伸長部または第２伸長部の少なくとも一方を備える。第１伸長部は、包囲部に接続し第１主面の対向する両端まで伸長する形状からなる。第２伸長部は、包囲部に接続し第１主面の各角部まで伸長する形状からなる。

この構成では、基体における第１伸長部が伸長する方向と直交する方向の両端面に対して半田がそれぞれに付着して導電型反転層に電流が流れても、高濃度領域で遮断され、リーク電流の発生を抑制できる。すなわち、リーク電流の発生を、さらに確実に抑制することができる。

また、この発明の静電気保護素子では、高濃度領域は、第１主面を平面視して、第１外部接続用ランドおよび第２外部接続用ランドを内包する環状である。

この構成では、導電型反転層が形成されるような電圧が基体に印加されたり、熱処理が施されても、高濃度領域の表面に導電型反転層が生じない。これにより、リーク電流の発生を、さらに確実に抑制することができる。

また、この発明の静電気保護素子では、基体の抵抗率が高くなるほど、高濃度領域の幅は広くなることが好ましい。

この構成では、基体の抵抗率に応じて高濃度領域の幅を決定することで、リーク電流の発生を確実に抑制することができる。

また、この発明の静電気保護素子では、第１外部接続用ランドおよび第２外部接続用ランドを備える。これらのランドは、基体の第１主面に、該第１主面の第１方向に沿って所定の間隔を空けて形成されている。そして、基体の第１主面側における第１外部接続用ランドと第２外部接続用ランドとの間に、ダイオード部が形成されている。ダイオード部は、第１外部接続用ランドと第２外部接続用ランドとを接続している。

この構成では、第１外部接続用ランドとダイオード部との間の導電型反転層は高濃度領域によって分断されている。同様に、第２外部接続用ランドとダイオード部との間の導電型反転層も高濃度領域によって分断されている。したがって、基体の一方端面に半田が付着する等によって、導電型反転層に電流が流れても、高濃度領域で遮断され、ダイオード部には当該電流が到達しない。したがって、リーク電流の発生を抑制できる。

また、この発明の静電気保護素子は、次の構成を備えていてもよい。静電気保護素子は、第１、第２実装用ランド、および、第１、第２ビア導体を備える。第１、第２実装用ランドは、基体の第１主面に対向する第２主面に形成されている。第１ビア導体は、第１外部接続用ランドと第１実装用ランドを接続する。第２ビア導体は、第２外部接続用ランドと第２実装用ランドを接続する。

この構成では、静電気保護素子の第２主面に、静電気のチャージから保護すべき電子部品を実装することができる。

また、この発明の発光モジュールは、上述の静電気保護素子と発光素子とを備える。発光素子は、第１実装用ランドに第１外部端子が実装され、第２実装用ランドに第２外部端子が実装されている。

この構成では、静電気のチャージから保護すべき発光素子と静電気保護素子とが一体形成されており、小型で薄型の発光モジュールを実現することができる。

この発明によれば、高抵抗半導体の基体を用いた構造において、導電型反転層による電流経路を遮断して、リーク電流をより確実に抑制できる。

本発明の第１の実施形態に係る静電気保護素子の構成図である。 本発明の第１の実施形態に係る静電気保護素子の作用効果を説明するための図である。 本発明の第１の実施形態に係る静電気保護素子のリーク電流抑制効果を説明するための実験結果である。 本発明の第１の実施形態に係る静電気保護素子の製造工程を示す図である。 本発明の第１の実施形態に係る発光モジュールの構成を示す側面断面図である。 本発明の第１の実施形態に係る発光モジュールの製造工程を示す図である。 本発明の第２の実施形態に係る静電気保護素子の構成図である。 本発明の第２の実施形態に係る静電気保護素子の作用効果を説明するための図である。 本発明の第３の実施形態に係る静電気保護素子の構成図である。 本発明の第３の実施形態に係る静電気保護素子の作用効果を説明するための図である。 本発明の第４の実施形態に係る静電気保護素子の構成図である。

本発明の第１の実施形態に係る静電気保護素子および発光モジュールについて、図を参照して説明する。

図１は本発明の第１の実施形態に係る静電気保護素子の構成図であり、図１（Ａ）は静電気保護素子の側面断面図、図１（Ｂ）は基体の第１主面側の平面図、図１（Ｃ）は静電気保護素子の第１主面側の平面図、図１（Ｄ）は等価回路図である。

静電気保護素子１０は、矩形平板状の基体２０、絶縁層２１、外部接続用ランド２２，２３、保護層２４、ダイオード部３０、高濃度領域４０を備える。

基体２０は、高抵抗の半導体からなる。ここで、高抵抗とは、半導体特性的には外部からの電圧印加や熱処理等により、その印加面の表面に導電型反転層が形成される抵抗率のものを示し、具体的な数値例をしては、抵抗率が数十Ωｃｍ以上のものを示し、代表的には１００Ωｃｍ以上で数ｋΩｃｍ程度までのものを示す。基体２０は、例えば、ドープ量の少ないｐ型半導体であるシリコン基板からなる。

基体２０の第１主面側の内部には、図１（Ａ），（Ｂ）に示すように、ダイオード部３０と高濃度領域４０とが形成されている。ダイオード部３０は、第１極性部３１と第２極性部３２と第３極性部３３とを備える。

第１極性部３１は、基体２０の第１主面側に所定の深さで形成されている。第１極性部３１は基体２０と逆の導電型からなる。例えば、基体２０がｐ型であれば、第１極性部３１はｎ型である。

第２極性部３２および第３極性部３３は、第１極性部３１内に形成されている。第２極性部３２、第３極性部３３は、基体２０の第１主面に露出している。第２極性部３２、第３極性部３３は、基体２０を平面視した第１方向に沿って隣接して配置されている。第２極性部３２、第３極性部３３は、それぞれ異なる導電型からなる。例えば、第２極性部３２がｐ型であれば、第３極性部３３はｎ型である。

このような構成により、第２極性部３２と第３極性部３３との間がｐｎ接合となる。したがって、これらの構成により、ダイオード部３０は、ツェナーダイオードとして機能する。

高濃度領域４０は、図１（Ｂ）に示すように、基体２０を第１主面に直交する方向から視て、すなわち、基体２０を平面視して、ダイオード部３０を内包する環状の形状で形成されている。高濃度領域４０は、基体２０と同じ導電型からなり、不純物の含有量が異なる。例えば、基体２０がｐ型であれば、高濃度領域４０もｐ型であり、高濃度領域４０は、基体２０よりもｐ型半導体を構成する不純物量が多い。例えば、高濃度領域４０のキャリア濃度は、１×１０^１７ｃｍ^−３程度である。また、高濃度領域４０の深さは、０．５μｍ以上であることが好ましい。高濃度領域４０は、基体２０の抵抗率に基づいて設定された幅を有し、抵抗率によるが、例えば、抵抗率が１００Ωｃｍであれば５μｍ以上であるとよい。

絶縁層２１は、基体２０の第１主面上に形成されている。絶縁層２１は、基体２０の第１主面の略全面に形成されており、第２極性部３２、第３極性部３３の少なくとも一部が露出する形状からなる。絶縁層２１は、高絶縁性材料、例えばＳｉＯ_２によって形成されている。

外部接続用ランド２２，２３は、絶縁層２１で覆われた基体２０の第１主面に形成されている。外部接続用ランド２２，２３は、平面視して矩形状の導体ランドである。外部接続用ランド２２，２３は、基体２０の第１方向に沿って間隔を空けて配置されている。外部接続用ランド２２は、絶縁層２１に形成された貫通孔を介して第２極性部３２に接続されている。外部接続用ランド２３は、絶縁層に形成された貫通孔を介して第３極性部３３に接続されている。

保護層２４は、図１（Ａ），（Ｃ）に示すように、外部接続用ランド２２，２３が形成された基体２０の第１主面に形成されている。保護層２４は、第１主面の略全面に形成されており、外部接続用ランド２２，２３の中央部に対応する領域が開口する形状からなる。保護層２４は、絶縁性フィルム等によって形成されている。

このような構成により、図１（Ｄ）に示すように、静電気保護素子１０は、外部接続用ランド２２，２３間に、ツェナーダイオードが接続された構成となる。

このような構成の静電気保護素子１０では、次に示す作用効果を奏することができる。図２は本発明の第１の実施形態に係る静電気保護素子の作用効果を説明するための図である。図２（Ａ）は、静電気保護素子１０の側面断面図である。図２（Ｂ）は、静電気保護素子１０を基板９０１に実装した状態を示す側面断面図である。図２（Ｃ）は、静電気保護素子１０の基体２０の底面図である。

抵抗率の高い基体２０は、言い換えれば、ドープされる不純物の量が少なく、さらに両極性の不純物濃度を補償制御しながら実現される。したがって、ダイオード部３０を形成しようとして、第１主面側から不純物をドーピングする半導体プロセスにおいて熱処理を施すと、第１主面の略全面に亘って、不純物補償の釣り合いが崩れやすい。これにより、図２（Ａ）、（Ｂ）に示すように、基体２０の第１主面の表層に導電型反転層２００が形成されてしまう。

ここで、図２（Ｂ）に示すように、静電気保護素子１０を基板９０１に実装する。静電気保護素子１０は、第１主面が基板９０１に対向するように配置される。静電気保護素子１０の外部接続用ランド２２は、基板９０１のランドパターン９０２に対向し、当該ランドパターン９０２に対して半田９２１で接合されている。静電気保護素子１０の外部接続用ランド２３は、基板９０１のランドパターン９０３に対向し、当該ランドパターン９０３に対して半田９２２で接合されている。

この際、図２（Ａ）に示すように、半田の供給過多により、半田９２１が基体２０の第１方向の一方端面に付着した場合を考える。この場合、ランドパターン９０２を介して印加された電流は、半田９２１を介して導電型反転層２００に流入する。

ここで、本実施形態の静電気保護素子１０の高濃度領域４０が存在しない構成、すなわち従来の構成では、導電型反転層２００を電流が伝搬して、ダイオード部３０に達してしまう。これにより、図２（Ｂ），（Ｃ）の点線太矢印に示すように、ランドパターン９０２からダイオード部３０の第３極性部３３に流れるリーク電流が発生してしまう。

しかしながら、本実施形態の静電気保護素子１０のように、ダイオード部３０を囲むように高濃度領域４０が形成されていると、当該高濃度領域４０は、元々多くの不純物がドーピングされている領域であり、高濃度領域４０には、導電型反転層２００が形成されない。したがって、第１主面を平面視した高濃度領域４０の内側領域（ダイオード部３０を有する領域）と高濃度領域４０との境界に電子障壁が形成され、高濃度領域４０の外側領域（基体２０の端面側の領域）と高濃度領域４０との境界にも電子障壁が形成される。すなわち、高濃度領域４０の内側領域の導電型反転層２００と、高濃度領域４０の外側領域の導電型反転層２００とが、電子障壁により分断される。

これにより、図２（Ｂ），（Ｃ）の実線太矢印に示すように、半田９２１を介して高濃度領域４０の外側領域の導電型反転層２００に流入した電流は、当該電子障壁によって遮断され、高濃度領域４０の内側領域の導電型反転層２００に伝搬しない。これにより、リーク電流の発生を抑制することができる。

図３は、本発明の第１の実施形態に係る静電気保護素子のリーク電流抑制効果を説明するための実験結果である。図３（Ａ）は、図２（Ａ），（Ｂ）に示すように、半田が基体の端面に付着した場合のリーク電流を示し、図３（Ｂ）は半田が基体２０の端面に付着していない場合のリーク電流を示す。横軸は、高濃度領域（帯状高濃度領域）の幅であり、縦軸はリーク電流の大きさを示す。

図３（Ｂ）に示すように、半田の基体２０の端面への付着が無ければ、基体２０の抵抗率や高濃度領域の状態（幅等）によることなく、リーク電流は１．０×１０^−１１〜１．０×１０^−１０［Ａ］程度である。

一方、図３（Ａ）に示すように、半田の基体２０の端面への付着があった場合、基体２０の抵抗率が１００Ωｃｍであれば、高濃度領域４０の幅を５μｍ以上とすれば、リーク電流は、１．０×１０^−１１〜１．０×１０^−１０［Ａ］程度となる。すなわち、半田の基体２０の端面への付着が無い状態を同じ程度に抑えられる。

また、図３（Ａ）に示すように、半田の基体２０の端面への付着があった場合、基体２０の抵抗率が２．５ｋΩｃｍであれば、高濃度領域４０の幅を２０μｍ以上とすれば、リーク電流は、１．０×１０^−１１〜１．０×１０^−１０［Ａ］程度となる。すなわち、半田の基体２０の端面への付着が無い状態を同じ程度に抑えられる。

このように、本実施形態の静電気保護素子１０に示すように、高濃度領域４０を形成すれば、リーク電流の発生を抑制することができる。そして、基体２０の抵抗率に応じて高濃度領域４０の幅を適宜設定することで、リーク電流の発生を確実に抑制することができる。具体的には、基体２０の抵抗率が大きくなるにしたがって、高濃度領域４０の幅を広くすることで、リーク電流の発生を確実に抑制することができる。

このような構成からなる静電気保護素子１０は、次に示す製造工程によって形成される。図４は、本発明の第１の実施形態に係る静電気保護素子の製造工程を示す図である。図４（Ａ）〜（Ｆ）の各図は、各製造工程での側面断面形状を示している。

まず、図４（Ａ）に示すように、高抵抗の半導体からなる基体２０を用意する。例えば、抵抗率が１００Ωｃｍ以上でｐ型のシリコン単結晶基板を、基体２０として用意する。

次に、基体２０の第１主面側から、ｎ型不純物（キャリア）を注入する。これにより、図４（Ｂ）に示すように、基体２０の第１主面側に第１極性部３１を形成する。

次に、基体２０の第１主面側から、ｐ型不純物（キャリア）を１．０×１０^１７ｃｍ^−３のキャリア濃度で注入し、図４（Ｃ）に示すように、第１極性部３１内に第２極性部３２を形成し、第１極性部３１を囲むように高濃度領域４０を形成する。次に、基体２０の第１主面側から、ｎ型不純物（キャリア）を１．０×１０^１７ｃｍ^−３のキャリア濃度で注入し、図４（Ｃ）に示すように、第１極性部３１内に第３極性部３３を形成する。これにより、基体２０の第１主面側に、ダイオード部３０が形成される。ダイオード部３０は、環状の高濃度領域４０に囲まれている。

次に、図４（Ｄ）に示すように、基体２０の第１主面にＳｉＯ_２の絶縁層２１を形成する。この際、図４（Ｄ）に示すように、絶縁層２１には、第２極性部３２の中央領域が外部に開口する貫通孔２１１と、第３極性部３３の中央領域が外部に開口する貫通孔２１２とを形成する。

次に、図４（Ｅ）に示すように、絶縁層２１における基体２０と反対側の面に電極パターン等により、外部接続用ランド２２，２３を形成する。この際、図４（Ｅ）に示すように、外部接続用ランド２２は、貫通孔２１１を充填して第２極性部３２に接続する形状で形成される。また、図４（Ｅ）に示すように、外部接続用ランド２３は、貫通孔２１２を充填して第３極性部３３に接続する形状で形成される。

次に、図４（Ｆ）に示すように、外部接続用ランド２２，２３が形成された絶縁層２１における基体２０と反対側の面に、絶縁性フィルム等により、保護層２４を形成する。この際、図４（Ｆ）に示すように、保護層２４は、外部接続用ランド２２，２３の中央領域を開口する形状で配置される。

このような製造方法を用いることで、上述の静電気保護素子１０を形成することができる。さらに、本実施形態の静電気保護素子１０では、第２極性部３２と高濃度領域４０とが同じ導電型であるので、図４（Ｃ）に示すように、これら第２極性部３２と高濃度領域４０を１つの工程で形成することができる。これにより、より簡素な製造フローで静電気保護素子を形成することができる。

このような静電気保護素子１０は、次に示すような発光モジュールに利用することができる。図５は、本発明の第１の実施形態に係る発光モジュールの構成を示す側面断面図である。

発光モジュール１０１は、静電気保護素子１００と、発光素子９０を備える。発光素子９０は、例えばＬＥＤ（発光ダイオード）素子である。発光素子９０は、電流供給により発光する本体９１と、外部端子９２，９３を備える。発光素子９０の構造は、本体９１の実装面に外部端子９２，９３が配置されたものであり、他の構造は既知であるので、説明を省略する。発光素子９０は、外部端子９２，９３を介して供給される電流によって発光する。

静電気保護素子１００は、上述の静電気保護素子１０に対して、実装用ランド２２０，２３０、ビア導体２２１，２３１を追加した構成からなる。

実装用ランド２２０，２３０は、基体２０の第２主面、すなわち基体２０の第１主面と反対側の面に形成されている。実装用ランド２２０は、外部接続用ランド２２に対して、少なくとも一部が対向するように配置されている。実装用ランド２３０は、外部接続用ランド２３に対して、少なくとも一部が対向するように配置されている。

外部接続用ランド２２と実装用ランド２２０は、基体２０を厚み方向（第１方向および第２方向の両方に直交する方向）に貫通するビア導体２２１によって、接続されている。外部接続用ランド２３と実装用ランド２３０は、基体２０を厚み方向に貫通するビア導体２３１によって、接続されている。

このような構成により、静電気保護素子１００は、第２主面上に電子部品を実装することができる。そして、当該電子部品が実装された静電気保護素子１００を、他の基板（図示せず）に実装することで、外部基板からの電流や電圧を電子部品に供給することができる。

そして、このような静電気保護素子１００に対して、発光素子９０を実装する。発光素子９０の外部端子９２は、半田９２３を介して実装用ランド２２０に接合される。発光素子９０の外部端子９３は、半田９２４を介して実装用ランド２３０に接合される。

このような構成からなる発光モジュール１０１において、発光素子９０をＬＥＤとすると、当該発光素子９０に順方向バイアスが係るように電流を流せば、発光素子９０は発光する。そして、この発光モジュール１０１に対して、大きなバイアスが印加されると、ダイオード部３０に電流が流れて、発光素子９０に過電流が流れることを防止できる。これにより、発光素子９０の破損を防止できる。

さらに、本実施形態の構成を用いることで、半田等が静電気保護素子１００の基体２０の端面に付着しても、リーク電流が殆ど発生しないので、安定して発光素子９０の電流供給を行うことができる。これにより、輝度低下等の問題が生じることを抑制できる。

このような構成からなる発光モジュール１０１は、次に示す製造工程によって形成される。図６は、本発明の第１の実施形態に係る発光モジュールの製造工程を示す図である。図６（Ａ）〜（Ｅ）の各図は、各製造工程での側面断面形状を示している。

発光モジュール１０１の静電気保護素子１００における絶縁層２１を形成する工程までは、上述の静電気保護素子１０の製造工程と同じであるので、説明を省略する。

上述のような製造方法により、図６（Ａ）に示すように、基体２０にダイオード部３０、高濃度領域４０、絶縁層２１が形成された構造体が実現される。

次に、図６（Ｂ）に示すように、基体２０を厚み方向に貫通する貫通孔２２２，２３２を形成する。貫通孔２２２は、基体２０を平面視して外部接続用ランド２２の形成領域と実装用ランド２２０の形成領域とが重なる領域に形成されている。貫通孔２３２は、基体２０を平面視して外部接続用ランド２３の形成領域と実装用ランド２３０の形成領域とが重なる領域に形成されている。貫通孔２２２の壁面には導体パターン２２３が形成されており、貫通孔２３２の壁面には導体パターン２３３が形成されている。

次に、図６（Ｃ）に示すように、貫通孔２２２を導体で充填することでビア導体２２１を形成し、貫通孔２３２を導体で充填することでビア導体２３１を形成する。さらに、基体２０の第１主面に外部接続用ランド２２，２３を形成し、基体２０の第２主面に実装用ランド２２０，２３０を形成する。

次に、図６（Ｄ）に示すように、基体２０の第１主面側に保護層２４を形成する。

次に、図６（Ｅ）に示すように、基体２０の第２主面側に、発光素子９０を実装する。発光素子９０は、外部端子９２が半田９２３を介して実装用ランド２２０に接合され、外部端子９３が半田９２４を介して実装用ランド２３０に接合される。

このような製造方法により、発光モジュール１０１が形成される。

次に、本発明の第２の実施形態に係る静電気保護素子について、図を参照して説明する。図７は、本発明の第２の実施形態に係る静電気保護素子の構成図である。図７は、基体の第１主面側の平面図である。

本実施形態の静電気保護素子１０Ａは、第１の実施形態に示した静電気保護素子１０に対して、高濃度領域４０Ａの形状が異なるものであり、他の構成は第１の実施形態に示した静電気保護素子１０と同じである。したがって、異なる箇所のみを説明する。

静電気保護素子１０Ａの高濃度領域４０Ａは、環状部４００Ａと第１伸長部４０１Ａを備える。環状部４００Ａの形状は、第１の実施形態に示した高濃度領域４０と同じである。第１伸長部４０１Ａは、二本ある。各第１伸長部４０１Ａは、一方端が環状部４００Ａに接続し、他方端が基体２０を平面視した第２方向（第１方向に直交する方向）の両端面に達する形状からなる。

これにより、導電型反転層は、環状部４００Ａの内側の領域と、環状部４００Ａの外側で基体２０の第１方向の一方端面側の領域と、環状部４００Ａの外側で基体２０の第１方向の他方端面側の領域に、分断される。

このような構成の静電気保護素子１０Ａでは、次に示す作用効果を奏することができる。図８は、本発明の第２の実施形態に係る静電気保護素子の作用効果を説明するための図である。図８（Ａ）は、静電気保護素子１０Ａを基板９０１に実装した状態を示す側面断面図である。図８（Ｂ）は、静電気保護素子１０Ａの基体２０の底面図である。

図８（Ａ）に示すように、静電気保護素子１０Ａを基板９０１に実装する。この際、図８（Ａ）に示すように、半田の供給過多により、半田９２１が基体２０の第１方向の一方端面に付着し、半田９２２が基体２０の第１方向の他方端面に付着した場合を考える。この場合、ランドパターン９０２を介して印加された電流は、半田９２１を介して導電型反転層２００に流入する。もしくは、ランドパターン９０３を介して印加された電流は、半田９２２を介して導電型反転層２００に流入する。

ここで、本実施形態の静電気保護素子１０Ａの高濃度領域４０Ａが存在しない構成、すなわち従来の構成では、導電型反転層２００を電流が伝搬して、ダイオード部３０に達してしまう。これにより、図８（Ｂ）の点線太矢印に示すように、ランドパターン９０２からダイオード部３０の第３極性部３３に流れるリーク電流が発生してしまう。また、ランドパターン９０３からダイオード部３０の第２極性部３２に流れるリーク電流が発生してしまう。また、導電型反転層２００を電流が伝搬して、半田９２１，９２２間に、リーク電流が直接流れてしまう。

しかしながら、本実施形態の静電気保護素子１０Ａのように、高濃度領域４０Ａが形成されていると、図８（Ｂ）の実線太矢印に示すように、半田９２１または半田９２２を介して高濃度領域４０Ａの外側領域の導電型反転層２００に流入した電流は、当該電子障壁によって遮断され、高濃度領域４０Ａの内側領域の導電型反転層２００に伝搬しない。さらに、半田９２１，９２２間にも高濃度領域４０Ａによる電子障壁が形成され、半田９２１，９２２間に、リーク電流は流れない。

このように、本実施形態の構成を用いれば、外部接続用ランド２２の実装用の半田９２１が基体２０の一方端面に付着し、外部接続用ランド２３の実装用の半田９２２が基体２０の他方端面に付着しても、リーク電流の発生を確実に抑制することができる。

次に、本発明の第３の実施形態に係る静電気保護素子について、図を参照して説明する。図９は、本発明の第３の実施形態に係る静電気保護素子の構成図である。図９は、基体の第１主面側の平面図である。

本実施形態の静電気保護素子１０Ｂは、第１の実施形態に示した静電気保護素子１０に対して、高濃度領域４０Ｂの形状が異なるものであり、他の構成は第１の実施形態に示した静電気保護素子１０と同じである。したがって、異なる箇所のみを説明する。

静電気保護素子１０Ｂの高濃度領域４０Ｂは、環状部４００Ｂと第２伸長部４０１Ｂを備える。環状部４００Ｂの形状は、第１の実施形態に示した高濃度領域４０と同じである。第２伸長部４０１Ｂは四本ある。各第２伸長部４０１Ｂは、一方端が環状部４００Ｂに接続し、他方端が基体２０を平面視した各角部に達する形状からなる。

これにより、導電型反転層は、環状部４００Ｂの内側の領域と、環状部４００Ｂの外側で基体２０の第１方向の一方端面側の領域と、環状部４００Ｂの外側で基体２０の第１方向の他方端面側の領域と、環状部４００Ｂの外側で基体２０の第２方向の一方端面側の領域と、環状部４００Ｂの外側で基体２０の第２方向の他方端面側の領域とに、分断される。

このような構成の静電気保護素子１０Ｂでは、次に示す作用効果を奏することができる。図１０は、本発明の第３の実施形態に係る静電気保護素子の作用効果を説明するための図である。図１０は、静電気保護素子１０Ｂの基体２０の底面図である。

図１０に示す基板のランドパターン９０２Ｂ，９０３Ｂは、第２方向に沿った長さが、静電気保護素子１０Ｂの第２方向の長さよりも長い。これは、静電気保護素子１０Ｂを回路基板（図示せず）に実装する場合に、実装位置がずれてもランドパターン９０２Ｂ，９０３Ｂ上に外部接続用ランド２２，２３が配置され易くするためである。

このような場合、外部接続用ランド２２の実装用の半田９２２が第２方向の一端面に付着することも考えられる。

ここで、本実施形態の静電気保護素子１０Ｂの高濃度領域４０Ｂが存在しない構成、すなわち従来の構成では、導電型反転層２００を電流が伝搬して、ダイオード部３０に達してしまう。これにより、図１０の点線太矢印に示すように、ランドパターン９０２からダイオード部３０の第３極性部３３に流れるリーク電流が発生してしまう。また、ランドパターン９０３からダイオード部３０の第２極性部３２に流れるリーク電流が発生してしまう。また、導電型反転層２００を電流が伝搬して、半田９２１，９２２間に、リーク電流が直接流れてしまう。

しかしながら、本実施形態の静電気保護素子１０Ｂのように、高濃度領域４０Ｂが形成されていると、図１０の実線太矢印に示すように、半田９２１または半田９２２を介して高濃度領域４０Ｂの外側領域の導電型反転層２００に流入した電流は、当該電子障壁によって遮断され、高濃度領域４０Ｂの内側領域の導電型反転層２００に伝搬しない。さらに、半田９２１，９２２間にも高濃度領域４０Ｂによる電子障壁が形成され、半田９２１，９２２間に、リーク電流は流れない。特に、本実施形態の構成では、第１方向の端面に付着した半田９２１と第２方向の端面に付着した半田９２２との間でのリーク電流が流れない。

このように、本実施形態の構成を用いれば、外部接続用ランド２２の実装用の半田９２１が基体２０の第１方向の一端面に付着し、外部接続用ランド２３の実装用の半田９２２が基体２０の第２方向の一端面に付着しても、リーク電流の発生を確実に抑制することができる。

次に、本発明の第４の実施形態に係る静電気保護素子について、図を参照して説明する。図１１は、本発明の第４の実施形態に係る静電気保護素子の構成図である。図１１は、基体の第１主面側の平面図である。

本実施形態の静電気保護素子１０Ｃは、第１の実施形態に示した静電気保護素子１０に対して、高濃度領域４０Ｃの形状が異なるものであり、他の構成は第１の実施形態に示した静電気保護素子１０と同じである。したがって、異なる箇所のみを説明する。

高濃度領域４０Ｃは、第１の実施形態に示した高濃度領域４０と同様に、環状である。高濃度領域４０Ｃは、基体２０を平面視して、ダイオード部３０のみでなく外部接続用ランド２２Ｃ，２３Ｃを囲む形状で形成されている。この際、高濃度領域４０Ｃは、基体２０を平面視した端辺からギャップＧＡＰで離間する位置に配置されている。

このような構成とすることで、次のような作用効果が得られる。高濃度領域４０Ｃは、多くの不純物を含んでいるため、通常は導電型反転層が形成されない。しかしながら、外部接続用ランド２２Ｃ，２３Ｃを介して電圧が印加されると、導電型反転層が発生する可能性がある。

ここで、本実施形態に示す高濃度領域４０Ｃは、基体２０を平面視して、外部接続用ランド２２Ｃ，２３Ｃと重ならない位置に配置されている。したがって、外部接続用ランド２２Ｃ，２３Ｃに電圧が印加されても、高濃度領域４０Ｃに導電型反転層ができることはない。これにより、確実にリーク電流の発生を抑制することができる。

さらに、本実施形態に示す高濃度領域４０Ｃは、基体２０の端辺から離間しているので、半田が高濃度領域４０Ｃに直接付着しない。したがって、高濃度領域４０Ｃを経由するリーク電流の発生を防止することもできる。

なお、上述の各実施形態の構成は、それぞれ代表的な例であり、各実施形態の構成を組み合わせて利用することもできる。例えば、第２実施形態に示した環状部４００Ａと第１伸長部４０１Ａの構造に、第３実施形態に示した第２伸長部４０２Ａの構造を組み合わせてもよい。さらに、第１実施形態に示した高濃度領域４０と第４実施形態に示した高濃度領域４０Ｃを組み合わせてもよい。すなわち、環状の高濃度領域を二重にしてもよい。

また、上述の説明では、発光モジュールとして、第１の実施形態の構成の静電気保護素子１０を用いる場合を示したが、他の実施形態の構成の静電気保護素子を用いて、第１の実施形態と同様の実装態様によって発光モジュールを構成してもよい。

１０，１０Ａ，１０Ｂ，１０Ｃ，１００：静電気保護素子
２０：基体
２１：絶縁層
２２，２３，２２Ｃ，２３Ｃ：外部接続用ランド
２４：保護層
３０：ダイオード部
３１：第１極性部
３２：第２極性部
３３：第３極性部
４０，４０Ａ，４０Ｂ，４０Ｃ：高濃度領域
４００Ａ：環状部
４０１Ａ：第１伸長部
４０１Ｂ：第２伸長部
９０：発光素子
９１：発光素子の本体
９２，９３：外部端子
１０１：発光モジュール
２２０，２３０：実装用ランド
２２１，２３１：ビア導体
２２２，２３２：貫通孔
２２３，２３３：導体パターン
９０１：基板
９０２，９０３：ランドパターン

Claims (7)

1. 半導体材料からなる基体と、
   前記基体の第１主面側に半導体プロセスによって形成されたダイオード部と、
   を備え、
   前記基体は、外部から印加される電圧や熱処理によって導電型反転層が形成される抵抗率からなり、
   前記基体を前記第１主面側から平面視して、前記ダイオード部を囲むように形成されており、前記第１主面から前記基体の内部に延びる形状であり、前記基体と同じ導電型からなり前記基体よりも不純物濃度の高い高濃度領域を備える、
   静電気保護素子。
2. 前記高濃度領域は、
   前記ダイオード部を囲む包囲部と、
   該包囲部に接続し前記第１主面の対向する両端まで伸長する形状の第１伸長部、または、前記包囲部に接続し前記第１主面の各角部まで伸長する第２伸長部の少なくとも一方と、
   を備える、請求項１に記載の静電気保護素子。
3. 前記高濃度領域は、前記第１主面を平面視して、前記第１外部接続用ランドおよび前記第２外部接続用ランドを内包する環状である、
   請求項１または請求項２に記載の静電気保護素子。
4. 前記基体の抵抗率が高くなるほど、前記高濃度領域の幅は広くなる、
   請求項１乃至請求項３のいずれか１項に記載の静電気保護素子。
5. 前記基体の前記第１主面に、該第１主面の第１方向に沿って所定の間隔を空けて形成された第１外部接続用ランドおよび第２外部接続用ランドを備え、
   前記基体の前記第１主面側における前記第１外部接続用ランドと前記第２外部接続用ランドとの間に、前記ダイオード部が形成されている、
   請求項１乃至請求項４のいずれか１項に記載の静電気保護素子。
6. 前記基体の前記第１主面に対向する第２主面に形成された第１実装用ランドおよび第２実装用ランドと、
   前記第１外部接続用ランドと前記第１実装用ランドを接続する第１ビア導体と、
   前記第２外部接続用ランドと前記第２実装用ランドを接続する第２ビア導体と、
   を備えた、
   請求項５に記載の静電気保護素子。
7. 請求項６に記載の静電気保護素子と、
   前記第１実装用ランドに第１外部端子が実装され、前記第２実装用ランドに第２外部端子が実装された発光素子と、
   を備える発光モジュール。

Images