JP2014220305A - 多層基板およびこれを用いた電子装置、電子装置の製造方法 - Google Patents

Abstract

【課題】表面パターンがモールド樹脂に覆われることを抑制する。【解決手段】ビルドアップ層３０の一面３０ａに、ランド６１および表面パターン６３と絶縁され、ランド６１を囲むと共にランド６１と表面パターン６３との間に形成された枠状の表層導体６４ａと、この表層導体６４ａを覆う保護膜１１０と、を有する型踏み部６４を形成する。そして、型踏み部６４における保護膜１１０のビルドアップ層３０の一面３０ａからの高さが保護膜１１０のうち表面パターン６３を覆う部分のビルドアップ層３０の一面３０ａからの高さ以上とする。【選択図】図１

Description

本発明は、電子部品が搭載されるランドおよび外部回路と電気的に接続される表面パターンを有する多層基板およびこれを用いた電子装置、電子装置の製造方法に関するものである。

従来より、基板の一面側に電子部品が搭載された電子装置が提案されている（例えば、特許文献１参照）。具体的には、この電子装置では、基板の一面には、ランドおよび外部回路と電気的に接続される表面パターンが形成されていると共に表面パターンを覆うソルダーレジストが形成されている。なお、ソルダーレジストには、表面パターンのうち外部回路と接続される部分を露出させる開口部が形成されている。そして、電子部品は、ランド上にはんだ等を介して搭載されている。また、電子部品を含む基板の一面側は、表面パターンのうち少なくとも外部回路と接続される部分が露出されるように、モールド樹脂によって封止されている。

このような電子装置は、次のように製造される。すなわち、まず、基板の一面にランドおよび表面パターンを形成する。そして、表面パターンを覆うソルダーレジストを形成した後、ソルダーレジストに表面パターンの一部を露出させる開口部を形成する。次に、電子部品をランド上にはんだ等を介して搭載する。続いて、一面に凹部が形成された金型を用意し、電子部品が凹部内に配置されるように、金型の一面を基板の一面側に圧接する。その後、基板と金型の凹部との間の空間にモールド樹脂を充填することにより、電子部品を含む基板の一面側が封止された上記電子装置が製造される。

特開平７−２２５３８号公報

しかしながら、このような電子装置の製造方法では、ソルダーレジストのうち表面パターンを覆う部分の基板表面からの高さがソルダーレジストのうち表面パターンを覆わない部分の基板表面からの高さより高くなる。つまり、モールド樹脂で封止されない部分において、ソルダーレジストの基板表面からの高さが各部分で異なる。

このため、金型の一面を基板の一面側に圧接した際、金型の一面はソルダーレジストのうち表面パターンを覆う部分と当接し、ソルダーレジストのうち表面パターンを覆わない部分とは当接しないことがある。つまり、金型の一面とソルダーレジストのうち表面パターンを覆わない部分との間には隙間が形成されることがある。したがって、当該隙間と、基板と金型の凹部との間の空間とが連通した場合には、基板と金型の凹部との間の空間にモールド樹脂を充填したときにモールド樹脂が隙間から流出してしまうという問題がある。そして、表面パターンのうちソルダーレジストから露出する部分がモールド樹脂にて覆われてしまう可能性がある。

本発明は上記点に鑑みて、表面パターンがモールド樹脂に覆われることを抑制できる多層基板およびこれを用いた電子装置、および電子装置の製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、表面（２０ａ）を有するコア層（２０）と、コア層の表面に形成された内層配線（５１）と、コア層の表面に内層配線を覆う状態で配置されたビルドアップ層（３０）と、ビルドアップ層のうちコア層と反対側の一面（３０ａ）に形成され、電子部品（１２１〜１２３）が搭載されるランド（６１）と、ビルドアップ層の一面に形成され、内層配線を介してランドと電気的に接続されると共に外部回路と電気的に接続される表面パターン（６３）と、表面パターンを覆うと共に、表面パターンの一部を露出させる開口部（１１０ａ）が形成された保護膜（１１０）とを備える多層基板において、以下の点を特徴としている。

すなわち、ビルドアップ層の一面には、ランドおよび表面パターンと絶縁され、ランドを囲むと共にランドと表面パターンとの間に形成された枠状の表層導体（６４ａ）と、表層導体を覆う保護膜と、を有する型踏み部（６４）が形成されており、型踏み部における保護膜のビルドアップ層の一面からの高さは、保護膜のうち表面パターンを覆う部分のビルドアップ層の一面からの高さ以上とされていることを特徴としている。

このような多層基板では、ランドに電子部品を搭載した後、金型を多層基板の一面側に圧接してモールド樹脂を備える電子装置を製造する場合、型踏み部が必ず金型に圧接される。そして、型踏み部は、ランドを囲む枠状とされていると共にランドと表面パターンとの間に形成されている。したがって、多層基板と金型との間の空間からモールド樹脂が流出することを抑制でき、表面パターンのうち保護膜の開口部から露出する部分がモールド樹脂で覆われることを抑制できる。

また、請求項３に記載の発明では、請求項１または２に記載の多層基板と、ランドに搭載された電子部品と、電子部品、ランドおよび型踏み部における保護膜の内縁側を封止するモールド樹脂（１５０）とを備える電子装置であることを特徴としている。

そして、請求項４に記載の発明は、請求項３に記載の電子装置の製造方法に関する発明であり、多層基板を用意する工程と、多層基板におけるランドに電子部品を搭載する工程と、電子部品、ランドおよび型踏み部における保護膜の内縁側を封止するモールド樹脂を形成する工程とを行い、モールド樹脂を形成する工程では、一面（２００ａ）に凹部（２０１）が形成された金型（２００）を用意し、凹部内に電子部品が配置されるように金型の一面を型踏み部に圧接した後、多層基板と凹部との間の空間にモールド樹脂を充填することを特徴としている。

これによれば、型踏み部が必ず金型に圧接されるため、多層基板と金型の凹部との間の空間からモールド樹脂が流出することを抑制でき、表面パターンのうち保護膜の開口部から露出する部分がモールド樹脂で覆われることを抑制できる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態における電子装置の断面図である。 図１に示す電子装置の平面図である。 図１に示す電子装置の製造工程を示す断面図である。 図３に続く電子装置の製造工程を示す断面図である。 図４に続く電子装置の製造工程を示す断面図である。 図５に続く電子装置の製造工程を示す断面図である。 本発明の第２実施形態における電子装置の拡大図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
本発明の第１実施形態について説明する。なお、本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するために適用されると好適である。

図１に示されるように、電子装置は、一面１０ａおよび他面１０ｂを有する多層基板１０と、多層基板１０の一面１０ａ上に搭載された電子部品１２１〜１２３と、を備えている。そして、多層基板１０の一面１０ａ側を電子部品１２１〜１２３と共にモールド樹脂１５０で封止することにより、電子装置が構成されている。

多層基板１０は、絶縁樹脂層としてのコア層２０と、コア層２０の表面２０ａに配置された表面２０ａ側のビルドアップ層３０と、コア層２０の裏面２０ｂ側に配置された裏面２０ｂ側のビルドアップ層４０とを備える積層基板である。

なお、コア層２０およびビルドアップ層３０、４０は、ガラスクロスの両面を樹脂で封止してなるプリプレグ等で構成され、プリプレグの樹脂としては、エポキシ樹脂等が挙げられる。また、プレプレグの樹脂には、必要に応じて、アルミナやシリカ等の電気絶縁性かつ放熱性に優れたフィラーが含有されていてもよい。

そして、コア層２０とビルドアップ層３０との界面には、パターニングされた表面側内層配線５１（以下では、単に内層配線５１という）が形成されている。同様に、コア層２０とビルドアップ層４０との界面には、パターニングされた裏面側内層配線５２（以下では、単に内層配線５２という）が形成されている。

また、ビルドアップ層３０の表面３０ａには、パターニングされた表面側表層配線６１〜６３（以下では、単に表層配線６１〜６３という）が形成されている。本実施形態では、表層配線６１〜６３は、電子部品１２１〜１２３が搭載される搭載用のランド６１、電子部品１２１、１２２とボンディングワイヤ１４１、１４２を介して電気的に接続されるボンディング用のランド６２、外部回路と電気的に接続される表面パターン６３とされている。

ビルドアップ層４０の表面４０ａには、パターニングされた裏面側表層配線７１、７２（以下では、単に表層配線７１、７２という）が形成されている。本実施形態では、表層配線７１、７２は、後述するフィルドビアを介して内層配線５２と接続される裏面パターン７１、放熱用のヒートシンクが備えられるヒートシンク用パターン７２（以下では、単にＨＳ用パターン７２という）とされている。

なお、ビルドアップ層３０の表面３０ａとは、ビルドアップ層３０のうちコア層２０と反対側の一面のことであり、多層基板１０の一面１０ａとなる面のことである。また、ビルドアップ層４０の表面４０ａとは、ビルドアップ層４０のうちコア層２０と反対側の一面のことであり、多層基板１０の他面１０ｂとなる面のことである。そして、内層配線５１、５２、表層配線６１〜６３、表層配線７１、７２は、具体的には後述するが、銅等の金属箔や金属メッキが適宜積層されて構成されている。

内層配線５１と内層配線５２とは、コア層２０を貫通して設けられた貫通ビア８１を介して電気的および熱的に接続されている。具体的には、貫通ビア８１は、コア層２０を厚さ方向に貫通する貫通孔８１ａの壁面に銅等の貫通電極８１ｂが形成され、貫通孔８１ａの内部に充填材８１ｃが充填されて構成されている。

また、内層配線５１と表層配線６１〜６３、および内層配線５２と表層配線７１、７２とは、適宜各ビルドアップ層３０、４０を厚さ方向に貫通して設けられたフィルドビア９１、１０１を介して電気的および熱的に接続されている。これにより、ランド６１、６２と表層配線６３とは、内層配線５１、５２、裏面パターン７１、貫通ビア８１、フィルドビア９１、１０１を介して適宜電気的に接続されている。

なお、フィルドビア９１、１０１は、各ビルドアップ層３０、４０を厚さ方向に貫通する貫通孔９１ａ、１０１ａが銅等の貫通電極９１ｂ、１０１ｂにて充填された構成とされている。また、充填材８１ｃは、樹脂、セラミック、金属等が用いられるが、本実施形態では、エポキシ樹脂とされている。そして、貫通電極８１ｂ、９１ｂ、１０１ｂは、銅等の金属メッキにて構成されている。

そして、各ビルドアップ層３０、４０の表面３０ａ、４０ａには、表面パターン６３、および裏面パターン７１を覆うソルダーレジスト１１０が形成されている。なお、表面パターン６３を覆うソルダーレジスト１１０には、表面パターン６３のうち外部回路と接続される部分を露出させる開口部１１０ａが形成されている。また、本実施形態では、表面パターン６３を覆うソルダーレジスト１１０が本発明の保護膜に相当している。

電子部品１２１〜１２３は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の発熱が大きいパワー素子１２１、マイコン等の制御素子１２２、チップコンデンサや抵抗等の受動素子１２３である。そして、各電子部品１２１〜１２３は、はんだ１３０を介してランド６１上に搭載されてランド６１と電気的、機械的に接続されている。また、パワー素子１２１および制御素子１２２は、周囲に形成されているランド６２ともアルミニウムや金等のボンディングワイヤ１４１、１４２を介して電気的に接続されている。

なお、ここでは、電子部品１２１〜１２３としてパワー素子１２１、制御素子１２２、受動素子１２３を例に挙げて説明したが、電子部品１２１〜１２３はこれらに限定されるものではない。

モールド樹脂１５０は、ランド６１、６２および電子部品１２１〜１２３を封止するものであり、エポキシ樹脂等の一般的なモールド材料が金型を用いたトランスファーモールド法やコンプレッションモールド法等により形成されたものである。

なお、本実施形態では、モールド樹脂１５０は、多層基板１０の一面１０ａのみに形成されている。つまり、本実施形態の電子装置は、いわゆるハーフモールド構造とされている。また、多層基板１０の他面１０ｂ側には、特に図示していないが、ＨＳ用パターン７２に放熱グリス等を介してヒートシンクが備えられている。

以上が本実施形態における電子装置の基本的な構成である。そして、本実施形態の電子装置では、ビルドアップ層３０の表面３０に型踏み部６４が形成されている。以下に、本実施形態の特徴点である型踏み部６４の構成について図１および図２を参照しつつ説明する。なお、図２では、理解をし易くするために、ソルダーレジスト１１０を省略して示してある。また、図１は、図２中のI-I断面に相当している。

型踏み部６４は、モールド樹脂１５０を形成する際にモールド樹脂１５０の外形を構成する金型が圧接される部分であり、ビルドアップ層３０の表面３０ａに形成された表層導体６４ａと、表層導体６４ａを覆うソルダーレジスト１１０によって構成されている。

具体的には、表層導体６４ａは、図１および図２に示されるように、ランド６１、６２を囲む枠状とされ、ランド６１、６２と表面パターン６３との間に形成されている。また、表層導体６４ａは、ランド６１、６２および表面パターン６３とは絶縁されている。すなわち、表層導体６４ａは、いわゆるダミーパターンであり、型踏み部６４の高さを調整するためのものである。

そして、表層導体６４ａは、表面パターン６３を覆うソルダーレジスト１１０によって完全に覆われている。つまり、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さは、周方向において一定とされている。

また、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さは、ソルダーレジスト１１０のうち表面パターン６３を覆う部分のビルドアップ層３０の表面３０ａからの高さ以上とされている。本実施形態では、表面パターン６３および表層導体６４ａの膜厚が等しくされ、ソルダーレジスト１１０の部分毎の膜厚も等しくされている。このため、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さは、ソルダーレジスト１１０のうち表面パターン６３を覆う部分のビルドアップ層３０の表面３０ａからの高さと等しくされている。

そして、モールド樹脂１５０は、型踏み部６４を構成するソルダーレジスト１１０の外縁側の部分を露出させつつ、型踏み部６４を構成するソルダーレジスト１１０の内縁側の部分を封止している。つまり、型踏み部６４は、多層基板１０の一面１０ａにおいて、モールド樹脂１５０で封止される部分と封止されない部分との間の界面に形成されているともいえる。

なお、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さとは、言い換えると、表層導体６４ａを覆うソルダーレジスト１１０のうち表層導体６４ａと反対側の面からビルドアップ層３０の表面３０ａまでの長さのことである。また、図１では、表面パターン６３および表層導体６４ａが同じソルダーレジスト１１０にて覆われているが、表面パターン６３を覆うソルダーレジスト１１０と表層導体６４ａを覆うソルダーレジスト１１０とが分離されていてもよい。

以上が本実施形態における電子装置の構成である。次に、上記電子装置の製造方法について図３〜図６を参照しつつ説明する。なお、図３〜図５は、多層基板１０のうちパワー素子１２１が搭載される部分近傍の断面図である。

まず、図３（ａ）に示されるように、コア層２０の表面２０ａおよび裏面２０ｂに銅箔等の金属箔１６１、１６２が配置されたものを用意する。そして、図３（ｂ）に示されるように、ドリル等によって金属箔１６１、コア層２０、金属箔１６２を貫通する貫通孔８１ａを形成する。

その後、図３（ｃ）に示されるように、無電解メッキや電気メッキを行い、貫通孔８１ａの壁面および金属箔１６１、１６２上に銅等の金属メッキ１６３を形成する。これにより、貫通孔８１ａの壁面に、金属メッキ１６３にて構成される貫通電極８１ｂが形成される。なお、無電解メッキおよび電気メッキを行う場合には、パラジウム等の触媒を用いて行うことが好ましい。

続いて、図３（ｄ）に示されるように、金属メッキ１６３で囲まれる空間に充填材８１ｃを配置する。これにより、貫通孔８１ａ、貫通電極８１ｂ、充填材８１ｃを有する上記貫通ビア８１が形成される。

その後、図４（ａ）に示されるように、無電解メッキおよび電気メッキ等でいわゆる蓋メッキを行い、金属メッキ１６３および充填材８１ｃ上に銅等の金属メッキ１６４、１６５を形成する。

次に、図４（ｂ）に示されるように、金属メッキ１６４、１６５上に図示しないレジストを配置する。そして、当該レジストをマスクとしてウェットエッチング等を行い、金属メッキ１６４、金属メッキ１６３、金属箔１６１を適宜パターニングして内層配線５１を形成すると共に、金属メッキ１６５、金属メッキ１６３、金属箔１６２を適宜パターニングして内層配線５２を形成する。つまり、本実施形態では、内層配線５１は、金属箔１６１、金属メッキ１６３、金属メッキ１６４が積層されて構成され、内層配線５２は、金属箔１６２、金属メッキ１６３、金属メッキ１６５が積層されて構成されている。

なお、次の図４（ｃ）以降では、金属箔１６１、金属メッキ１６３、金属メッキ１６４、および金属箔１６２、金属メッキ１６３、金属メッキ１６５をまとめて１層として示してある。

その後、図４（ｃ）に示されるように、コア層２０における表面２０ａ側において、内層配線５１上にビルドアップ層３０および銅等の金属板１６６を積層する。また、コア層２０における裏面２０ｂ側において、内層配線５２上にビルドアップ層４０および銅等の金属板１６７を積層する。このようにして、上から順に、金属板１６６、ビルドアップ層３０、内層配線５１、コア層２０、内層配線５２、ビルドアップ層３０および金属板１６７が順に積層された積層体１６８を構成する。

続いて、図４（ｄ）に示されるように、積層体１６８の積層方向から加圧しつつ加熱することにより積層体１６８を一体化する。具体的には、積層体１６８を加圧することにより、ビルドアップ層３０を構成する樹脂を流動させて内層配線５１の間を埋め込むと共に、ビルドアップ層４０を構成する樹脂を流動させて内層配線５２の間を埋め込む。そして、積層体１６８を加熱することにより、ビルドアップ層３０、４０を硬化して積層体１６８を一体化する。

次に、図５（ａ）に示されるように、レーザ等により、金属板１６６、ビルドアップ層３０を貫通して内層配線５１に達する貫通孔９１ａを形成する。同様に、図５（ａ）とは別断面において、図１に示されるように、金属板１６７、ビルドアップ層４０を貫通して内層配線５２に達する貫通孔１０１ａを形成する。

そして、図５（ｂ）に示されるように、無電解メッキや電気メッキ等でいわゆるフィルドメッキを行い、貫通孔９１ａ、１０１ａを金属メッキ１６９で埋め込む。これにより、ビルドアップ層３０、４０に形成された貫通孔９１ａ、１０１ａに埋め込まれた金属メッキ１６９にて貫通電極９１ｂおよび図１に示した貫通電極１０１ｂが構成される。また、貫通孔９１ａ、１０１ａに貫通電極９１ｂ、１０１ｂが埋め込まれたフィルドビア９１、１０１が形成される。なお、次の図５（ｃ）以降では、金属板１６６および金属メッキ１６９をまとめて１層として示してある。

続いて、図５（ｃ）に示されるように、金属板１６６上に図示しないレジストを配置する。そして、レジストをマスクとしてウェットエッチング等を行って金属板１６６をパターニングすることにより、表層配線６１〜６３および表層導体６４ａを形成する。このため、表層配線６１〜６３と表層導体６４ａとは、ビルドアップ層３０の表面３０ａからの高さが等しくなる。

同様に、金属板１６７上に図示しないレジストを配置し、レジストをマスクとしてウェットエッチング等を行って金属板１６７をパターニングすることにより、表層配線７１、７２を形成する。

つまり、本実施形態では、表層配線６１〜６３は、金属板１６６および金属メッキ１６９を有する構成とされ、表層配線７１、７２は、金属板１６７および金属メッキ１６９を有する構成とされている。なお、表層導体６４ａは、内層配線５１と電気的に接続されるものではなく、内層配線５１との間にフィルドビア９１が形成されないため、金属板１６６のみで構成されている。

次に、図６（ａ）に示されるように、ビルドアップ層３０、４０の表面３０ａ、４０ａにそれぞれソルダーレジスト１１０を配置して適宜パターニングする。これにより、表層導体６４ａおよびソルダーレジスト１１０にて型踏み部６４が形成された多層基板１０が製造される。なお、型踏み部６４は、上記のように、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さが、ソルダーレジスト１１０のうち表面パターン６３を覆う部分のビルドアップ層３０の表面３０ａからの高さと等しくされている。

続いて、図６（ｂ）に示されるように、はんだ１３０を介して電子部品１２１〜１２３をランド６１に搭載する。そして、パワー素子１２１および制御素子１２２とランド６２との間でワイヤボンディングを行い、パワー素子１２１および制御素子１２２とランド６２とを電気的に接続する。

その後、図６（ｃ）に示されるように、ランド６１、６２および電子部品１２１〜１２３が封止されるように、金型を用いたトランスファーモールド法やコンプレッションモールド法等によってモールド樹脂１５０を形成する。

具体的には、一面２００ａにモールド樹脂１５０の外形を構成する凹部２０１が形成されている金型２００を用意し、凹部２０１内に電子部品１２１〜１２３が配置されるように、一面２００ａを多層基板１０の一面１０ａ側に圧接する。

このとき、上記のように、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さは、ソルダーレジスト１１０のうち表面パターン６３を覆う部分のビルドアップ層３０の表面３０ａからの高さと等しくされている。このため、型踏み部６４が金型２００に圧接される。また、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さは、周方向において一定とされているため、型踏み部６４と金型２００との間に隙間は形成されない。

そして、多層基板１０と金型２００の凹部２０１との間の空間にモールド樹脂１５０を充填することにより、上記電子装置が製造される。

なお、金型２００の一面２００ａを多層基板１０の一面１０ａ側に圧接した際、ソルダーレジスト１１０のうち表面パターン６３を覆う部分も金型２００に圧接されることになるが、特に問題はない。

以上説明したように、多層基板１０には、ビルドアップ層３０の表面３０ａからの高さがソルダーレジスト１１０のうち表面パターン６３を覆う部分のビルドアップ層３０の表面３０ａからの高さ以上とされている型踏み部６４が形成されている。このため、金型２００の一面２００ａを多層基板１０の一面１０ａ側に圧接した際、型踏み部６４が必ず金型２００に圧接される。そして、型踏み部６４は、ランド６１、６２を囲む枠状とされていると共にランド６１、６２と表面パターン６３との間に形成されている。したがって、多層基板１０と金型２００の凹部２０１との間の空間からモールド樹脂１５０が流出することを抑制でき、表面パターン６３のうちソルダーレジスト１１０の開口部１１０ａから露出する部分がモールド樹脂１５０で覆われることを抑制できる。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して表層導体６４ａの形状を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

図７に示されるように、本実施形態の表層導体６４ａは、厚さ方向における断面において、ビルドアップ層３０側と反対側の角部が丸められている。これに対し、ランド６１、６２および表面パターン６３は、電子部品１２１〜１２３と外部回路とを電気的に接続する部分であり、電流容量を大きくすることが好ましいため、図１に示されるように、厚さ方向における断面が矩形状とされている。つまり、ランド６１、６２および表面パターン６３は、厚さ方向における断面において、ビルドアップ層３０側と反対側の断面の角部が直角とされている。なお、図７は、図１中の領域Ａに相当する拡大図である。

これによれば、図６（ｃ）の工程において、金型２００の一面２００ａを型踏み部６４に圧接したとき、表層導体６４ａの角部に応力が集中することを抑制できる。このため、ソルダーレジスト１１０にクラックが発生することを抑制できる。

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

例えば、上記各実施形態において、コア層２０およびビルドアップ層３０、４０として、プリプレグの単層から構成されるものを図示しているが、コア層２０およびビルドアップ層３０、４０をプリプレグの多層から構成されるものとしてもよい。

また、上記各実施形態において、型踏み部６４におけるソルダーレジスト１１０のビルドアップ層３０の表面３０ａからの高さをソルダーレジスト１１０のうち表面パターン６３を覆う部分のビルドアップ層３０の表面３０ａからの高さ以上とする場合には、次のようにすればよい。例えば、図５（ｃ）の工程において、表面パターン６３および表層導体６４ａをパターニングする際、表層導体６４ａ上のみに金属メッキ等を形成すればよい。

また、上記各実施形態では、型踏み部６４は、ビルドアップ層３０の表面３０ａからの高さが周方向において一定とされているものを説明したが、次のようにしてもよい。すなわち、型踏み部６４を構成するソルダーレジスト１１０に窪み部を形成し、型踏み部６４のうち窪み部が形成されている部分の高さが他の部分の高さより僅かに低くされていてもよい。これによれば、モールド樹脂１５０を形成する際にモールド樹脂１５０中に生成する可能性があるボイドを窪み部から排出することができる。なお、このような型踏み部６４を構成する場合には、窪み部からモールド樹脂１５０が流出したとしても、表面パターン６３のうちソルダーレジスト１１０から露出する部分がモールド樹脂１５０で覆われない場所に窪み部を形成することが好ましい。

１０ 多層基板
２０ コア層
２０ａ 表面
３０ ビルドアップ層
３０ａ 一面
５１ 内層配線
６１ ランド
６３ 表面パターン
６４ 型踏み部
６４ａ 表層導体
１１０ 保護膜（ソルダーレジスト）
１１０ａ 開口部
１２１〜１２３ 電子部品

Claims (4)

1. 表面（２０ａ）を有するコア層（２０）と、
   前記コア層の表面に形成された内層配線（５１）と、
   前記コア層の表面に前記内層配線を覆う状態で配置されたビルドアップ層（３０）と、
   前記ビルドアップ層のうち前記コア層と反対側の一面（３０ａ）に形成され、電子部品（１２１〜１２３）が搭載されるランド（６１）と、
   前記ビルドアップ層の前記一面に形成され、前記内層配線を介して前記ランドと電気的に接続されると共に外部回路と電気的に接続される表面パターン（６３）と、
   前記表面パターンを覆うと共に、前記表面パターンの一部を露出させる開口部（１１０ａ）が形成された保護膜（１１０）と、を有する多層基板において、
   前記ビルドアップ層の前記一面には、前記ランドおよび前記表面パターンと絶縁され、前記ランドを囲むと共に前記ランドと前記表面パターンとの間に形成された枠状の表層導体（６４ａ）と、前記表層導体を覆う前記保護膜と、を有する型踏み部（６４）が形成されており、
   前記型踏み部における前記保護膜の前記ビルドアップ層の前記一面からの高さは、前記保護膜のうち前記表面パターンを覆う部分の前記ビルドアップ層の前記一面からの高さ以上とされていることを特徴とする多層基板。
2. 前記表層導体は、前記表層導体の厚さ方向における断面において、前記ビルドアップ層側と反対側の角部が丸められており、
   前記ランドおよび前記表面パターンは、前記ランドおよび前記表面パターンの厚さ方向における断面において、前記ビルドアップ層側と反対側の角部が直角とされていることを特徴とする請求項１に記載の多層基板。
3. 請求項１または２に記載の多層基板と、
   前記ランドに搭載された前記電子部品と、
   前記電子部品、前記ランドおよび前記型踏み部における前記保護膜の内縁側を封止するモールド樹脂（１５０）と、を備えることを特徴とする電子装置。
4. 請求項３に記載の電子装置の製造方法において、
   前記多層基板を用意する工程と、
   前記多層基板における前記ランドに前記電子部品を搭載する工程と、
   前記電子部品、前記ランドおよび前記型踏み部における前記保護膜の内縁側を封止する前記モールド樹脂を形成する工程と、を行い、
   前記モールド樹脂を形成する工程では、一面（２００ａ）に凹部（２０１）が形成された金型（２００）を用意し、前記凹部内に前記電子部品が配置されるように前記金型の一面を前記型踏み部に圧接した後、前記多層基板と前記凹部との間の空間に前記モールド樹脂を充填することを特徴とする電子装置の製造方法。
   

Images