[go: up one dir, main page]

JP2018006450A - 電子部品内蔵基板及びその製造方法と電子部品装置 - Google Patents

電子部品内蔵基板及びその製造方法と電子部品装置 Download PDF

Info

Publication number
JP2018006450A
JP2018006450A JP2016128746A JP2016128746A JP2018006450A JP 2018006450 A JP2018006450 A JP 2018006450A JP 2016128746 A JP2016128746 A JP 2016128746A JP 2016128746 A JP2016128746 A JP 2016128746A JP 2018006450 A JP2018006450 A JP 2018006450A
Authority
JP
Japan
Prior art keywords
electronic component
core substrate
insulating layer
cavity
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016128746A
Other languages
English (en)
Other versions
JP2018006450A5 (ja
Inventor
謙治 川井
Kenji Kawai
謙治 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016128746A priority Critical patent/JP2018006450A/ja
Priority to US15/632,706 priority patent/US10264681B2/en
Publication of JP2018006450A publication Critical patent/JP2018006450A/ja
Publication of JP2018006450A5 publication Critical patent/JP2018006450A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】コア基板のキャビティに電子部品を信頼性よく搭載できる新規な構造の電子部品内蔵基板を提供する。
【解決手段】コア基板１０と、コア基板１０の上面側に形成されたキャビティ３０と、コア基板１０と一体的に形成されたキャビティ３０の底板と、底板に形成された複数の貫通穴３０ａ，３０ｂと、複数の貫通穴３０ａ，３０ｂの間に配置された底板の一部からなる部品搭載部２０と、部品搭載部２０の上に搭載され、キャビティ３０内に配置された電子部品４０と、コア基板１０の上面に形成され、電子部品４０の上面を覆う第１絶縁層５０と、コア基板１０の下面に形成され、貫通穴３０ａ，３０ｂを埋めると共に、電子部品４０の下面を覆う第２絶縁層５２とを含み、キャビティ３０内は第１絶縁層５０と第２絶縁層５２とで充填され、第１絶縁層５０と第２絶縁層５２とは同じ絶縁樹脂から形成される。
【選択図】図１５

Description

本発明は、電子部品内蔵基板及びその製造方法と電子部品装置に関する。
従来、半導体チップやキャパシタなどの電子部品が内蔵された電子部品内蔵基板がある。そのような電子部品内蔵基板では、コア基板に形成されたキャビティに電子部品が配置され、電子部品に配線層が接続される。
特開２００７−１０３９３９号公報 特開２０１１−１４２２８６号公報
後述する予備的事項の欄で説明するように、電子部品内蔵基板には、コア基板の厚みの途中まで形成されたキャビティの底板部の上にキャパシタが搭載されたものがある。さらに、キャパシタの上面及び側面が第１絶縁層で封止され、コア基板の下面に第２絶縁層が形成される。
そのような電子部品内蔵基板では、キャパシタの周りの厚み方向の構造は、キャパシタを軸にして対称な構造になっていない。このため、加熱処理する際に各要素の熱膨張係数の違いに基づいて発生する熱応力によって、基板に反りが発生しやすい。
また、コア基板のキャビティの底面の全体が閉口されているため、キャパシタを封止する第１絶縁層を形成する際に生じる収縮応力の影響を受けやすく、コア基板に反りが発生しやすい。
コア基板のキャビティに電子部品を信頼性よく搭載できる新規な構造の電子部品内蔵基板及びその製造方法と電子部品装置を提供することを目的とする。
以下の開示の一観点によれば、コア基板と、前記コア基板の上面側に形成されたキャビティと、前記コア基板と一体的に形成された前記キャビティの底板と、前記底板に形成された複数の貫通穴と、前記複数の貫通穴の間に配置された前記底板の一部からなる部品搭載部と、前記部品搭載部の上に搭載され、前記キャビティ内に配置された電子部品と、前記コア基板の上面に形成され、前記電子部品の上面を覆う第１絶縁層と、前記コア基板の下面に形成され、前記貫通穴を埋めると共に、前記電子部品の下面を覆う第２絶縁層とを有し、前記キャビティ内は前記第１絶縁層と前記第２絶縁層とで充填され、前記第１絶縁層と前記第２絶縁層とは同じ絶縁樹脂から形成される電子部品内蔵基板が提供される。
また、その開示の他の観点によれば、コア基板を用意する工程と、前記コア基板を加工することにより、前記コア基板の上面に、底板に複数の貫通穴を有し、前記複数の貫通穴の間の前記底板の一部からなる部品搭載部を備えたキャビティを形成する工程と、前記部品搭載部の上に電子部品を搭載し、前記電子部品をキャビティ内に配置する工程と、前記コア基板の上面に、前記電子部品の上面を覆う第１絶縁層を形成すると共に、前記コア基板の下面に、前記貫通穴を埋めて前記電子部品の下面を覆う第２絶縁層を形成し、前記キャビティ内を前記第１絶縁層と前記第２絶縁層とで充填する工程とを有し、前記第１絶縁層と前記第２絶縁層とは同じ絶縁樹脂から形成される電子部品内蔵基板の製造方法が提供される。
以下の開示によれば、電子部品内蔵基板では、コア基板の上面側にキャビティが形成されている。キャビティの底板に複数の貫通穴が形成され、貫通穴の間に配置された底板の一部が部品搭載部となっている。
そして、電子部品が部品搭載部の上に搭載されてキャビティ内に配置される。また、コア基板の上面に、電子部品の上面を覆う第１絶縁層が形成される。また、コア基板の下面に、貫通穴を埋めて電子部品の下面を覆う第２絶縁層が形成される。第１絶縁層と第２絶縁層とは同じ絶縁樹脂から形成される。
このようにすることにより、電子部品の周りの厚み方向の構造は、電子部品を軸にして概ね対称な構造となる。このため、加熱処理する際に各要素の熱膨張係数の違いに基づいて熱応力が発生するとしても、熱応力が相殺されてコア基板に反りが発生することが防止される。
また、コア基板のキャビティの底が開口されていることから、電子部品を封止する第１絶縁層及び第２絶縁層を形成する際に生じる収縮応力が分散されるため、コア基板に反りが発生することが防止される。
また、コア基板のキャビティの底に部品搭載部を設けたので、電子部品を粘着テープに仮止めしてキャビティに搭載する手法を採用する必要がない。よって、製造工程が簡易になり、製造コストの低減を図ることができる。
図１は予備的事項の電子部品内蔵基板を示す断面図である。 図２（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その１）である。 図３（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その２）である。 図４（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図及び平面図（その３）である。 図５（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図及び平面図（その４）である。 図６（ａ）〜（ｃ）は実施形態の電子部品内蔵基板の製造方法を示す断面図及び平面図（その５）である。 図７（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図及び平面図（その６）である。 図８は実施形態の電子部品内蔵基板の製造方法を示す断面図（その７）である。 図９（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その８）である。 図１０（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その９）である。 図１１（ａ）〜（ｃ）は図１０（ａ）の第１配線層の形成方法を示す断面図（その１）である。 図１２（ａ）及び（ｂ）は図１０（ａ）の第１配線層の形成方法を示す断面図（その２）である。 図１３は実施形態の電子部品内蔵基板の製造方法を示す断面図（その１０）である。 図１４は実施形態の電子部品内蔵基板の製造方法を示す断面図（その１１）である。 図１５は実施形態の電子部品内蔵基板を示す断面図である。 図１６は実施形態の電子部品装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
本実施形態の説明の前に、基礎となる予備的事項について説明する。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない新規な技術内容を含む。
図１は予備的事項の電子部品内蔵基板を示す断面図である。予備的事項の電子部品内蔵基板は、厚み方向の中央部にコア基板１００を備えている。コア基板１００の表面側にキャビティ１２０が形成されている。キャビティ１２０はコア基板１００の厚み方向の途中まで形成され、キャビティ１２０の底全体に底板部１４０が残されている。
コア基板１００には厚み方向に貫通するスルーホールＴＨが形成されている。また、コア基板１００の両面に第１配線層２００がそれぞれ形成されている。両面側の第１配線層２００は、コア基板１００のスルーホールＴＨ内に形成された貫通導体１６０を介して相互接続されている。
また、コア基板１００のキャビティ１２０の底板部１４０に接着剤１８０によってキャパシタ３００が固定されている。キャパシタ３００は両端側に接続端子３２０を備えている。
コア基板１００の上面側には、キャパシタ３００を埋め込む第１絶縁層４００が形成されている。第１絶縁層４００には、キャパシタ３００の接続端子３２０及び第１配線層２００に到達する第１ビアホールＶＨ１が形成されている。
さらに、第１絶縁層４００の上に第２配線層２２０が形成されている。第２配線層２２０は、第１ビアホールＶＨ１内のビア導体を介してキャパシタ３００の接続端子３２０及び第１配線層２００に接続されている。
また、コア基板１００の下面側に、第１配線層２００に到達する第２ビアホールＶＨ２が形成された第２絶縁層４２０が形成されている。コア基板１００の下面側の第２絶縁層４２０の上に第２配線層２２０が形成されている。コア基板１００の下面側の第２配線層２２０は、第２ビアホールＶＨ２内のビア導体を介して第１配線層２００に接続されている。
図１の電子部品内蔵基板では、キャパシタ３００の上面及び側面が第１絶縁層４００に接触しており、キャパシタ３００の下面が接着剤１８０に接触している。このように、キャパシタ３００の上面及び下面には異なる絶縁樹脂材料が配置されている。
また、キャパシタ３００は、コア基板１００のキャビティ１２０の底板部１４０に接着剤１８０で固定されているため、底板部１４０によって下側の第２絶縁層４２０と隔離された状態となっている。
このため、キャパシタ３００周りの厚み方向の構造は、キャパシタ３００を軸として対称な構造になっていない。よって、加熱処理する際に各要素の熱膨張係数の違いに基づいて発生する熱応力によって、基板に反りが発生しやすい。
また、コア基板１００のキャビティ１２０の底面の全体が閉口されている。このため、キャパシタ３００を封止する第１絶縁層４００を形成する際に生じる収縮応力の影響を受けやすく、コア基板１００に反りが発生しやすい。
以下に説明する実施形態の電子部品内蔵基板では、前述した不具合を解消することができる。
（実施形態）
図２〜図１４は実施形態の電子部品内蔵基板の製造方法を説明するための図、図１５は実施形態の電子部品内蔵基板を示す図である。以下、電子部品内蔵基板の製造方法を説明しながら、電子部品内蔵基板及び電子部品装置の構造を説明する。
実施形態の電子部品内蔵基板の製造方法では、まず、図２（ａ）に示すように、メタルコア基板１０を用意する。メタルコア基板１０は、銅又はアルミニウムなどの金属板から形成される。メタルコア基板１０の厚みは、例えば、１００μｍである。
本実施形態では、電子部品内蔵基板が高い放熱性を併せもつようにするため、コア基板としてメタルコア基板１０を例示する。これ以外に、放熱性を考慮する必要がない場合は、ガラスクロス入りの絶縁樹脂などからなるコア基板を使用してもよい。
次いで、図２（ｂ）に示すように、メタルコア基板１０の両面にレジスト層１２をフォトリソグラフィに基づいてパターニングする。レジスト層１２は、メタルコア基板１０の貫通部が配置される部分に開口部１２ａを備えて形成される。
さらに、図３（ａ）に示すように、スプレーエッチングにより、両面側のレジスト層１２の開口部１２ａを通して、メタルコア基板１０を両面側から厚み方向にウェットエッチングする。
上側のレジスト層１２の開口部１２ａからの進行するエッチング面と、下側のレジスト層１２の開口部１２ａから進行するエッチング面とが連通して、メタルコア基板１０が貫通加工される。これにより、メタルコア基板１０に、厚み方向に貫通する貫通部１０ａが形成される。
メタルコア基板１０が銅から形成される場合は、銅のエッチャントとして、塩化第二銅溶液、又は塩化第二鉄溶液が使用される。
その後に、図３（ｂ）に示すように、メタルコア基板１０の両面からレジスト層１２を除去する。
続いて、図４（ａ）に示すように、メタルコア基板１０の上面に第１レジスト層１４をフォトリソグラフィに基づいてパターニングする。第１レジスト層１４は、メタルコア基板１０に形成されるキャビティに対応する部分に開口部１４ａを備えて形成される。
さらに、同じく図４（ａ）に示すように、メタルコア基板１０の下面に第２レジスト層１６をフォトリソグラフィに基づいてパターニングする。
図４（ｂ）は、第２レジスト層１６のパターンを下側からみた部分平面図である。図４（ａ）に図４（ｂ）を加えて参照すると、第２レジスト層１６のパターンは、第１レジスト層１４の開口部１４ａに対応する領域に第１開口部１６ａと第２開口部１６ｂとが分離された状態で形成される。
第１開口部１６ａと第２開口部１６ｂとはそれらの間に配置された仕切部１６ｘで分離され、仕切部１６ｘの両端が第２レジスト層１６の本体に繋がって形成される。
第２レジスト層１６の第１開口部１６ａ及び第２開口部１６ｂは、メタルコア基板１０に形成されるキャビティの底板の貫通穴に対応する部分に配置される。
次いで、図５（ａ）に示すように、第１レジスト層１４の開口部１４ａ及び第２レジスト層１６の第１、第２開口部１６ａ，１６ｂを通して、メタルコア基板１０を両面側からウェットエッチングする。
このように、メタルコア基板１０の両面側からそれぞれ第１レジスト層１４及び第２レジスト層１６をマスクにしてウェットエッチングする。
このとき、ウェットエッチングはスプレーエッチングにより行われ、メタルコア基板１０の上面側のエッチングレートが下面側のエッチングレートよりも高くなるように設定する。
図５（ａ）には、ウェットエッチングの途中の様子が示されており、メタルコア基板１０の上面側からのエッチング面Ｓ１が下側に進行し、下面側からエッチング面Ｓ２が上側に進行する。
さらに、エッチングを進めると、図５（ｂ）に示すように、メタルコア基板１０の上面側のエッチング面Ｓ１と下面側のエッチング面Ｓ２とがメタルコア基板１０の下部で連通する。その結果、第２レジスト層１６の第１開口部１６ａ及び第２開口部１６ｂの上の領域のメタルコア基板１０が貫通加工される。
一方、第２レジスト層１６の仕切部１６ｘが配置された領域のメタルコア基板１０では、メタルコア基板１０が下面側からエッチングされず、メタルコア基板１０の上面からのみエッチングされる。このため、第２レジスト層１６の仕切部１６ｘの上にメタルコア基板１０の薄板部分が残され、部品搭載部２０として形成される。
このように、メタルコア基板１０を加工することにより、メタルコア基板１０の上面に、底板に複数の貫通穴３０ａ，３０ｂを有し、複数の貫通穴３０ａ，３０ｂの間の底板の一部からなる部品搭載部２０を備えたキャビティ３０を形成する。
図６（ａ）には、図５（ｂ）のメタルコア基板１０から第１レジスト層１４及び第２レジスト層１６を除去した様子が示されている。
このようにして、図６（ａ）に示すように、メタルコア基板１０の表面側にキャビティ３０が形成される。
図６（ｂ）は、図６（ａ）のメタルコア基板１０のキャビティ３０を上側からみた部分平面図である。
図６（ａ）に図６（ｂ）を加えて参照すると、キャビティ３０は平面視して四角状に形成される。キャビティ３０の底板の両端側に２つの第１貫通穴３０ａと第２貫通穴３０ｂとが分離されて形成される。第１貫通穴３０ａと第２貫通穴３０ｂとの間に配置された底板の一部が部品搭載部２０となっている。
部品搭載部２０は、２つの第１貫通穴３０ａと第２貫通穴３０ｂとを仕切るようにキャビティ３０の中央部に帯状に配置されている。また、部品搭載部２０は、メタルコア基板１０の薄板部分からなり、長手方向の両端がメタルコア基板１０の厚み方向の下端部に繋がって支持されている。
このように、キャビティ３０の底の中央に部品搭載部２０が配置されており、部品搭載部２０の両側にキャビティ３０の底板を貫通して形成された第１貫通穴３０ａと第２貫通穴３０ｂとが配置されている。
メタルコア基板１０の厚みが１００μｍの場合は、部品搭載部２０の厚みは１０〜２０μｍに設定される。
このような構造のキャビティ３０を採用することにより、後述するように、部品搭載部２０に搭載される電子部品の上面及び下面を同じ絶縁樹脂に接触させて封止できるため、非対称性を改善することができる。
次いで、図６（ｃ）に示すように、メタルコア基板１０の部品搭載部２０の上に接着剤１８を形成する。さらに、図７（ａ）に示すように、キャパシタ４０を用意する。キャパシタ４０は、水平方向の両端側に接続端子４２をそれぞれ備えている。キャパシタ４０が電子部品の一例である。
キャパシタ４０の両端側の接続端子４２は、キャパシタ本体の上面端部から下面端部まで被覆するように形成され、接続端子４２上面及び下面に配線層を接続することができる。
キャパシタ４０としては、好適には、誘電体層と内部電極が多層積層された構造の積層セラミックチップキャパシタが使用される。その場合は、積層された内部電極の一端に図７（ａ）の接続端子４２が接続される。
そして、メタルコア基板１０のキャビティ３０内の部品搭載部２０に接着剤１８によってキャパシタ４０を固定して搭載する。
このとき、図７（ｂ）の部分平面図を加えて参照すると、キャパシタ４０の中央部が接着剤１８を介して部品搭載部２０の上に配置され、キャパシタ４０の両端側の接続端子４２が第１貫通穴３０ａ及び第２貫通穴３０ｂの上に配置される。
このようにして、キャパシタ４０の接続端子４２がメタルコア基板１０に接触しないように、キャパシタ４０が部品搭載部２０に搭載される。よって、キャパシタ４０はメタルコア基板１０と電気的に絶縁された状態となって搭載される。
上記した図７（ｂ）のキャビティ３０の例では、２つの第１貫通穴３０ａ及び第２貫通穴３０ｂを横方向に並べて配置し、それらの間に部品搭載部２０を配置している。この他に、横方向及び縦方向に２つ以上の貫通穴を並べて配置し、縦方向に２つ以上のキャパシタを並べて搭載してもよい。
このように、キャビティ３０の底板に複数の貫通穴を形成し、複数の貫通穴の間に配置された底板の一部を部品搭載部として使用すればよい。
続いて、図８に示すように、樹脂フィルム５０ａの一方の面に銅箔６１が貼付された銅箔付き樹脂フィルム５を用意する。樹脂フィルム５０ａとしては、好適には、プリプレグが使用される。プリプレグは、ガラスクロスや炭素繊維などの繊維状補強材にエポキシ樹脂など熱硬化樹脂を含浸させて半硬化状態にしたものである。
そして、図７（ａ）の構造体の両面側に、銅箔付き樹脂フィルム５の樹脂フィルム５０ａの面をそれぞれ熱プレスして貼付する。
これにより、図９（ａ）に示すように、加熱処理によってメタルコア基板１０の上面側の樹脂フィルム５０ａが硬化して第１絶縁層５０となる。また同時に、加熱処理によってメタルコア基板１０の下面側の樹脂フィルム５０ａが硬化して第２絶縁層５２となる。
メタルコア基板１０及びキャパシタ４０の上に第１絶縁層５０が形成される。第１絶縁層５０はキャパシタ４０の上面に接触して形成される。また、第１絶縁層５０は外面に銅箔６１が貼付された状態で形成される。
また同様に、メタルコア基板１０及びキャパシタ４０の下に第２絶縁層５２が形成される。第２絶縁層５２は、キャビティ３０の第１貫通穴３０ａ及び第２貫通穴３０ｂを通してキャパシタ４０の下面に接触して形成される。また、第２絶縁層５２は外面に銅箔６１が貼付された状態で形成される。
このようにして、キャビティ３０内が第１絶縁層５０と第２絶縁層５２とで充填される。
メタルコア基板１０のキャビティ３０の内壁とキャパシタ４０の側面との間の領域、及びメタルコア基板１０の貫通部１０ａ内に第１絶縁層５０及び第２絶縁層５２が充填される。第１絶縁層５０及び第２絶縁層５２は、同じ絶縁樹脂材料から一体的に形成される。
このようにして、キャパシタ４０の上面及び下面に同じ絶縁樹脂からなる第１絶縁層５０及び第２絶縁層５２が接触して形成される。これにより、キャパシタ４０周りの厚み方向の構造は、キャパシタ４０を軸にして概ね対称な構造となる。
さらに、図９（ｂ）に示すように、キャパシタ４０の接続端子４２の上の銅箔６１及び第１絶縁層５０の部分をレーザ加工する。これより、メタルコア基板１０の上面側の第１絶縁層５０及び銅箔６１に、キャパシタ４０の接続端子４２の上面に到達する第１ビアホールＶＨ１が形成される。
また、キャパシタ４０の接続端子４２の下の銅箔６１及び第２絶縁層５２の部分をレーザ加工する。これにより、メタルコア基板１０の下面側の第２絶縁層５２及び銅箔６１に、キャパシタ４０の接続端子４２の下面に到達する第２ビアホールＶＨ２が形成される。
また、メタルコア基板１０の上面側の銅箔６１及び第１絶縁層５０を貫通部１０ａ内に孔が形成されるようにレーザ加工する。また同時に、メタルコア基板１０の下面側の銅箔６１及び第２絶縁層５２を貫通部１０ａ内に孔が形成されるようにレーザ加工する。
これにより、メタルコア基板１０の貫通部１０ａ内で上側からの加工面と下側からの加工面とが連通してスルーホールＴＨが形成される。
このとき、メタルコア基板１０の貫通部１０ａ内壁に第１絶縁層５０及び第２絶縁層５２が残されて、メタルコア基板１０とスルーホールＴＨの内部とが電気的に絶縁される。
次いで、図１０（ａ）に示すように、メタルコア基板１０の上面側の第１絶縁層５０の上に、銅箔６１を利用して第１配線層６０を形成する。メタルコア基板１０の上面側の第１配線層６０は、第１ビアホールＶＨ１内のビア導体を介してキャパシタ４０の接続端子４２の上面に接続される。
また同時に、メタルコア基板１０の下面側の第２絶縁層５２の上に、銅箔６１を利用して第２配線層６２を形成する。メタルコア基板１０の下面側の第２配線層６２は、第２ビアホールＶＨ２内のビア導体を介してキャパシタ４０の接続端子４２の下面に接続される。
また、上面側の第１配線層６０は、メタルコア基板１０の貫通部１０ａ内を通るスルーホールＴＨ内の貫通導体を介して下面側の第２配線層６２に接続される。
本実施形態の例では、第１配線層６０及び第２配線層６２は、MSAP(Modified Semi
1467172182723_0 Process)と呼ばれる工法によって形成される。
図１１（ａ）は、前述した図９（ｂ）のキャパシタ４０の左側の接続端子４２上の第１ビアホールＶＨ１の周りを拡大した部分拡大図である。詳しく説明すると、まず、図１１（ａ）及び（ｂ）に示すように、無電解めっきにより、第１ビアホールＶＨ１の内壁及び銅箔６１の上にシード層６０ａを形成する。
さらに、図１１（ｃ）に示すように、第１配線層６０が配置される領域に開口部６３ａが設けられためっきレジスト層６３を形成する。
次いで、図１２（ａ）に示すように、シード層６０ａ及び銅箔６１をめっき給電経路に利用する電解めっきにより、第１ビアホールＶＨ１及びめっきレジスト層６３の開口部６３ａを埋め込むように金属めっき層６０ｂを形成する。シード層６０ａ及び金属めっき層６０ｂは銅などから形成される。
さらに、図１２（ｂ）に示すように、めっきレジスト層６３を除去した後に、金属めっき層６０ｂをマスクにしてシード層６０ａ及び銅箔６１をエッチングする。
以上により、銅箔６１、シード層６０ａ及び金属めっき層６０ｂから第１配線層６０が形成される。
第１配線層６０の銅箔６１は、第１ビアホールＶＨ１内には形成されておらず、第１絶縁層５０の上のみに形成される。一方、第１配線層６０のシード層６０ａは、第１ビアホールＶＨ１の底面から内壁を経由して銅箔６１の上まで延在して形成される。
このとき同時に、図１０（ａ）で示したように、メタルコア基板１０の下面側の第２絶縁層５２の上に第２配線層６２が形成される。また同時に、図１０（ａ）で示したように、上面側の第１配線層６０と下面側の第２配線層６２とがスルーホールＴＨ内の貫通導体を介して相互接続されて形成される。
上記した図１２（ａ）の工程で金属めっき層６０ｂを形成する際に、スルーホールＴＨ内に金属めっき層６０ｂが同時に充填されて貫通導体となる。
図１０（ａ）及び（ｂ）と後述する図１３〜図１６では、図１２（ｂ）の第１配線層６０のシード層６０ａが省略されて描かれている。
第１配線層６０及び第２配線層６２の形成方法として、セミアディティブ法を採用してもよい。この場合は、前述した図８及び図９（ａ）の工程で、銅箔６１が貼付されていない樹脂フィルム５０ａが使用される。そして、前述した図１２（ｂ）において、第１配線層６０から銅箔６１が省略され、第１配線層６０がシード層６０ａとその上の金属めっき層６０ｂとから形成される。
あるいは、第１配線層６０をサブトラクティブ法によって形成してもよい。
次に、図１０（ｂ）に戻って説明すると、前述した図８及び図９（ａ）の工程と同様な方法により、図１０（ａ）の構造体の両面側に、外面に銅箔６１が貼付された第３絶縁層５４をそれぞれ形成する。
メタルコア基板１０の上面側の第１絶縁層５０及び第１配線層６０の上に第３絶縁層５４が形成される。また同様に、メタルコア基板１０の下面側の第２絶縁層５２及び第２配線層６２の上に第３絶縁層５４が形成される。
続いて、図１３に示すように、メタルコア基板１０の両面側の銅箔６１及び第３絶縁層５４をレーザ加工する。これにより、メタルコア基板１０の上面側の第３絶縁層５４に、第１配線層６０の接続部に到達する第３ビアホールＶＨ３を形成する。また同様に、メタルコア基板１０の下面側の第３絶縁層５４に、第２配線層６２の接続部に到達する第３ビアホールＶＨ３を形成する。
さらに、図１４に示すように、メタルコア基板１０の上面側の第３絶縁層５４の上に、第３ビアホールＶＨ３を介して第１配線層６０の接続部に接続される第３配線層６４を形成する。また同様に、メタルコア基板１０の下面側の第３絶縁層５４の上に、第３ビアホールＶＨ３を介して第２配線層６２の接続部に接続される第３配線層６４を形成する。
両面側の第２配線層６２は、前述した図１１（ａ）〜図１２（ｂ）の第１配線層６０の形成方法と同様な方法により形成される。あるいは、同様に、セミアディティブ法、又はサブトラクティブ法を使用してもよい。
さらに、図１５に示すように、メタルコア基板１０の両面側の第３絶縁層５４の上に、第３配線層６４の接続部上に開口部５６ａが設けられたソルダレジスト層５６をそれぞれ形成する。
以上により、実施形態の電子部品内蔵基板１が製造される。
図１５に示すように、実施形態の電子部品内蔵基板１は、厚み方向の中央部にメタルコア基板１０を備えている。前述した図６（ａ）及び（ｂ）で説明したように、メタルコア基板１０の上面側にキャビティ３０が形成されている。キャビティ３０の底板の両端側に２つの第１貫通穴３０ａ及び第２貫通穴３０ｂが形成されている。キャビティ３０の底板はメタルコア基板１０と一体的に形成されている。
第１貫通穴３０ａと第２貫通穴３０ｂとの間に配置された底板の一部が部品搭載部２０となっている。平面視すると、キャビティ３０は四角状に形成され、第１貫通穴３０ａと第２貫通穴３０ｂとの間に部品搭載部２０が帯状に配置されている。
部品搭載部２０は、メタルコア基板１０の薄板部分からなり、メタルコア基板１０の厚み方向の下端部に繋がって支持されている。
そして、メタルコア基板１０のキャビティ３０の底の部品搭載部２０に接着剤１８によってキャパシタ４０が固着されて搭載されている。キャパシタ４０は水平方向の両端側に一対の接続端子４２を備えている。このようにして、メタルコア基板１０のキャビティ３０内にキャパシタ４０が配置されている。
前述した図7（ｂ）で示したように、キャパシタ４０の両端側の接続端子４２はそれぞれ第１貫通穴３０ａと第２貫通穴３０ｂと平面視で重なるように配置されている。
また、メタルコア基板１０及びキャパシタ４０の上面に第１絶縁層５０が形成されている。キャパシタ４０の上面が第１絶縁層５０に接触して封止されている。第１絶縁層５０はキャパシタ４０の上面を覆っている。
また、メタルコア基板１０、キャパシタ４０及び部品搭載部２０の下面に第２絶縁層５２が形成されている。キャパシタ４０の下面が第１貫通穴３０ａ及び第２貫通穴３０ｂを埋めて形成された第２絶縁層５２に接触して封止されている。第２絶縁層５２はキャパシタ４０の下面を覆っている。
このようにして、キャビティ３０内は第１絶縁層５０と第２絶縁層５２とで充填されている。
キャビティ３０の内壁とキャパシタ４０の側面との間の上部領域に第１絶縁層５０が充填されている。キャビティ３０の内壁とキャパシタ４０の側面との間の下部領域に第２絶縁層５２が充填されている。
このようにして、第１絶縁層５０と第２絶縁層５２とが一体的に形成されて、キャパシタ４０の両面及び側面を封止している。第１絶縁層５０と第２絶縁層５２とは同じ絶縁樹脂材料から形成される。
本実施形態では、メタルコア基板１０のキャビティ３０の底全体に部品搭載パッドを設けるのではなく、キャビティ３０の底板の両端側に２つの第１貫通穴３０ａ及び第２貫通穴３０ｂを配置している。そして、２つの第１貫通穴３０ａ及び第２貫通穴３０ｂの間に底板の一部を残して部品搭載部２０を設けている。
このようにすることにより、キャパシタ４０の上面及び下面を同じ絶縁樹脂材料からなる第１絶縁層５０及び第２絶縁層５２に接触させて封止することができる。
キャパシタ４０の下面の部品搭載部２０が配置された部分は第２絶縁層５２に接触していないが、キャパシタ４０周りの厚み方向の構造は、キャパシタ４０を軸にして概ね対称な構造となっている。
このため、加熱処理する際に各要素の熱膨張係数の違いに基づいて熱応力が発生するとしても、熱応力が相殺されてコア基板１０に反りが発生することが防止される。
また、キャビティ３０の底板に第１、第２貫通穴３０ａ，３０ｂが配置されており、キャビティ３０の底が開口されている。そして、キャビティ３０の内壁とキャパシタ４０の側面との間に充填された第１絶縁層５０及び第２絶縁層５２の充填部は、上下側の第１絶縁層５０及び第２絶縁層５２の本体に繋がって一体化されている。
このように、キャビティの３０の底の一部を開口し、キャパシタ４０の上面及び下面が同じ絶縁樹脂からなる第１絶縁層５０及び第２絶縁層５２に接触するようにしている。
これにより、第１絶縁層５０及び第２絶縁層５２を形成する際に生じる収縮応力がコア基板１０の一部に集中せずに分散されるため、コア基板１００に反りが発生することが防止される。
また、本実施形態と違って、キャビティの全体がメタルコア基板を貫通する場合は、キャパシタを粘着テープに仮止めした状態でキャビティに配置する必要がある。
このため、粘着テープに仮止めされたキャパシタの一方に面に絶縁層を形成し、粘着テープを剥離した後に、キャパシタの他方の面に絶縁層を形成する必要があり、工程が煩雑になる。
本実施形態では、メタルコア基板１０のキャビティ３０の底に部品搭載部２０が部分的に形成されている。このため、キャパシタ４０を搭載する際に粘着テープを使用する必要がないと共に、キャパシタ４０の上下面側に同時に絶縁層を形成することできる。よって、製造工程が簡易になり、製造コストの低減を図ることができる。
また、キャパシタ４０は、メタルコア基板１０の薄板部分からなる部品搭載部２０の上に搭載される。これにより、発熱しやすいキャパシタやＣＰＵなどの電子部品を搭載する場合、部品搭載部２０に繋がるメタルコア基板１０の本体が電子部品から発する熱の伝導経路になる。このため、電子部品内蔵基板の放熱性を格段に向上させることができる。
絶縁樹脂からなるコア基板を使用する場合は、配線経路が熱の伝導経路となるため電子部品内蔵基板の一部分で温度が上昇しやすく、基板に反りや変形が発生することがある。
メタルコア基板１０を熱の伝導経路として利用することにより、電子部品内蔵基板の一部分で温度が上昇したり、基板に反りや変形が発生することが防止される。また、発熱による電気抵抗の増大が防止されるため、発熱による電気特性の悪化を回避することができる。
なお、放熱性を考慮しない場合は、メタルコア基板１０の代わりに、ガラスクロス入りのエポキシ樹脂などの絶縁樹脂からなるコア基板を使用してもよい。絶縁樹脂からなるコア基板を使用する場合は、レーザ加工、又はルータ加工によって同様なキャビティを形成することができる。
メタルコア基板１０及びキャパシタ４０の上面側の第１絶縁層５０には、キャパシタ４０の接続端子４２の上面に到達する第１ビアホールＶＨ１が形成されている。また、上面側の第１絶縁層５０の上に第１配線層６０が形成されている。メタルコア基板１０の上面側の第１配線層６０は、第１ビアホールＶＨ１内のビア導体を介してキャパシタ４０の接続端子４２の上面に接続されている。
メタルコア基板１０及びキャパシタ４０の下面側の第２絶縁層５２には、キャパシタ４０の接続端子４２の下面に到達する第２ビアホールＶＨ２が形成されている
下面側の第２絶縁層５２の上に第２配線層６２が形成されている。下面側の第２配線層６２は、第２ビアホールＶＨ２内のビア導体を介してキャパシタ４０の接続端子４２の下面に接続されている。
また、第１絶縁層５０の上面からメタルコア基板１０の貫通部１０ａを通して第２絶縁層５２の下面まで貫通するスルーホールＴＨが形成されている。メタルコア基板１０の貫通部１０ａの内壁に第１絶縁層５０及び第２絶縁層５２が残されている。
また、上面側の第１配線層６０はスルーホールＴＨ内の貫通導体を介して下面側の第２配線層６２に接続されている。
本実施形態では、キャパシタ４０が搭載された部品搭載部２０の両側に第１貫通穴３０ａと第２貫通穴３０ｂとが配置されている。このため、キャパシタ４０の接続端子４２の上面に第１ビアホールＶＨ１を接続するだけではなく、接続端子４２の下面にも第１貫通穴３０ａと第２貫通穴３０ｂとを通して第２ビアホールＶＨ２を接続することができる。
このようにして、キャパシタ４０の接続端子４２の上面だけではなく、接続端子４２の下面にも第２配線層６２を接続できるため、電気配線の引き回しの自由度を向上させることができる。
電子部品としてキャパシタ４０を例示するが、半導体チップやインダクタなどの各種の電子部品を搭載することができる。
半導体チップを使用する場合は、表面側に素子形成領域を備えた半導体チップの背面をメタルコア基板１０のキャビティ３０内の部品搭載部２０に接着剤１８で搭載する。そして、半導体チップの表面側の素子形成領域に配置された接続パッドにビアホールが配置されて配線層が接続される。
また、メタルコア基板１０の上面側の第１絶縁層５０の上には、第１配線層６０を被覆する第３絶縁層５４が形成されている。上面側の第３絶縁層５４には、第１配線層６０の接続部に到達する第３ビアホールＶＨ３が形成されている。
上面側の第３絶縁層５４の上には、第３ビアホールＶＨ３内のビア導体を介して第１配線層６０の接続部に接続される第３配線層６４が形成されている。
また、メタルコア基板１０の下面側の第２絶縁層５２の上には、第２配線層６２を被覆する第３絶縁層５４が形成されている。下面側の第３絶縁層５４には、第２配線層６２の接続部に到達する第３ビアホールＶＨ３が形成されている。
下面側の第３絶縁層５４の上には、第３ビアホールＶＨ３内のビア導体を介して第２配線層６２の接続部に接続される第３配線層６４が形成されている。
さらに、メタルコア基板１０の両面側の第３絶縁層５４の上に、第３配線層６４の接続部上に開口部６が設けられたソルダレジスト層５６がそれぞれ形成されている。
図１６には、図１５の電子部品内蔵基板１を使用した電子部品装置２が示されている。図１６に示すように、実施形態の電子部品装置２では、図１５の電子部品内蔵基板１の上面側の第３配線層６４の接続部に、半導体チップ７０のパッドがはんだなどのバンプ電極７２によってフリップチップ接続されている。
半導体チップ７０は、第１配線層６０及び第３配線層６４を介してキャパシタ４０に電気的に接続されている。
さらに、電子部品内蔵基板１と半導体チップ７０との間にアンダーフィル樹脂７４が充填されている。半導体チップ７０は、例えばＣＰＵなどのＬＳＩチップである。前述した電子部品内蔵基板１のキャパシタ４０が第１電子部品の一例であり、半導体チップ７０が第２電子部品の一例である。
さらに、電子部品内蔵基板１の下面側の第３配線層６４の接続部にはんだボールなどからなる外部接続端子Ｔが設けられる。
実施形態の電子部品装置２では、電子部品内蔵基板１に内蔵されたキャパシタ４０は、半導体チップ７０の電源ラインとグランドラインとの間に配置されるデカップリングキャパシタとして機能する。デカップリングキャパシタは、電源電圧を安定させ、かつ高周波ノイズを低減させる目的で使用される。
前述したように、電子部品内蔵基板１では、キャパシタ４０が搭載された部品搭載部２０の両側に第１貫通穴３０ａ及び第２貫通穴３０ｂが配置されている。このため、キャパシタ４０の接続端子４２の上面及び下面に配線ライン接続することができるため、デカップリングキャパシタの回路設計の自由度を向上させることができる。
また、前述したように、実施形態の電子部品装置２に使用される電子部品内蔵基板１はメタルコア基板１を備えている。これにより、半導体チップ７０から発する熱は、第３配線層６４、第１配線層６０、キャパシタ４０及び部品搭載部２０を経由してメタルコア基板１０に伝導され、外部に放熱される。
図１６では特に図示されていないが、半導体チップ７０に放熱用のダミーパッドを設け、ダミーパッドが第３配線層６４及び第１配線層６０を含むサーマルビアを介してメタルコア基板１０に直接接続されるようにしてもよい。これにより、熱伝導経路にキャパシタ４０が介在しないため、放熱性をさらに向上させることができる。
１…電子部品内蔵基板、２…電子部品装置、５…銅箔付き樹脂フィルム、１０…メタルコア基板、１０ａ…貫通部、１２…レジスト層、１２ａ，１４ａ，６３ａ…開口部、１４…第１レジスト層、１６…第２レジスト層、１６ａ…第１開口部、１６ｂ…第２開口部、１６ｘ…仕切部、１８…接着剤、２０…部品搭載部、３０…キャビティ、３０ａ…第１貫通穴、３０ｂ…第２貫通穴、４０…キャパシタ、４２…接続端子、５０…第１絶縁層、５０ａ…樹脂フィルム、５２…第２絶縁層、５４…第３絶縁層、６０…第１配線層，６１…銅箔、６０ａ…シード層、６０ｂ…金属めっき層、６２…第２配線層、６３…めっきレジスト層、６４…第３配線層、７０…半導体チップ、７２…バンプ電極、７４…アンダーフィル樹脂、Ｓ１，Ｓ２…エッチング面、Ｔ…外部接続端子、ＴＨ…スルーホール、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール、ＶＨ３…第３ビアホール。

Claims (12)

  1. コア基板と、
    前記コア基板の上面側に形成されたキャビティと、
    前記コア基板と一体的に形成された前記キャビティの底板と、
    前記底板に形成された複数の貫通穴と、
    前記複数の貫通穴の間に配置された前記底板の一部からなる部品搭載部と、
    前記部品搭載部の上に搭載され、前記キャビティ内に配置された電子部品と、
    前記コア基板の上面に形成され、前記電子部品の上面を覆う第１絶縁層と、
    前記コア基板の下面に形成され、前記貫通穴を埋めると共に、前記電子部品の下面を覆う第２絶縁層とを有し、
    前記キャビティ内は前記第１絶縁層と前記第２絶縁層とで充填され、
    前記第１絶縁層と前記第２絶縁層とは同じ絶縁樹脂から形成されることを特徴とする電子部品内蔵基板。
  2. 前記コア基板のキャビティは、平面視で四角状に形成され、前記キャビティの底板の両端側に２つの前記貫通穴が配置され、前記キャビティの中央部に前記部品搭載部が配置されていることを特徴とする請求項１に記載の電子部品内蔵基板。
  3. 前記電子部品は、両端側に接続端子を備えたキャパシタであり、
    前記キャパシタの中央部が前記部品搭載部に固定され、
    前記キャパシタは、前記キャパシタの両端側の接続端子がそれぞれ前記複数の貫通穴と平面視で重なるように配置されていることを特徴とする請求項１又は２に記載の電子部品内蔵基板。
  4. 前記第２絶縁層に形成され、前記貫通穴を通して前記電子部品の接続端子の下面に到達するビアホールと、
    前記第２絶縁層の下面に形成され、前記ビアホールを介して前記電子部品の接続端子の下面に接続される配線層と
    を有することを特徴とすることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品内蔵基板。
  5. 前記部品搭載部は、帯状に形成されていることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品内蔵基板。
  6. 前記電子部品は、前記部品搭載部に接着剤で固定されていることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品内蔵基板。
  7. 前記コア基板は、メタルコア基板であることを特徴とする請求項１乃至６のいずれか一項に記載の電子部品内蔵基板。
  8. コア基板と、
    前記コア基板の上面側に形成されたキャビティと、
    前記コア基板と一体的に形成された前記キャビティの底板と
    前記キャビティの底板に形成された複数の貫通穴と、
    前記複数の貫通穴の間に配置された前記底板の一部からなる部品搭載部と、
    前記部品搭載部の上に搭載され、前記キャビティ内に配置された第１電子部品と、
    前記コア基板の上面に形成され、前記第１電子部品の上面を覆う第１絶縁層と、
    前記コア基板の下面に形成され、前記貫通穴を埋めると共に、前記第１電子部品の下面を覆う第２絶縁層と
    を備え、
    前記キャビティ内は前記第１絶縁層と前記第２絶縁層とで充填され、
    前記第１絶縁層と前記第２絶縁層とは同じ絶縁樹脂から形成される電子部品内蔵基板と、
    前記電子部品内蔵基板の上に搭載され、前記第１電子部品と電気的に接続された第２電子部品とを有する電子部品装置。
  9. コア基板を用意する工程と、
    前記コア基板を加工することにより、前記コア基板の上面に、底板に複数の貫通穴を有し、前記複数の貫通穴の間の前記底板の一部からなる部品搭載部を備えたキャビティを形成する工程と、
    前記部品搭載部の上に電子部品を搭載して、前記電子部品をキャビティ内に配置する工程と、
    前記コア基板の上面に、前記電子部品の上面を覆う第１絶縁層を形成すると共に、前記コア基板の下面に、前記貫通穴を埋めて前記電子部品の下面を覆う第２絶縁層を形成し、前記キャビティ内を前記第１絶縁層と前記第２絶縁層とで充填する工程とを有し、
    前記第１絶縁層と前記第２絶縁層とは同じ絶縁樹脂から形成されることを特徴とする電子部品内蔵基板の製造方法。
  10. 前記コア基板にキャビティを形成する工程において、
    前記キャビティは、平面視で四角状に形成され、前記キャビティの底板の両端側に２つの前記貫通穴が配置され、前記キャビティの中央部に前記部品搭載部が配置され、
    前記電子部品を搭載する工程において、
    前記電子部品は、両端側に接続端子を備えたキャパシタであり、
    前記キャパシタの中央部が前記部品搭載部に固定され、前記キャパシタの両端側の接続端子が前記２つの貫通穴の上に配置されることを特徴とする請求項９に記載の電子部品内蔵基板の製造方法。
  11. 前記第１絶縁層及び前記第２絶縁層を形成する工程の後に、
    前記第２絶縁層に、前記貫通穴を通して前記電子部品の接続端子の下面に到達するビアホールを形成する工程と、
    前記第２絶縁層の下面に、前記ビアホールを介して前記電子部品の接続端子の下面に接続される配線層を形成する工程とを有することを特徴とする請求項９又は１０に記載の電子部品内蔵基板の製造方法。
  12. 前記コア基板にキャビティを形成する工程において、
    前記コア基板はメタルコア基板であり、
    前記メタルコア基板の上面に前記キャビティに対応する開口部を備えた第１レジスト層を形成する工程と、
    前記メタルコア基板の下面に前記複数の貫通穴に対応する開口部を備えた第２レジスト層を形成する工程と、
    前記メタルコア基板を両面側からそれぞれ第１レジスト層及び第２レジスト層をマスクにしてウェットエッチングする工程と
    を含み、
    前記ウェットエッチングは、前記コア基板の上面側のエッチングレートが前記コア基板の下面側のエッチングレートよりも高くなるように設定されることを特徴とする請求項９乃至１１のいずれか一項に記載の電子部品内蔵基板の製造方法。
JP2016128746A 2016-06-29 2016-06-29 電子部品内蔵基板及びその製造方法と電子部品装置 Pending JP2018006450A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016128746A JP2018006450A (ja) 2016-06-29 2016-06-29 電子部品内蔵基板及びその製造方法と電子部品装置
US15/632,706 US10264681B2 (en) 2016-06-29 2017-06-26 Electronic component built-in substrate and electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016128746A JP2018006450A (ja) 2016-06-29 2016-06-29 電子部品内蔵基板及びその製造方法と電子部品装置

Publications (2)

Publication Number Publication Date
JP2018006450A true JP2018006450A (ja) 2018-01-11
JP2018006450A5 JP2018006450A5 (ja) 2019-02-14

Family

ID=60808139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016128746A Pending JP2018006450A (ja) 2016-06-29 2016-06-29 電子部品内蔵基板及びその製造方法と電子部品装置

Country Status (2)

Country Link
US (1) US10264681B2 (ja)
JP (1) JP2018006450A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943001B (zh) * 2019-11-28 2021-06-08 中义(北京)健康研究院 一种半导体器件封装及其制备方法
EP3840548A1 (en) * 2019-12-20 2021-06-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846085A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
WO2008069260A1 (ja) * 2006-11-30 2008-06-12 Sanyo Electric Co., Ltd. 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
JP2011142286A (ja) * 2010-01-06 2011-07-21 Samsung Electro-Mechanics Co Ltd 電子部品内蔵型プリント基板およびその製造方法
JP2013175495A (ja) * 2012-02-23 2013-09-05 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
JP2014107553A (ja) * 2012-11-29 2014-06-09 Samsung Electro-Mechanics Co Ltd 電子部品組込み基板及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070101408A (ko) * 1999-09-02 2007-10-16 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
TWI245388B (en) * 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
KR100726240B1 (ko) 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US8745860B2 (en) * 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP5715009B2 (ja) * 2011-08-31 2015-05-07 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
JP5750528B1 (ja) * 2014-03-26 2015-07-22 太陽誘電株式会社 部品内蔵回路基板
JP6465386B2 (ja) * 2014-11-17 2019-02-06 新光電気工業株式会社 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846085A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
WO2008069260A1 (ja) * 2006-11-30 2008-06-12 Sanyo Electric Co., Ltd. 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
JP2011142286A (ja) * 2010-01-06 2011-07-21 Samsung Electro-Mechanics Co Ltd 電子部品内蔵型プリント基板およびその製造方法
JP2013175495A (ja) * 2012-02-23 2013-09-05 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
JP2014107553A (ja) * 2012-11-29 2014-06-09 Samsung Electro-Mechanics Co Ltd 電子部品組込み基板及びその製造方法

Also Published As

Publication number Publication date
US20180007792A1 (en) 2018-01-04
US10264681B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
US9247644B2 (en) Wiring board and method for manufacturing the same
JP4361826B2 (ja) 半導体装置
KR100997199B1 (ko) 전자소자 내장형 인쇄회로기판 제조방법
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2010004028A (ja) 配線基板及びその製造方法、及び半導体装置
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP6678090B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2018022824A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP2018006450A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
TWI658557B (zh) 線路載板及其製造方法
JP2014220305A (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
JP5370883B2 (ja) 配線基板
JP6523039B2 (ja) プリント配線板及びその製造方法
JP6068167B2 (ja) 配線基板およびその製造方法
JP6926983B2 (ja) 電子部品内蔵構造体及び電子部品内蔵構造体の製造方法
JP2005159133A (ja) 配線基板およびこれを用いた半導体装置
JP4439248B2 (ja) 配線基板およびこれを用いた半導体装置
JP4580752B2 (ja) 半導体装置の製造方法
JP2014165482A (ja) 配線基板
JP2016207763A (ja) 部品内蔵配線基板およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191126