JP2014167969A - 電子モジュール、電子モジュールの製造方法 - Google Patents
電子モジュール、電子モジュールの製造方法 Download PDFInfo
- Publication number
- JP2014167969A JP2014167969A JP2013039107A JP2013039107A JP2014167969A JP 2014167969 A JP2014167969 A JP 2014167969A JP 2013039107 A JP2013039107 A JP 2013039107A JP 2013039107 A JP2013039107 A JP 2013039107A JP 2014167969 A JP2014167969 A JP 2014167969A
- Authority
- JP
- Japan
- Prior art keywords
- land
- substrate
- main surface
- wiring board
- lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 229910000679 solder Inorganic materials 0.000 claims description 37
- 239000010410 layer Substances 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 16
- 239000004020 conductor Substances 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 238000007747 plating Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【解決手段】部品実装用ランドを少なくとも一方の主面上に備え、基板接続用ランドをいずれか一方の主面上に備えた配線板と、部品実装用ランドを介して配線板上に実装された、端子電極を備えた部品と、配線板上に基板接続用ランドを介して電気的、機械的に接続された被接続用ランドを一方の主面上に有しており、かつ、該被接続用ランドから導電パターンが、該一方の主面上から側壁面上を経て他方の主面上にまで延設されている基板とを具備する。製造方法として、被接続用ランドを一方の主面上に有しており、かつ、該被接続用ランドから導電パターンが、該一方の主面上から側壁面上を経て他方の主面上にまで延設されている基板を、該被接続用ランドを用い配線板に基板接続用ランドを介して電気的、機械的に接続する工程を具備する。
【選択図】図1
Description
Claims (7)
- 部品実装用ランドを少なくとも一方の主面上に備え、基板接続用ランドをいずれか一方の主面上に備えた配線板と、
前記部品実装用ランドを介して前記配線板上に実装された、端子電極を備えた部品と、
前記配線板上に前記基板接続用ランドを介して電気的、機械的に接続された被接続用ランドを一方の主面上に有しており、かつ、該被接続用ランドから導電パターンが、該一方の主面上から側壁面上を経て他方の主面上にまで延設されている基板と
を具備する電子モジュール。 - 前記配線板が、前記部品実装用ランドと前記基板接続用ランドとを同一主面上に備えており、
前記基板が、前記配線板上の該基板が接続された側の主面上に実装された前記部品の位置を囲んで避けるための貫通開口を有し、かつ、該貫通開口の内壁面が、前記側壁面として前記部品を取り囲むように位置している
請求項1記載の電子モジュール。 - 前記基板の前記被接続用ランドが、はんだを介して前記配線板の前記基板接続用ランドに接続されており、該被接続用ランドおよび該基板接続用ランドが、1列に列設されている請求項1記載の電子モジュール。
- 前記基板の前記被接続用ランドが、はんだを介して前記配線板の前記基板接続用ランドに接続されており、該被接続用ランドおよび該基板接続用ランドが、2列に並んで列設されている請求項1記載の電子モジュール。
- 前記基板の前記他方の主面上に、前記導電パターンに電気的に接続して設けられた、電子モジュールとしての外部接続用端子をさらに具備する請求項1記載の電子モジュール。
- 前記配線板が、前記基板が接続された側の主面とは反対の側の主面上に、前記部品実装用ランドと第2の基板接続用ランドとを備え、
前記配線板上に前記第2の基板接続用ランドを介して電気的、機械的に接続された第2の被接続用ランドを一方の主面上に有しており、かつ、該第2の被接続用ランドから第2の導電パターンが、該一方の主面上から前記部品に対向する側壁面上を経て他方の主面上にまで延設されており、かつ、該他方の主面上に、前記第2の導電パターンに電気的に接続して第3の被接続用ランドが設けられている第2の基板と、
前記第2の基板上に前記第3の被接続用ランドを介して電気的、機械的に接続された第3の基板接続用ランドを一方の主面上に有する第2の配線板と、をさらに具備する
請求項5記載の電子モジュール。 - 部品実装用ランドを少なくとも一方の主面上に備え、基板接続用ランドをいずれか一方の主面上に備えた配線板に、端子電極を備えた部品を前記部品実装用ランドを介して実装する工程と、
被接続用ランドを一方の主面上に有しており、かつ、該被接続用ランドから導電パターンが、該一方の主面上から側壁面上を経て他方の主面上にまで延設されている基板を、該被接続用ランドを用い前記配線板に前記基板接続用ランドを介して電気的、機械的に接続する工程と
を具備する電子モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013039107A JP5699342B2 (ja) | 2013-02-28 | 2013-02-28 | 電子モジュール、電子モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013039107A JP5699342B2 (ja) | 2013-02-28 | 2013-02-28 | 電子モジュール、電子モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014167969A true JP2014167969A (ja) | 2014-09-11 |
JP5699342B2 JP5699342B2 (ja) | 2015-04-08 |
Family
ID=51617534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013039107A Expired - Fee Related JP5699342B2 (ja) | 2013-02-28 | 2013-02-28 | 電子モジュール、電子モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5699342B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108513432A (zh) * | 2017-02-24 | 2018-09-07 | 泰连公司 | 电子元件组件和其组装方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006040870A (ja) * | 2004-02-20 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 接続部材および実装体、ならびにその製造方法 |
JPWO2008001641A1 (ja) * | 2006-06-27 | 2009-11-26 | パナソニック株式会社 | 中継基板および電子回路実装構造体 |
JPWO2008059643A1 (ja) * | 2006-11-16 | 2010-02-25 | パナソニック株式会社 | 立体的電子回路装置 |
JP2012195398A (ja) * | 2011-03-16 | 2012-10-11 | Panasonic Corp | モジュールとその製造方法 |
-
2013
- 2013-02-28 JP JP2013039107A patent/JP5699342B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006040870A (ja) * | 2004-02-20 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 接続部材および実装体、ならびにその製造方法 |
JPWO2008001641A1 (ja) * | 2006-06-27 | 2009-11-26 | パナソニック株式会社 | 中継基板および電子回路実装構造体 |
JPWO2008059643A1 (ja) * | 2006-11-16 | 2010-02-25 | パナソニック株式会社 | 立体的電子回路装置 |
JP2012195398A (ja) * | 2011-03-16 | 2012-10-11 | Panasonic Corp | モジュールとその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108513432A (zh) * | 2017-02-24 | 2018-09-07 | 泰连公司 | 电子元件组件和其组装方法 |
CN108513432B (zh) * | 2017-02-24 | 2021-06-29 | 泰连公司 | 电子元件组件和其组装方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5699342B2 (ja) | 2015-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12218070B2 (en) | Semiconductor package and method of fabricating the same | |
KR102666151B1 (ko) | 반도체 패키지 | |
JP5185885B2 (ja) | 配線基板および半導体装置 | |
US7901986B2 (en) | Wiring substrate, manufacturing method thereof, and semiconductor device | |
US20160027723A1 (en) | Semiconductor device | |
KR20130076899A (ko) | 상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리 | |
US20110147908A1 (en) | Module for Use in a Multi Package Assembly and a Method of Making the Module and the Multi Package Assembly | |
JP2008227348A (ja) | 半導体装置及びその製造方法 | |
US9202742B1 (en) | Integrated circuit packaging system with pattern-through-mold and method of manufacture thereof | |
US20220189835A1 (en) | Interposer and semiconductor package including the same | |
US20180013251A1 (en) | Method for manufacturing electrical interconnection structure | |
KR20130089475A (ko) | 회로 기판 및 이의 제조 방법과 이를 이용한 반도체 패키지 | |
KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
US20180286794A1 (en) | Interposer substrate and method of fabricating the same | |
US20060102995A1 (en) | Apparatus for stacking electrical components using insulated and interconnecting via | |
US20140167276A1 (en) | Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package | |
JP2014183085A (ja) | マルチチップモジュール用基板、マルチチップモジュール用多層配線基板、マルチチップモジュール及びマルチチップ多層配線モジュール | |
JP5699342B2 (ja) | 電子モジュール、電子モジュールの製造方法 | |
KR102580836B1 (ko) | 인터포저와 이를 포함하는 패키지 구조물 | |
CN115295522A (zh) | 包括支撑焊球的半导体封装 | |
JP2016111318A (ja) | インターポーザ基板及びその製法 | |
US12176295B2 (en) | Semiconductor device package and method of manufacturing the same | |
KR20110067510A (ko) | 패키지 기판 및 그의 제조방법 | |
JP2012243800A (ja) | 半導体装置 | |
WO2023089988A1 (ja) | モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5699342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |